TW202331944A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202331944A
TW202331944A TW111141816A TW111141816A TW202331944A TW 202331944 A TW202331944 A TW 202331944A TW 111141816 A TW111141816 A TW 111141816A TW 111141816 A TW111141816 A TW 111141816A TW 202331944 A TW202331944 A TW 202331944A
Authority
TW
Taiwan
Prior art keywords
pattern
contact plug
metal
metal pattern
layer
Prior art date
Application number
TW111141816A
Other languages
English (en)
Inventor
申讚優
姜赫鎭
李東煥
李全一
金珉宇
宋正宇
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202331944A publication Critical patent/TW202331944A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種半導體裝置，包含：位元線結構，位於基底上；下部接觸插塞，位於基底的鄰近於位元線結構的一部分上；上部接觸插塞，包含：第一金屬圖案，位於下部接觸插塞上；及第二金屬圖案，接觸第一金屬圖案的上部表面及上部側壁；以及電容器，位於上部接觸插塞上。第一金屬圖案的上部表面相對於基底的上部表面位於位元線結構的上部表面上方。

Description

半導體裝置
[相關申請案的交叉引用]
本申請案主張2022年1月18日於韓國智慧財產局申請的韓國專利申請案第10-2022-0007026號的優先權，所述專利申請案的揭露內容以全文引用的方式併入本文中。
一些實例實施例是關於一種半導體裝置。舉例而言，一些實例實施例是關於一種DRAM裝置。
當製造DRAM裝置時，下部接觸插塞可形成於位元線結構之間，上部接觸插塞層可形成於下部接觸插塞上，且上部接觸插塞層的上部部分可經部分地蝕刻以形成充當電容器的著陸襯墊的上部接觸插塞。
隨著DRAM裝置的整合程度增加，位元線結構之間的距離可減小，且因此用於蝕刻上部接觸插塞層以形成上部接觸插塞的製程範圍可減小。
一些實例實施例提供一種具有改良特性的半導體裝置。
根據各種實例實施例，存在一種半導體裝置。半導體裝置可包含：位元線結構，位於基底上；下部接觸插塞，位於基底的一部分上且鄰近於位元線結構；上部接觸插塞，包含：第一金屬圖案，位於下部接觸插塞上；及第二金屬圖案，接觸第一金屬圖案的上部表面及上部側壁；以及電容器，位於上部接觸插塞上。第一金屬圖案的上部表面相對於基底的上部表面可高於位元線結構的上部表面或位於位元線結構的上部表面上方。
根據各種實例實施例，存在一種半導體裝置。半導體裝置可包含：位元線結構，位於基底上；下部接觸插塞，位於基底的一部分上且鄰近於位元線結構；上部接觸插塞，位於下部接觸插塞上且包含：第一金屬圖案；障壁圖案，覆蓋第一金屬圖案的下部表面及下部側壁，上部接觸插塞更包含：第二金屬圖案，接觸第一金屬圖案的上部表面及上部側壁以及障壁圖案的上部表面；以及電容器，位於上部接觸插塞上。障壁圖案的上部表面可為平面的。
根據一些實例實施例，存在一種半導體裝置。半導體裝置可包含：主動圖案，位於基底上；閘極結構，埋入於主動圖案的上部部分中且在平行於基底的上部表面的第一方向上延伸；位元線結構，位於主動圖案的中心上部表面上且在平行於基底的上部表面且垂直於第一方向的第二方向上延伸；間隔件結構，位於位元線結構的側壁上；接觸插塞結構，位於主動圖案的相對端部分中的每一者上；以及電容器或其他記憶體結構，位於接觸插塞結構上。接觸插塞結構可包含：下部接觸插塞；金屬矽化物圖案，位於下部接觸插塞上；障壁圖案，位於金屬矽化物圖案上；第一金屬圖案，其下部表面及下部側壁由障壁圖案覆蓋；以及第二金屬圖案，接觸第一金屬圖案的上部表面及上部側壁以及位元線結構及間隔件結構的上部表面。第一金屬圖案的上部表面相對於基底的上部表面可高於位元線結構的上部表面或位於位元線結構的上部表面上方。
在根據各種實例實施例的製造半導體裝置的方法中，可藉由在下部接觸插塞上形成下部金屬圖案及經由鑲嵌製程形成上部金屬圖案以接觸下部金屬圖案的上部表面及上部側壁來製造在位元線結構之間分別電連接至電容器的上部接觸插塞。因此，充當著陸襯墊的上部金屬圖案及電連接至源極/汲極區的下部接觸插塞上的下部金屬圖案可不彼此間隔開，而是可彼此良好連接。
根據各種實例實施例的半導體裝置及其製造方法的上述及其他態樣以及特徵將自參考隨附圖式的以下詳細描述變得易於理解。應理解，儘管術語「第一」、「第二」及/或「第三」可在本文中用以描述各種元件、組件、區、層及/或區段，但此等元件、組件、區、層及/或區段不應受此等術語限制。此等術語僅用以區分一個元件、組件、區、層或區段與另一區、層或區段。因此，在不脫離本發明概念的教示的情況下，下文所論述的第一元件、第一組件、第一區、第一層及/或第一區段可稱為第二元件或第三元件、第二組件或第三組件、第二區或第三區、第二層或第三層及/或第二區段或第三區段。
圖1至圖18為示出根據實例實施例的製造半導體裝置的方法的平面視圖及橫截面視圖。具體而言，圖1、圖3、圖6、圖10以及圖16為平面視圖，且圖2、圖4至圖5、圖7至圖9、圖11至圖15以及圖17至圖18中的每一者包含沿著對應平面視圖的線A-A'及線B-B'截取的橫截面。
在下文中，在說明書（且並非必須在申請專利範圍中）中，實質上平行於基底的上部表面且實質上彼此垂直的兩個方向可分別稱為第一方向D1及第二方向D2，且實質上平行於基底的上部表面且相對於第一方向D1及第二方向D2中的一者具有諸如銳角的角度的方向可稱為第三方向D3。
參考圖1及圖2，基底300的上部部分可經移除以形成第一凹槽，且隔離圖案310可經形成以填充或至少部分地填充第一凹槽。
基底300可包含矽、鍺、矽鍺或Ⅲ-Ⅴ族化合物半導體，諸如GaP、GaAs或GaSb中的一或多者。在一些實例實施例中，基底300可為絕緣層上矽（silicon-on-insulator；SOI）基底或絕緣層上鍺（germanium-on-insulator；GOI）基底。
在隔離圖案310形成於基底300上時，可界定側壁由隔離圖案310覆蓋或與隔離圖案310保形的主動圖案305。主動圖案305可在第三方向D3上延伸，且多個主動圖案305可在第一方向D1及第二方向D2上間隔開。隔離圖案310可包含例如氧化物，諸如氧化矽。
主動圖案305及隔離圖案310可經蝕刻或部分地經蝕刻以形成在第一方向D1上延伸的第二凹槽，且閘極結構360可形成於第二凹槽中。閘極結構360可包含：閘極絕緣圖案330，位於第二凹槽的底部及側壁上；閘極電極340，位於第二凹槽的底部及下部側壁上的閘極絕緣圖案330的一部分上；以及閘極遮罩350，位於閘極電極340上且填充第二凹槽的上部部分。
閘極絕緣圖案330可包含例如氧化物，諸如氧化矽，第一障壁圖案130可包含例如金屬、金屬氮化物、金屬矽化物、摻雜多晶矽等中的一或多者，且閘極遮罩350可包含例如氮化物，諸如氮化矽。
在一些實例實施例中，閘極結構360可在第一方向D1上延伸，且多個閘極結構360可在第二方向D2上彼此間隔開。
參考圖3及圖4，絕緣層結構430可形成於主動圖案305、隔離圖案310以及閘極結構360上。絕緣層結構430可包含依序堆疊的第一絕緣層400、第二絕緣層410以及第三絕緣層420。第一絕緣層400及第三絕緣層420可包含例如氧化物，諸如氧化矽，且第二絕緣層410可包含例如氮化物，例如氮化矽。
絕緣層結構430可經圖案化，且可使用經圖案化絕緣層結構430作為蝕刻遮罩來蝕刻或部分地蝕刻主動圖案305、隔離圖案310以及閘極結構360的閘極遮罩350，以便形成第一開口440。在一些實例實施例中，經圖案化絕緣層結構430在平面視圖中可具有圓形及/或橢圓形形狀，且多個絕緣層結構430可在第一方向D1及第二方向D2兩者上彼此間隔開。絕緣層結構430中的每一者可在實質上垂直於基底300的上部表面的豎直方向上與主動圖案305在第三方向D3上的末端部分完全或至少部分地重疊。
參考圖5，第一導電層450、第一障壁層460、第二導電層470以及第一遮罩層480可依序堆疊於絕緣層結構430及由第一開口440暴露的主動圖案305、隔離圖案310以及閘極結構360上，且第一導電層450、第一障壁層460以及第二導電層470可形成導電層結構。第一導電層450可完全或至少部分地填充第一開口440。
第一導電層450可包含例如摻雜多晶矽，第一障壁層460可包含例如金屬氮化矽，諸如氮化鈦矽，第二導電層470可包含例如金屬，諸如鎢，且第一遮罩層480可包含例如氮化物，諸如氮化矽；然而實例實施例不限於此。
參考圖6及圖7，第一蝕刻終止層及第一頂蓋層可依序形成於導電層結構上，第一頂蓋層可經蝕刻以形成第一頂蓋圖案585，且第一蝕刻終止層、第一遮罩層480、第二導電層470、第一障壁層460以及第一導電層450可使用第一頂蓋圖案585作為蝕刻遮罩依序經蝕刻。
在一些實例實施例中，第一頂蓋圖案585可在第二方向D2上延伸，且多個第一頂蓋圖案585可在第一方向D1上彼此間隔開。
藉由蝕刻製程，第一導電圖案455、第一障壁圖案465、第二導電圖案475、第一遮罩485、第一蝕刻終止圖案565以及第一頂蓋圖案585可依序堆疊於第一開口440上，且第三絕緣圖案425、第一導電圖案455、第一障壁圖案465、第二導電圖案475、第一遮罩485、第一蝕刻終止圖案565以及第一頂蓋圖案585可在第一開口440的外部處依序堆疊於絕緣層結構430的第二絕緣層410上。
在下文中，依序堆疊的第一導電圖案455、第一障壁圖案465、第二導電圖案475、第一遮罩485、第一蝕刻終止圖案565以及第一頂蓋圖案585可稱為或共同地稱為位元線結構595。位元線結構595可包含：導電結構，包含依序堆疊的第一導電圖案455、第一障壁圖案465以及第二導電圖案475；及絕緣結構，位於導電結構上且包含依序堆疊於導電結構上的第一遮罩485、第一蝕刻終止圖案565以及第一頂蓋圖案585。在一些實例實施例中，位元線結構595可在基底100上在第二方向D2上延伸，且多個位元線結構595可在第一方向D1上彼此間隔開。
參考圖8，第一間隔件層可形成於其上具有位元線結構595的基底300上，且第四絕緣層及第五絕緣層可依序形成於第一間隔件層上。
第一間隔件層亦可覆蓋在第二絕緣層410上的位元線結構595的一部分下方的第三絕緣圖案425的側壁，且第五絕緣層可填充第一開口440的剩餘部分。
第一間隔件層可包含例如氮化物，諸如氮化矽，第四絕緣層可包含例如氧化物，諸如氧化矽，且第五絕緣層可包含例如氮化物，諸如氮化矽。
第四絕緣層及第五絕緣層可藉由蝕刻製程經蝕刻。在一些實例實施例中，可藉由使用磷酸、標準清潔一（standard clean one；SC1）以及氫氟酸中的一或多者或全部作為刻蝕溶液的濕式蝕刻製程執行蝕刻製程，且可移除第四絕緣層及第五絕緣層的除在第一開口440中的第四絕緣層及第五絕緣層的部分以外的其他部分。因此，可暴露第一間隔件層的表面的大部分（例如，第一間隔件層的除其在第一開口440中的部分以外的其他部分），且第四絕緣層及第五絕緣層的保留於第一開口440中的部分可分別形成第四絕緣圖案610及第五絕緣圖案620。
第二間隔件層可形成於第一開口440中的第一間隔件層的暴露表面及第四絕緣圖案610及第五絕緣圖案620上，且可經非等向性蝕刻（例如，藉由乾式蝕刻製程）以在第一間隔件層的表面及第四絕緣圖案610及第五絕緣圖案620上形成第二間隔件630以覆蓋位元線結構595的側壁。第二間隔件層可包含例如氧化物，諸如氧化矽。
可使用第一頂蓋圖案585及第二間隔件630作為蝕刻遮罩執行諸如反應離子蝕刻（reactive ion etching；RIE）製程的乾式蝕刻製程以形成暴露主動圖案305的上部表面的第二開口640，且亦可由第二開口640暴露隔離圖案310及閘極遮罩350的上部表面。
藉由乾式蝕刻製程，可移除第一間隔件層在第一頂蓋圖案585及第二絕緣層410的上部表面上的一部分，且因此可形成第一間隔件600以覆蓋位元線結構595的側壁。另外或替代地，在乾式蝕刻製程期間，第一絕緣層400及第二絕緣層410可經部分地移除，且第一絕緣圖案405及第二絕緣圖案415可保留在位元線結構595下。依序堆疊於位元線結構595下的第一絕緣圖案405、第二絕緣圖案415以及第三絕緣圖案425可形成絕緣圖案結構。
參考圖9，第三間隔件層可形成於第一頂蓋圖案585的上部表面、第二間隔件630的外側壁、第四絕緣圖案610及第五絕緣圖案620的上部表面的部分以及由第二開口640暴露的主動圖案305、隔離圖案310以及閘極遮罩350的上部表面上，且可經非等向性蝕刻（例如，藉由乾式蝕刻，諸如RIE製程）以形成覆蓋位元線結構595的側壁的第三間隔件650。第三間隔件層可包含例如氮化物，諸如氮化矽。
在實質上平行於基底300的上部表面的水平方向上依序堆疊於位元線結構595的側壁上的第一間隔件600、第二間隔件630以及第三間隔件650可稱為間隔件結構660。
第二頂蓋圖案680可形成於基底300上以填充第二開口640，且可平坦化第二頂蓋圖案680的上部部分直至第一頂蓋圖案585的上部表面暴露為止。平坦化可藉由化學機械平坦化（chemical mechanical planarization；CMP）製程及/或藉由回蝕製程執行。
在一些實例實施例中，第二頂蓋圖案680可在第二方向D2上延伸，且多個第二頂蓋圖案680可在第一方向D1上彼此間隔開。第二頂蓋圖案680可包含例如氮化物，諸如氮化矽。
參考圖10及圖11，具有在第二方向D2上彼此間隔開的多個第三開口的第二遮罩（其中每一者可在第一方向D1上延伸）可形成於第一頂蓋圖案585及第二頂蓋圖案680以及間隔件結構660上，且可使用第二遮罩作為蝕刻遮罩來蝕刻第二頂蓋圖案680。
在一些實例實施例中，第三開口中的每一者可在豎直方向上與閘極結構360重疊。藉由蝕刻製程，暴露閘極結構360的閘極遮罩350的上部表面的第四開口可形成於位元線結構595之間。
在移除第二遮罩之後，下部接觸插塞層可經形成以填充第四開口（例如，藉由化學氣相沈積（chemical vapor deposition；CVD）製程及/或濺鍍沈積製程形成），且下部接觸插塞層的上部部分可經平坦化（例如，藉由CMP製程及/或回蝕製程）直至暴露第一頂蓋圖案585及第二頂蓋圖案680以及間隔件結構660的上部表面為止。因此，下部接觸插塞層可轉換成在位元線結構595之間在第二方向D2上彼此間隔開的多個下部接觸插塞675。另外或替代地，在第二方向D2上在位元線結構595之間延伸的第二頂蓋圖案680可藉由下部接觸插塞675劃分成在第二方向D2上彼此間隔開的多個部分。
下部接觸插塞675可包含例如摻雜多晶矽；然而，實例實施例不限於此。
參考圖12，可移除下部接觸插塞675的上部部分以暴露位元線結構595的側壁上的間隔件結構660的上部部分。
金屬矽化物圖案700可形成於下部接觸插塞675的上部表面上。在一些實例實施例中，金屬矽化物圖案700可藉由以下操作形成：在位元線結構595、間隔件結構660、第二頂蓋圖案680以及下部接觸插塞675上形成第一金屬層；對第一金屬層執行諸如熱退火及/或雷射退火及/或快速熱退火（rapid thermal anneal；RTA）的熱處理以執行矽化製程，其中包含金屬的第一金屬層及包含矽的下部接觸插塞675彼此反應；以及移除第一金屬層的未反應部分。金屬矽化物圖案700可包含例如矽化鈷、矽化鎳、矽化鈦等中的任一者或全部。
參考圖13，第二障壁層730可形成於位元線結構595、間隔件結構660、第二頂蓋圖案680以及金屬矽化物圖案700上，且第二金屬層740可形成於第二障壁層730上以填充位元線結構595之間的空間。
第二障壁層730可包含例如金屬氮化物，諸如氮化鈦，且第二金屬層740可包含例如金屬，諸如鎢。
參考圖14，可對第二金屬層740及第二障壁層730的上部部分執行平坦化製程直至暴露位元線結構595、間隔件結構660以及第二頂蓋圖案680的上部表面為止。平坦化製程可包含化學機械拋光（chemical mechanical polishing；CMP）製程及/或回蝕製程。
藉由平坦化製程，第二金屬層740及第二障壁層730可分別轉換成第二金屬圖案745及第二障壁圖案735。在一些實例實施例中，多個第二金屬圖案745可在第一方向D1及第二方向D2上彼此間隔開。
第一頂蓋圖案585及第二頂蓋圖案680以及間隔件結構660的上部部分以及鄰近於間隔件結構660的第二障壁圖案735的上部部分可藉由（例如）乾式蝕刻製程移除，以使得第二金屬圖案745的上部側壁可經暴露。可在平坦化製程之後執行乾式蝕刻製程；然而，實例實施例不限於此。
在一些實例實施例中，可移除包含於間隔件結構660中的第二間隔件630以形成氣隙；然而，實例實施例不限於此。
參考圖15，第一絕緣間層及第二絕緣間層以及第三遮罩層可依序形成於位元線結構595、間隔件結構660、第二頂蓋圖案680、第二障壁圖案735以及第二金屬圖案745上。
在一些實例實施例中，第一絕緣間層可包含例如氧化物，諸如氧化矽，第二絕緣間層可包含例如氮化物，諸如氮化矽，且第三遮罩層亦可包含例如光阻層或除光阻層以外的旋塗硬質遮罩（spin-on-hardmask；SOH）或非晶碳層（amorphous carbon layer；ACL）中的一或多者。
第三遮罩層可經圖案化以形成第三遮罩930，且第一絕緣間層及第二絕緣間層可使用第三遮罩930作為蝕刻遮罩來蝕刻以分別形成第一絕緣間層圖案910及第二絕緣間層圖案920。
第五開口940可經形成穿過第一絕緣間層圖案910及第二絕緣間層圖案920以暴露第二金屬圖案745的上部表面及上部側壁及第二障壁圖案735、間隔件結構660以及第一頂蓋圖案585的上部表面。在一些實例實施例中，多個第五開口940可經形成以在第一方向D1及第二方向D2上彼此間隔開，且可在平面視圖中以蜂巢圖案配置。在平面視圖中，第五開口940中的每一者可具有圓形、橢圓形、諸如經削角及/或斜切的矩形及/或六邊形的多邊形等形狀。
參考圖16及圖17，第三金屬圖案950可經形成以填充第五開口940。
第三金屬圖案950可藉由以下操作形成：在第二金屬圖案745的上部表面及上部側壁、第二障壁圖案735的上部表面、間隔件結構660以及第一頂蓋圖案585以及第二絕緣間層圖案920上形成第三金屬層以填充第五開口940；及平坦化第三金屬層直至暴露第二絕緣間層圖案920的上部表面為止。
第三金屬圖案950可形成於第五開口940中，且因此可具有與第五開口940的形狀實質上相同的形狀。另外或替代地，第三金屬圖案950可具有與第五開口940的配置實質上相同的配置。舉例而言，第三金屬圖案950在平面視圖中可具有圓形、橢圓形、諸如四邊形及/或六邊形及/或經削角或斜切的多邊形的多邊形等形狀，且第三金屬圖案950可在平面視圖中以蜂巢圖案在第一方向D1及第二方向D2上彼此間隔開。
第二金屬圖案745、第二障壁圖案735以及第三金屬圖案950可形成上部接觸插塞，且依序堆疊於基底300上的下部接觸插塞675、金屬矽化物圖案700以及上部接觸插塞960可形成接觸插塞結構。
在一些實例實施例中，第二金屬圖案745及第三金屬圖案950可包含彼此合併的實質上相同的金屬。替代地，第二金屬圖案745及第三金屬圖案950可包含彼此不同的金屬及/或可不包含彼此相同的金屬，或可包含實質上相同然而可例如由於其間的自然氧化物層或原生氧化物層而彼此區分的金屬。
若移除第二間隔件630以形成氣隙，則氣隙的頂端可由第一絕緣間層圖案910及/或第三金屬圖案950覆蓋以形成空氣間隔件。
參考圖18，諸如電容器865及/或憶阻器的記憶體組件或單元可經形成以接觸上部接觸插塞960的上部表面。
舉例而言，第二蝕刻終止層830及模具層可依序形成於上部接觸插塞960及第二絕緣間層圖案920上，且可經部分地蝕刻以形成部分暴露上部接觸插塞960的上部表面的第六開口。第二蝕刻終止層830可包含例如氮化矽硼、碳氮化矽等中的一或多者。
下部電極層可形成於第六開口的側壁、上部接觸插塞960的暴露上部表面以及模具層上，犧牲層可形成於下部電極層上以填充第六開口，且下部電極層及犧牲層可經平坦化直至模具層的上部表面暴露以劃分下部電極層為止。
犧牲層及模具層可藉由例如使用例如LAL溶液及/或緩衝氧化物蝕刻（buffered oxide etch；BOE）溶液的濕式蝕刻製程移除，且因此具有圓柱形狀的下部電極840可形成於上部接觸插塞960的暴露上部表面上。替代地或另外，具有柱狀形狀的下部電極840可形成於第六開口中。下部電極840可包含例如金屬、金屬氮化物、金屬氮化物、摻雜多晶矽等。
介電層850可形成於下部電極840的表面及第二蝕刻終止層830上，且上部電極860可形成於介電層850上以形成包含下部電極840、介電層850以及上部電極860的電容器865。
介電層850可包含例如金屬氧化物，且上部電極860可包含例如金屬、金屬氮化物、金屬矽化物、摻雜多晶矽等。
上部絕緣間層、上部佈線等可進一步形成於電容器865上以完成半導體裝置的製造。
如上所說明，上部接觸插塞960可藉由以下操作形成：在位元線結構595、間隔件結構660以及金屬矽化物圖案700上形成第二障壁層730及第二金屬層740；平坦化第二障壁層730及第二金屬層740直至暴露位元線結構595及間隔件結構660的上部表面以形成第二障壁圖案735及第二金屬圖案745為止；移除位元線結構595、間隔件結構660以及第二障壁圖案735的上部部分以暴露第二金屬圖案745的上部側壁；以及藉由鑲嵌製程形成第三金屬圖案950以接觸第二金屬圖案745的暴露上部表面及上部側壁。
第三金屬圖案950可藉由以下操作形成：形成第一絕緣間層910及第二絕緣間層920；形成穿過第一絕緣間層910及第二絕緣間層920的第五開口940以暴露第二金屬圖案745的上部表面及上部側壁；以及填充第五開口940，且因此第三金屬圖案950可接觸除第二金屬圖案745的上部表面之外的第二金屬圖案745的上部側壁。因此，接觸第三金屬圖案950的第二金屬圖案745的面積可增加及/或其間的電阻可減小。
舉例而言，若上部接觸插塞藉由以下操作形成：形成第二障壁層730及第二金屬層740，部分地蝕刻第二障壁層730及第二金屬層740；以及形成用於接觸包含位元線結構595的柱狀結構上的電容器865及位元線結構595的側壁上的間隔件結構660的著陸襯墊，則柱狀結構之間的距離較小，且因此上部接觸插塞可不藉由蝕刻製程形成以彼此充分間隔開。舉例而言，必須充分蝕刻第二障壁層730及第二金屬層740以便上部接觸插塞可不彼此連接但可彼此充分間隔開。然而，可完全移除第二障壁層730及第二金屬層740在相鄰柱狀結構之間的部分，使得用於形成著陸襯墊的上部接觸插塞675的上部部分及下部接觸插塞675上的上部接觸插塞675的下部部分可不彼此連接。
然而，在一些實例實施例中，上部接觸插塞960可由藉由鑲嵌製程形成第三金屬圖案950以接觸第二金屬圖案745的上部表面及上部側壁而形成，使得充當著陸襯墊的第三金屬圖案950及下部接觸插塞675上的第二金屬圖案745可不是彼此間隔開而是可彼此連接（例如，直接地連接）。
半導體裝置可包含各種結構特性，諸如以下非限制性結構特性。
舉例而言，半導體裝置可包含：主動圖案305，位於基底300上；閘極結構360，在第一方向D1上延伸且埋入於主動圖案305的上部部分處；位元線結構595，在主動圖案305的中心部分上在第二方向D2上延伸；間隔件結構660，位於位元線結構595的側壁上；接觸插塞結構，位於主動圖案305的相對端部分中的每一者上；以及電容器865，位於接觸插塞結構上。
在一些實例實施例中，接觸插塞結構可包含：下部接觸插塞675；金屬矽化物圖案700，位於下部接觸插塞675上；第二障壁圖案735，位於金屬矽化物圖案700上；第二金屬圖案745，其下部表面及下部側壁由第二障壁圖案735覆蓋；以及第三金屬圖案950，接觸第二金屬圖案745的上部表面及上部側壁以及位元線結構595及間隔件結構660的上部表面。
在一些實例實施例中，第二金屬圖案745的上部表面可高於位元線結構595的上部表面或位於位元線結構595的上部表面上方。
在一些實例實施例中，主動圖案305可在第三方向D3上延伸，且多個主動圖案305可在第一方向D1及第二方向D2上彼此間隔開。多個閘極結構360可在第二方向D2上彼此間隔開，且多個位元線結構595可在第一方向D1上彼此間隔開。
在一些實例實施例中，多個接觸插塞結構可在第一方向D1及第二方向D2上彼此間隔開，且可在平面視圖中以蜂巢圖案配置。
在一些實例實施例中，第二金屬圖案745的上部表面可實質上為平坦的。
在一些實例實施例中，第二障壁圖案735的上部表面可具有恆定高度。
在一些實例實施例中，位元線結構595可包含堆疊於基底300上的導電結構及絕緣結構。導電結構可包含第一導電圖案455、第一障壁圖案465以及第二導電圖案475，且絕緣結構可包含第一遮罩485、第一蝕刻終止圖案565以及第一頂蓋圖案585。
圖19及圖20為示出根據一些實例實施例的製造半導體裝置的方法的橫截面視圖。此方法可包含與參考圖1至圖18所示出的製程實質上相同或相似的製程，且因此本文中省略其重複解釋。
參考圖19，可執行與參考圖1至圖15所示出的製程實質上相同或類似的製程，且可部分地移除第一絕緣間層圖案910的橫向部分以放大第五開口940的下部部分，使得可形成連接至第五開口940的第三凹槽945。
第三凹槽945可藉由例如乾式蝕刻製程及/或濕式蝕刻製程形成。
隨著第三凹槽945經形成以放大第五開口940的下部部分，由第五開口940暴露的第二金屬圖案745的上部表面的面積可增加，且由第五開口940暴露的鄰近於第二金屬圖案745的間隔件結構660及第一頂蓋圖案585的上部表面的面積亦可增加。
參考圖20，可執行與參考圖16至圖18所示出的製程實質上相同或類似的製程以完成半導體裝置的製造。
當執行參考圖16至圖17所示出的製程以形成第三金屬圖案950時，由第五開口940暴露的第二金屬圖案745的上部表面的面積增加，且因此接觸第二金屬圖案745的第三金屬圖案950的面積可增加及/或其間的電阻可減小。
另外，由第五開口940暴露的鄰近於第二金屬圖案745的間隔件結構660及第一頂蓋圖案585的上部表面的面積增加，且因此可防止或減小第三金屬圖案950的下部部分不接觸第二金屬圖案745的上部側壁的故障的發生的可能性及/或所述故障的發生的影響。
在半導體裝置中，上部接觸插塞的第三金屬圖案950可包含具有第一寬度的上部部分及具有大於第一寬度的第二寬度的下部部分。因此，接觸第二金屬圖案745的第三金屬圖案950的面積可增加及/或其間的電阻可減小，且即使發生未對準仍可很好地連接至第二金屬圖案745。
當術語「約（about）」或「實質上（substantially）」在本說明書中結合數值使用時，意欲相關聯數值包含圍繞所陳述數值的製造或操作容限（例如，±10%）。此外，當字語「大體上（generally）」及「實質上（substantially）」與幾何形狀結合使用時，意欲不要求幾何形狀的精確度，但形狀的寬容度在本揭露內容的範圍內。此外，當字語「大體上（generally）」及「實質上（substantially）」與材料組合物結合使用時，意欲不要求材料的精確，但材料的寬容度在本揭露內容的範疇內。
此外，無論數值或形狀是否修飾為「約（about）」或「實質上（substantially）」，應理解此等值及形狀均應視為包含圍繞所陳述數值或形狀的製造或操作容限（例如，±10%）。因此，雖然在實例實施例的描述中使用術語「相同（same）」、「等同（identical）」或「相等（equal）」，但應理解，可能存在一些不精確。因此，當一個元件或一個數值稱為與另一元件相同或等於另一數值時，應理解，元件或數值在所要製造或操作容限範圍內（例如，±10%）與另一元件或另一數值相同。
雖然本發明概念已參考其一些實例實施例繪示且描述，但所屬領域中具通常知識者應理解，可在不脫離如以下申請專利範圍所闡述的實例實施例的精神及範疇的情況下對本發明概念做出形式及細節的各種改變。此外，實例實施例未必彼此互斥。舉例而言，一些實例實施例可包含參考一或多個圖所描述的一或多個特徵，且亦可包含參考一或多個其他圖所描述的一或多個其他特徵。
300:基底 305:主動圖案 310:隔離圖案 330:閘極絕緣圖案 340:閘極電極 350:閘極遮罩 360:閘極結構 400:第一絕緣層 405:第一絕緣圖案 410:第二絕緣層 415:第二絕緣圖案 420:第三絕緣層 425:第三絕緣圖案 430:絕緣層結構 440:第一開口 450:第一導電層 455:第一導電圖案 460:第一障壁層 465:第一障壁圖案 470:第二導電層 475:第二導電圖案 480:第一遮罩層 485:第一遮罩 565:第一蝕刻終止圖案 585:第一頂蓋圖案 595:位元線結構 600:第一間隔件 610:第四絕緣層/第四絕緣圖案 620:第五絕緣層/第五絕緣圖案 630:第二間隔件 640:第二開口 650:第三間隔件 660:間隔件結構 675:下部接觸插塞 680:第二頂蓋圖案 700:金屬矽化物圖案 730:第二障壁層 735:第二障壁圖案 740:第二金屬層 745:第二金屬圖案 830:第二蝕刻終止層 840:下部電極 850:介電層 860:上部電極 865:電容器 910:第一絕緣間層圖案 920:第二絕緣間層圖案 930:第三遮罩 940:第五開口 945:第三凹槽 950:第三金屬圖案 960:上部接觸插塞 A-A'、B-B':線 D1:第一方向 D2:第二方向 D3:第三方向
圖1至圖18為示出根據各種實例實施例的製造半導體裝置的方法的平面視圖及橫截面視圖。 圖19及圖20為示出根據各種實例實施例的製造半導體裝置的方法的橫截面視圖。
300:基底
305:主動圖案
310:隔離圖案
330:閘極絕緣圖案
340:閘極電極
350:閘極遮罩
360:閘極結構
405:第一絕緣圖案
415:第二絕緣圖案
425:第三絕緣圖案
455:第一導電圖案
465:第一障壁圖案
475:第二導電圖案
485:第一遮罩
565:第一蝕刻終止圖案
585:第一頂蓋圖案
595:位元線結構
600:第一間隔件
610:第四絕緣層
620:第五絕緣層
630:第二間隔件
650:第三間隔件
660:間隔件結構
675:下部接觸插塞
700:金屬矽化物圖案
735:第二障壁圖案
745:第二金屬圖案
830:第二蝕刻終止層
840:下部電極
850:介電層
860:上部電極
865:電容器
910:第一絕緣間層圖案
920:第二絕緣間層圖案
950:第三金屬圖案
960:上部接觸插塞
A-A'、B-B':線
D1:第一方向
D2:第二方向

Claims (10)

  1. 一種半導體裝置，包括： 位元線結構，位於基底上； 下部接觸插塞，位於所述基底的鄰近於所述位元線結構的一部分上； 上部接觸插塞，包含： 第一金屬圖案，位於所述下部接觸插塞上，以及 第二金屬圖案，接觸所述第一金屬圖案的上部表面及上部側壁；以及 電容器，位於所述上部接觸插塞上， 其中所述第一金屬圖案的所述上部表面相對於所述基底的上部表面位於所述位元線結構的上部表面上方。
  2. 如請求項1所述的半導體裝置，其中所述第一金屬圖案的所述上部表面為平坦的。
  3. 如請求項1所述的半導體裝置，更包括： 障壁圖案，覆蓋所述第一金屬圖案的下部表面及下部側壁。
  4. 如請求項3所述的半導體裝置，其中所述第二金屬圖案的下部表面接觸所述障壁圖案的上部表面。
  5. 如請求項3所述的半導體裝置，其中所述障壁圖案的所述上部表面具有恆定高度。
  6. 如請求項1所述的半導體裝置，更包括： 間隔件結構，位於所述位元線結構的側壁上， 其中所述第二金屬圖案的下部表面接觸所述位元線結構的所述上部表面及所述間隔件結構的上部表面。
  7. 如請求項1所述的半導體裝置，其中所述第二金屬圖案具有具有第一寬度的上部部分及具有大於所述第一寬度的第二寬度的下部部分。
  8. 如請求項1所述的半導體裝置，其中所述位元線結構包含堆疊於所述基底上的導電結構及絕緣結構。
  9. 一種半導體裝置，包括： 位元線結構，位於基底上； 下部接觸插塞，位於所述基底的鄰近於所述位元線結構的一部分上； 上部接觸插塞，包含： 第一金屬圖案，位於所述下部接觸插塞上， 障壁圖案，覆蓋所述第一金屬圖案的下部表面及下部側壁，以及 第二金屬圖案，接觸所述第一金屬圖案的上部表面及上部側壁以及所述障壁圖案的上部表面；以及 電容器，位於所述上部接觸插塞上， 其中所述障壁圖案的所述上部表面為平面的。
  10. 一種半導體裝置，包括： 主動圖案，位於基底上； 閘極結構，埋入於所述主動圖案的上部部分中，所述閘極結構在平行於所述基底的上部表面的第一方向上延伸； 位元線結構，位於所述主動圖案的中心上部表面上且在平行於所述基底的所述上部表面且垂直於所述第一方向的第二方向上延伸； 間隔件結構，位於所述位元線結構的側壁上； 接觸插塞結構，位於所述主動圖案的相對端部分中的每一者上；以及 電容器，位於所述接觸插塞結構上， 其中所述接觸插塞結構包含： 下部接觸插塞， 金屬矽化物圖案，位於所述下部接觸插塞上， 障壁圖案，位於所述金屬矽化物圖案上， 第一金屬圖案，其下部表面及下部側壁由所述障壁圖案覆蓋；以及 第二金屬圖案，接觸所述第一金屬圖案的上部表面及上部側壁以及所述位元線結構的上部表面及所述間隔件結構的上部表面，以及 其中所述第一金屬圖案的所述上部表面相對於所述基底的上部表面位於所述位元線結構的所述上部表面上方。
TW111141816A 2022-01-18 2022-11-02 半導體裝置 TW202331944A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220007026A KR20230111335A (ko) 2022-01-18 2022-01-18 반도체 장치
KR10-2022-0007026 2022-01-18

Publications (1)

Publication Number Publication Date
TW202331944A true TW202331944A (zh) 2023-08-01

Family

ID=87161545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111141816A TW202331944A (zh) 2022-01-18 2022-11-02 半導體裝置

Country Status (4)

Country Link
US (1) US20230232612A1 (zh)
KR (1) KR20230111335A (zh)
CN (1) CN116471834A (zh)
TW (1) TW202331944A (zh)

Also Published As

Publication number Publication date
KR20230111335A (ko) 2023-07-25
CN116471834A (zh) 2023-07-21
US20230232612A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
KR102407069B1 (ko) 반도체 장치 및 그 제조 방법
US11037930B2 (en) Semiconductor devices
US11043397B2 (en) Method of forming a pattern and method of manufacturing a semiconductor device using the same
TWI788828B (zh) 半導體元件
US11910594B2 (en) Semiconductor devices and methods of manufacturing the same
US20230121734A1 (en) Semiconductor device
TWI803017B (zh) 半導體裝置
TWI830993B (zh) 半導體元件
TW202331944A (zh) 半導體裝置
KR20210032906A (ko) 반도체 소자
US20240172421A1 (en) Semiconductor devices
US20220406713A1 (en) Semiconductor devices
US20230255013A1 (en) Capacitor structure and semiconductor device including the same
US20240040772A1 (en) Semiconductor devices
US20230006050A1 (en) Gate structures and semiconductor devices including the same
US20230320074A1 (en) Semiconductor devices
US20230189511A1 (en) Decoupling capacitor structure and semiconductor device including the same
US20230145857A1 (en) Semiconductor devices
KR20230029190A (ko) 게이트 구조물 및 이를 포함하는 반도체 장치
KR20230059272A (ko) 반도체 장치
TW202407975A (zh) 半導體裝置
TW202320303A (zh) 半導體裝置
JP2024061654A (ja) キャパシタ構造物、及び当該キャパシタ構造物を含む半導体装置
TW202401764A (zh) 半導體元件
TW202320304A (zh) 半導體裝置