TWI788828B - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TWI788828B
TWI788828B TW110115457A TW110115457A TWI788828B TW I788828 B TWI788828 B TW I788828B TW 110115457 A TW110115457 A TW 110115457A TW 110115457 A TW110115457 A TW 110115457A TW I788828 B TWI788828 B TW I788828B
Authority
TW
Taiwan
Prior art keywords
spacer
bit line
sidewall
pattern
line structure
Prior art date
Application number
TW110115457A
Other languages
English (en)
Other versions
TW202213650A (zh
Inventor
金孝燮
金根楠
金萬福
金修廷
朴哲權
田昇培
黃有商
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202213650A publication Critical patent/TW202213650A/zh
Application granted granted Critical
Publication of TWI788828B publication Critical patent/TWI788828B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Abstract

半導體元件可包括：主動圖案；閘極結構，位於主動圖案的上部部分中；位元線結構，位於主動圖案上；下間隔件結構，位於位元線結構的側壁的下部部分上；以及上間隔件結構，位於位元線結構的側壁的上部部分上。下間隔件結構包括依序堆疊的第一下間隔件及第二下間隔件，第一下間隔件接觸位元線結構的側壁的下部部分且不包含氮，且第二下間隔件包含與第一下間隔件不同的材料。上間隔件結構的與位元線結構的側壁的上部部分接觸的一部分包含與第一下間隔件不同的材料。

Description

半導體元件 [相關申請案的交叉參考]
本申請案主張優先於在2020年9月15日在韓國智慧財產局提出申請的韓國專利申請案第10-2020-0118300號，所述韓國專利申請案的揭露內容全文併入本案供參考。
本揭露的示例性實施例是有關於一種半導體元件。更具體而言，本揭露的示例性實施例是有關於一種包括位元線結構的動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)元件。
DRAM元件的位元線結構可具有堆疊式結構，所述堆疊式結構包括包含經摻雜多晶矽的第一導電圖案及包含金屬的第二導電圖案。位元線結構可接觸主動圖案的凹槽以電性連接至主動圖案，且位元線結構的側壁上的間隔件結構的下部部分可形成於所述凹槽中。若位元線結構具有窄的寬度，則流經位元線結構的電流可能不足以使元件正常運作。然而，增大位元線結構的寬度可能會因凹槽的大小而受到限制。
示例性實施例提供具有改善的特性的半導體元件及形成半導體元件的方法。
根據本發明概念的示例性實施例，半導體元件可包括：主動圖案，位於基板上；閘極結構，位於所述主動圖案的上部部分中(例如，隱埋於所述主動圖案的所述上部部分處)；位元線結構，位於所述主動圖案上；下間隔件結構，在所述位元線結構的側壁的下部部分上延伸(例如，覆蓋所述位元線結構的所述側壁的所述下部部分)；上間隔件結構，在所述位元線結構的所述側壁的上部部分上延伸(例如，覆蓋所述位元線結構的所述側壁的所述上部部分)；接觸插塞結構，與所述位元線結構相鄰地位於所述主動圖案(例如，所述主動圖案的上部部分)上；以及電容器，位於所述接觸插塞結構上。所述下間隔件結構可包括依序堆疊(例如，在可與所述基板的上表面實質上平行的水平方向上依序堆疊)於所述基板上的第一下間隔件及第二下間隔件，所述第一下間隔件可接觸所述位元線結構的所述側壁的所述下部部分且可不包含氮，且所述第二下間隔件可包含與所述第一下間隔件的材料不同的材料。所述上間隔件結構的一部分可接觸所述位元線結構的上部側壁且可包含與所述第一下間隔件的材料不同的材料。
根據本發明概念的示例性實施例，半導體元件可包括：主動圖案，位於基板上；閘極結構，位於所述主動圖案的上部部分中(例如，隱埋於所述主動圖案的所述上部部分處)；位元線結構，位於所述主動圖案上且包括依序堆疊(例如，在可與所述基 板的上表面實質上垂直的垂直方向上依序堆疊)於所述基板上的第一導電圖案、擴散障壁、第二導電圖案及頂蓋圖案；下間隔件結構，在所述位元線結構的所述第一導電圖案的至少一部分的側壁上延伸(例如，覆蓋所述位元線結構的所述第一導電圖案的所述至少一部分的所述側壁)；上間隔件結構，位於所述下間隔件結構上且在所述位元線結構的側壁的一部分上延伸(例如，覆蓋所述位元線結構的所述側壁的所述一部分)；接觸插塞結構，與所述位元線結構相鄰地位於所述主動圖案(例如，所述主動圖案的上部部分)上；以及電容器，位於所述接觸插塞結構上。所述第一導電圖案可包含經n型雜質摻雜的多晶矽，且所述第二導電圖案可包含金屬。所述下間隔件結構可包括依序堆疊(例如，在可與所述基板的所述上表面實質上平行的水平方向上依序堆疊)於所述位元線結構的所述第一導電圖案的所述至少一部分的所述側壁上的第一下間隔件及第二下間隔件，所述第一下間隔件可接觸所述第一導電圖案的所述至少一部分的所述側壁且可包含氧化物，且所述第二下間隔件可包含氮化物。所述第一下間隔件不接觸所述位元線結構的所述側壁的所述一部分，且所述上間隔件結構的一部分可接觸所述位元線結構的所述側壁且可包含氮化物。
根據本發明概念的示例性實施例，半導體元件可包括：主動圖案，位於基板上；閘極結構，位於所述主動圖案的上部部分中(例如，隱埋於所述主動圖案的所述上部部分處)；位元線結構，位於所述主動圖案上且包括依序堆疊(例如，在可與所述基 板的上表面實質上垂直的垂直方向上依序堆疊)於所述基板上的第一導電圖案、第二導電圖案及頂蓋圖案；第一間隔件，位於所述第一導電圖案的側壁上且包含氧化矽；第二間隔件，在所述第一間隔件的外側壁上以及所述第二導電圖案的側壁及所述頂蓋圖案的側壁上延伸(例如，覆蓋所述第一間隔件的所述外側壁以及所述第二導電圖案的所述側壁及所述頂蓋圖案的所述側壁)；第三間隔件及第四間隔件，依序堆疊(例如，在可與所述基板的所述上表面實質上平行的水平方向上依序堆疊)於所述第二間隔件的外側壁的下部部分上；第五間隔件及第六間隔件，依序堆疊(例如，在所述水平方向上依序堆疊)於所述第二間隔件的上部外側壁上；接觸插塞結構，與所述位元線結構相鄰地位於所述主動圖案(例如，所述主動圖案的上部部分)上；以及電容器，位於所述接觸插塞結構上。
根據本發明概念的示例性實施例，半導體元件可包括：主動圖案，位於基板上；閘極結構，位於所述主動圖案的上部部分中(例如，隱埋於所述主動圖案的所述上部部分處)且在可與所述基板的上表面實質上平行的第一方向上延伸；位元線結構，在可與所述基板的所述上表面實質上平行且與所述第一方向實質上垂直的第二方向上延伸，所述主動圖案的在所述主動圖案的長度方向上的中間部分的上表面朝所述基板凹陷，所述位元線結構接觸所述主動圖案的所述中間部分的所述上表面，且所述位元線結構包括依序堆疊(例如，在可與所述基板的所述上表面實質上 垂直的垂直方向上依序堆疊)於所述基板上的第一導電圖案、擴散障壁、第二導電圖案及頂蓋圖案；下間隔件結構，在所述位元線結構的所述第一導電圖案的至少一部分的側壁上延伸(例如，覆蓋所述第一導電圖案的所述至少一部分的所述側壁)且包括依序堆疊(例如，在可與所述基板的所述上表面實質上平行的水平方向上依序堆疊)於所述位元線結構的所述第一導電圖案的所述至少一部分的所述側壁上的第一下間隔件及第二下間隔件；上間隔件結構，在所述位元線結構的未被所述下間隔件結構覆蓋的一部分的側壁上延伸(例如，覆蓋所述位元線結構的未被所述下間隔件結構覆蓋的所述一部分的所述側壁)且包括依序堆疊(例如，在所述水平方向上依序堆疊)於所述位元線結構的所述一部分的所述側壁上的第一上間隔件、第二上間隔件及第三上間隔件；接觸插塞結構，位於所述主動圖案的在所述主動圖案的所述長度方向上的相對的端部部分中的一者上且包括依序堆疊(例如，在所述垂直方向上依序堆疊)於所述基板上的下接觸插塞、歐姆接觸圖案、障壁層及上接觸插塞；以及電容器，位於所述接觸插塞結構上。所述第一下間隔件可接觸所述位元線結構的所述第一導電圖案的所述至少一部分的所述側壁且可不包含氮，且所述第二下間隔件可包含與所述第一下間隔件的材料不同的材料。所述第一上間隔件可接觸所述位元線結構的未被所述下間隔件結構覆蓋的所述一部分的所述側壁且可包含與所述第一下間隔件的材料不同的材料。
在所述半導體元件中，電流可輕易地流經位元線結構，且因此包括位元線結構的半導體元件可具有增強的電性特性。
100:基板
105:主動圖案
110:隔離圖案
130:閘極絕緣層
140:閘極電極
150:閘極罩幕
160:閘極結構
170:第一絕緣層
175:第一絕緣圖案
180:第二絕緣層
185:第二絕緣圖案
190:第三絕緣層
195:第三絕緣圖案
200:絕緣層結構
210:第一導電層
215:第一導電圖案
220:第一罩幕
230:第二凹槽/第一孔/凹槽
240:第二導電層
245:第二導電圖案
250:第三導電層
255:第三導電圖案
265:導電結構
275:第一間隔件
280:第二間隔件層
285:第二間隔件
290:擴散障壁層
295:擴散障壁
300:第四導電層
305:第四導電圖案
310:第一頂蓋層
315:第一頂蓋圖案
325:位元線結構
330:第一下間隔件層
335:第一下間隔件
340:第二下間隔件層
345:第二下間隔件
350:第三下間隔件層
355:第三下間隔件
360:第四下間隔件層
365:第四下間隔件
375:第一下間隔件結構
377:第二下間隔件結構
380:第一上間隔件層/第一間隔件層
385:第一上間隔件/上間隔件
390:第二上間隔件層/第二間隔件層
395:第二上間隔件
397:空氣間隔件/空氣隙
405:第三上間隔件
410:第三凹槽
420:下接觸插塞層
425:下接觸插塞
430:第二頂蓋圖案
445:第四上間隔件
455:歐姆接觸圖案
460:障壁層
470:上接觸插塞層
475:上接觸插塞
480:第二孔
490:第一絕緣間層
500:第二絕緣間層
510:蝕刻停止層
520:下電極
530:介電層
540:上電極
550:電容器
560:第三絕緣間層
A-A’、B-B’:線
X:區
圖1及圖2分別是示出根據本發明概念示例性實施例的半導體元件的平面圖及剖視圖。
圖3至圖20是示出根據本發明概念示例性實施例的製造半導體元件的方法的視圖。
圖21至圖24是根據本發明概念示例性實施例的圖2所示區X的剖視圖。
圖25至圖27是示出根據本發明概念示例性實施例的製造半導體元件的方法的圖2所示區X的剖視圖。
參照附圖，根據本發明概念示例性實施例的切割精細圖案的方法、使用精細圖案形成主動圖案的方法以及使用主動圖案製造半導體元件的方法的以上及其他態樣及特徵將藉由以下詳細說明而變得易於理解。應理解，儘管可在本文中使用用語「第一(first)」、「第二(second)」及/或「第三(third)」來闡述各種部件、組件、區、層及/或區段，然而該些部件、組件、區、層及/或區段不應受限於該些用語。該些用語僅用於區分各個部件、組件、區、層或區段。因此，在不背離本發明概念的教示的條件下，以下論述的第一部件、組件、區、層或區段可被稱為第二部件、組件、區、層或區段或者第三部件、組件、區、層或區段。
圖1及圖2分別是示出根據本發明概念示例性實施例的半導體元件的平面圖及剖視圖。圖2包括沿著圖1所示線A-A’及B-B’截取的剖視圖。
在下文中，在說明書中(且未必在申請專利範圍中)，與基板100的上表面實質上平行且實質上彼此垂直的兩個方向可分別被稱為第一方向與第二方向，與基板100的上表面實質上平行且相對於第一方向及第二方向具有銳角的方向可被稱為第三方向，且與基板100的上表面實質上平行且與第三方向實質上垂直的方向可被稱為第四方向。
參照圖1及圖2，半導體元件可包括閘極結構160、位元線結構325、第一下間隔件結構375、上間隔件結構、接觸插塞結構及電容器550。另外，半導體元件可包括第二頂蓋圖案430、絕緣結構、蝕刻停止層510以及第一絕緣間層490、第二絕緣間層500及第三絕緣間層560。
舉例而言，基板100可包含矽、鍺、矽-鍺或第Ⅲ-V族化合物半導體(例如GaP、GaAs或GaSb)。在一些示例性實施例中，基板100可為絕緣體上矽(silicon-on-insulator，SOI)基板或絕緣體上鍺(germanium-on-insulator，GOI)基板。
在基板100上可形成有隔離圖案110，且在基板100上可界定有側壁被隔離圖案110覆蓋的主動圖案105。隔離圖案110可包含例如氧化物(例如，氧化矽)。如本文中所使用的「部件A覆蓋部件B」(或相似的語言)可意指部件A位於部件B上且與部 件B交疊，但未必意指部件A完全覆蓋部件B。舉例而言，部件A可僅覆蓋部件B的一部分。
在示例性實施例中，多個主動圖案105可在第一方向及第二方向中的每一者上彼此間隔開，且主動圖案105中的每一者可在第三方向上延伸某一長度(例如，預定長度)。如本文中所使用的「部件A在方向X上延伸」(或相似的語言)可意指部件A在方向X上縱向延伸。換言之，方向X是部件A的長度方向。在一些實施例中，主動圖案105中的每一者可在第三方向上延伸，如圖1中所示。
閘極結構160可在第一方向上延伸穿過主動圖案105的上部部分及隔離圖案110的上部部分，且多個閘極結構160可在第二方向上彼此間隔開。亦即，閘極結構160可隱埋於主動圖案105的上部部分及隔離圖案110的上部部分處。閘極結構160可包括在與基板100的上表面實質上垂直的垂直方向上依序堆疊的閘極絕緣層130、閘極電極140及閘極罩幕150。
閘極絕緣層130可形成於主動圖案105的表面上，閘極電極140可在閘極絕緣層130及隔離圖案110上在第一方向上延伸，且閘極罩幕150可覆蓋閘極電極140的上表面。
舉例而言，閘極絕緣層130可包含氧化物(例如，氧化矽)，閘極電極140可包含金屬(例如，鎢、鈦、鉭等)或金屬氮化物(例如，氮化鎢、氮化鈦、氮化鉭等)，且閘極罩幕150可包含氮化物(例如，氮化矽)。
在示例性實施例中，位元線結構325可在主動圖案105、隔離圖案110及閘極結構160上在第二方向上延伸，且多個位元線結構325可在第一方向上彼此間隔開。位元線結構325中的每一者可接觸主動圖案105的上表面的一部分(例如，在第三方向上的中心部分或中間部分)且可在第二凹槽230中接觸隔離圖案110的上表面的一些部分及與隔離圖案110相鄰的閘極結構160的上表面的一些部分。位元線結構325的位於第二凹槽230中的一部分可具有較位元線結構325的位於第二凹槽230外部的其他部分的底表面低的底表面，且位元線結構325的位於第二凹槽230中的所述一部分可被稱為位元線結構325的下部部分。
在示例性實施例中，導電結構265可包括依序堆疊的第二導電圖案245及第三導電圖案255(例如，在圖9中示出)或者依序堆疊的第一導電圖案215及第三導電圖案255(例如，在圖9中示出)。多個第二導電圖案245可在第一方向及第二方向中的每一者上彼此間隔開。亦即，第二導電圖案245中的每一者的大部分可形成於第二凹槽230中，且第二導電圖案245中的每一者的一部分可自第二凹槽230向上突起。因此，第二導電圖案245中的每一者的大部分可形成位元線結構325的下部部分。第一導電圖案215可形成於第二凹槽230的外部。
第三導電圖案255可在設置於第二方向上的第一導電圖案215及第二導電圖案245上在第二方向上延伸。在示例性實施例中，第一導電圖案215、第二導電圖案245及第三導電圖案255 中的每一者可包含例如經n型雜質摻雜的多晶矽，且因此可彼此合併。如本文中所使用的「部件A與部件B合併」(或相似的語言)可意指部件A在實體上連接至部件B。
擴散障壁295、第四導電圖案305及第一頂蓋圖案315中的每一者可在第三導電圖案255上在第二方向上延伸。舉例而言，擴散障壁295可包含金屬矽氮化物(例如，氮化鈦矽(TiSiN))，第四導電圖案305可包含金屬(例如，鎢、銅、鋁、鈦、鉭等)，且第一頂蓋圖案315可包含氮化物(例如，氮化矽)。
在示例性實施例中，第一下間隔件結構375可形成於第二凹槽230中且可覆蓋位元線結構325的下部部分(即，導電結構265中所包括的第二導電圖案245的在第一方向上的側壁的大部分)。第一下間隔件結構375可包括與第二導電圖案245的側壁的大部分及第二凹槽230的底部接觸的第一下間隔件335、依序堆疊於第一下間隔件335上的第二下間隔件345及第三下間隔件355、以及位於第三下間隔件355上且對第二凹槽230的其餘部分進行填充的第四下間隔件365。因此，第四下間隔件365的側壁可被第三下間隔件355覆蓋，第三下間隔件355的側壁可被第二下間隔件345覆蓋，第二下間隔件345的側壁可被第一下間隔件335覆蓋。在一些實施例中，第一下間隔件335可將第二下間隔件345、第三下間隔件355及第四下間隔件365與位元線結構325的下部部分隔開，且第二下間隔件345、第三下間隔件355及第四下間隔件365中的每一者可與位元線結構325的下部部分間隔開， 如圖2中所示。如本文中所使用的「部件A填充部件B」(或相似的語言)可意指部件A位於部件B中，但未必意指部件A完全填充部件B。
在示例性實施例中，第一下間隔件335可包含不含氮的材料，例如氧化物(例如氧化矽或碳氧化矽)。第一下間隔件335可不包含氮。第二下間隔件345及第四下間隔件365可包含與第一下間隔件335不同的材料(例如氮化物(例如氮化矽))，且第三間隔件355可包含相對於第四下間隔件365具有高蝕刻選擇性的材料，例如氧化物(例如氧化矽)。
上間隔件結構可形成於位元線結構325的除位元線結構325的下部部分之外的其他部分的相對的側壁中的每一者上，且因此可在第二方向上延伸。亦即，第一下間隔件結構375及上間隔件結構可在垂直方向上依序堆疊於第二凹槽230上。
在示例性實施例中，上間隔件結構可包括在第一方向上依序堆疊於位元線結構325的相對的側壁中的每一者上的第一上間隔件385、空氣間隔件397、第三上間隔件405及第四上間隔件445。位元線結構325的相對的側壁在第一方向上彼此間隔開。第一上間隔件385可接觸位元線結構325的除位元線結構325的下部部分之外的在第一方向上的相對的側壁中的每一者，空氣間隔件397可接觸第一上間隔件385的外側壁的一部分，第三上間隔件405可接觸空氣間隔件397的外側壁，且第四上間隔件445可接觸第一頂蓋圖案315的上表面、第一上間隔件385的上表面及 上部外側壁、空氣間隔件397的頂部以及第三上間隔件405的上表面及上部外側壁。在一些實施例中，空氣間隔件397由第一上間隔件385及第三上間隔件405界定並環繞，如圖2中所示。
然而，在其中位元線結構325的在第二方向上延伸的側壁被第二頂蓋圖案430覆蓋的區域中，空氣間隔件397及第三上間隔件405可在第一方向上依序堆疊於第一上間隔件385的外側壁上，且可不形成第四上間隔件445。
在示例性實施例中，第一上間隔件385在第一方向上可具有「L」形的橫截面。因此，第一上間隔件385的下表面可接觸第一下間隔件結構375的上表面，且由於第二凹槽230上的第一上間隔件385，空氣間隔件397的底部可不接觸第一下間隔件結構375的上表面。第三上間隔件405的下表面可接觸第一下間隔件結構375的上表面的邊緣。
在示例性實施例中，空氣間隔件397的最上表面及第三上間隔件405的最上表面可低於第一上間隔件385的最上表面且可高於第四導電圖案305的上表面。如本文中所使用的「表面V高於表面W」(或相似的語言)可意指表面W較表面V更靠近基板且相對於基板而言表面W低於表面V。
在示例性實施例中，第一上間隔件385可包含與第一下間隔件335的材料不同的材料，例如氮化物(例如氮化矽)。空氣間隔件397可包含例如空氣。第三上間隔件405可包含氮化物(例如，氮化矽)。第四上間隔件445可包含氮化物(例如，氮化矽) 或氧化物(例如，氧化矽)。在一些實施例中，空氣間隔件397中可不包含液體材料或固體材料且可為空隙或空腔。在一些實施例中，空氣間隔件397可包含惰性氣體(例如，氬氣)或者可為真空。
包括在垂直方向上依序堆疊的第一絕緣圖案175、第二絕緣圖案185及第三絕緣圖案195的絕緣結構可在第二凹槽230的外部形成於位元線結構325與主動圖案105的一些部分及隔離圖案110的一些部分之間。第二絕緣圖案185可接觸第一上間隔件385的具有「L」形橫截面的下表面，且第三絕緣圖案195可接觸位元線結構325的下表面。
舉例而言，第一絕緣圖案175及第三絕緣圖案195中的每一者可包含氮化物(例如，氮化矽)，且第二絕緣圖案185可包含氧化物(例如，氧化矽)。
第二頂蓋圖案430可在第一方向上延伸至在垂直方向上與閘極結構160交疊且可在第一方向上局部地覆蓋位元線結構325的側壁上的上間隔件結構的外側壁。在示例性實施例中，多個第二頂蓋圖案430可在第二方向上彼此間隔開。舉例而言，第二頂蓋圖案430可包含氮化物(例如，氮化矽)。
接觸插塞結構可包括在垂直方向上依序堆疊的下接觸插塞425、歐姆接觸圖案455、障壁層460及上接觸插塞475。
下接觸插塞425可在第一方向上鄰近的位元線結構325之間及在第二方向上鄰近的第二頂蓋圖案430之間形成於主動圖 案105及隔離圖案110上的第三凹槽410上，且可接觸上間隔件結構的第三上間隔件405的外側壁及第二頂蓋圖案430中的每一者的側壁。因此，多個下接觸插塞425可被形成為在第一方向及第二方向中的每一者上彼此間隔開。在示例性實施例中，下接觸插塞425可接觸主動圖案105中的每一者的在第三方向上的相對的端部中的每一者。在示例性實施例中，下接觸插塞425的最上表面可低於空氣間隔件397的最上表面及第三上間隔件405的最上表面。
舉例而言，下接觸插塞425可包含經雜質摻雜的多晶矽。在下接觸插塞425中可形成有空氣隙(未示出)。
歐姆接觸圖案455可形成於下接觸插塞425上。歐姆接觸圖案455可包含例如矽化鈷、矽化鎳等。
障壁層460可形成於歐姆接觸圖案455的上表面及第四上間隔件445的側壁及上表面上。障壁層460可包含金屬氮化物(例如，氮化鈦、氮化鉭、氮化鎢等)。
上接觸插塞475可形成於障壁層460上。上接觸插塞475的上表面可高於位元線結構325的上表面及第二頂蓋圖案430的上表面。
在示例性實施例中，多個上接觸插塞475可被形成為在第一方向及第二方向上彼此間隔開且可藉由依序堆疊的第一絕緣間層490及第二絕緣間層500而彼此間隔開。第一絕緣間層490可局部地穿透過位元線結構325的第一頂蓋圖案315的上部部分 及位元線結構325的側壁上的上間隔件結構的上部部分。舉例而言，第一絕緣間層490可包含具有低間隙填充特性的絕緣材料，且第二絕緣間層500可包含氮化物(例如，氮化矽)。
在示例性實施例中，上接觸插塞475在平面圖中可排列成蜂巢狀圖案。上接觸插塞475中的每一者在平面圖中可具有圓形、橢圓形或多邊形的形狀。上接觸插塞475可包含低電阻金屬(例如，鎢、鋁、銅等)。
電容器550可包括依序堆疊於上接觸插塞475上的下電極520、介電層530及上電極540。在一些實施例中，下電極520與上電極540可包含相同的材料(例如，經摻雜多晶矽及/或金屬)。舉例而言，介電層530可包含氧化矽、金屬氧化物及/或氮化物(例如氮化矽、金屬氮化物)，且所述金屬可包括例如鋁、鋯、鈦、鉿等。
蝕刻停止層510可形成於介電層530與第一絕緣間層490及第二絕緣間層500之間且可包含例如氮化物(例如，氮化矽)。
第三絕緣間層560可形成於第一絕緣間層490及第二絕緣間層500上且可覆蓋電容器550。第三絕緣間層560可包含例如氧化物(例如，氧化矽)。
半導體元件的位元線結構325中的導電結構265可包含例如經n型雜質摻雜的多晶矽，且覆蓋導電結構265的側壁的至少一部分(即，第二導電圖案245(例如，在圖9中示出)的側壁 的大部分)的第一下間隔件335可不包含氮但包含氧化物(例如氧化矽或碳氧化矽)。若第一下間隔件335包含氮，則導電結構265中的電子可能會陷獲於第一下間隔件335中，且因此可能會在導電結構265的相對的側處產生耗盡區。因此，電流可流經的導電結構265的一部分可減小，使得電流可能不會輕易地在導電結構265中流動。
然而，在示例性實施例中，第一下間隔件335可不包含氮，且因此電子可不陷獲於第一下間隔件335中，使得電流可輕易地在導電結構265中流動。
圖3至圖20是示出根據本發明概念示例性實施例的製造半導體元件的方法的視圖。具體而言，圖3、圖5、圖8及圖16是平面圖，且圖4、圖6至圖7、圖9至圖15及圖17至圖20中的每一者是剖視圖。圖4、圖6至圖7、圖9、圖15及圖17至圖20包括沿著對應的平面圖所示線A-A’及B-B’截取的橫截面，且圖10至圖14是圖9所示區X的放大剖視圖。
參照圖3及圖4，可在基板100上形成主動圖案105，且可形成隔離圖案110以覆蓋主動圖案105的側壁。
可對基板100執行離子植入製程以形成雜質區(未示出)，且可對主動圖案105及隔離圖案110進行局部蝕刻以形成在第一方向上延伸的第一凹槽。
可在第一凹槽中形成閘極結構160。閘極結構160可包括位於主動圖案105的被第一凹槽暴露出的表面上的閘極絕緣層 130、在閘極絕緣層130上填充第一凹槽的下部部分的閘極電極140以及在閘極電極140上填充第一凹槽的上部部分的閘極罩幕150。閘極結構160可在第一方向上延伸，且多個閘極結構160可在第二方向上彼此間隔開。
舉例而言，可藉由對主動圖案105的被第一凹槽暴露出的表面執行熱氧化製程來形成閘極絕緣層130。
參照圖5及圖6，可在基板100上依序形成絕緣層結構200、第一導電層210及第一罩幕220，且可使用第一罩幕220作為蝕刻罩幕對第一導電層210及絕緣層結構200進行蝕刻，以形成暴露出主動圖案105的第一孔230。
在示例性實施例中，絕緣層結構200可包括依序堆疊的第一絕緣層170、第二絕緣層180及第三絕緣層190。
舉例而言，第一導電層210可包含例如經n型雜質摻雜的多晶矽，且第一罩幕220可包含氮化物(例如，氮化矽)。
在蝕刻製程期間，主動圖案105的上部部分及與主動圖案105相鄰的隔離圖案110的上部部分被第一孔230暴露出，且亦可對閘極罩幕150的上部部分進行蝕刻以形成第二凹槽。亦即，第一孔230的底部可被稱為第二凹槽。
在示例性實施例中，第一孔230可暴露出在第三方向上延伸的主動圖案105中的每一者的上表面的一部分(例如，在第三方向上的中心部分或中間部分)，且因此多個第一孔230可被形成為在第一方向及第二方向上彼此間隔開。在一些實施例中，主 動圖案105的在第三方向(即，主動圖案105的長度方向)上的中間部分可包括朝基板100凹陷且對凹槽230進行界定的上表面，如圖5及圖6中所示。
可形成第二導電層240以填充第一孔230。
在示例性實施例中，可藉由以下方式形成第二導電層240：在主動圖案105、隔離圖案110、閘極罩幕150及第一罩幕220上形成初步第二導電層以填充第一孔230，且藉由例如化學機械研磨(chemical mechanical polishing，CMP)製程及/或回蝕製程移除初步第二導電層的上部部分。因此，第二導電層240可具有與第一導電層210的上表面實質上共面的上表面。本文中所使用的用語「及/或」包括相關列出項中的任一者及一或多者的所有組合。
在示例性實施例中，多個第二導電層240可在第一方向及第二方向中的每一者上彼此間隔開。第二導電層240可包含例如經n型雜質摻雜的多晶矽且可被合併至第一導電層210。
參照圖7，在移除第一罩幕220之後，可在第一導電層210及第二導電層240上依序形成第三導電層250、擴散障壁層290、第四導電層300及第一頂蓋層310。
第三導電層250可包含例如經n型雜質摻雜的多晶矽，且可與第一導電層210及第二導電層240合併。第四導電層300可包含例如金屬(例如，鎢)。
參照圖8及圖9，可將第一頂蓋層310圖案化以形成第 一頂蓋圖案315，且可使用第一頂蓋圖案315作為蝕刻罩幕依序對第四導電層300、擴散障壁層290、第三導電層250、第一導電層210及第二導電層240以及第三絕緣層190進行蝕刻。
在示例性實施例中，第一頂蓋圖案315可在基板100上在第二方向上延伸，且多個第一頂蓋圖案315可被形成為在第一方向上彼此間隔開。
藉由蝕刻製程，可在第一孔230中在主動圖案105、隔離圖案110及閘極罩幕150上形成依序堆疊的第二導電圖案245、第三導電圖案255、擴散障壁295、第四導電圖案305及第一頂蓋圖案315，且第三絕緣圖案195、第一導電圖案215、第三導電圖案255、擴散障壁295、第四導電圖案305及第一頂蓋圖案315可在第一孔230的外部依序堆疊於絕緣層結構200的第二絕緣層180上。
如上所述，第一導電層210、第二導電層240及第三導電層250可彼此合併，且因此依序堆疊的第二導電圖案245及第三導電圖案255以及依序堆疊的第一導電圖案215及第三導電圖案255可各自形成一個導電結構265。在下文中，依序堆疊的導電結構265、擴散障壁295、第四導電圖案305及第一頂蓋圖案315可被稱為位元線結構325。
在示例性實施例中，位元線結構325可在基板100上在第二方向上延伸，且多個位元線結構325可在第一方向上彼此間隔開。位元線結構325中的每一者可經由第一孔230接觸主動圖 案105中的每一者的一部分(例如，在第三方向上的中心部分或中間部分)且因此可電性連接至主動圖案105。
參照圖10，可在主動圖案105、隔離圖案110及閘極罩幕150的被第一孔230暴露出的上表面、第一孔230的側壁及第二絕緣層180的上表面上形成第一下間隔件層330以覆蓋位元線結構325，可在第一下間隔件層330上依序形成第二下間隔件層340及第三下間隔件層350，且可在第三下間隔件層350上形成第四下間隔件層360以填充第一孔230。
在示例性實施例中，可藉由原子層沈積(atomic layer deposition，ALD)製程形成第一下間隔件層330。第一下間隔件層330可包含不含氮的材料(例如，氧化矽、碳氧化矽等)。
第二下間隔件層340及第四下間隔件層360可包含含有氮化物(例如，氮化矽)的材料，且第三下間隔件層350可包含相對於第四下間隔件層360具有高蝕刻選擇性的材料，例如氧化物(例如氧化矽)。
參照圖11，可執行第一濕式蝕刻製程及第二濕式蝕刻製程以對第一下間隔件層330、第二下間隔件層340、第三下間隔件層350及第四下間隔件層360進行局部蝕刻。
在示例性實施例中，可使用磷酸(H3PO4)及SC1溶液執行第一濕式蝕刻製程。因此，可對第四下間隔件層360進行蝕刻，且第三下間隔件層350可用作第一濕式蝕刻製程的停止件。可藉由SC1溶液對第三下間隔件層350進行局部蝕刻，然而，第 二下間隔件層340形成於第三下間隔件層350之下，且因此位元線結構325的側壁可不被第一濕式蝕刻製程暴露出。
若在形成第三下間隔件層350及第四下間隔件層360之後執行第一濕式蝕刻製程而不形成第一下間隔件層330及第二下間隔件層340，則第三下間隔件層350可能會被SC1溶液移除進而暴露出位元線結構325的側壁，且包含金屬的第四導電圖案305亦可能會被損壞。
另外，在用於在位元線結構325的上面具有第三下間隔件層350的側壁上形成第四下間隔件層360的高溫製程期間，第四導電圖案305中所包含的金屬(例如鎢)可穿過包含氧化物的第三下間隔件層350移動至包含氮化物的第四下間隔件層360，且當藉由第一濕式蝕刻製程移除第四下間隔件層360的上部部分時，第四導電圖案305中所包含的金屬可能會破壞在其中執行第一濕式蝕刻製程的腔室。
然而，在示例性實施例中，包含氧化物的第一下間隔件層330及包含氮化物的第二下間隔件層340可堆疊於位元線結構325的側壁與第三下間隔件層350之間，且包含氮化物的第二下間隔件層340可防止位元線結構325的側壁被SC1溶液暴露出。另外，第一下間隔件層330及第二下間隔件層340可防止第四導電圖案305中所包含的金屬移動至第四下間隔件層360。
可使用氟化氫(HF)執行第二濕式蝕刻製程，且因此可對第一下間隔件層330、第二下間隔件層340及第三下間隔件層 350進行蝕刻。
當執行第一濕式蝕刻製程及第二濕式蝕刻製程時，第一下間隔件層330、第二下間隔件層340、第三下間隔件層350及第四下間隔件層360可僅保留於第一孔230中且可分別形成第一下間隔件335、第二下間隔件345、第三下間隔件355及第四下間隔件365。依序堆疊於第一孔230的內壁上的第一下間隔件335、第二下間隔件345及第三下間隔件355以及位於第三下間隔件355上且對第一孔230的其餘部分進行填充的第四下間隔件365可形成第一下間隔件結構375，且位元線結構325的位於第一孔230中的下部部分的側壁可被第一下間隔件結構375覆蓋。
可在第一下間隔件結構375及第二絕緣層180上形成第一上間隔件層380，以覆蓋位元線結構325的未被第一下間隔件結構375覆蓋的其他部分的側壁及第三絕緣圖案195的位於位元線結構325的在第一孔230外部的一部分之下的側壁，且可在第一上間隔件層380上形成第二上間隔件層390。
舉例而言，第一上間隔件層380可包含氮化物(例如，氮化矽)，且第二間隔件層390可包含相對於第一上間隔件層380具有高蝕刻選擇性的材料，例如氧化物(例如氧化矽)。
參照圖12，可對第一上間隔件層380及第二上間隔件層390進行非等向性蝕刻以分別形成第一上間隔件385及第二上間隔件395，進而覆蓋位元線結構325的位於第一孔230上的上側壁及位元線結構325的位於第一孔230外部的所述一部分的側壁。
參照圖14，亦可對第一絕緣層170及第二絕緣層180進行蝕刻，且第一絕緣圖案175及第二絕緣圖案185可保留於位元線結構325的位於第一孔230外部的所述一部分之下以及位元線結構325的側壁上的第一上間隔件385及第二上間隔件395之下。
因此，主動圖案105的上表面及隔離圖案110的上表面可被局部地暴露出，且依序堆疊於位元線結構325與基板100之間的第一絕緣圖案175、第二絕緣圖案185及第三絕緣圖案195可形成絕緣結構。
在蝕刻製程期間，可對第一下間隔件結構375的邊緣上部部分進行局部蝕刻。
在示例性實施例中，第一上間隔件385可在第一孔230上形成於位元線結構325的側壁及第一下間隔件結構375的上表面上且在第一方向上可具有「L」形的橫截面。另外，第一上間隔件385可在第一孔230外部形成於位元線結構325的側壁、第三絕緣圖案195的側壁及第二絕緣圖案185的上表面上，且在第一方向上可具有「L」形的橫截面。在一些實施例中，第一上間隔件385可包括在垂直方向上延伸的垂直部分及自垂直部分的下部端部突起且在第一方向上延伸的水平部分，如圖12中所示。
參照圖13，可在位元線結構325、第一上間隔件385及第二上間隔件395、第一絕緣圖案175及第二絕緣圖案185、主動圖案105及隔離圖案110上形成第三上間隔件層，且可對第三上 間隔件層進行非等向性蝕刻以形成覆蓋第一上間隔件385的側壁及第二上間隔件395的側壁以及第一下間隔件結構375的邊緣上表面的第三上間隔件405。
舉例而言，第三上間隔件405可包含相對於第二上間隔件395具有高蝕刻選擇性的材料，例如氮化物(例如氮化矽)。
在與基板100的上表面實質上平行的水平方向上依序堆疊於位元線結構325的位於第一孔230上的上部部分的側壁上及位元線結構325的位於第一孔230外部的所述一部分的側壁上的第一上間隔件385、第二上間隔件395及第三上間隔件405可被稱為初步上間隔件結構。
參照圖14，可藉由使用位元線結構325、第一絕緣圖案175、第二絕緣圖案185及第三絕緣圖案195以及初步上間隔件結構作為蝕刻罩幕進行的蝕刻製程而局部地移除主動圖案105的上部部分及與主動圖案105相鄰的隔離圖案110的上部部分，以形成第三凹槽410。
參照圖15，可形成下接觸插塞層420以填充基板100上的第三凹槽410及位元線結構325之間的空間，且可將下接觸插塞層420的上部部分平坦化，直至暴露出第一頂蓋圖案315的上表面為止。
在示例性實施例中，下接觸插塞層420可在第二方向上延伸，且多個下接觸插塞層420可被形成為藉由位元線結構325而在第一方向上彼此間隔開。
參照圖16及圖17，可在第一頂蓋圖案315及下接觸插塞層420上形成包括在第二方向上彼此間隔開的第一開口(所述第一開口中的每一者可在第一方向上延伸)的第二罩幕(未示出)，且可使用第二罩幕作為蝕刻罩幕對下接觸插塞層420進行蝕刻。
在示例性實施例中，第一開口中的每一者可在與基板100的上表面實質上垂直的垂直方向上與閘極結構160交疊。藉由蝕刻製程，可形成第二開口以暴露出閘極結構160的閘極罩幕150的在基板100上位於位元線結構325之間的上表面。
在移除第二罩幕之後，可在基板100上形成第二頂蓋圖案430以填充第二開口。第二頂蓋圖案430可在位元線結構325之間在第一方向上延伸，且在第二方向上可形成有多個第二頂蓋圖案430。
因此，在位元線結構325之間在第二方向上延伸的下接觸插塞層420可被劃分成藉由第二頂蓋圖案430而在第二方向上彼此間隔開的多個下接觸插塞425。下接觸插塞425中的每一者可接觸主動圖案105中的對應一者的在第三方向上的相對的端部中的對應一者且可電性連接至主動圖案105中的對應一者的在第三方向上的相對的端部中的對應一者。
參照圖18，可移除下接觸插塞425的上部部分，以暴露出初步上間隔件結構的位於位元線結構325的側壁上的上部部分，且可移除被暴露出的初步上間隔件結構的第上二間隔件395 的上部部分及第三上間隔件405的上部部分。因此，第一上間隔件385的上部側壁可被暴露出。
可藉由例如回蝕製程進一步移除下接觸插塞425的上部部分。因此，下接觸插塞425的上表面可低於第二上間隔件395的最上表面及第三上間隔件405的最上表面。
可在位元線結構325、初步上間隔件結構、第二頂蓋圖案430及下接觸插塞425上形成第四上間隔件層，且可對第四上間隔件層進行非等向性蝕刻，使得第四上間隔件445可被形成為在第一方向上覆蓋位元線結構325的相對的側壁中的每一者上的初步上間隔件結構且使得下接觸插塞425的上表面可被暴露出。
可在下接觸插塞425的被暴露出的上表面上形成歐姆接觸圖案455。在示例性實施例中，可藉由以下方式形成歐姆接觸圖案455：在下接觸插塞425、第四上間隔件445以及第一頂蓋圖案315及第二頂蓋圖案430上形成金屬層，對金屬層進行熱處理且移除金屬層的未發生反應的部分。
參照圖19，可在第四上間隔件445、歐姆接觸圖案455以及第一頂蓋圖案315及第二頂蓋圖案430上形成障壁層460，可在障壁層460上形成上接觸插塞層470以填充位元線結構325之間的空間，且可將上接觸插塞層470的上部部分平坦化。
在示例性實施例中，上接觸插塞層470的上表面可高於第一頂蓋圖案315的上表面及第二頂蓋圖案430的上表面。
參照圖20，可移除上接觸插塞層470的上部部分、障壁 層460的一部分、第一頂蓋圖案315的上部部分以及第一上間隔件385的上部部分、第二上間隔件395的上部部分及第三上間隔件405的上部部分，以形成第二孔480，且因此可暴露出第二上間隔件395的上表面。
隨著第二孔480的形成，上接觸插塞層470可轉變成上接觸插塞475。在示例性實施例中，多個上接觸插塞475可被形成為在第一方向及第二方向中的每一者上彼此間隔開且在平面圖中可排列成蜂巢狀圖案。上接觸插塞475中的每一者在平面圖中可具有圓形、橢圓形或多邊形的形狀。
依序堆疊於基板100上的下接觸插塞425、歐姆接觸圖案455、障壁層460及上接觸插塞475可形成接觸插塞結構。
可移除被暴露出的第二上間隔件395以形成連接至第二孔480的空氣隙397。可藉由例如濕式蝕刻製程移除第二上間隔件395。
在示例性實施例中，不僅可移除在第二方向上延伸的位元線結構325的側壁上的第二上間隔件395的被第二孔480直接暴露出的一部分，而且亦可移除第二上間隔件395的與第二上間隔件395的在水平方向上被直接暴露出的部分平行的其他部分。亦即，不僅第二上間隔件395的被第二孔480暴露出而未被上接觸插塞475覆蓋的部分可被移除，而且第二上間隔件395的在第二方向上與被暴露出的部分相鄰以被第二頂蓋圖案430覆蓋的一部分及第二上間隔件395的在第二方向上與被暴露出的部分相鄰 以被上接觸插塞475覆蓋的一部分全部可被移除。
可依序堆疊第一絕緣間層490及第二絕緣間層500以填充第二孔480。第一絕緣間層490及第二絕緣間層500亦可依序堆疊於第二頂蓋圖案430上。
第一絕緣間層490可包含具有低間隙填充特性的材料，且因此第二孔480之下的空氣隙397可不被填充。空氣隙397亦可被稱為空氣間隔件397且可與第一上間隔件385、第三上間隔件405及第四上間隔件445一同形成上間隔件結構。亦即，空氣隙397可為包含例如空氣的間隔件。
再次參照圖1及圖2，電容器550可被形成為接觸上接觸插塞475的上表面。
具體而言，可在上接觸插塞475以及第一絕緣間層490及第二絕緣間層500上依序形成蝕刻停止層510及模製層(未示出)，且對蝕刻停止層510及模製層進行局部蝕刻以形成局部地暴露出上接觸插塞475的上表面的第三孔。
可在第三孔的側壁、上接觸插塞475的被暴露出的上表面及模製層上形成下電極層(未示出)，可在下電極層上形成犧牲層(未示出)以填充第三孔，且可將下電極層及犧牲層平坦化，直至暴露出模製層的上表面為止，以對下電極層進行劃分。可藉由例如濕式蝕刻製程移除犧牲層及模製層，且因此，可在上接觸插塞475的被暴露出的上表面上形成具有圓柱形狀的下電極520。作為另外一種選擇，下電極520可具有對第三孔進行填充的 支柱形狀。
可在下電極520的表面及蝕刻停止層510上形成介電層530，且可在介電層530上形成上電極540，使得可形成包括下電極520、介電層530及上電極540的電容器550。
可形成第三絕緣間層560以在基板100上覆蓋電容器550，以完成半導體元件的一部分的製作。舉例而言，第三絕緣間層560可包含氧化物(例如，氧化矽)。
圖21至圖24是根據本發明概念示例性實施例的圖2所示區X的剖視圖。除一些部件外，該些半導體元件可與圖1及圖2所示半導體元件實質上相同或相似。因此，相同的參考編號指代相同的部件，且在本文中可不再對若干部件予以贅述。
參照圖21，上間隔件結構中所包括的上間隔件385可在第一方向上具有可不具有「L」形的橫截面。因此，不僅第一上間隔件385的下表面可接觸第一下間隔件結構375的上表面，而且空氣間隔件397的底部亦可接觸第一下間隔件結構375的上表面。在一些實施例中，上間隔件385可具有如圖21中所示的線形。
在參照圖11至圖12所示的製程中，不再使第一上間隔件層380及第二上間隔件層390依序堆疊且不再對第一上間隔件層380及第二上間隔件層390進行非等向性蝕刻，而是可形成第一上間隔件層380且對第一上間隔件層380進行非等向性蝕刻，且可形成第二上間隔件層390且對第二上間隔件層390進行非等向性蝕刻，使得上間隔件385可具有如圖21中所示的形狀。
參照圖22，半導體元件可包括第二下間隔件結構377而非第一下間隔件結構375，且第二下間隔件結構377可不包括第二下間隔件345及第三下間隔件355，而是可僅包括第一下間隔件335及第四下間隔件365。
第一下間隔件335可不包含氮，且因此，如圖1及圖2種所示的半導體元件，電流可輕易地流經位元線結構325的導電結構265。
參照圖23，與圖22所示般不同，上間隔件結構中所包括的第一上間隔件385的在第一方向上的橫截面可不具有「L」形，且因此不僅第一上間隔件385的下表面可接觸第一下間隔件結構375的上表面，而且空氣間隔件397的底部亦可接觸第一下間隔件結構375的上表面。在一些實施例中，上間隔件385可具有如圖23中所示的線形。
參照圖24，半導體元件可包括第一間隔件275、第二間隔件285、第一下間隔件335及第四下間隔件365、空氣間隔件397、第三上間隔件405、以及第四上間隔件445，第一間隔件275位於位元線結構325的導電結構265的側壁上，第二間隔件285位於位元線結構325的側壁、第一間隔件275的外側壁及第二凹槽230的內壁上，第一下間隔件335及第四下間隔件365位於第二凹槽230中的第二間隔件285上，空氣間隔件397位於第一下間隔件335及第四下間隔件365上且覆蓋第二間隔件285的外側壁的一部分，第三上間隔件405覆蓋空氣間隔件397的外側壁， 第四上間隔件445接觸第一頂蓋圖案315的上表面、第二間隔件285的上表面及上部外側壁、空氣間隔件397的頂部以及第三上間隔件405的上表面及上部外側壁。
在示例性實施例中，第一間隔件275可包含例如氧化矽，且不僅可形成於導電結構265的側壁上，而且亦可形成於第二凹槽230中的主動圖案105的邊緣上表面上。
第二間隔件285可覆蓋位元線結構325的未被第一間隔件275覆蓋的上部側壁及第一間隔件275的外側壁，且亦可覆蓋第二凹槽230的底部。第二間隔件285可包含氮化物(例如，氮化矽)。
包含例如經n型雜質摻雜的多晶矽的導電結構265的整個側壁可被不含氮的第一間隔件275覆蓋，且因此電子可不陷獲於第一間隔件275中。因此，電流可輕易地流經導電結構265。
圖25至圖27是示出根據示例性實施例的製造半導體元件的方法的圖2所示區X的剖視圖。此方法可包括與參照圖3至圖20以及圖1及圖2所示的製程實質上相同或相似的若干製程，且因此在本文中可不再予以贅述。
參照圖25，可執行與參照圖3至圖9所示的製程實質上相同或相似的製程，且可對位元線結構325的導電結構265的側壁執行氧化製程。
因此，可在可包含經n型雜質摻雜的多晶矽的導電結構265的在第一方向上的相對的側壁中的每一者上形成第一間隔件 275，且第一間隔件275可形成於包含矽的主動圖案105的上表面的一部分上。
參照圖26，可在位元線結構325的側壁及上表面、第一間隔件層275、第一孔230的內壁、第二絕緣層180的上表面及第三絕緣圖案195的側壁上形成第二間隔件層280，可在第二間隔件層280上依序形成第一下間隔件層330及第四下間隔件層360，且可對第一下間隔件層330及第四下間隔件層360執行濕式蝕刻製程，且因此可在第一孔230中形成第一下間隔件335及第四下間隔件365。
可在第二間隔件層280、第一下間隔件335及第四下間隔件365、第二絕緣層180及第三絕緣圖案195上形成第二上間隔件層390。
參照圖27，可對第二上間隔件層390及第二間隔件層280進行非等向性蝕刻以分別形成第二上間隔件395及第二間隔件285。
可執行與參照圖13所示的製程實質上相同或相似的製程，以形成第三上間隔件405。
可執行與參照圖14至圖20以及圖1及圖2所示的製程實質上相同或相似的製程，以完成半導體元件的一部分的製作。
儘管已參照本發明概念的一些示例性實施例示出並闡述了本發明概念，然而此項技術中具有通常知識者應理解，在不背離由以下申請專利範圍陳述的本發明概念的範圍的條件下，可 對其進行形式及細節上的各種改變。因此，以上所揭露的標的被認為是例示性的而非限制性的，且隨附申請專利範圍旨在覆蓋落入本發明概念的範圍內的所有此種潤飾、增強及其他實施例。因此，在法律容許的最大程度上，所述範圍將由以下申請專利範圍及其等效內容所許可的最廣範圍的解釋來確定，而不應受以上詳細說明的約束或限制。
100:基板
105:主動圖案
110:隔離圖案
130:閘極絕緣層
140:閘極電極
150:閘極罩幕
160:閘極結構
175:第一絕緣圖案
185:第二絕緣圖案
195:第三絕緣圖案
265:導電結構
295:擴散障壁
305:第四導電圖案
315:第一頂蓋圖案
325:位元線結構
335:第一下間隔件
345:第二下間隔件
355:第三下間隔件
365:第四下間隔件
375:第一下間隔件結構
385:第一上間隔件/上間隔件
395:第二上間隔件/第二間隔件
397:空氣間隔件/空氣隙
405:第三上間隔件
410:第三凹槽
425:下接觸插塞
430:第二頂蓋圖案
445:第四上間隔件
455:歐姆接觸圖案
460:障壁層
475:上接觸插塞
490:第一絕緣間層
500:第二絕緣間層
510:蝕刻停止層
520:下電極
530:介電層
540:上電極
550:電容器
560:第三絕緣間層
A-A’、B-B’:線
X:區

Claims (20)

  1. 一種半導體元件，包括： 主動圖案，位於基板上； 閘極結構，位於所述主動圖案的上部部分中； 位元線結構，位於所述主動圖案上； 下間隔件結構，在所述位元線結構的側壁的下部部分上延伸； 上間隔件結構，在所述位元線結構的所述側壁的上部部分上延伸； 接觸插塞結構，與所述位元線結構相鄰地位於所述主動圖案上；以及 電容器，位於所述接觸插塞結構上， 其中所述下間隔件結構包括依序堆疊於所述位元線結構的所述側壁的所述下部部分上的第一下間隔件及第二下間隔件，所述第一下間隔件接觸所述位元線結構的所述側壁的所述下部部分且不包含氮，且所述第二下間隔件包含與所述第一下間隔件的材料不同的材料，且 其中所述上間隔件結構的一部分接觸所述位元線結構的所述側壁的所述上部部分且包含與所述第一下間隔件的所述材料不同的材料。
  2. 如請求項1所述的半導體元件，其中所述第一下間隔件包含氧化矽或碳氧化矽。
  3. 如請求項1所述的半導體元件，其中所述第一下間隔件包含氧化物，且所述第二下間隔件包含氮化物。
  4. 如請求項1所述的半導體元件，其中所述上間隔件結構包括依序堆疊於所述位元線結構的所述側壁的所述上部部分上的第一上間隔件、第二上間隔件及第三上間隔件，且 其中所述第一上間隔件接觸所述位元線結構的所述側壁的所述上部部分且包含氮化物。
  5. 如請求項4所述的半導體元件，其中所述第二上間隔件是空氣間隔件，且 其中所述第三上間隔件包含氮化物。
  6. 如請求項1所述的半導體元件，其中所述位元線結構包括依序堆疊於所述基板上的第一導電圖案、擴散障壁、第二導電圖案及頂蓋圖案，且 其中所述第一導電圖案包含經n型雜質摻雜的多晶矽。
  7. 如請求項6所述的半導體元件，其中所述下間隔件結構在所述位元線結構的所述第一導電圖案的側壁的下部部分上延伸。
  8. 如請求項6所述的半導體元件，其中所述第二導電圖案包含金屬，且 其中所述上間隔件結構的一部分接觸所述位元線結構的所述側壁的所述上部部分且包含氮化物。
  9. 如請求項1所述的半導體元件，其中所述第二下間隔件與所述位元線結構的所述側壁的所述下部部分間隔開。
  10. 一種半導體元件，包括： 主動圖案，位於基板上； 閘極結構，位於所述主動圖案的上部部分中； 位元線結構，位於所述主動圖案上，所述位元線結構包括依序堆疊於所述基板上的第一導電圖案、擴散障壁、第二導電圖案及頂蓋圖案； 下間隔件結構，在所述位元線結構的所述第一導電圖案的側壁的一部分上延伸； 上間隔件結構，位於所述下間隔件結構上，所述上間隔件結構在所述位元線結構的側壁的一部分上延伸； 接觸插塞結構，與所述位元線結構相鄰地位於所述主動圖案上；以及 電容器，位於所述接觸插塞結構上， 其中所述第一導電圖案包含經n型雜質摻雜的多晶矽，且所述第二導電圖案包含金屬， 其中所述下間隔件結構包括依序堆疊於所述位元線結構的所述第一導電圖案的所述側壁的所述一部分上的第一下間隔件及第二下間隔件，所述第一下間隔件接觸所述第一導電圖案的所述側壁的所述一部分且包含氧化物，且所述第二下間隔件包含氮化物，且 其中所述第一下間隔件不接觸所述位元線結構的所述側壁的所述一部分，且所述上間隔件結構的一部分接觸所述位元線結構的所述側壁的所述一部分且包含氮化物。
  11. 如請求項10所述的半導體元件，更包括依序堆疊於所述第一下間隔件與所述第二下間隔件之間的第三下間隔件及第四下間隔件， 其中所述第三下間隔件包含氮化物，且所述第四下間隔件包含氧化物。
  12. 如請求項10所述的半導體元件，其中所述上間隔件結構包括依序堆疊於所述位元線結構的所述側壁上的第一上間隔件、第二上間隔件及第三上間隔件，且 其中所述第一上間隔件接觸所述位元線結構的所述側壁的所述一部分。
  13. 如請求項12所述的半導體元件，其中所述第二上間隔件是空氣間隔件，且 其中所述第三上間隔件包含氮化物。
  14. 如請求項10所述的半導體元件，其中所述第二下間隔件與所述第一導電圖案的所述側壁間隔開。
  15. 一種半導體元件，包括： 主動圖案，位於基板上； 閘極結構，位於所述主動圖案的上部部分中； 位元線結構，位於所述主動圖案上，所述位元線結構包括依序堆疊於所述基板上的第一導電圖案、第二導電圖案及頂蓋圖案； 第一間隔件，位於所述第一導電圖案的側壁上，所述第一間隔件包含氧化矽； 第二間隔件，在所述第一間隔件的外側壁上以及所述第二導電圖案的側壁及所述頂蓋圖案的側壁上延伸； 第三間隔件及第四間隔件，依序堆疊於所述第二間隔件的外側壁的下部部分上； 第五間隔件及第六間隔件，依序堆疊於所述第二間隔件的所述外側壁的上部部分上； 接觸插塞結構，與所述位元線結構相鄰地位於所述主動圖案上；以及 電容器，位於所述接觸插塞結構上。
  16. 如請求項15所述的半導體元件，其中所述第一導電圖案包含經n型雜質摻雜的多晶矽，且所述第二導電圖案包含金屬。
  17. 如請求項15所述的半導體元件，其中所述第二間隔件包含氮化物。
  18. 如請求項15所述的半導體元件，其中所述位元線結構更包括位於所述第一導電圖案與所述第二導電圖案之間的擴散障壁，且 其中所述第二間隔件在所述擴散障壁的側壁上延伸。
  19. 如請求項15所述的半導體元件，其中所述第三間隔件包含氧化物，且所述第四間隔件包含氮化物，且 其中所述第五間隔件包括空腔，且所述第六間隔件包含氮化物。
  20. 如請求項15所述的半導體元件，其中所述第二間隔件與所述第一導電圖案的所述側壁間隔開。
TW110115457A 2020-09-15 2021-04-29 半導體元件 TWI788828B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0118300 2020-09-15
KR1020200118300A KR20220036109A (ko) 2020-09-15 2020-09-15 반도체 장치

Publications (2)

Publication Number Publication Date
TW202213650A TW202213650A (zh) 2022-04-01
TWI788828B true TWI788828B (zh) 2023-01-01

Family

ID=76197245

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115457A TWI788828B (zh) 2020-09-15 2021-04-29 半導體元件

Country Status (5)

Country Link
US (2) US11706910B2 (zh)
EP (1) EP3968376A1 (zh)
KR (1) KR20220036109A (zh)
CN (1) CN114188324A (zh)
TW (1) TWI788828B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11882690B2 (en) 2022-06-10 2024-01-23 Nanya Technology Corporation Semiconductor structure having tapered bit line
US11895829B2 (en) 2022-06-10 2024-02-06 Nanya Technology Corporation Method of manufacturing semiconductor structure having tapered bit line
US20240097002A1 (en) * 2022-09-18 2024-03-21 Nanya Technology Corporation Method of forming semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264953A1 (en) * 2013-03-14 2014-09-18 Samsung Electronics Co., Ltd. Wiring structures, methods of manufacturing the same, and methods of manufacturing semiconductor devices having the same
CN105719998A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 具有空气间隙的半导体器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101883656B1 (ko) 2012-03-30 2018-07-31 삼성전자주식회사 활성영역과의 접촉면적이 확대된 콘택을 포함하는 반도체 소자 및 그 제조방법
KR102161800B1 (ko) * 2013-12-06 2020-10-06 삼성전자주식회사 반도체 소자 및 이의의 제조 방법
KR102152798B1 (ko) * 2014-03-05 2020-09-07 에스케이하이닉스 주식회사 라인형 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102168172B1 (ko) 2014-05-23 2020-10-20 삼성전자주식회사 반도체 소자의 제조 방법
JP2016009801A (ja) 2014-06-25 2016-01-18 マイクロン テクノロジー， インク． 半導体装置の製造方法
KR102238951B1 (ko) 2014-07-25 2021-04-12 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102321868B1 (ko) 2017-04-03 2021-11-08 삼성전자주식회사 반도체 메모리 장치
KR20180129387A (ko) * 2017-05-26 2018-12-05 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102359266B1 (ko) * 2017-08-31 2022-02-07 삼성전자주식회사 반도체 소자
KR102630510B1 (ko) * 2017-09-19 2024-01-30 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102444707B1 (ko) 2018-03-26 2022-09-19 에스케이하이닉스 주식회사 극저유전율스페이서를 구비한 반도체장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264953A1 (en) * 2013-03-14 2014-09-18 Samsung Electronics Co., Ltd. Wiring structures, methods of manufacturing the same, and methods of manufacturing semiconductor devices having the same
CN105719998A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 具有空气间隙的半导体器件及其制造方法

Also Published As

Publication number Publication date
KR20220036109A (ko) 2022-03-22
EP3968376A1 (en) 2022-03-16
US20230309293A1 (en) 2023-09-28
TW202213650A (zh) 2022-04-01
US11706910B2 (en) 2023-07-18
CN114188324A (zh) 2022-03-15
US20220085026A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
CN108962893B (zh) 动态随机存取存储器及其制造方法
US11152374B2 (en) Semiconductor device having bit line structure with spacer structure and method of manufacturing the same
TWI788828B (zh) 半導體元件
US11521987B2 (en) Vertical memory devices
CN114975357A (zh) 半导体器件
US20230225113A1 (en) Semiconductor device
CN116568026A (zh) 半导体器件
US11716839B2 (en) Semiconductor devices
US11805639B2 (en) Semiconductor devices
KR20210032906A (ko) 반도체 소자
CN113130492A (zh) 半导体结构及器件
US11882687B2 (en) Semiconductor devices
TWI819787B (zh) 半導體裝置
TWI841117B (zh) 半導體裝置
US20230371235A1 (en) Semiconductor device
TWI817374B (zh) 具有鰭式結構的半導體結構及其製備方法
US20230164979A1 (en) Semiconductor devices
US20240155833A1 (en) Semiconductor device
TW202331944A (zh) 半導體裝置
KR20220050580A (ko) 반도체 장치
KR20230029190A (ko) 게이트 구조물 및 이를 포함하는 반도체 장치
TW202320303A (zh) 半導體裝置
KR20220082507A (ko) 반도체 장치