TWI819787B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI819787B
TWI819787B TW111134391A TW111134391A TWI819787B TW I819787 B TWI819787 B TW I819787B TW 111134391 A TW111134391 A TW 111134391A TW 111134391 A TW111134391 A TW 111134391A TW I819787 B TWI819787 B TW I819787B
Authority
TW
Taiwan
Prior art keywords
pattern
layer
substrate
opening
wiring
Prior art date
Application number
TW111134391A
Other languages
English (en)
Other versions
TW202320347A (zh
Inventor
金弘來
權赫宇
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202320347A publication Critical patent/TW202320347A/zh
Application granted granted Critical
Publication of TWI819787B publication Critical patent/TWI819787B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種半導體裝置包括：閘極結構，位於基板上；層間絕緣層，位於基板上且覆蓋閘極結構的側壁；頂蓋層，位於閘極結構及層間絕緣層上；配線，位於頂蓋層上；絕緣圖案，位於開口的底部及側壁上，所述開口延伸穿過配線及頂蓋層的至少上部部分；以及蝕刻終止層，位於絕緣圖案及配線上。絕緣圖案包括位於開口的底部上的下部部分及接觸開口的側壁的側向部分。絕緣圖案的下部部分的在垂直方向上自開口的底部起算的厚度大於絕緣圖案的側向部分的在水平方向上自開口的側壁起算的厚度。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案主張於2021年11月3日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0149428號的優先權，所述韓國專利申請案的揭露內容全文特此併入本案供參考。
本揭露的實例性實施例是有關於一種半導體裝置。更具體而言，本揭露的實例性實施例是有關於一種動態隨機存取記憶體(dynamic random access memory，DRAM)裝置。
在DRAM裝置中，可在基板的胞元區中形成電容器，且隨著DRAM裝置的大小減小，形成電容器變得越來越困難。在電容器的形成期間，位於基板的周邊電路區上的結構可能會被損壞。因此，需要能夠防止在電容器的形成期間被損壞的周邊電路區結構。
實例性實施例提供一種具有改良特性的半導體裝置。
根據本發明概念的實例性實施例，一種半導體裝置可包括：閘極結構，位於基板上；層間絕緣層，位於基板上且覆蓋閘 極結構的側壁；頂蓋層，位於閘極結構及層間絕緣層上；配線，位於頂蓋層上；絕緣圖案，位於開口的底部及側壁上，所述開口延伸穿過配線及頂蓋層的至少上部部分；以及蝕刻終止層，位於絕緣圖案及配線上。絕緣圖案可包括位於開口的底部上的下部部分及接觸開口的側壁的側向部分。絕緣圖案的下部部分的在與基板的上表面實質上垂直的垂直方向上自開口的底部起算的厚度可大於絕緣圖案的側向部分的在與基板的上表面實質上平行的水平方向上自開口的側壁起算的厚度。
根據本發明概念的實例性實施例，一種半導體裝置可包括：閘極結構，位於基板上；層間絕緣層，位於基板上且覆蓋閘極結構的側壁；頂蓋層，位於閘極結構及層間絕緣層上；配線，位於頂蓋層上；以及絕緣圖案，位於頂蓋層的上表面上以及開口的底部及側壁上，所述開口延伸穿過配線及頂蓋層的至少上部部分。絕緣圖案可包括位於開口的底部上的下部部分、接觸開口的側壁的側向部分以及位於側向部分及配線的上表面上的上部部分。絕緣圖案的下部部分的在與基板的上表面實質上垂直的垂直方向上自開口的底部起算的厚度可大於絕緣圖案的側向部分的在與基板的上表面實質上平行的水平方向上自開口的側壁起算的厚度。
根據本發明概念的實例性實施例，一種半導體裝置可包括：基板，包括胞元區及周邊電路區；第一主動圖案，位於基板的胞元區上；第一閘極結構，埋置於第一主動圖案的上部部分處 且在與基板的上表面實質上平行的第一方向上延伸；位元線結構，接觸第一主動圖案的中心上表面且在與基板的上表面實質上平行且實質上垂直於第一方向的第二方向上延伸；接觸插塞結構，位於第一主動圖案的端部部分上；電容器，位於接觸插塞結構上；第二閘極結構，位於基板的周邊電路區上；層間絕緣層，位於基板的周邊電路區上且覆蓋第二閘極結構的側壁；頂蓋層，位於第二閘極結構及層間絕緣層上；配線，位於頂蓋層上；第一絕緣圖案，位於開口的底部及側壁上，所述開口延伸穿過配線及頂蓋層的至少上部部分；以及第一蝕刻終止層，位於第一絕緣圖案及配線上。第一絕緣圖案可包括位於開口的底部上的下部部分及接觸開口的側壁的側向部分。第一絕緣絕緣圖案的下部部分的在與基板的上表面實質上垂直的垂直方向上自開口的底部起算的厚度可大於第一絕緣圖案的側向部分的在與基板的上表面實質上平行的水平方向上自開口的側壁起算的厚度。
在所述半導體裝置中，可在基板的周邊電路區上形成具有足夠厚的厚度的絕緣圖案及蝕刻終止層，且因此可防止在半導體裝置的製作期間因層間絕緣層塌陷而導致的故障。
100:基板
103:第一主動圖案
105:第二主動圖案
110:隔離圖案結構
112:第一隔離圖案
114:第二隔離圖案
116:第三隔離圖案
120:第一閘極絕緣圖案
130:閘電極
140:第一閘極遮罩
150:第一閘極結構
160:第一絕緣層
165:第一絕緣圖案
170:第二絕緣層
175:第二絕緣圖案
180:第三絕緣層
185:第三絕緣圖案
190:絕緣層結構
195:絕緣圖案結構
200:第二閘極絕緣層
210:第一開口
220:第一導電層
225:第三導電圖案
230:第一障壁層
235:第二障壁圖案
240:第二導電層
245:第四導電圖案
250:第一遮罩層
255:第一遮罩
260:第二閘極絕緣圖案
270:第一導電圖案
280:第一障壁圖案
290:第二導電圖案
300:第二閘極遮罩
310:第二閘極結構
320:第一閘極間隔件
330:第二閘極間隔件
340:第一蝕刻終止層
345:第一蝕刻終止圖案
350:第一層間絕緣層
360:第一頂蓋層
365:第一頂蓋圖案
375:位元線結構
380:第三間隔件
390:第四絕緣圖案
400:第五絕緣圖案
410:第四間隔件
415:空氣隙/空氣間隔件
420:第二開口
422:第三開口
424:第四開口
430:第五間隔件
440:初步間隔件結構
445:間隔件結構
450:第二頂蓋圖案
450_1:第三頂蓋圖案
465:下部接觸插塞
470:第六間隔件
480:金屬矽化物圖案
490:第五開口
500:第二障壁層
502:第三障壁圖案
504:第四障壁圖案
510:第二金屬層
512:第一金屬圖案
514:第二金屬圖案
522:第六開口
524:第七開口
532:上部接觸插塞
534:配線
542:第六絕緣圖案
544:第七絕緣圖案
544a:下部部分
544b:側向部分
544c:上部部分
552:第二蝕刻終止層
554:第三蝕刻終止層
560:下部電極
570:介電層
580:上部電極
590:電容器
600:第二層間絕緣層
A-A'、B-B'、C-C':線
D1:第一方向
D2:第二方向
D3:第三方向
I:第一區
II:第二區
圖1至圖33是示出根據實例性實施例的製造半導體裝置的方法的平面圖及剖視圖。
圖34至圖37是示出根據實例性實施例的製造半導體裝置的 方法的剖視圖。
參照附圖閱讀以下詳細說明，將會更容易地理解根據實例性實施例的切割精細圖案的方法、利用所述方法形成主動圖案的方法以及利用所述方法製造半導體裝置的方法的以上及其他態樣及特徵。應理解，儘管在本文中可能使用「第一(first)」、「第二(second)」及/或「第三(third)」等用語來闡述各種元件、組件、區、層及/或區段，然而該些元件、組件、區、層及/或區段不應受該些用語限制。該些用語僅用於區分一個元件、組件、區、層或區段與另一區、層或區段。因此，在不背離本發明概念的教示內容的條件下，以下所論述的第一元件、組件、區、層或區段可被稱為第二或第三元件、組件、區、層或區段。在本說明書中未使用「第一」、「第二」等進行闡述的用語在申請專利範圍中仍可被稱為「第一」或「第二」。另外，以特定的序號(例如，特定的請求項中的「第一」)提及的用語可在其他地方使用不同的序號(例如，本說明書或另一請求項中的「第二」)進行闡述。
下文中，在本說明書中(但未必在申請專利範圍中)，與基板的上表面實質上平行且彼此實質上垂直的兩個方向可分別被稱為第一方向D1及第二方向D2，且與基板的上表面實質上平行且關於第一方向D1及第二方向D2成銳角的方向可被稱為第三方向D3。當提及定向、佈局、位置、形狀、大小、數目或其他度量時，本文中所使用的例如「相同的(same)」、「相等的(equal)」、 「平坦的(planar)」或「共面的(coplanar)」等用語未必意味著完全等同的定向、佈局、位置、形狀、大小、數目或其他度量，而是旨在囊括在例如因製造製程而可能發生的可接受的變化範圍內近乎等同的定向、佈局、位置、形狀、大小、數目或其他度量。在本文中可使用用語「實質上(substantially)」來反映此種含義。舉例而言，被闡述為「實質上相同(substantially the same)」、「實質上相等(substantially equal)」或「實質上平坦(substantially planar)」的物項可為完全相同的、完全相等的或完全平坦的，或者可在例如因製造製程而可能發生的可接受的變化範圍內為相同的、相等的或平坦的。
圖1至圖33是示出根據實例性實施例的製造半導體裝置的方法的平面圖及剖視圖。具體而言，圖1、圖6、圖10、圖14、圖18及圖24是平面圖，且圖2、圖4、圖7至圖8、圖11、圖15至圖17、圖19至圖20、圖22、圖25、圖27、圖29及圖31至圖32中的每一者包括沿對應的平面圖的線A-A'及B-B'截取的橫截面，且圖3、圖5、圖9、圖12至圖13、圖21、圖23、圖26、圖28、圖30及圖33是分別沿對應的平面圖的線C-C'截取的剖視圖。
參照圖1至圖3，可在包括第一區I及第二區II的基板100上形成第一主動圖案103及第二主動圖案105，且可形成隔離圖案結構110以分別覆蓋第一主動圖案103的側壁及第二主動圖案105的側壁。
基板100可包含矽、鍺、矽鍺或III-V族化合物半導體(例 如GaP、GaAs或GaSb)或者由矽、鍺、矽鍺或III-V族化合物半導體(例如GaP、GaAs或GaSb)形成。在實例性實施例中，基板100可為絕緣體上矽(silicon-on-insulator，SOI)基板或絕緣體上鍺(germanium-on-insulator，GOI)基板。
基板100的第一區I可為其上形成有記憶體胞元的胞元區，且基板100的第二區II可為其上形成有用於驅動記憶體胞元的周邊電路圖案的周邊電路區。圖1至圖3示出第一區I的一部分以及在第二方向D2上與第一區I相鄰的第二區II的一部分。
可藉由移除基板100的上部部分以形成第一凹槽來形成第一主動圖案103及第二主動圖案105。第一主動圖案103可在第三方向D3上延伸，且多個第一主動圖案103可在第一方向D1及第二方向D2中的每一者上彼此間隔開。另外，多個第二主動圖案105可在第一方向D1及第二方向D2中的每一者上彼此間隔開。
隔離圖案結構110可包括依序堆疊於第一凹槽的內壁上的第一隔離圖案至第三隔離圖案112、114及116。第一凹槽的位於基板100的第一區中的一部分可具有相對小的寬度，且因此只有第一隔離圖案112可形成於第一凹槽的所述一部分中。然而，第一凹槽的位於基板100的第二區II中或者第一區I與第二區II之間的一部分可具有相對大的寬度，且因此第一隔離圖案至第三隔離圖案112、114及116可形成於第一凹槽的所述一部分中。
第一隔離圖案112及第三隔離圖案116可具有氧化物(例如，氧化矽)，且第二隔離圖案114可包含氮化物(例如，氮化矽)。
可部分地移除位於基板100的第一區I中的第一主動圖案103及隔離圖案結構110以形成在第一方向D1上延伸的第二凹槽。
可在第二凹槽中形成第一閘極結構150。第一閘極結構150可包括第一閘極絕緣圖案120、閘電極130及第一閘極遮罩140，第一閘極絕緣圖案120位於第二凹槽的內壁上，閘電極130位於第一閘極絕緣圖案120上以填充第二凹槽的下部部分，第一閘極遮罩140位於閘電極130上以填充第二凹槽的上部部分。第一閘極結構150可在第一方向D1上在基板100的第一區I上延伸，且多個第一閘極結構150可在第二方向D2上彼此間隔開。
第一閘極絕緣圖案120可包含氧化物(例如，氧化矽)或由氧化物(例如，氧化矽)形成。閘電極130可包含金屬、金屬氮化物、金屬矽化物、經摻雜的複晶矽等或者由金屬、金屬氮化物、金屬矽化物、經摻雜的複晶矽等形成，且第一閘極遮罩140可包含氮化物(例如，氮化矽)或者由氮化物(例如，氮化矽)形成。
參照圖4及圖5，可在基板100的第一區I及第二區II上形成絕緣層結構190，可移除絕緣層結構190的位於基板100的第二區II上的一部分，且可對位於基板100的第二區II上的第二主動圖案105實行例如熱氧化製程以形成第二閘極絕緣層200。
絕緣層結構190可包括依序堆疊的第一絕緣層至第三絕緣層160、170及180。第一絕緣層160及第三絕緣層180可包含氧化物(例如，氧化矽)或者由氧化物(例如，氧化矽)形成， 且第二絕緣層170可包含氮化物(例如，氮化矽)或者由氮化物(例如，氮化矽)形成。
參照圖6及圖7，可對絕緣層結構190進行圖案化，且可使用經圖案化的絕緣層結構190作為蝕刻遮罩來部分地蝕刻第一主動圖案103、隔離圖案結構110及第一閘極結構150的第一閘極遮罩140以形成第一開口210。在實例性實施例中，經圖案化的絕緣層結構190在平面圖中可具有圓形形狀或橢圓形形狀，且多個絕緣層結構190可在第一方向D1及第二方向D2上在基板100的第一區I上彼此間隔開。絕緣層結構190中的每一者可在與基板100的上表面實質上垂直的垂直方向上與第一主動圖案103的在第三方向上的相對的端部部分交疊。
參照圖8及圖9，第一導電層220、第一障壁層230、第二導電層240及第一遮罩層250可在基板100的第一區I上依序堆疊於絕緣層結構190、由第一開口210暴露出的第一主動圖案103、隔離圖案結構110(例如，112)及第一閘極結構150上，且可在基板100的第二區II上依序堆疊於第二閘極絕緣層200及隔離圖案結構110上，第一導電層220、第一障壁層230、第二導電層240及第一遮罩層250可形成導電結構層。第一導電層220可填充第一開口210。
第一導電層220可包含經摻雜的複晶矽或由經摻雜的複晶矽形成，第一障壁層230可包含金屬氮化矽(例如，氮化鈦矽)或由金屬氮化矽(例如，氮化鈦矽)形成，第二導電層240可包 含金屬(例如，鎢)或由金屬(例如，鎢)形成，且第一遮罩層250可包含氮化物(例如，氮化矽)或由氮化物(例如，氮化矽)形成。
參照圖10至圖12，可對導電結構層進行圖案化以在基板100的第二區II上形成第二閘極結構310。
第二閘極結構310可包括在與基板100的上表面實質上垂直的垂直方向上依序堆疊的第二閘極絕緣圖案260、第一導電圖案270、第一障壁圖案280、第二導電圖案290及第二閘極遮罩300，且第一導電圖案270、第一障壁圖案280及第二導電圖案290可形成第二閘電極。
第二閘極結構310可在垂直方向上在基板100的第二區II上與第二主動圖案105部分地交疊。
可在第二閘極結構310的側壁上形成在與基板100的上表面實質上平行的水平方向上依序堆疊的第一閘極間隔件320及第二閘極間隔件330。
可藉由在基板100上形成覆蓋導電結構層及第二閘極結構310的第一間隔件層並對第一間隔件層進行各向異性蝕刻來形成第一閘極間隔件320。可藉由在基板100上形成覆蓋導電結構層、第二閘極結構310及第一閘極間隔件320的第二間隔件層並對第二間隔件層進行各向異性蝕刻來形成第二閘極間隔件330。
第一閘極間隔件320可包含氮化物(例如，氮化矽)或由氮化物(例如，氮化矽)形成，且第二閘極間隔件330可包含 氧化物(例如，氧化矽)或由氧化物(例如，氧化矽)形成。
可在基板100上形成第一蝕刻終止層340以覆蓋導電結構層、第二閘極結構310、第二閘極間隔件330及隔離圖案結構110。第一蝕刻終止層340可包含氮化物(例如，氮化矽)或由氮化物(例如，氮化矽)形成。
參照圖13，可在第一蝕刻終止層340上將第一層間絕緣層350形成至足夠高度，且可對第一層間絕緣層350進行平坦化直至暴露出第二閘極結構310的上表面及第一蝕刻終止層340的位於導電結構層上的一部分的上表面。
另外，可在第一層間絕緣層350及第一蝕刻終止層340上形成第一頂蓋層360。
第一層間絕緣層350可包含氧化物(例如，氧化矽)或由氧化物(例如，氧化矽)形成，且第一頂蓋層360可包含氮化物(例如，氮化矽)或由氮化物(例如，氮化矽)形成。
參照圖14及圖15，可蝕刻第一頂蓋層360的位於基板100的第一區I上的一部分以形成第一頂蓋圖案365，且可使用第一頂蓋圖案365作為蝕刻遮罩來依序蝕刻第一蝕刻終止層340、第一遮罩層250、第二導電層240、第一障壁層230及第一導電層220。
在實例性實施例中，第一頂蓋圖案365可在第二方向D2上在基板100的第一區I上延伸，且多個第一頂蓋圖案365可被形成為在第一方向D1上彼此間隔開。第一頂蓋層360可保留於基板100的第二區II上。
藉由蝕刻製程，在基板100的第一區I上，可在第一開口210上依序堆疊第三導電圖案225、第二障壁圖案235、第四導電圖案245、第一遮罩255、第一蝕刻終止圖案345及第一頂蓋圖案365，且可在位於第一開口210外側的絕緣層結構190的第二絕緣層170上依序堆疊第三絕緣圖案185、第三導電圖案225、第二障壁圖案235、第四導電圖案245、第一遮罩255、第一蝕刻終止圖案345及第一頂蓋圖案365。
在下文中，依序堆疊的第三導電圖案225、第二障壁圖案235、第四導電圖案245、第一遮罩255、第一蝕刻終止圖案345及第一頂蓋圖案365可被稱為位元線結構375。在實例性實施例中，位元線結構375可在第二方向D2上在基板100的第一區I上延伸，且多個位元線結構375可在第一方向D1上彼此間隔開。
參照圖16，可在基板100上形成第三間隔件層以覆蓋位元線結構375，且可在第三間隔件層上依序形成第四絕緣層及第五絕緣層。
第三間隔件層亦可覆蓋位於第二絕緣層170與位元線結構375之間的第三絕緣圖案185的側壁，且第五絕緣層可填充第一開口210。
第三間隔件層可包含氮化物(例如，氮化矽)或由氮化物(例如，氮化矽)形成，第四絕緣層可包含氧化物(例如，氧化矽)或由氧化物(例如，氧化矽)形成，且第五絕緣層可包含氮化物(例如，氮化矽)或由氮化物(例如，氮化矽)形成。
可藉由蝕刻製程來蝕刻第四絕緣層及第五絕緣層。在實例性實施例中，可藉由使用包含亞磷酸(H3PO4)、SC1、氟化氫(HF)的蝕刻溶液的濕法蝕刻製程來實行蝕刻製程，且可移除第四絕緣層及第五絕緣層的除了位於第一開口210中的一部分之外的其他部分。因此，第三間隔件層的整個表面的大部分(即，除了其位於第一開口210中的一部分之外的整個表面)可被暴露出，且第四絕緣層及第五絕緣層的保留於第一開口210中的部分可分別形成第四絕緣圖案390及第五絕緣圖案400。
可在第三間隔件層的被暴露出的表面以及位於第一開口210中的第四絕緣圖案390及第五絕緣圖案400上形成第四間隔件層，且可對第四間隔件層進行各向異性蝕刻以在第三間隔件層的表面以及第四絕緣圖案390及第五絕緣圖案400上形成第四間隔件410，以覆蓋位元線結構375的側壁。第四間隔件層可包含氧化物(例如，氧化矽)或者由氧化物(例如，氧化矽)形成。
可使用第一頂蓋圖案365及第四間隔件410作為蝕刻遮罩來實行乾法蝕刻製程，以形成暴露出第一主動圖案103的上表面的第二開口420。隔離圖案結構110的上表面及第一閘極遮罩140的上表面亦可由第二開口420暴露出。
藉由乾法蝕刻製程，可移除第三間隔件層的位於第一頂蓋圖案365的上表面及第二絕緣層170的上表面上的部分，且因此可形成覆蓋位元線結構375的側壁的第三間隔件380。另外，在乾法蝕刻製程期間，可部分地移除第一絕緣層160及第二絕緣層 170，使得第一絕緣圖案165及第二絕緣圖案175可保留於位元線結構375之下。依序堆疊於位元線結構375之下的第一絕緣圖案至第三絕緣圖案165、175及185可形成絕緣圖案結構195。
參照圖17，可在第一頂蓋圖案365的上表面、第四間隔件410的外側壁、第四絕緣圖案390的上表面及第五絕緣圖案400的上表面的一些部分以及第一主動圖案103、隔離圖案結構110及第一閘極遮罩140的由第二開口420暴露出的上表面上形成第五間隔件層，且可對第五間隔件層進行各向異性蝕刻以形成覆蓋位元線結構375的側壁的第五間隔件430。第五間隔件層可包含氮化物(例如，氮化矽)或由氮化物(例如，氮化矽)形成。
在基板100的第一區I上在水平方向上自位元線結構375的側壁依序堆疊的第三間隔件至第五間隔件380、410及430可被稱為初步間隔件結構440。
可在基板100的第一區I上形成第二頂蓋層以填充第二開口420，且可對第二頂蓋層進行平坦化直至暴露出第一頂蓋圖案365的上表面以形成第二頂蓋圖案450。在實例性實施例中，第二頂蓋圖案450可在第二方向D2上延伸，且多個第二頂蓋圖案450可在第一方向D1上藉由位元線結構375而彼此間隔開。
參照圖18及圖19，可在第一頂蓋圖案365及第二頂蓋圖案450上形成包括多個第三開口的第二遮罩(未示出)，第三開口中的每一者可在第一方向D1上延伸，在第二方向D2上彼此間隔開，且可使用第二遮罩作為蝕刻遮罩來蝕刻位於第一閘極結構150 上的第二頂蓋圖案450。
在實例性實施例中，每一第三開口可在垂直方向上與第一閘極結構150交疊。可在基板100的第一區I上形成第三頂蓋層以填充第三開口422，且可對第三頂蓋層進行平坦化直至暴露出第一頂蓋圖案365的上表面以形成第三頂蓋圖案450_1。在實例性實施例中，第三頂蓋圖案450_1可在第二方向D2上延伸，且多個第三頂蓋圖案450_1可在第一方向D1上藉由位元線結構375而彼此間隔開。藉由蝕刻製程，可在基板100的第一區I上形成第三開口422，第三開口422可暴露出位於位元線結構375之間的第一閘極結構150的第一閘極遮罩140的上表面。
在實例性實施例中，可藉由濕法蝕刻製程來實行蝕刻製程，且可移除第二開口420中的第二頂蓋圖案450。可使用第一頂蓋圖案365及第五間隔件430作為蝕刻遮罩來額外地實行乾法蝕刻製程，以形成暴露出第一主動圖案103的上表面及第一隔離圖案112的上表面的第四開口424。
可形成下部接觸插塞層以填充第四開口424，且可對下部接觸插塞層的上部部分進行平坦化直至暴露出第一頂蓋圖案365的上表面，以形成下部接觸插塞465。在實例性實施例中，下部接觸插塞層可被劃分成多個下部接觸插塞465，下部接觸插塞465中的每一者可在第一方向D1上延伸，在第二方向D2上彼此間隔開。另外，在第二方向D2上在位元線結構375之間延伸的第三頂蓋圖案450_1可被劃分成在第二方向D2上彼此間隔開的多個部 分。
下部接觸插塞層可包含例如經摻雜的複晶矽或由例如經摻雜的複晶矽形成。
參照圖20，可移除下部接觸插塞465的上部部分以暴露出位於位元線結構375的側壁上的初步間隔件結構440的上部部分，且可移除被暴露出的初步間隔件結構440的第四間隔件410的上部部分及第五間隔件的上部部分。
可進一步實行回蝕製程以移除下部接觸插塞465的上部部分。因此，下部接觸插塞465的上表面可低於第四間隔件410的最上表面及第五間隔件430的最上表面。
可在位元線結構375、初步間隔件結構440、第三頂蓋圖案450_1及下部接觸插塞465上形成第六間隔件層，且可對第六間隔件層進行各向異性蝕刻以使得第六間隔件470可被形成為在第一方向D1上覆蓋位於位元線結構375的相對的側壁中的每一者上的初步間隔件結構440的上部部分，且下部接觸插塞465的上表面可不被第六間隔件470覆蓋而是被暴露出。
可在下部接觸插塞465的被暴露出的上表面上形成金屬矽化物圖案480。在實例性實施例中，可藉由在第一頂蓋圖案365及第三頂蓋圖案450_1、第六間隔件470及下部接觸插塞465上形成第一金屬層，對第一金屬層進行熱處理以及移除第一金屬層的未反應部分來形成金屬矽化物圖案480。金屬矽化物圖案480可包含例如矽化鈷、矽化鎳、矽化鈦等或由例如矽化鈷、矽化鎳、矽 化鈦等形成。
參照圖21，可在基板100的第二區II上形成穿過第一頂蓋層360、第一層間絕緣層350及第一蝕刻終止層340的第五開口490以暴露出第二主動圖案105。
在實例性實施例中，可經由第五開口490將p型雜質或n型雜質摻雜至第二主動圖案105的上部部分中以形成雜質區。
參照圖22及圖23，可在基板100的第一區I上在第一頂蓋圖案365及第三頂蓋圖案450_1、第六間隔件470、金屬矽化物圖案480及下部接觸插塞465上且在基板100的第二區II上在第一頂蓋層360、第五開口490的側壁及第二主動圖案105的被暴露出的上表面上形成第二障壁層500，並且可在第二障壁層500上形成第二金屬層510以填充第五開口490。
可對第二金屬層510進一步實行平坦化製程。平坦化製程可包括例如化學機械拋光(chemical mechanical polishing，CMP)製程及/或回蝕製程。
參照圖24至圖26，可對第二金屬層510及第二障壁層500進行圖案化。
因此，可在基板100的第一區I上形成上部接觸插塞532，且可在基板100的第二區II上形成配線534。可在上部接觸插塞532之間形成第六開口522，且可在配線534之間形成第七開口524。第七開口524在水平方向上的寬度可大於第六開口522在水平方向上的寬度。
在第六開口522的形成期間，亦可部分地移除第一頂蓋圖案365及第三頂蓋圖案450_1、第一蝕刻終止圖案345、第一遮罩255及初步間隔件結構440，以暴露出第四間隔件410的上表面。在第七開口524的形成期間，第一頂蓋層360及第一層間絕緣層350亦可被部分地移除。
隨著第六開口522形成，位於基板100的第一區I上的第二金屬層510及第二障壁層500可轉變成第一金屬圖案512及覆蓋第一金屬圖案512的下表面的第三障壁圖案502，第一金屬圖案512及第三障壁圖案502可形成上部接觸插塞532。
依序堆疊於基板100的第一區I上的下部接觸插塞465、金屬矽化物圖案480及上部接觸插塞532可形成接觸插塞結構。
配線534可包括第二金屬圖案514及覆蓋第二金屬圖案514的下表面的第四障壁圖案504。
在實例性實施例中，多個上部接觸插塞532可在第一方向D1及第二方向D2中的每一者上彼此間隔開，其在平面圖中可排列成蜂窩圖案(honeycomb pattern)。另外，可在第一方向D1及第二方向D2中的每一者上形成多條配線534。在平面圖中，上部接觸插塞532中的每一者及配線534中的每一者可具有圓形形狀、橢圓形形狀、多邊形形狀等。
參照圖27及圖28，可移除被暴露出的第四間隔件410以形成連接至第六開口522的空氣隙415。第四間隔件410可藉由例如濕法蝕刻製程而被移除。
在實例性實施例中，不僅可移除第四間隔件410的位於位元線結構375的在第二方向D2上延伸的側壁上的由第六開口522直接暴露出的部分，而且亦可移除第四間隔件410的與其在水平方向上被直接暴露出的部分平行的其他部分。舉例而言，第四間隔件410的未被上部接觸插塞532覆蓋的由第六開口522暴露出的部分以及第四間隔件410的被上部接觸插塞532覆蓋的部分可被全部移除。
可藉由沈積製程在第六開口522及第七開口524、接觸插塞結構及配線534上形成第六絕緣層，並可對第六絕緣層進行各向異性蝕刻以分別在第六開口522及第七開口524中形成第六絕緣圖案542及第七絕緣圖案544。
位於配線534之間的第七開口524在水平方向上的寬度可大於位於接觸插塞結構之間的第六開口522在水平方向上的寬度，且因此第六絕緣圖案542可完全填充第六開口522，而第七絕緣圖案544可部分地填充第七開口524。
在實例性實施例中，沈積製程可藉由原子層沈積(atomic layer deposition，ALD)製程來實行。ALD製程可包括提供第六絕緣層的前驅物的步驟、清除第六絕緣層的前驅物的步驟、提供第六絕緣層的反應物的步驟、清除第六絕緣層的反應物的步驟以及在接觸插塞結構及配線534上提供沈積抑制劑的步驟，並且可重複實行該些步驟直至可在接觸插塞結構及配線534上形成第六絕緣層。因此，第六絕緣層可在第六開口522上具有較接觸插塞結 構的上表面高的上表面，在垂直方向上在第七開口524的底部上具有厚的厚度，且在水平方向上在第七開口524的側壁上以及在接觸插塞結構及配線534上具有薄的厚度。在實例性實施例中，沈積抑制劑可包含例如氨氣(NH3)、氮氣(N2)及/或三氟化氮(NF3)或者由例如氨氣(NH3)、氮氣(N2)及/或三氟化氮(NF3)形成。
在實例性實施例中，可藉由回蝕製程來實行各向異性蝕刻製程。在回蝕製程期間，可移除第六絕緣層的位於第六開口522上的上部部分、第六絕緣層的位於第七開口524的底部上的上部部分以及接觸插塞結構及配線534的一部分。因此，可暴露出接觸插塞結構的上表面及配線534的上表面，可形成填充第六開口522的第六絕緣圖案542，並且可形成第七絕緣圖案544，第七絕緣圖案544包括位於第七開口524的底部上的下部部分544a及接觸第七開口524的側壁的側向部分544b。另外，下部部分544a的在垂直方向上自第七開口524的底部起算的厚度可大於側向部分544b的在水平方向上自第七開口524的側壁起算的厚度。
在實例性實施例中，沈積製程及各向異性蝕刻製程可在原位實行，且因此製程裕度(process margin)可得到增強。
第六絕緣層可包含例如氮化矽、碳氮化矽或氮化矽硼或由例如氮化矽、碳氮化矽或氮化矽硼形成。
位於第六開口522之下的空氣隙415可不被填充，但可保留下來。空氣隙415亦可被稱為空氣間隔件415，且可與第三間隔件380及第五間隔件430一起形成間隔件結構445。舉例而言， 空氣隙415可為其中包含空氣的間隔件。應理解，空氣隙415可包括具有空氣或其他氣體(例如，諸如在製造期間存在的此等氣體)的間隙或者可包括在其中形成真空的間隙。
參照圖29及圖30，可分別在基板100的第一區I上在第六絕緣圖案542及接觸插塞結構上以及在基板100的第二區II上在第七絕緣圖案544及配線534上形成第二蝕刻終止層552及第三蝕刻終止層554。
在實例性實施例中，第三蝕刻終止層554的位於第七開口524中的一部分可具有凹的上表面，且第三蝕刻終止層554的厚度可小於第七絕緣圖案544的下部部分544a在垂直方向上的厚度。
第二蝕刻終止層552及第三蝕刻終止層554可包含與第六絕緣圖案542及第七絕緣圖案544的材料不同的材料或由與第六絕緣圖案542及第七絕緣圖案544的材料不同的材料形成，且可包含例如氮化矽、碳氮化矽、氮化矽硼等或由例如氮化矽、碳氮化矽、氮化矽硼等形成。
參照圖31，可在第二蝕刻終止層552及第三蝕刻終止層554上形成模製層，且可部分地蝕刻模製層以形成部分地暴露出上部接觸插塞532的上表面的第八開口。
可在第八開口的側壁、上部接觸插塞532的被暴露出的上表面及模製層上形成下部電極層，可在下部電極層上形成犧牲層以充分填充第八開口的剩餘部分，且可對下部電極層及犧牲層 進行平坦化直至暴露出模製層的上表面以使得下部電極層可被劃分。犧牲層及模製層可藉由例如濕法蝕刻製程而被移除，且因此可在上部接觸插塞532的被暴露出的上表面上形成具有圓柱形形狀的下部電極560。作為另外一種選擇，下部電極560可具有可填充第八開口的柱形狀。
在實例性實施例中，可使用包含氟及氫的蝕刻溶液來實行濕法蝕刻製程。第二蝕刻終止層552及第六絕緣圖案542可防止蝕刻溶液滲透至上部接觸插塞532、位元線結構375、間隔件結構445及第六間隔件470中，且第三蝕刻終止層554及第七絕緣圖案544可防止蝕刻溶液滲透至配線534、第一頂蓋層360及第一層間絕緣層350中。
下部電極560可包含例如金屬、金屬氮化物、金屬矽化物、經摻雜的複晶矽等或由例如金屬、金屬氮化物、金屬矽化物、經摻雜的複晶矽等形成。
參照圖32及圖33，可在下部電極560的表面以及第二蝕刻終止層552及第三蝕刻終止層554上形成介電層570，且可在介電層570上形成上部電極580，以使得可在基板100的第一區I上形成包括下部電極560、介電層570及上部電極580的電容器590。
介電層570可包含例如金屬氧化物或由例如金屬氧化物形成，且上部電極580可包含例如金屬、金屬氮化物、金屬矽化物、經摻雜的複晶矽、經摻雜的矽鍺等或由例如金屬、金屬氮化物、金屬矽化物、經摻雜的複晶矽、經摻雜的矽鍺等形成。
可在位於基板100的第一區I上的電容器590及位於基板100的第二區II上的介電層570上形成第二層間絕緣層600以完成半導體裝置的製作。
第二層間絕緣層600可包含氧化物(例如，氧化矽)或由氧化物(例如，氧化矽)形成。
若在用於形成第六絕緣層的ALD製程期間未在接觸插塞結構及配線534上提供沈積抑制劑，則第六絕緣層可在第七開口524的底部及側壁、接觸插塞結構及配線534上具有薄的均勻厚度。第六絕緣層的位於第七開口524的底部上的一部分及第六絕緣層的位於接觸插塞結構及配線534上的一部分可藉由各向異性蝕刻製程而被移除，且因此不僅可暴露出接觸插塞結構的上表面及配線534的上表面，而且亦可暴露出第七開口524的底部，並且第七絕緣圖案544可僅形成於第七開口524的側壁上。因此，只有具有薄的厚度的第三蝕刻終止層554可形成於第七開口524的底部上，且在用於移除犧牲層及模製層的濕法蝕刻製程期間，蝕刻溶液可經由第三蝕刻終止層554滲透至包含位於第七開口524的底部之下的氧化物的第一層間絕緣層350中，使得第一層間絕緣層350可塌陷。
在實例性實施例中，可在ALD製程期間在接觸插塞結構及配線534上提供沈積抑制劑，使得第六絕緣層可被形成為在第七開口524的底部上具有厚的厚度且在接觸插塞結構及配線534上具有薄的厚度。即使第六絕緣層的位於第七開口524的底部上 的上部部分藉由各向異性蝕刻製程而被移除，第七絕緣圖案544的下部部分544a亦可被形成為在第七開口524的底部上具有厚的厚度。舉例而言，第三蝕刻終止層554及第七絕緣圖案544的下部部分544a可具有足夠厚的厚度，以防止蝕刻溶液滲透至第一層間絕緣層350中，且因此第一層間絕緣層350可不塌陷。
藉由以上製程製造的半導體裝置可具有以下結構特徵。
所述半導體裝置可包括：基板100，包括第一區I及環繞第一區I的第二區II；第一主動圖案103，位於基板100的第一區I上；第一閘極結構150，埋置於第一主動圖案103的上部部分中並在第一方向D1上延伸；位元線結構375，接觸第一主動圖案103的中心上表面並在第二方向D2上延伸；接觸插塞結構，位於第一主動圖案103的每一端部上；電容器590，位於接觸插塞結構上；第二主動圖案105，位於基板100的第二區II上；第二閘極結構310，位於第二主動圖案105上；第一層間絕緣層350，覆蓋第二閘極結構310的側壁；第一頂蓋層360，位於第二閘極結構310及第一層間絕緣層350上；配線534，位於第一頂蓋層360上；第七絕緣圖案544，位於第七開口524的底部及側壁上，第七開口524延伸穿過配線534及第一頂蓋層360的至少上部部分；以及第三蝕刻終止層554，位於第七絕緣圖案544及配線534上。所述半導體裝置可更包括隔離圖案結構110、絕緣圖案結構195、間隔件結構445、第六間隔件470、第四絕緣圖案至第六絕緣圖案390、400及542、第三頂蓋圖案450_1、第二蝕刻終止層552及第二層 間絕緣層600。
在實例性實施例中，第一主動圖案103可在第三方向D3上延伸，且多個第一主動圖案103可被形成為在第一方向D1及第二方向D2中的每一者上彼此間隔開。因此，多個第一閘極結構150可在第二方向D2上彼此間隔開，多個位元線結構375可在第一方向D1上彼此間隔開，並且接觸插塞結構可形成於第一主動圖案103的在第三方向D3上的每一相對的端部部分上。
在實例性實施例中，第六絕緣圖案542可完全填充接觸插塞結構之間的空間，且可接觸位元線結構375的上部部分。
在實例性實施例中，第一頂蓋層360的上表面可與位元線結構375的上表面實質上共面，且接觸插塞結構的上表面可與配線534的上表面實質上共面。
圖34至圖37是示出製造半導體裝置的方法的剖視圖。此方法可包括與參照圖1至圖33所示出的製程實質上相同或相似的製程，且在本文中省略對其的重複闡釋。
參照圖34及圖35，可實行與參照圖1至圖30所示的製程實質上相同或相似的製程，使得可在接觸插塞結構上形成填充第六開口522的第六絕緣圖案542且可在配線534上形成部分地填充第七開口524的第七絕緣圖案544。
第六絕緣圖案542及第七絕緣圖案544可僅藉由沈積製程而形成，且可不實行各向異性蝕刻製程。因此，第六絕緣圖案542可包括填充第六開口522的第一部分以及位於第一部分及接 觸插塞結構上的第二部分。第七絕緣圖案544可包括位於第七開口524的底部上的下部部分544a、接觸第七開口524的側壁的側向部分544b以及位於側向部分544b及配線534的上表面上的上部部分544c。第七絕緣圖案544的上部部分544c的厚度可小於第七絕緣圖案544的下部部分544a的厚度，且實質上等於第六絕緣圖案542的第二部分的厚度。
第六絕緣圖案542及第七絕緣圖案544可僅藉由沈積製程而形成，且因此製程裕度可得到增強。
參照圖36及圖37，電容器590及第二層間絕緣層600可依序堆疊於第六絕緣圖案542及第七絕緣圖案544上，使得可完成半導體裝置的製作。
儘管已參照本發明的實例性實施例示出及闡述了本發明概念，然而此項技術中具有通常知識者應理解，可在不背離如以上申請專利範圍所述的本發明概念的精神及範圍的條件下，對其作出形式及細節上的各種改變。
100:基板
105:第二主動圖案
110:隔離圖案結構
112:第一隔離圖案
114:第二隔離圖案
116:第三隔離圖案
260:第二閘極絕緣圖案
270:第一導電圖案
280:第一障壁圖案
290:第二導電圖案
300:第二閘極遮罩
310:第二閘極結構
320:第一閘極間隔件
330:第二閘極間隔件
340:第一蝕刻終止層
350:第一層間絕緣層
360:第一頂蓋層
504:第四障壁圖案
514:第二金屬圖案
534:配線
544:第七絕緣圖案
544a:下部部分
544b:側向部分
554:第三蝕刻終止層
570:介電層
600:第二層間絕緣層
C-C':線
D1:第一方向
D2:第二方向
II:第二區

Claims (10)

  1. 一種半導體裝置，包括： 閘極結構，位於基板上； 層間絕緣層，位於所述基板上，所述層間絕緣層覆蓋所述閘極結構的側壁； 頂蓋層，位於所述閘極結構及所述層間絕緣層上； 配線，位於所述頂蓋層上； 絕緣圖案，位於開口的底部及側壁上，所述開口延伸穿過所述配線及所述頂蓋層的至少上部部分；以及 蝕刻終止層，位於所述絕緣圖案及所述配線上， 其中所述絕緣圖案包括： 下部部分，位於所述開口的所述底部上；以及 側向部分，接觸所述開口的所述側壁，且 其中所述絕緣圖案的所述下部部分的在與所述基板的上表面垂直的垂直方向上自所述開口的所述底部起算的厚度大於所述絕緣圖案的所述側向部分的在與所述基板的所述上表面平行的水平方向上自所述開口的所述側壁起算的厚度。
  2. 如請求項1所述的半導體裝置，其中所述開口延伸穿過所述頂蓋層，且暴露出所述層間絕緣層。
  3. 如請求項1所述的半導體裝置，其中所述層間絕緣層包含氧化矽。
  4. 如請求項1所述的半導體裝置，其中所述絕緣圖案與所述蝕刻終止層包含彼此不同的材料。
  5. 如請求項1所述的半導體裝置，其中所述絕緣圖案及所述蝕刻終止層中的每一者包含氮化矽、碳氮化矽或氮化矽硼。
  6. 如請求項1所述的半導體裝置，其中所述蝕刻終止層的位於所述開口中的一部分具有凹的上表面。
  7. 一種半導體裝置，包括： 閘極結構，位於基板上； 層間絕緣層，位於所述基板上，所述層間絕緣層覆蓋所述閘極結構的側壁； 頂蓋層，位於所述閘極結構及所述層間絕緣層上； 配線，位於所述頂蓋層上；以及 絕緣圖案，位於所述頂蓋層的上表面上以及開口的底部及側壁上，所述開口延伸穿過所述配線及所述頂蓋層的至少上部部分， 其中所述絕緣圖案包括： 下部部分，位於所述開口的所述底部上； 側向部分，接觸所述開口的所述側壁；以及 上部部分，位於所述側向部分及所述配線的上表面上，且 其中所述絕緣圖案的所述下部部分的在與所述基板的上表面垂直的垂直方向上自所述開口的所述底部起算的厚度大於所述絕緣圖案的所述側向部分的在與所述基板的所述上表面平行的水平方向上自所述開口的所述側壁起算的厚度。
  8. 如請求項7所述的半導體裝置，其中所述絕緣圖案的所述下部部分的在所述垂直方向上的厚度大於所述絕緣圖案的所述上部部分的厚度。
  9. 如請求項7所述的半導體裝置，其中所述絕緣圖案包含氮化矽、碳氮化矽或氮化矽硼。
  10. 一種半導體裝置，包括： 基板，包括胞元區及周邊電路區； 第一主動圖案，位於所述基板的所述胞元區上； 第一閘極結構，埋置於所述第一主動圖案的上部部分處，所述第一閘極結構在與所述基板的上表面平行的第一方向上延伸； 位元線結構，接觸所述第一主動圖案的中心上表面，所述位元線結構在與所述基板的所述上表面平行且垂直於所述第一方向的第二方向上延伸； 接觸插塞結構，位於所述第一主動圖案的端部部分上； 電容器，位於所述接觸插塞結構上； 第二閘極結構，位於所述基板的所述周邊電路區上； 層間絕緣層，位於所述基板的所述周邊電路區上且覆蓋所述第二閘極結構的側壁； 頂蓋層，位於所述第二閘極結構及所述層間絕緣層上； 配線，位於所述頂蓋層上； 第一絕緣圖案，位於開口的底部及側壁上，所述開口延伸穿過所述配線及所述頂蓋層的至少上部部分；以及 第一蝕刻終止層，位於所述第一絕緣圖案及所述配線上， 其中所述第一絕緣圖案包括： 下部部分，位於所述開口的所述底部上；以及 側向部分，接觸所述開口的所述側壁，且 其中所述第一絕緣圖案的所述下部部分的在與所述基板的所述上表面垂直的垂直方向上自所述開口的所述底部起算的厚度大於所述第一絕緣圖案的所述側向部分的在與所述基板的所述上表面平行的水平方向上自所述開口的所述側壁起算的厚度。
TW111134391A 2021-11-03 2022-09-12 半導體裝置 TWI819787B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210149428A KR20230064158A (ko) 2021-11-03 2021-11-03 반도체 장치
KR10-2021-0149428 2021-11-03

Publications (2)

Publication Number Publication Date
TW202320347A TW202320347A (zh) 2023-05-16
TWI819787B true TWI819787B (zh) 2023-10-21

Family

ID=86145325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111134391A TWI819787B (zh) 2021-11-03 2022-09-12 半導體裝置

Country Status (4)

Country Link
US (1) US20230135110A1 (zh)
KR (1) KR20230064158A (zh)
CN (1) CN116096079A (zh)
TW (1) TWI819787B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200411546A1 (en) * 2018-04-20 2020-12-31 Samsung Electronics Co., Ltd. Vertical memory devices and methods of manufacturing the same
US20210134806A1 (en) * 2019-10-30 2021-05-06 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US20210242126A1 (en) * 2018-06-04 2021-08-05 Samsung Electronics Co., Ltd. Semiconductor devices and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200411546A1 (en) * 2018-04-20 2020-12-31 Samsung Electronics Co., Ltd. Vertical memory devices and methods of manufacturing the same
US20210242126A1 (en) * 2018-06-04 2021-08-05 Samsung Electronics Co., Ltd. Semiconductor devices and method of manufacturing the same
US20210134806A1 (en) * 2019-10-30 2021-05-06 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Also Published As

Publication number Publication date
TW202320347A (zh) 2023-05-16
CN116096079A (zh) 2023-05-09
US20230135110A1 (en) 2023-05-04
KR20230064158A (ko) 2023-05-10

Similar Documents

Publication Publication Date Title
US9543308B2 (en) Semiconductor device
US20200043943A1 (en) Vertical memory devices and methods of manufacturing the same
TWI788828B (zh) 半導體元件
US20240172417A1 (en) Semiconductor devices
US11963344B2 (en) Integrated circuit device and manufacturing method thereof
TWI830993B (zh) 半導體元件
CN115696914A (zh) 半导体器件
US20110012184A1 (en) Semiconductor memory device
TWI819787B (zh) 半導體裝置
WO2023004937A1 (zh) 埋入式位线结构及其制作方法、半导体结构
TWI814592B (zh) 半導體裝置
TWI846455B (zh) 半導體元件
US20220406713A1 (en) Semiconductor devices
TWI843223B (zh) 去耦電容結構和包括其的半導體裝置
US20240049454A1 (en) Semiconductor devices
TWI831402B (zh) 半導體裝置
US20230063527A1 (en) Gate structures and semiconductor devices including the same
US20240040772A1 (en) Semiconductor devices
TWI831664B (zh) ３ｄ鐵電記憶體裝置
US20230328968A1 (en) Semiconductor devices
US20240244835A1 (en) Semiconductor device
TW202401764A (zh) 半導體元件
TW202331944A (zh) 半導體裝置
TW202420567A (zh) 半導體裝置
TW202247428A (zh) 半導體記憶體裝置