TWI843223B - 去耦電容結構和包括其的半導體裝置 - Google Patents

去耦電容結構和包括其的半導體裝置 Download PDF

Info

Publication number
TWI843223B
TWI843223B TW111137699A TW111137699A TWI843223B TW I843223 B TWI843223 B TW I843223B TW 111137699 A TW111137699 A TW 111137699A TW 111137699 A TW111137699 A TW 111137699A TW I843223 B TWI843223 B TW I843223B
Authority
TW
Taiwan
Prior art keywords
lower electrode
pattern
substrate
layer
opening
Prior art date
Application number
TW111137699A
Other languages
English (en)
Other versions
TW202324698A (zh
Inventor
李鐘旼
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202324698A publication Critical patent/TW202324698A/zh
Application granted granted Critical
Publication of TWI843223B publication Critical patent/TWI843223B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種去耦電容結構包括絕緣分隔圖案、導電接墊、下部電極組、支撐結構、介電層及上部電極結構。導電接墊位於絕緣分隔圖案的相對側處。下部電極組在每一導電接墊上在水平方向上彼此間隔開。支撐結構與下部電極的側壁接觸並連接下部電極的側壁。介電層位於下部電極及支撐結構上。上部電極結構位於介電層上。下部電極組包括與絕緣分隔圖案相鄰的第一下部電極以及在水平方向上與第一下部電極間隔開的第二下部電極。支撐結構在第二下部電極之間限定開口。開口不形成於第一下部電極之間或者第一下部電極與第二下部電極之間。

Description

去耦電容結構和包括其的半導體裝置
本揭露的實例性實施例是有關於一種去耦電容結構及包括其的半導體裝置。更具體而言，本揭露的實例性實施例是有關於一種去耦電容結構及包括其的動態隨機存取記憶體(dynamic random access memory，DRAM)裝置。
[相關申請案的交叉參考]
本申請案主張於2021年12月13日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0177757號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
在DRAM裝置中，單元電容器可形成於單元區中，且去耦電容器可形成於周邊電路區中。單元電容器及去耦電容器可能具有高縱橫比從而容易傾倒。可形成支撐結構來防止單元電容器及去耦電容器傾倒。若支撐結構損壞，則在支撐結構中可能會形成裂紋。
實例性實施例提供一種具有改善的結構穩定性的去耦電容結構。
實例性實施例提供一種半導體裝置，所述半導體裝置包括具有改善的結構穩定性的去耦電容結構。
根據本發明概念的實例性實施例，存在一種去耦電容結構。所述去耦電容結構可包括絕緣分隔圖案、第一導電接墊及第二導電接墊、第一下部電極組及第二下部電極組、支撐結構、介電層及上部電極結構。絕緣分隔圖案可形成於基板上，並且可在實質上平行於基板的上表面的第一方向上延伸。第一導電接墊及第二導電接墊可形成於基板上。第一導電接墊可位於絕緣分隔圖案的第一側處，第二導電接墊位於絕緣分隔圖案的第二側處，第一側與第二側是在第二方向上的相對側，所述第二方向實質上平行於基板的上表面並且實質上垂直於第一方向。第一下部電極組可形成於第一導電接墊上。第二下部電極組可形成於第二導電接墊上。第一下部電極組與第二下部電極組可在實質上平行於基板的上表面的水平方向上彼此間隔開。支撐結構可形成於第一下部電極組與第二下部電極組之間，並且可與第一下部電極組的第一側壁及第二下部電極組的第二側壁接觸，並將第一下部電極組與第二下部電極組彼此連接。介電層可形成於第一下部電極組的第一表面、第二下部電極組的第二表面及支撐結構上。上部電極結構可形成於介電層的表面上。第一下部電極組及第二下部電極組中的每一者可 包括：第一下部電極，排列在第一方向上並與絕緣分隔圖案相鄰，以及第二下部電極，在水平方向上與第一下部電極間隔開。支撐結構可限定貫穿支撐結構的開口。開口可形成於在水平方向上鄰近的多個第二下部電極之間，並且可不形成於第一下部電極之間或者第一下部電極中的任一者與第二下部電極中和其相鄰的一者之間。
根據本發明概念的實例性實施例，存在一種去耦電容結構。所述去耦電容結構可包括導電接墊、第一下部電極、第二下部電極、支撐結構、介電層及上部電極結構。導電接墊可形成於基板上。第一下部電極可形成於導電接墊的邊緣部分上，並且可在實質上平行於基板的上表面的第一方向上彼此間隔開。第二下部電極可形成於導電接墊上，並且可在實質上平行於基板的上表面且實質上垂直於第一方向的第二方向上與第一下部電極間隔開。第二下部電極可在第一方向及第二方向上彼此間隔開。支撐結構可與第一下部電極的側壁及第二下部電極的側壁接觸，並將第一下部電極與第二下部電極彼此連接。介電層可形成於第一下部電極的表面及第二下部電極的表面及支撐結構的表面上。上部電極結構可形成於介電層的表面上。支撐結構可與第一下部電極中的每一者的至少一個側壁接觸，並且可不與第二下部電極中與其他第二下部電極鄰近的多個第二下部電極的側壁接觸。
根據本發明概念的實例性實施例，存在一種半導體裝置。所述半導體裝置可包括閘極結構、位元線結構、接觸插塞結構、第 一電容結構、一對導電接墊及第二電容結構。閘極結構可掩埋在包括單元區及周邊電路區的基板中，並且閘極結構中的每一者可在實質上平行於基板的上表面的第一方向上在基板的單元區中延伸。位元線結構可形成於基板的單元區上，且位元線結構中的每一者可在實質上平行於基板的上表面並與第一方向交叉的第二方向上延伸。接觸插塞結構可在第二方向上設置於基板上的位元線結構中的兩者之間。第一電容結構可包括第一電容器及第一支撐結構。第一電容器中的每一者可包括位於接觸插塞結構中的每一者上的第一下部電極、位於第一下部電極的表面上的第一介電層、以及位於第一介電層的表面上的第一上部電極結構。第一支撐結構可與第一下部電極的側壁接觸並支撐第一下部電極。所述一對導電接墊可形成於基板的周邊電路區上，並與基板電性絕緣。導電接墊可藉由絕緣分隔圖案彼此間隔開，所述絕緣分隔圖案在實質上平行於基板的上表面的第三方向上延伸。第二電容結構可包括第二電容器及第二支撐結構。第二電容器中的每一者可包括：第二下部電極與第三下部電極，在所述一對導電接墊中的每一者上彼此間隔開；第二介電層，位於第二下部電極的表面及第三下部電極的表面上；以及第二上部電極結構，位於第二介電層的表面上。第二支撐結構可與第二下部電極的側壁及第三下部電極的側壁接觸並支撐第二下部電極及第三下部電極。支撐結構可限定貫穿支撐結構的開口。開口可限定於在水平方向上鄰近的多個第三下部電極之間，並且可不形成於第二下部電極之間或者第二下部電極中的一者與 第三下部電極中和其相鄰的一者之間。
去耦電容結構可包括與下部電極的側壁接觸並支撐下部電極的側壁的支撐結構，且即使支撐結構受到外部衝擊，亦不會產生裂紋。因此，去耦電容結構可具有穩定的結構。
10:導電接墊
15:絕緣分隔圖案
20、720:第一模製層
21:第五開口
25、725:第二模製層
27:第六開口
30、730:第一支撐層
32:第一支撐圖案/支撐結構
34:第二支撐圖案/支撐結構
35、735:第二支撐層
40:第二開口
45:第三開口
50:第一下部電極/下部電極
55:第二下部電極/下部電極
60:蝕刻遮罩
70:第四開口
73:第七開口
80:介電層
90:第一上部電極/上部電極結構
95:第二上部電極/上部電極結構
97:電容器
100:基板
103:第一主動圖案
105:第二主動圖案
110:隔離圖案結構
112:第一隔離圖案
114:第二隔離圖案
116:第三隔離圖案
120:第一閘極絕緣圖案
130:第一障壁圖案
140:第一導電圖案
150:第二導電圖案
160:第一閘極遮罩
170:第一閘極結構
180:第一絕緣層
185:第一絕緣圖案
190:第二絕緣層
195:第二絕緣圖案
200:第三絕緣層
205:第三絕緣圖案
210:絕緣層結構
215:絕緣圖案結構
220:第二閘極絕緣層
230:第八開口
240:第三導電層
245:第五導電圖案
247:第七導電圖案
250:第二障壁層
255:第三障壁圖案
257:第四障壁圖案
260:第四導電層
265:第六導電圖案
267:第八導電圖案
270:第一遮罩層
275:第一遮罩
277:第二遮罩
280:第二閘極絕緣圖案
290:第三導電圖案
300:第二障壁圖案
310:第四導電圖案
320:第二閘極遮罩
330:第二閘極結構
340:第一間隔件
345:第二間隔件
350:第三間隔件
355:第四間隔件
360:第一蝕刻終止層
365:第一蝕刻終止圖案
370:第一絕緣間層
380:第一頂蓋層
385:第一頂蓋圖案
395:位元線結構
400:第五間隔件
410:第四絕緣圖案
420:第五絕緣圖案
430:第六間隔件
440:第九開口
450:第七間隔件
460:第三間隔件結構
475:下部接觸插塞/接觸插塞結構
480:第二頂蓋圖案
490:第八間隔件
500:金屬矽化物圖案/接觸插塞結構
520:第十二開口
530:第五障壁層
535:第五障壁圖案
540:第二金屬層
545:第一金屬圖案
547:第十四開口
549:上部接觸插塞/接觸插塞結構
550:第六障壁圖案
560:第二金屬圖案
570:第三接觸插塞
580:第八障壁圖案
585:第九障壁圖案
587:第十障壁圖案
590:第四金屬圖案
595:第五金屬圖案
597:第六金屬圖案
600:第三配線
605:第一導電接墊/導電接墊
607:第二導電接墊
620:第六絕緣層
630:第二蝕刻終止層
732:第一支撐圖案/第二支撐結構
734:第二支撐圖案/第二支撐結構
736:第三支撐圖案/第一支撐結構
738:第四支撐圖案/第一支撐結構
740:第十六開口
745:第十七開口
747:第十五開口
750:第一下部電極
753:第三下部電極
780:第一介電層
783:第二介電層
790:第一上部電極/第二上部電極結構
793:第三上部電極/第一上部電極結構
795:第二上部電極/第二上部電極結構
796:第四上部電極
797:第二電容器
799:第一電容器
810:絕緣間層
820:第一接觸插塞
825:第二接觸插塞
830:第一配線
835:第二配線
A-A’、B-B’、C-C’、D-D’、X-X’:線
D1:第一方向
D2:第二方向
D3:第三方向
d1:第一距離
d2:第二距離
d3:第三距離
I:第一區/單元區
II:第二區/周邊電路區
W1:第一寬度
W2:第二寬度
W3:第三寬度
W4:第四寬度
Y:區
圖1至圖11是示出根據實例性實施例的去耦電容結構的形成方法的平面圖及剖視圖。
圖12及圖13是示出比較實施例中的去耦電容結構的支撐結構及根據實例性實施例的去耦電容結構的支撐結構的平面圖。
圖14至圖18是根據實例性實施例的平面圖，其示出用於形成去耦電容結構中所包括的支撐結構的第二下部電極及第四開口70的佈局，其可對應於圖6。
圖19及圖20是示出根據實例性實施例的去耦電容結構的剖視圖。
圖21至圖60是示出根據實例性實施例的半導體裝置的製造方法的平面圖及剖視圖。
藉由參照附圖閱讀以下詳細說明，根據實例性實施例的去耦電容結構及其形成方法、以及包括去耦電容結構的半導體裝 置及其製造方法的上述及其他態樣及特徵將變得容易理解。應理解，儘管在本文中可能使用用語「第一」、「第二」及/或「第三」來描述各種元件、組件、區、層及/或區段，但該些元件、組件、區、層及/或區段不應受該些用語的限制。該些用語僅用於區分一個元件、組件、區、層或區段與另一區、層或區段。因此，在不背離本發明概念的教示內容的情況下，以下論述的第一元件、組件、區、層或區段可被稱為第二或第三元件、組件、區、層或區段。
圖1至圖11是示出根據實例性實施例的去耦電容結構的形成方法的平面圖及剖視圖。
具體而言，圖2、圖4、圖6及圖10是平面圖，且圖1、圖3、圖5、圖7至圖9及圖11分別是沿著對應平面圖的線X-X’截取的剖視圖。
參照圖1，可依序在導電接墊10及絕緣分隔圖案15上形成第一模製層20、第一支撐層30、第二模製層25及第二支撐層35。
導電接墊10可藉由在基板上形成導電接墊層並形成(或限定)貫穿所述導電接墊層的第一開口以暴露出基板的上表面來形成。絕緣分隔圖案15可形成於基板上的絕緣分隔層上，以填充第一開口並將絕緣分隔層平坦化，直至導電接墊10的上表面被暴露出為止。
在實例性實施例中，絕緣分隔圖案15可在基板上在實質上平行於基板的上表面的第一方向D1上延伸，並且可在實質上平 行於基板的上表面並實質上垂直於第一方向D1的第二方向D2上對導電接墊層進行分隔。因此，在第二方向D2上，在絕緣分隔圖案15的相對側中的每一者處可形成一個導電接墊10。
第一模製層20及第二模製層25中的每一者可包含氧化物(例如，氧化矽)，並且第一支撐層30及第二支撐層35中的每一者可包含氮化物(例如，氮化矽)。然而，本發明概念可能並非僅限於此，且第一模製層20及第二模製層25以及第一支撐層30及第二支撐層35可包含彼此不同的任何絕緣材料。
參照圖2及圖3，可貫穿第一支撐層30及第二支撐層35以及第一模製層20及第二模製層25來形成(或限定)第二開口40及第三開口45，以暴露出導電接墊10的上表面。
在實例性實施例中，第二開口40及第三開口45在平面圖中可排列成蜂巢圖案。然而，本發明概念可能並非僅限於此，且第二開口40及第三開口45可在平面圖中排列成其他圖案，例如矩形網格圖案。圖2示出第二開口40及第三開口45以17×10矩陣排列，然而本發明概念可能並非僅限於此。
在實例性實施例中，第三開口45可在每一導電接墊10上在與絕緣分隔圖案15相鄰的區域處在第一方向D1上排列成行，並且第二開口40可在第二方向D2上與第三開口45間隔開。
第二開口40及第三開口45可藉由在第二支撐層35上形成光阻圖案並使用所述光阻圖案作為蝕刻遮罩實行蝕刻製程來形成。由於蝕刻製程期間的負載效應，第二開口40及第三開口45中 位於邊緣區域處的多者(即第二開口40中在第一方向D1及第二方向D2上處於邊緣區域處的多者以及第三開口45)可被相對較少地蝕刻，從而不暴露出導電接墊10的上表面。因此，第二開口40中在第一方向D1及第二方向D2上處於邊緣區域處的多者以及第三開口45可具有相對大的寬度，以便暴露出導電接墊10的上表面。
參照圖4及圖5，可在第二開口40及第三開口45中分別形成第一下部電極50及第二下部電極55。
具體而言，可在導電接墊10的由第二開口40及第三開口45暴露出的上表面上形成下部電極層以填充第二開口40及第三開口45，並且可對所述下部電極層進行平坦化，直至第二支撐層35的上表面被暴露出以分別在第二開口40及第三開口45中形成第一下部電極50及第二下部電極55。下部電極層可具有位於第一導電接墊10上的第一組下部電極(第一下部電極組)及位於第二導電接墊10上的第二組下部電極(第二下部電極組)。
第一下部電極50及第二下部電極55中的每一者可具有在實質上垂直於基板的上表面的垂直方向上延伸的柱狀形狀，並且可包含導電材料，例如經摻雜的複晶矽、金屬、金屬氮化物等。
參照圖6及圖7，可在第二支撐層35以及第一下部電極50及第二下部電極55上形成具有第四開口70的蝕刻遮罩60。
蝕刻遮罩60可為例如光阻圖案、或者包括硬遮罩及光阻圖案的多層。
在實例性實施例中，第四開口70可暴露出多個第一下部電極50的在實質上平行於基板的上表面的水平方向上鄰近的一些部分以及第二支撐層35的位於其之間的一部分。圖6示出第四開口70在導電接墊10的邊緣區域處暴露出4個第一下部電極50的在水平方向上鄰近的一些部分、或者3個第一下部電極50的在水平方向上鄰近的一些部分。
在實例性實施例中，多個第四開口70可在水平方向上彼此間隔開，並且可在平面圖中以給定的圖案(例如，蜂巢圖案、矩形網格圖案等)排列。在實例性實施例中，第四開口70在平面圖中可具有橢圓形狀，並且圖6示出第四開口70具有橢圓形狀，其短軸及長軸分別位於第一方向D1及第二方向D2上。
如同第二開口40及第三開口45一樣，每一導電接墊10上的第四開口70中在第一方向D1及第二方向D2上位於邊緣區域處的多者的寬度可較第四開口70中位於中心區域處的多者的寬度大。
在實例性實施例中，第四開口70可不暴露出第二下部電極55中與絕緣分隔圖案15相鄰的多者。
可使用蝕刻遮罩60對第二支撐層35實行第一乾法蝕刻製程以形成第二支撐圖案34，且因此第二模製層25的上表面可被部分地暴露出。因此，第二支撐圖案34可具有其中位於所述多個第一下部電極50中在水平方向上鄰近的多者之間的一些部分被移除的板形狀。
可對暴露出的第二模製層25實行第一濕法蝕刻製程。第一濕法蝕刻製程可為各向同性蝕刻製程，並且第二模製層25可被完全移除。因此，可形成第五開口21以暴露出第一支撐層30的上表面。
可使用蝕刻遮罩60對第一支撐層30實行第二乾法蝕刻製程以形成第一支撐圖案32，且因此第一模製層20的上表面可被部分地暴露出。因此，第一支撐圖案32可具有其中位於所述多個第一下部電極50中在水平方向上鄰近的多者之間的一些部分被移除的板形狀。亦即，第一支撐圖案32可具有與第二支撐圖案34的形狀實質上相同或類似的形狀。第一支撐圖案32及第二支撐圖案34可形成支撐結構。
可對暴露出的第一模製層20實行第二蝕刻製程。第二濕法蝕刻製程可為各向同性蝕刻製程，並且第一模製層20可被完全移除。因此，可形成第六開口27以暴露出導電接墊10的上表面。
位於第四開口70下方並連接至第四開口70的空間可被稱為第七開口73，所述空間可藉由移除位於所述多個第一下部電極50中在水平方向上鄰近的多者之間的第一模製層20的一些部分及第二模製層25的一些部分以及第一支撐層30的一些部分及第二支撐層35的一些部分來形成。
可移除蝕刻遮罩60，且因此可暴露出第二支撐圖案34的上表面以及第一下部電極50的上表面及第二下部電極55的上表面。若蝕刻遮罩60是光阻圖案，則可藉由例如灰化製程及/或剝離 製程而移除蝕刻遮罩60。
參照圖8，可在第一下部電極50的表面及第二下部電極55的表面以及第一支撐圖案32的表面及第二支撐圖案34的表面上、以及導電接墊10的上表面及絕緣分隔圖案15的上表面上形成介電層80。
因此，介電層80可部分地填充第五開口21、第六開口27及第七開口73。
介電層80可包含高介電常數介電材料，例如金屬氧化物。
參照圖9，可在介電層80的表面上形成第一上部電極層。
在實例性實施例中，第一上部電極層可部分地填充第五開口21及第六開口27，並且可填充第七開口73的剩餘部分。
第一上部電極層可包含金屬氮化物(例如，氮化鈦、氮化鉭等)或金屬(例如，鈦、鉭等)。
第一上部電極層可被圖案化以形成第一上部電極90，並且第一上部電極90下方的介電層80以及第一支撐圖案32及第二支撐圖案34可被部分地移除以暴露出導電接墊10的邊緣部分的上表面。
可在導電接墊10上形成第二上部電極層，以覆蓋第一上部電極90、介電層80以及第一支撐圖案32及第二支撐圖案34，並且第二上部電極層的位於導電接墊10的上表面上的一部分可被部分地移除，以形成第二上部電極95。第二上部電極95可填充第五開口21及第六開口27的剩餘部分。
第二上部電極95可包含例如摻雜有p型雜質的矽鍺。
導電接墊10上的第一下部電極50及第二下部電極55、介電層80、第一上部電極90及第二上部電極95以及支撐結構可形成電容結構，並且以蜂巢圖案或矩形網格圖案排列的所述多個第一下部電極50及第二下部電極55中的每一者以及介電層80及第一上部電極90及第二上部電極95的與所述每一者對應的一些部分可被稱為電容器97。
因此，電容結構可在每一導電接墊10上包括在第一方向D1及第二方向D2上排列的多個電容器97，並且每一導電接墊10上的電容器97可共享介電層80以及第一上部電極90及第二上部電極95。
此外，分別位於在第二方向D2上鄰近的所述一對導電接墊10上的電容結構可共享介電層80以及第一上部電極90及第二上部電極95。
同樣，在所述一對導電接墊10上包括所述多個電容器97的電容結構及支撐結構可形成去耦電容結構。
在支撐結構中所包括的第一支撐圖案32及第二支撐圖案34可形成於每一導電接墊10上的第一下部電極50及第二下部電極55的中心側壁及上部側壁上，除了第七開口73之外，所述支撐圖案可具有板形狀。在實例性實施例中，支撐結構可對位於在第二方向D2上鄰近的導電接墊10上的電容結構進行連接。
支撐結構可包括第一支撐圖案32及第二支撐圖案34兩 者，然而，本發明概念可能並非僅限於此，並且可僅包括第一支撐圖案32及第二支撐圖案34中的一者。
參照圖11，可在導電接墊10及第二上部電極95上形成絕緣間層810，可貫穿絕緣間層810形成第一接觸插塞820及第二接觸插塞825以分別接觸所述一對導電接墊10的上表面，並且可形成第一配線830及第二配線835以分別接觸第一接觸插塞820的上表面及第二接觸插塞825的上表面。
絕緣間層810可包含氧化物，例如氧化矽或低介電常數介電材料，並且第一接觸插塞820及第二接觸插塞825以及第一配線830及第二配線835可包含例如金屬、金屬氮化物、金屬矽化物等。
在實例性實施例中，源電壓及地電壓可分別施加至第一配線830及第二配線835。
可進一步在絕緣間層810以及第一配線830及第二配線835上形成上部絕緣間層及上部配線。
去耦電容結構可包括與第一下部電極50的側壁及第二下部電極55的側壁接觸並將第一下部電極50與第二下部電極55彼此連接的支撐結構，所述支撐結構可很強地抵抗外部衝擊。因此，包括支撐結構的去耦電容結構可具有穩定的結構。
去耦電容結構可具有以下結構特性。
去耦電容結構可包括：絕緣分隔圖案15，在基板上在第一方向D1上延伸；導電接墊(第一導電接墊及第二導電接墊)10， 在基板上分別位於絕緣分隔圖案15在第二方向D2上的相對側處；下部電極50及下部電極55，在每一導電接墊10上在水平方向上彼此間隔開；支撐結構32及支撐結構34，與下部電極50的側壁及下部電極55的側壁接觸並將下部電極50與下部電極55彼此連接；介電層80，位於下部電極50的表面及下部電極55的表面以及支撐結構32的表面及支撐結構34的表面上；以及上部電極結構90及上部電極結構95，位於介電層80的表面上。
在實例性實施例中，下部電極50及下部電極55可包括在第一方向D1上與絕緣分隔圖案15相鄰排列的第二下部電極55、以及在水平方向上與第二下部電極55間隔開的第一下部電極50。
在實例性實施例中，支撐結構32及支撐結構34可具有第七開口73，第七開口73可形成(或限定)於第一下部電極50中在水平方向上鄰近的多者之間，並且可既不形成於第二下部電極55之間亦不形成於第二下部電極55中的每一者與第一下部電極50中和其相鄰的一者之間。
在實例性實施例中，第二下部電極55中的每一者的第二寬度W2可大於第一下部電極50中的至少一者(例如，第一下部電極50中設置於導電接墊10的中心部分上的一者)的第一寬度W1。
在實例性實施例中，第七開口73可設置於在水平方向上鄰近的三個或四個第一下部電極50之間。
在實例性實施例中，多個第七開口73可在水平方向上彼 此間隔開，並且第七開口73中與第二下部電極55相鄰的第一多者的寬度大於第七開口73中與第七開口73的所述第一多者間隔開的第二多者的寬度。
在實例性實施例中，第七開口73在平面圖中可具有橢圓的一部分的形狀，並且所述橢圓可分別在第一方向D1及第二方向D2上具有短軸及長軸。
在實例性實施例中，支撐結構32及支撐結構34可包括與第一下部電極50的中心側壁及第二下部電極55的中心側壁接觸的第一支撐圖案32、以及與第一下部電極50的上部側壁及第二下部電極55的上部側壁接觸的第二支撐圖案34。
在實例性實施例中，介電層80以及上部電極結構90及上部電極結構95可形成於第七開口73中。
在實例性實施例中，上部電極結構90及上部電極結構95可包括位於介電層80的表面上的第一上部電極90及位於第一上部電極90的表面上的第二上部電極95。
在實例性實施例中，支撐結構32及支撐結構34可共同與導電接墊10上的第一下部電極50的側壁及第二下部電極55的側壁接觸，並且可將導電接墊10上的第一下部電極50與第二下部電極55彼此連接。
在實例性實施例中，第一配線830及第二配線835可分別形成於導電接墊10上並電性連接至導電接墊10，並且源電壓及地電壓可分別施加至第一配線830及第二配線835。
圖12及圖13是示出比較實施例中的去耦電容結構的支撐結構及根據實例性實施例的去耦電容結構的支撐結構的平面圖。
圖12及圖13是圖6中區Y的圖式，且僅示出第一下部電極50及第二下部電極55、第二支撐圖案34、第四開口70及第七開口73以及絕緣分隔圖案15。
參照圖12及圖13，可形成包括第一支撐圖案32及第二支撐圖案34的支撐結構，以便防止去耦電容結構中所包括的第一下部電極50及第二下部電極55塌陷。第一支撐圖案32及第二支撐圖案34可藉由以下方式來形成：形成第一支撐層30及第二支撐層35，並藉由使用其中具有第四開口70的蝕刻遮罩60的蝕刻製程來部分地移除第一支撐層30及第二支撐層35。
第二下部電極55中位於導電接墊10的邊緣部分上的多者的第二寬度W2可大於第二下部電極55中位於導電接墊10的中心部分上的多者的第一寬度W1，且同樣地，第四開口70中位於導電接墊10的邊緣部分上的多者的第四寬度W4可大於第四開口70中位於導電接墊10的中心部分上的多者的第三寬度W3。
參照圖12，在比較實施例中的去耦電容結構中，第四開口70可部分地暴露出第二下部電極55中位於導電接墊10的邊緣部分上的一些第二下部電極55，並且第四開口70或第七開口73中位於導電接墊10的邊緣部分上的第一者與第二下部電極55中未被第四開口70及第七開口73暴露出並且與第四開口70或第七開口73中的所述第一者相鄰的一者之間的第二距離d2可小於第 四開口70或第七開口73中位於導電接墊10的中心部分上的第二者與第二下部電極55中未被第四開口70及第七開口73暴露出並與第四開口70或第七開口73中的所述第二者相鄰的一者之間的第一距離d1。因此，若支撐結構受到外部攻擊，則第四開口70或第七開口73中位於導電接墊10的邊緣部分上的第一者與第二下部電極55中和其相鄰的一者之間可能會產生裂紋。
然而，參照圖13，在實例性實施例中的去耦電容結構中，第四開口70可不暴露出第二下部電極55中位於導電接墊10的邊緣部分上的多者，並且可部分地暴露出第二下部電極55中位於導電接墊10的中心部分上的多者。
因此，即使第四開口70或第七開口73中位於導電接墊10的邊緣部分上的第三者與第二下部電極55中未被第四開口70及第七開口73暴露出並與第四開口70或第七開口73中的所述第三者相鄰的一者之間的第三距離d3小於第四開口70或第七開口73中位於導電接墊10的中心部分上的第二者與第二下部電極55中未被第四開口70及第七開口73暴露出並與第四開口70或第七開口73中的所述第二者相鄰的一者之間的第一距離d1，第三距離d3可大於圖12所示的第二距離d2。因此，即使支撐結構受到外部攻擊，在第四開口70或第七開口73中位於導電接墊10的邊緣部分上的第三者與第二下部電極55中和其相鄰的一者之間產生的裂紋亦可減少。
圖14至圖18是根據實例性實施例的平面圖，其示出用 於形成去耦電容結構中所包括的支撐結構的第二下部電極及第四開口70的佈局，其可對應於圖6。
參照圖14，第二下部電極55可在導電接墊10上在與絕緣分隔圖案15相鄰的區域處排列成在第二方向D2上彼此間隔開的兩行，並且第二下部電極55可在每一行中在第一方向D1上彼此間隔開。所述兩行中的第二下部電極55可分別形成第一群組及第二群組。
相較於圖6所示的第二下部電極55，在與絕緣分隔圖案15相鄰的區域上再添加包括第二下部電極55的一行。因此，用於形成支撐結構的第四開口70可較圖6中的第四開口70更靠近導電接墊10的中心部分，使得支撐結構的裂紋可減少。
參照圖15，第四開口70可部分地暴露出在導電接墊10的邊緣部分上在水平方向上鄰近的3個第一下部電極50、或者在水平方向上鄰近的2個第一下部電極50。在實例性實施例中，第四開口70在平面圖中可具有圓形形狀。
參照圖16，相較於圖15所示的第二下部電極55，在與絕緣分隔圖案15相鄰的區域上再添加包括第二下部電極55的一行。
參照圖17，第四開口70可部分地暴露出在導電接墊10的邊緣部分上在水平方向上鄰近的4個第一下部電極50、或者在水平方向上鄰近的兩個第一下部電極50。
在實例性實施例中，第四開口70在平面圖中可具有橢圓 形狀，並且可分別在兩個方向上具有短軸及長軸，所述兩個方向分別相對於第一方向D1及第二方向D2成銳角。
參照圖18，相較於圖17所示的第二下部電極55，在與絕緣分隔圖案15相鄰的區域上再添加包括第二下部電極55的一行。
在一些實施例中，第四開口70可分別在第一方向D1及第二方向D2上具有短軸及長軸。
圖19及圖20是示出根據實例性實施例的去耦電容結構的剖視圖。
參照圖19，在第七開口73中不僅可形成介電層80及第一上部電極90，而且還可形成第二上部電極95。
參照圖20，第一下部電極50及第二下部電極55中的每一者可具有底部封閉的中空圓柱體形狀、或者杯形狀。
因此，介電層80不僅可形成於第一下部電極50的上表面及外側壁及第二下部電極55的上表面及外側壁上，還可形成於其內側壁上。
圖21至圖60是示出根據實例性實施例的半導體裝置的製造方法的平面圖及剖視圖。具體而言，圖21、圖24、圖29、圖33、圖40、圖44、圖49及圖55是平面圖，圖22、圖25、圖27、圖30、圖32、圖34、圖36、圖38、圖41、圖45至圖46、圖50及圖56是分別沿對應平面圖的線A-A’截取的剖視圖，圖23、圖26、圖28、圖31、圖35、圖37、圖39、圖42至圖43、圖47、 圖51、圖53、圖57及圖59中的每一者包括沿對應平面圖的線B-B’及C-C’截取的剖視圖，且圖48、圖52、圖54、圖58及圖60是分別沿對應平面圖的線D-D’截取的剖視圖。
此方法是將參照圖1至圖20所示的去耦電容結構的形成方法應用於DRAM裝置。因此，在本文中對去耦電容結構的形成不再予以贅述。
在下文中，在說明書中(且未必在申請專利範圍中)，實質上平行於基板100的上表面並且實質上彼此垂直的兩個方向可分別被稱為第一方向D1及第二方向D2，並且實質上平行於基板100的上表面並且相對於第一方向D1及第二方向D2成銳角的方向可被稱為第三方向D3。
參照圖21至圖23，可在包括第一區I及第二區II的基板100上形成第一主動圖案103及第二主動圖案105，並且可形成隔離圖案結構110以覆蓋第一主動圖案103的側壁及第二主動圖案105的側壁。
基板100可包含矽、鍺、矽鍺或III-V族化合物半導體，例如GaP、GaAs或GaSb。在實例性實施例中，基板100可為絕緣體上矽(silicon-on-insulator，SOI)基板或絕緣體上鍺(germanium-on-insulator，GOI)基板。
基板100的第一區I可為上面形成有記憶體單元的單元區，且圍繞基板100的第一區I的基板100的第二區II可為上面形成有用於驅動記憶體單元的周邊電路圖案的周邊電路區。
可藉由移除基板100的上部部分以形成第一凹陷來形成第一主動圖案103及第二主動圖案105。第一主動圖案103可在第三方向D3上延伸，並且多個第一主動圖案103可在第一方向D1及第二方向D2中的每一者上彼此間隔開。此外，多個第二主動圖案105可在第一方向D1及第二方向D2中的每一者上彼此間隔開，並且圖1示出第二主動圖案105中的一些第二主動圖案105。
隔離圖案結構110可包括依序堆疊於第一凹陷的內壁上的第一隔離圖案112、第二隔離圖案114及第三隔離圖案116。第一凹陷在基板100的第一區I中的一部分可具有相對小的寬度，且因此僅第一隔離圖案112可形成於第一凹陷的所述部分中。然而，第一凹陷在基板100的第二區II中或者第一區I與第二區II之間的一部分可具有相對大的寬度，且因此第一隔離圖案112、第二隔離圖案114及第三隔離圖案116三者皆可形成於第一凹陷的所述部分中。
第一隔離圖案112及第三隔離圖案116可具有氧化物(例如，氧化矽)，且第二隔離圖案114可包含氮化物(例如，氮化矽)。
可部分地移除基板100的第一區I中的第一主動圖案103及隔離圖案結構110，以形成在第一方向D1上延伸的第二凹陷。
可在第二凹陷中形成第一閘極結構170。第一閘極結構170可包括：第一閘極絕緣圖案120，位於第二凹陷的底部及側壁上；第一障壁圖案130，位於第一閘極絕緣圖案120的在第二凹陷的底部及下部側壁上的一部分上；第一導電圖案140，位於第一障 壁圖案130上並填充第二凹陷的下部部分；第二導電圖案150，位於第一障壁圖案130及第一導電圖案140上；以及第一閘極遮罩160，位於第二導電圖案150的上表面及第一閘極絕緣圖案120的上部內側壁上，並填充第二凹陷的上部部分。第一障壁圖案130、第一導電圖案140及第二導電圖案150可形成第一閘極電極。
第一閘極絕緣圖案120可包含氧化物(例如，氧化矽)，第一障壁圖案130可包含金屬氮化物(例如，氮化鈦、氮化鉭等)，第一導電圖案140可包含金屬、金屬氮化物、金屬矽化物、摻雜複晶矽等，第二導電圖案150可包含摻雜複晶矽，且第一閘極遮罩160可包含氮化物(例如，氮化矽)。
作為另外一種選擇，第一閘極結構170可不包括第一障壁圖案130，但可包括第一閘極絕緣圖案120、第一導電圖案140、第二導電圖案150及第一閘極遮罩160。在此情形中，第一導電圖案140可包含金屬氮化物，例如氮化鈦。
在實例性實施例中，第一閘極結構170可在基板100的第一區I上在第一方向D1上延伸，並且多個第一閘極結構170可在第二方向D2上彼此間隔開。第一閘極結構170在第一方向D1上的端部部分可在第二方向D2上彼此對齊。
參照圖24至圖26，可在基板100的第一區I及第二區II上形成絕緣層結構210，可移除絕緣層結構210的在基板100的第二區II上的一部分，並且例如可對基板100的第二區II上的第二主動圖案105實行熱氧化製程以形成第二閘極絕緣層220。
絕緣層結構210可包括依序堆疊的第一絕緣層180、第二絕緣層190及第三絕緣層200。第一絕緣層180及第三絕緣層200可包含氧化物(例如，氧化矽)，且第二絕緣層190可包含氮化物(例如，氮化矽)。
作為另外一種選擇，可移除絕緣層結構210之中位於基板100的第二區II上的第二絕緣層190及第三絕緣層200，且保留在基板100的第二區II上的第一絕緣層180可充當第二閘極絕緣層220。在此情形中，第二閘極絕緣層220不僅可形成於基板100的第二區II上的第二主動圖案105上，而且還可形成於隔離圖案結構110上。
絕緣層結構210可被圖案化，並且第一主動圖案103、隔離圖案結構110及第一閘極結構170的第一閘極遮罩160可使用經圖案化的絕緣層結構210作為蝕刻遮罩而被部分地蝕刻，以形成第八開口230。在實例性實施例中，經圖案化的絕緣層結構210在平面圖中可具有圓形或橢圓形形狀，並且多個絕緣層結構210可在基板100的第一區I上在第一方向D1及第二方向D2上彼此間隔開。絕緣層結構210中的每一者可在實質上垂直於基板100的上表面的垂直方向上與第一主動圖案103在第三方向D3上的相對端部部分交疊。
參照圖27及圖28，可在絕緣層結構210、由第八開口230暴露出的第一主動圖案103、基板100的第一區I上的隔離圖案結構110及第一閘極結構170、以及基板100的第二區II上的 第二閘極絕緣層220及隔離圖案結構110上依序堆疊第三導電層240、第二障壁層250、第四導電層260及第一遮罩層270，此可形成導電結構層。第三導電層240可填充第八開口230。
第三導電層240可包含摻雜複晶矽，第二障壁層250可包含金屬矽氮化物(例如，鈦矽氮化物)，第四導電層260可包含金屬(例如，鎢)，且第一遮罩層270可包含氮化物(例如，氮化矽)。
參照圖29至圖31，可將導電結構層及第二閘極絕緣層220圖案化，以在基板100的第二區II上形成第二閘極結構330。
第二閘極結構330可包括在實質上垂直於基板100的上表面的垂直方向上依序堆疊的第二閘極絕緣圖案280、第三導電圖案290、第二障壁圖案300、第四導電圖案310及第二閘極遮罩320，並且第三導電圖案290、第二障壁圖案300及第四導電圖案310可形成第二閘極電極。
第二閘極結構330可在基板100的第二區II上在垂直方向上與第二主動圖案105部分地交疊。圖29示出4個第二閘極結構330，所述4個第二閘極結構330中的每一者可在第一方向D1上延伸，在第二方向D2上彼此間隔開，然而，本發明概念可能並非僅限於此。
還可移除導電結構層的在與基板100的第二區II相鄰的基板100的第一區I的邊緣部分上的一部分，且因此絕緣層結構210以及第一主動圖案103、隔離圖案結構110及第一閘極結構 170所述三者的由第八開口230暴露出的上表面亦可被部分地暴露出。
可在第二閘極結構330的側壁上形成第一間隔件結構，且可在保留在基板100的第一區I上的導電結構層的側壁上形成第二間隔件結構。第一間隔件結構可包括在實質上平行於基板100的上表面的水平方向上堆疊於第二閘極結構330的側壁上的第一間隔件340及第三間隔件350，且第二間隔件結構可包括在水平方向上堆疊於導電結構層的側壁上的第二間隔件345及第四間隔件355。
第一間隔件340及第二間隔件345可藉由在基板100上形成第一間隔件層以覆蓋導電結構層及第二閘極結構330並各向異性地對第一間隔件層進行蝕刻來形成。第三間隔件350及第四間隔件355可藉由在基板100上形成第二間隔件層以覆蓋導電結構層、第二閘極結構330以及第一間隔件340及第二間隔件345並各向異性地對第二間隔件層進行蝕刻來形成。
第一間隔件340及第二間隔件345可包含氮化物(例如，氮化矽)，且第三間隔件350及第四間隔件355可包含氧化物(例如，氧化矽)。
然而，第一間隔件結構及第二間隔件結構的結構可能並非僅限於此，並且第一間隔件結構及第二間隔件結構中的每一者可包括單個間隔件或者多於兩個依序堆疊的間隔件。
在實例性實施例中，雜質可被植入第二主動圖案105的 與第二閘極結構330相鄰的上部部分中，以形成源極/汲極層，並且第二閘極結構330及源極/汲極層可形成電晶體。然而，雜質可不被植入第二主動圖案105的與第二閘極結構330中的一或多者相鄰的上部部分中，第二閘極結構330可為不充當電晶體的閘極的虛設閘極結構。圖29僅示出虛設閘極結構。
可在基板100上形成第一蝕刻終止層360，以覆蓋導電結構層、第二閘極結構330、第一間隔件結構及第二間隔件結構以及隔離圖案結構110。第一蝕刻終止層360可包含氮化物(例如，氮化矽)。
參照圖32，可在第一蝕刻終止層360上形成足夠高度的第一絕緣間層370，並且可對第一絕緣間層370進行平坦化，直至暴露出第二閘極結構330的上表面及第一蝕刻終止層360的位於導電結構層上的一部分的上表面為止。
因此，第一絕緣間層370可填充第二閘極結構330的側壁上的第一間隔件結構之間的空間、以及第二閘極結構330的側壁上的第一間隔件結構與導電結構層的側壁上的第二間隔件結構之間的空間。
第一絕緣間層370可包含氧化物(例如，氧化矽)，且第一頂蓋層380可包含氮化物(例如，氮化矽)。
參照圖33至圖35，可對第一頂蓋層380的位於基板100的第一區I上的一部分進行蝕刻，以形成第一頂蓋圖案385，並且可使用第一頂蓋圖案385作為蝕刻遮罩依序對第一蝕刻終止層 360、第一遮罩層270、第四導電層260、第二障壁層250及第三導電層240進行蝕刻。
在實例性實施例中，第一頂蓋圖案385可在基板100的第一區I上在第二方向D2上延伸，並且多個第一頂蓋圖案385可被形成為在第一方向D1上彼此間隔開。第一頂蓋層380可保留在基板100的第二區II上。
藉由蝕刻製程，在基板100的第一區I上，第五導電圖案245、第三障壁圖案255、第六導電圖案265、第一遮罩275、第一蝕刻終止圖案365及第一頂蓋圖案385可依序堆疊於第八開口230上，並且第三絕緣圖案205、第五導電圖案245、第三障壁圖案255、第六導電圖案265、第一遮罩275、第一蝕刻終止圖案365及第一頂蓋圖案385可在第八開口230的外側處依序堆疊於絕緣層結構210的第二絕緣層190上。
在下文中，依序堆疊的第五導電圖案245、第三障壁圖案255、第六導電圖案265、第一遮罩275、第一蝕刻終止圖案365及第一頂蓋圖案385可被稱為位元線結構395。在實例性實施例中，位元線結構395可在基板100的第一區I上在第二方向D2上延伸，並且多個位元線結構395可在第一方向D1上彼此間隔開。
可在基板100的第一區I的在第一方向D1上與基板100的第二區II相鄰的一部分上形成包括依序堆疊的第七導電圖案247、第四障壁圖案257、第八導電圖案267及第二遮罩277並在第二方向D2上延伸的虛設位元線結構，並且第一蝕刻終止層360 可保留在第二閘極結構330、虛設位元線結構、第一間隔件結構及第二間隔件結構、絕緣層結構210的一部分以及隔離圖案結構110上。此外，第一頂蓋層380可保留在第一蝕刻終止層360的位於第二閘極結構330的上表面及虛設位元線結構的上表面上的一些部分以及第一絕緣間層370上。
參照圖36及圖37，可在基板100上形成第五間隔件層，以覆蓋位元線結構395、虛設位元線結構以及第一頂蓋層380，並且可在第五間隔件層上依序形成第四絕緣層及第五絕緣層。
第五間隔件層亦可覆蓋位於第二絕緣層190與位元線結構395之間的第三絕緣圖案205的側壁，並且第五絕緣層可填充第八開口230。
第五間隔件層可包含氮化物(例如，氮化矽)，第四絕緣層可包含氧化物(例如，氧化矽)，並且第五絕緣層可包含氮化物(例如，氮化矽)。
可藉由蝕刻製程來對第四絕緣層及第五絕緣層進行蝕刻。在實例性實施例中，可藉由使用包含亞磷酸(H3PO4)、SC1、氟化氫(hydrogen fluoride，HF)的蝕刻溶液的濕法蝕刻製程來實行蝕刻製程，並且可移除第四絕緣層及第五絕緣層的除了在第八開口230中的一部分之外的其他部分。因此，第五間隔件層的整個表面的大部分(即，除了其在第八開口230中的一部分之外的整個表面)可被暴露出，並且第四絕緣層及第五絕緣層的保留在第八開口230中的一些部分可分別形成第四絕緣圖案410及第五絕 緣圖案420。
可在第五間隔件層以及第四絕緣圖案410及第五絕緣圖案420所述三者的在第八開口230中暴露出的表面上形成第六間隔件層，並且可各向異性地對所述第六間隔件層進行蝕刻以在第五間隔件層以及第四絕緣圖案410及第五絕緣圖案420所述三者的表面上形成第六間隔件430，以覆蓋位元線結構395的側壁。第六間隔件層亦可形成於虛設位元線結構的側壁上。第六間隔件層可包含氧化物，例如氧化矽。
可使用第一頂蓋圖案385及第四間隔件355作為蝕刻遮罩來實行乾法蝕刻製程，以形成暴露出第一主動圖案103的上表面的第九開口440。隔離圖案結構110的第一隔離圖案112的上表面及第一閘極遮罩160的上表面亦可被第九開口440暴露出。
藉由乾法蝕刻製程，可移除第五間隔件層的位於第一頂蓋圖案385的上表面、第二絕緣層190的上表面及第一頂蓋層的上表面上的一些部分，且因此可形成覆蓋位元線結構395的側壁的第五間隔件400。第五間隔件400亦可覆蓋虛設位元線結構的側壁。
此外，在乾法蝕刻製程期間，第一絕緣層180及第二絕緣層190可被部分地移除，使得第一絕緣圖案185及第二絕緣圖案195可保留在位元線結構395下方。在位元線結構395下方依序堆疊的第一絕緣圖案185、第二絕緣圖案195及第三絕緣圖案205可形成絕緣圖案結構215。
參照圖38及圖39，可在第一頂蓋圖案385的上表面、第一頂蓋層380的上表面、第六間隔件430的外側壁、第四絕緣圖案410的上表面的一部分及第五絕緣圖案420的上表面的一部分、以及第一主動圖案103、第一隔離圖案112及第一閘極遮罩160所述三者由第九開口440暴露出的上表面上形成第七間隔件層，並且可各向異性地對所述第七間隔件層進行蝕刻以形成覆蓋位元線結構395的側壁的第七間隔件450。第七間隔件層可包含氮化物(例如，氮化矽)。
自基板100的第一區I上在水平方向上自位元線結構395的側壁依序堆疊的第五間隔件400、第六間隔件430及第七間隔件450可被稱為第三間隔件結構460。
可在基板100的第一區I上形成下部接觸插塞層以填充第九開口440，並且可對所述下部接觸插塞層進行平坦化直至第一頂蓋圖案385的上表面及第一頂蓋層380的上表面被暴露出為止。
在實例性實施例中，下部接觸插塞層可在第二方向D2上延伸，並且多個下部接觸插塞層可藉由位元線結構395在第一方向D1上彼此間隔開。下部接觸插塞層可包含例如摻雜複晶矽。
參照圖40至圖42，可在第一頂蓋圖案385、第一頂蓋層380及下部接觸插塞層上形成具有在第二方向D2上彼此間隔開的第十開口(所述第十開口中的每一者可在基板100的第一區I上在第一方向D1上延伸)的第三遮罩，並且可使用所述第三遮罩作為蝕刻遮罩而對下部接觸插塞層實行蝕刻製程。
在實例性實施例中，第十開口中的每一者可在垂直方向上與基板100的第一區I上的第一閘極結構170交疊。由於實行了蝕刻製程，可形成第十一開口，以在基板100的第一區I上暴露出第一閘極結構170的第一閘極遮罩160的位於位元線結構395之間的上表面。
在移除第三遮罩之後，可在基板100的第一區I上形成第二頂蓋圖案480以填充第四開口。第二頂蓋圖案480可包含氮化物(例如，氮化矽)。在實例性實施例中，第二頂蓋圖案480可在位元線結構395之間在第一方向D1上延伸，並且多個第二頂蓋圖案480可在第二方向D2上彼此間隔開。
因此，在基板100的第一區I上在位元線結構395之間在第二方向D2上延伸的下部接觸插塞層可被第二頂蓋圖案480分隔成在第二方向D2上彼此間隔開的多個下部接觸插塞475。
參照圖43，可移除下部接觸插塞475的上部部分，以暴露出位於位元線結構395的側壁上的第三間隔件結構460的上部部分，並且可移除被暴露出的第三間隔件結構460的第六間隔件430的上部部分及第七間隔件450的上部部分。
可進一步實行回蝕製程以移除下部接觸插塞475的上部部分。因此，下部接觸插塞475的上表面可低於第六間隔件430的最上表面及第七間隔件450的最上表面。
可在位元線結構395、第三間隔件結構460、第二頂蓋圖案480、第一頂蓋層380及下部接觸插塞475上形成第八間隔件 層，並且可各向異性地對所述第八間隔件層進行蝕刻，使得可形成第八間隔件490以覆蓋位於位元線結構395在第一方向D1上的相對側壁中的每一者上的第三間隔件結構460，並且使得下部接觸插塞475的上表面可不被第八間隔件490覆蓋而是被暴露出。
可在下部接觸插塞475的被暴露出的上表面上形成金屬矽化物圖案500。在實例性實施例中，金屬矽化物圖案500可藉由在第一頂蓋圖案385及第二頂蓋圖案480、第一頂蓋層380、第八間隔件490及下部接觸插塞475上形成金屬層、對所述金屬層進行熱處理、並移除所述金屬層的未反應部分來形成。金屬矽化物圖案500可包含例如矽化鈷、矽化鎳、矽化鈦等。
參照圖44及圖45，可在第一頂蓋圖案385及第二頂蓋圖案480、第八間隔件490、金屬矽化物圖案500及下部接觸插塞475上形成第一犧牲層，並且可對第一犧牲層的上部部分進行平坦化，直至暴露出第一頂蓋圖案385的上表面及第二頂蓋圖案480的上表面以及第一頂蓋層380的上表面為止。
第一犧牲層可包含例如SOH、ACL等。
可形成第十二開口520以延伸貫穿第一頂蓋層380的位於基板100的第一區I與第二區II之間的邊界上的一部分、以及位於第一頂蓋層380的所述部分下方的第一絕緣間層370、第一蝕刻終止層360、絕緣層結構210、第一閘極遮罩160、第二導電圖案150及隔離圖案結構110，從而暴露出第一導電圖案140。第十二開口520亦可暴露出位於第一導電圖案140的側壁上的第一障 壁圖案130及第一閘極絕緣圖案120。
另外，亦可形成第十三開口(圖中未示出)以延伸貫穿第一頂蓋層380的位於基板100的第二區II上的一部分及位於第一頂蓋層380的所述部分下方的第一絕緣間層370以及第一蝕刻終止層360，以暴露出第二主動圖案105的位於第二閘極結構330之間的上表面。然而，第十三開口可在第二主動圖案105的位於充當電晶體的閘極的第二閘極結構330之間的上部部分處暴露出源極/汲極層的上表面，並且可不形成於為虛設閘極結構的第二閘極結構330之間。
參照圖46至圖48，可藉由例如灰化製程及/或剝離製程來移除第一犧牲層，並且可在第一頂蓋圖案385及第二頂蓋圖案480、第八間隔件490、基板100的第一區I上的金屬矽化物圖案500及下部接觸插塞475、以及第一頂蓋層380、第十二開口520的側壁、以及由第十二開口520暴露出的第一導電圖案140、第一障壁圖案130、第一閘極絕緣圖案120及隔離圖案結構110、以及由第十三開口暴露出的源極/汲極層上形成第五障壁層530。第二金屬層540可形成於第五障壁層530上，以填充位元線結構395、第十二開口520及第十三開口之間的空間。
第五障壁層530可包含金屬氮化物(例如，氮化鈦、氮化鉭等)，且第二金屬層540可包含金屬(例如，鎢)。
可對第二金屬層540的上部部分進一步實行平坦化製程。平坦化製程可包括化學機械研磨(chemical mechanical polishing， CMP)製程及/或回蝕製程。
參照圖49至圖52，可對第二金屬層540及第五障壁層530進行圖案化。
因此，可在基板100的第一區I上形成上部接觸插塞549，可在基板100的第一區I與第二區II之間的邊界上形成第三配線600，可在基板100的第二區II上形成第一導電接墊605，可在第一區I的在第一方向D1上與基板100的第二區II相鄰的一部分上形成第二導電接墊607。可在上部接觸插塞549、第三配線600以及第一導電接墊605及第二導電接墊607之間形成第十四開口547。
可藉由不僅移除第二金屬層540及第五障壁層530、而且移除第一頂蓋圖案385及第二頂蓋圖案480、第一頂蓋層380、第三間隔件結構460、第八間隔件490、第一蝕刻終止層360、第一蝕刻終止圖案365、第一遮罩275、第二閘極遮罩320以及第一間隔件結構及第二間隔件結構來形成第十四開口547。
由於形成了第十四開口547，第二金屬層540及第五障壁層530可分別轉變成第一金屬圖案545及覆蓋第一金屬圖案545的下表面的第五障壁圖案535，此可形成上部接觸插塞549。在實例性實施例中，可形成在第一方向D1及第二方向D2中的每一者上彼此間隔開的多個上部接觸插塞549，並且所述多個上部接觸插塞549在平面圖中可排列成蜂巢圖案或網格圖案。上部接觸插塞549中的每一者在平面圖中可具有圓形、橢圓形或多邊形形狀。
依序堆疊於基板100的第一區I上的下部接觸插塞475、金屬矽化物圖案500及上部接觸插塞549可形成接觸插塞結構。
第三配線600可包括第四金屬圖案590及覆蓋第四金屬圖案590的下表面的第八障壁圖案580，並且第一導電接墊605可包括第五金屬圖案595及覆蓋第五金屬圖案595的下表面的第九障壁圖案585。包括第二金屬圖案560及第六障壁圖案550的第三接觸插塞570可形成於第十二開口520中，且包括第三金屬圖案及第七障壁圖案的第四接觸插塞可形成於第十三開口中。第二導電接墊607可包括第六金屬圖案597及覆蓋第六金屬圖案597的下表面的第十障壁圖案587。
在實例性實施例中，第三配線600可在第一方向D1上自基板100的第一區I與第二區II之間的邊界朝向基板100的第二區II延伸，並且多條第三配線600可在第二方向D2上彼此間隔開。在實例性實施例中，第三配線600可在垂直方向上與第十二開口520交疊，並且第三配線600中的至少一者可在垂直方向上與第十三開口交疊。
因此，第三配線600可藉由第三接觸插塞570與第一導電圖案140連接，並且可向第一閘極結構170施加電性訊號。此外，第三配線600可藉由第四接觸插塞與第二主動圖案105的上部部分處的源極/汲極層連接，並且可向所述源極/汲極層施加電性訊號。
在實例性實施例中，第一導電接墊605中位於基板100 的第二區II的一部分上的鄰近兩者可形成一對第一導電接墊605，並且多對第一導電接墊605可在第一方向D1及第二方向D2中的每一者上彼此間隔開。
圖52示出藉由在第二方向D2上延伸的第十四開口547而在第一方向D1上彼此間隔開的一對第一導電接墊605，然而，本發明概念可能並非僅限於此。亦即，第十四開口547可在第一方向D1上延伸，且因此一對第一導電接墊605在第二方向D2上彼此間隔開。
第二導電接墊607可在垂直方向上與虛設位元線結構交疊。
在一些實施例中，可移除被暴露出的第六間隔件430，以形成連接至第十四開口547的氣隙。第六間隔件430可藉由例如濕法蝕刻製程而被移除。
參照圖53及圖54，可形成第六絕緣層620以填充第十四開口547，並且可在第六絕緣層620、上部接觸插塞549、第三配線600以及第一導電接墊605及第二導電接墊607上形成第二蝕刻終止層630。
第六絕緣層620可包含氮化物(例如，氮化矽)，且第二蝕刻終止層630可包含氮化物(例如，硼氮化矽、碳氮化矽等)。
若形成與第十四開口547連接的氣隙，則第六絕緣層620可被形成為包含具有低間隙填充特性的材料，且因此氣隙可不被第六絕緣層620填充而是被保留。
參照圖55至圖58，可在第二蝕刻終止層630上依序形成第一模製層720、第一支撐層730、第二模製層725及第二支撐層735，並且可對第一模製層720的一部分、第一支撐層730的一部分、第二模製層725的一部分及第二支撐層735的一部分以及位於其之下的第二蝕刻終止層630的一部分進行蝕刻以形成分別部分地暴露出上部接觸插塞549及第一導電接墊605的第十五開口747、第十六開口740及第十七開口745。
由於在平面圖中所述多個上部接觸插塞549在第一方向D1及第二方向D2中的每一者上以蜂巢圖案或網格圖案彼此間隔開，因此在平面圖中分別暴露出所述多個上部接觸插塞549的多個第十五開口747可以蜂巢圖案或網格圖案在第一方向D1及第二方向D2中的每一者上彼此間隔開。
在實例性實施例中，第十六開口740及第十七開口745可對應於參照圖2及圖3所示的第二開口40及第三開口45，且因此在平面圖中可排列成蜂巢圖案或網格圖案。
參照圖59及圖60，可實行與參照圖4至圖11所示的製程實質上相同或類似的製程。
因此，可分別在第十六開口740及第十七開口745中形成第一下部電極750及第二下部電極，且可在第十五開口747中形成第三下部電極753。第三下部電極753可包含與第一下部電極750及第二下部電極的材料實質上相同的材料。
另外，可分別在第一下部電極750及第二下部電極的中 心側壁及上部側壁上形成第一支撐圖案732及第二支撐圖案734，且可分別在第三下部電極753的中心側壁及上部側壁上形成第三支撐圖案736及第四支撐圖案738。第三支撐圖案736及第四支撐圖案738可分別包含與第一支撐圖案732及第二支撐圖案734的材料實質上相同的材料。第一支撐圖案732及第二支撐圖案734可形成第二支撐結構，且第三支撐圖案736及第四支撐圖案738可形成第一支撐結構。
可在第一下部電極750的表面、第二下部電極的表面以及第一支撐圖案732的表面及第二支撐圖案734的表面上依序堆疊第一介電層780、第一上部電極790及第二上部電極795，並且可在第三下部電極753的表面以及第三支撐圖案736的表面及第四支撐圖案738的表面上依序堆疊第二介電層783、第三上部電極793及第四上部電極796。第二介電層783可包含與第一介電層780實質上相同的材料，第三上部電極793可包含與第一上部電極790實質上相同的材料，且第四上部電極796可包含與第二上部電極795實質上相同的材料。
因此，第一電容結構可包括包含第三下部電極753、第二介電層783以及第三上部電極793及第四上部電極796的第一上部電極結構，且第一支撐結構可形成於基板100的第一區I上，並且在平面圖中以蜂巢圖案或網格圖案排列的第三下部電極753中的每一者以及與其對應的第二介電層783的一部分以及第三上部電極793的一部分及第四上部電極796的一部分可被稱為第一 電容器799。第一電容結構可包括在基板100的第一區I上在第一方向D1及第二方向D2上排列的多個第一電容器799。
另外，第二電容結構可包括包含第一下部電極750、第二下部電極、第一介電層780以及第一上部電極790及第二上部電極795的第二上部電極結構，且第二支撐結構可形成於基板100的第二區II上，並且在平面圖中以蜂巢圖案或網格圖案排列的第一下部電極750及第二下部電極中的每一者以及與其對應的第一介電層780的一部分、第一上部電極790的一部分及第二下部電極的一部分可被稱為第二電容器797。第二電容結構可包括在基板100的第二區II上在第一方向D1及第二方向D2上排列的多個第二電容器797。
在實例性實施例中，多個第二電容結構可在基板100的第二區II上在水平方向上彼此間隔開。在實例性實施例中，可在第一導電接墊605中的每一者上形成多個第二電容器797，並且一對第一導電接墊605上的第二電容器797可共享第一介電層780以及第一上部電極790及第二上部電極795。同樣地，包括位於所述一對第一導電接墊605上的所述多個第二電容器797的第二電容結構及位於基板100的第二區II上的第二支撐結構可形成去耦電容結構。
可在第一區I及第二區II上在第一電容結構及第二電容結構以及第二蝕刻終止層630上形成第二絕緣間層，可貫穿第二絕緣間層來形成第一接觸插塞820及第二接觸插塞825(參照圖 11)以分別接觸第一導電接墊605的上表面，並且可形成分別與第一接觸插塞820的上表面及第二接觸插塞825的上表面接觸的第一配線830及第二配線835。
可在第二絕緣間層以及第一配線830及第二配線835上進一步形成上部絕緣間層及上部配線，使得可完成半導體裝置的製作。
包括所述多個第二電容器797的第二電容結構可經由分別連接至彼此間隔開的第一導電接墊605的第一配線830及第二配線835而接收源電壓及地電壓，並且可移除基板100的第二區II上的各種電路圖案之間的雜訊。
半導體裝置可具有以下結構特性。
參照圖55、圖59及圖60，半導體裝置可包括：第一閘極結構170，掩埋在包括單元區I及周邊電路區II的基板100的單元區I中，並且各自在第一方向D1上延伸；位元線結構395，各自在基板100的單元區I上在第二方向D2上延伸；接觸插塞結構475、500及549，在第二方向D2上設置在位元線結構395之間；第一電容結構，具有：第一電容器，各自包括位於接觸插塞結構475、500及549中的相應一者上的第三下部電極753；第二介電層783，位於第三下部電極753的表面上；以及第一上部電極結構793及795，位於第二介電層783的表面上；以及第一支撐結構736及第一支撐結構738，接觸並支撐第三下部電極753的側壁；第二電容結構，具有一對導電接墊605，所述一對導電接墊605在 基板100的周邊電路區II上與基板100絕緣，並被在實質上平行於基板100的上表面的第三方向上延伸的第六絕緣層620分隔；第二電容器，各自包括：第一下部電極750與第二下部電極，在所述一對導電接墊605中的每一者上在第一方向D1及第二方向D2上彼此間隔開；第一介電層780，位於第一下部電極750的表面及第二下部電極的表面上；以及第二上部電極結構790及795，位於第一介電層780的表面上；以及第二支撐結構732及734，接觸並支撐第一下部電極750的側壁及第二下部電極的側壁。
在實例性實施例中，第一下部電極750可在第三方向上排列成與第六絕緣層620相鄰，並且第二下部電極可在水平方向上與第一下部電極750間隔開。
在實例性實施例中，第二支撐結構732及734可具有貫穿其中的第七開口73(參見圖10)。第七開口73可形成於第二下部電極中在水平方向上鄰近的多者之間，並且可不形成於第一下部電極750之間或者第一下部電極750中的一者與第二下部電極中的鄰近一者之間。
在實例性實施例中，第一支撐結構736及738可包括與第三下部電極753的中心側壁接觸的第三支撐圖案736以及與第三下部電極753的上部側壁接觸的第四支撐圖案738。第二支撐結構732及734可包括與第一下部電極750的中心側壁及第二下部電極的中心側壁接觸的第一支撐圖案732、以及與第一下部電極750的上部側壁及第二下部電極的上部側壁接觸的第二支撐圖案 734。
儘管已參照本發明概念的實例性實施例示出並闡述了本發明的概念，但此項技術中具有通常知識者將理解，在不背離由以下申請專利範圍闡述的本發明概念的精神及範圍的情況下，可作出形式及細節上的各種改變。
10:導電接墊
34:第二支撐圖案/支撐結構
50:第一下部電極/下部電極
55:第二下部電極/下部電極
73:第七開口
95:第二上部電極/上部電極結構
810:絕緣間層
820:第一接觸插塞
825:第二接觸插塞
830:第一配線
835:第二配線
D1:第一方向
D2:第二方向
X-X’:線

Claims (10)

  1. 一種去耦電容結構，包括：位於基板上的絕緣分隔圖案，所述絕緣分隔圖案在平行於所述基板的上表面的第一方向上延伸；位於所述基板上的第一導電接墊及第二導電接墊，所述第一導電接墊位於所述絕緣分隔圖案的第一側處，所述第二導電接墊位於所述絕緣分隔圖案的第二側處，所述第一側與所述第二側是在第二方向上的相對側，所述第二方向平行於所述基板的所述上表面並且垂直於所述第一方向；位於所述第一導電接墊上的第一下部電極組以及位於所述第二導電接墊上的第二下部電極組，所述第一下部電極組與所述第二下部電極組在平行於所述基板的所述上表面的水平方向上彼此間隔開；位於所述第一下部電極組與所述第二下部電極組之間的支撐結構，所述支撐結構與所述第一下部電極組的第一側壁及所述第二下部電極組的第二側壁接觸，並將所述第一下部電極組與所述第二下部電極組彼此連接；介電層，位於所述第一下部電極組的第一表面、所述第二下部電極組的第二表面及所述支撐結構上；以及位於所述介電層的表面上的上部電極結構，其中：所述第一下部電極組及所述第二下部電極組中的每一者包括： 第一下部電極，排列在所述第一方向上並與所述絕緣分隔圖案相鄰，以及第二下部電極，在所述水平方向上與所述第一下部電極間隔開，所述支撐結構限定貫穿所述支撐結構的開口，並且所述開口形成於在所述水平方向上鄰近的多個第二下部電極之間，並且不形成於在所述水平方向上相鄰的所述第一下部電極之間或者所述第一下部電極中的任一者與所述第二下部電極中和其相鄰的一者之間。
  2. 如請求項1所述的去耦電容結構，其中所述第一下部電極包括：第一群組，包括排列在所述第一方向上並與所述絕緣分隔圖案相鄰的多個第一下部電極；以及第二群組，包括排列在所述第一方向上的多個第一下部電極，所述第二群組在所述第二方向上與所述第一群組間隔開。
  3. 如請求項1所述的去耦電容結構，其中所述第一下部電極中的每一者的寬度大於所述第二下部電極中的至少一者的寬度。
  4. 如請求項1所述的去耦電容結構，其中所述開口形成於在所述水平方向上鄰近的二至四個第二下部電極之間。
  5. 如請求項1所述的去耦電容結構，其中所述開口是由所述支撐結構限定的多個開口中的一者，所述 多個開口在所述水平方向上彼此間隔開，並且所述多個開口中與所述第一下部電極相鄰的第一多者的寬度大於所述多個開口中在所述水平方向上與所述多個開口中的所述第一多者間隔開的第二者的寬度。
  6. 如請求項1所述的去耦電容結構，其中在平面圖中，所述開口具有圓形或橢圓形的一部分的形狀。
  7. 如請求項1所述的去耦電容結構，其中所述支撐結構包括：第一支撐圖案，與所述第一下部電極的中心側壁及所述第二下部電極的中心側壁接觸；以及第二支撐圖案，與所述第一下部電極的上部側壁及所述第二下部電極的上部側壁接觸。
  8. 如請求項1所述的去耦電容結構，其中所述上部電極結構包括：位於所述介電層的所述表面上的第一上部電極；以及位於所述第一上部電極的表面上的第二上部電極。
  9. 一種去耦電容結構，包括：位於基板上的導電接墊；位於所述導電接墊的邊緣部分上的第一下部電極，所述第一下部電極在平行於所述基板的上表面的第一方向上彼此間隔開；位於所述導電接墊上的第二下部電極，所述第二下部電極在平行於所述基板的所述上表面且垂直於所述第一方向的第二方向 上與所述第一下部電極間隔開，所述第二下部電極在所述第一方向及所述第二方向上彼此間隔開；支撐結構，與所述第一下部電極的側壁及所述第二下部電極的側壁接觸，並將所述第一下部電極與所述第二下部電極彼此連接；介電層，位於所述第一下部電極的表面及所述第二下部電極的表面及所述支撐結構的表面上；以及位於所述介電層的表面上的上部電極結構，其中所述支撐結構與所述第一下部電極中的每一者的至少一個側壁接觸，並且不與所述第二下部電極中與其他第二下部電極鄰近的多者的側壁接觸。
  10. 一種半導體裝置，包括：位於基板中的閘極結構，所述基板包括單元區及周邊電路區，所述閘極結構中的每一者在平行於所述基板的上表面的第一方向上在所述基板的所述單元區中延伸；位於所述基板的所述單元區上的位元線結構，所述位元線結構中的每一者在平行於所述基板的所述上表面並與所述第一方向交叉的第二方向上延伸；接觸插塞結構，在所述第二方向上設置於所述基板上的所述位元線結構中的兩者之間；第一電容結構，包括：第一電容器，所述第一電容器中的每一者包括： 位於所述接觸插塞結構中的每一者上的第一下部電極；位於所述第一下部電極的表面上的第一介電層；以及位於所述第一介電層的表面上的第一上部電極結構；以及第一支撐結構，與所述第一下部電極的側壁接觸並支撐所述第一下部電極；一對導電接墊，位於所述基板的所述周邊電路區上，並與所述基板電性絕緣，所述導電接墊藉由絕緣分隔圖案彼此間隔開，所述絕緣分隔圖案在平行於所述基板的所述上表面的第三方向上延伸；以及第二電容結構，包括：第二電容器，所述第二電容器中的每一者包括：第二下部電極與第三下部電極，在所述一對導電接墊中的每一者上彼此間隔開；第二介電層，位於所述第二下部電極的表面及所述第三下部電極的表面上；以及第二上部電極結構，位於所述第二介電層的表面上；以及第二支撐結構，與所述第二下部電極的側壁及所述第三下部電極的側壁接觸並支撐所述第二下部電極及所述第三下部電 極，其中：所述第二支撐結構限定貫穿所述第二支撐結構的開口，並且所述開口形成於在水平方向上鄰近的多個第三下部電極之間，並且不形成於所述第二下部電極之間或者所述第二下部電極中的一者與所述第三下部電極中和其相鄰的一者之間。
TW111137699A 2021-12-13 2022-10-04 去耦電容結構和包括其的半導體裝置 TWI843223B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210177757A KR20230089266A (ko) 2021-12-13 2021-12-13 디커플링 커패시터 구조물 및 이를 포함하는 반도체 장치
KR10-2021-0177757 2021-12-13

Publications (2)

Publication Number Publication Date
TW202324698A TW202324698A (zh) 2023-06-16
TWI843223B true TWI843223B (zh) 2024-05-21

Family

ID=86694317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111137699A TWI843223B (zh) 2021-12-13 2022-10-04 去耦電容結構和包括其的半導體裝置

Country Status (4)

Country Link
US (1) US20230189511A1 (zh)
KR (1) KR20230089266A (zh)
CN (1) CN116264819A (zh)
TW (1) TWI843223B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230016914A (ko) * 2021-07-27 2023-02-03 삼성전자주식회사 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130228837A1 (en) * 2012-03-01 2013-09-05 Elpida Memory, Inc. Semiconductor device
US20160233218A1 (en) * 2012-01-10 2016-08-11 Ps4 Luxco S.A.R.L. Semiconductor device
US20190139965A1 (en) * 2013-04-01 2019-05-09 Longitude Licensing Limited Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160233218A1 (en) * 2012-01-10 2016-08-11 Ps4 Luxco S.A.R.L. Semiconductor device
US20130228837A1 (en) * 2012-03-01 2013-09-05 Elpida Memory, Inc. Semiconductor device
US20190139965A1 (en) * 2013-04-01 2019-05-09 Longitude Licensing Limited Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN116264819A (zh) 2023-06-16
KR20230089266A (ko) 2023-06-20
TW202324698A (zh) 2023-06-16
US20230189511A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US8022457B2 (en) Semiconductor memory device having vertical channel transistor and method for fabricating the same
KR100843715B1 (ko) 반도체소자의 콘택 구조체 및 그 형성방법
US11380700B2 (en) Vertical memory devices
US11678478B2 (en) Semiconductor devices
TWI380375B (en) Method for fabricating semiconductor device with vertical channel
US11778826B2 (en) Vertical memory devices
US20240155830A1 (en) Semiconductor devices and methods of manufacturing the same
TWI843223B (zh) 去耦電容結構和包括其的半導體裝置
TWI830993B (zh) 半導體元件
US11600622B2 (en) Method of forming semiconductor memory device comprises a bit line having a plurality of pins extending along a direction being perpendicular to a substrate
TWI814592B (zh) 半導體裝置
TWI846326B (zh) ３ｄ鐵電記憶體裝置
US20220406713A1 (en) Semiconductor devices
TWI853417B (zh) 半導體裝置
US20230413575A1 (en) 3d ferroelectric memory devices
KR102704931B1 (ko) 반도체 장치
KR20230059272A (ko) 반도체 장치
TW202320303A (zh) 半導體裝置
TW202420567A (zh) 半導體裝置
KR20240139288A (ko) 반도체 장치
TW202347629A (zh) 半導體裝置
KR20230111335A (ko) 반도체 장치