TW202347629A - 半導體裝置 - Google Patents

Abstract

一種半導體裝置包括：基板，包括主動區；字元線結構，與主動區交叉且在第一方向上延伸；位元線結構，在第二方向上延伸；位元線接觸件，將主動區的第一雜質區電性連接至位元線結構；儲存節點接觸件，位於位元線結構的側壁上且電性連接至主動區的第二雜質區；以及接觸件障壁層，覆蓋位元線接觸件的至少一部分，其中位元線接觸件包括具有第一寬度的下部部分及位於下部部分上且具有第二寬度的上部部分，所述第一寬度大於所述第二寬度，且接觸件障壁層覆蓋所述下部部分的底表面及側表面。

Description

半導體裝置

實施例是有關於一種半導體裝置。 [相關申請案的交叉參考]

本申請案主張在2022年5月16日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0059414號的優先權權益，所述韓國專利申請案的揭露內容全文併入本案供參考。

根據電子行業的發展及使用者需求，電子裝置已變得更小且效能更高。因此，電子裝置中所使用的半導體裝置亦需要高度整合且表現出高效能。

根據實施例，一種半導體裝置包括：基板，包括主動區；字元線結構，與所述主動區交叉且在第一水平方向上延伸；位元線結構，在所述基板上在與所述第一水平方向相交的第二水平方向上延伸；位元線接觸件，將所述主動區的第一雜質區電性連接至所述位元線結構；儲存節點接觸件，設置於所述位元線結構的側壁上且電性連接至所述主動區的第二雜質區；以及接觸件障壁層，覆蓋所述位元線接觸件的至少一部分，其中所述位元線接觸件包括在所述第一水平方向上具有第一寬度的下部部分以及設置於所述下部部分上且在所述第一水平方向上具有第二寬度的上部部分，所述第一寬度大於所述第二寬度，且所述接觸件障壁層覆蓋所述下部部分的底表面及側表面。

根據實施例，一種半導體裝置包括：基板，包括具有第一雜質區及第二雜質區的主動區；字元線結構，與主動區交叉且在基板中在第一水平方向上延伸；金屬半導體化合物圖案，設置於第一雜質區上；導電墊，在基板上電性連接至第二雜質區；絕緣圖案，對導電墊進行界定；緩衝層，位於導電墊及絕緣圖案上；位元線結構，在緩衝層上在與第一水平方向相交的第二水平方向上延伸；位元線接觸件，位於金屬半導體化合物圖案與位元線結構之間；接觸件障壁層，位於金屬半導體化合物圖案與位元線接觸件之間；儲存節點接觸件，位於導電墊上；以及資訊儲存結構，電性連接至儲存節點接觸件，其中位元線接觸件包括在第一水平方向上具有第一寬度的下部部分以及設置於所述下部部分上且在第一水平方向上具有第二寬度的上部部分，所述第一寬度大於所述第二寬度，且接觸件障壁層自所述下部部分的底表面延伸以覆蓋所述下部部分的外表面的至少一部分。

根據實施例，一種半導體裝置包括：基板，包括主動區；字元線結構，在第一水平方向上延伸；位元線結構，在所述基板上在與所述第一水平方向相交的第二水平方向上延伸；位元線接觸件，將所述主動區的第一雜質區電性連接至所述位元線結構，所述位元線接觸件具有下部部分及位於所述下部部分上的上部部分；儲存節點接觸件，設置於所述位元線結構的側壁上且電性連接至所述主動區的第二雜質區；以及接觸件障壁層，覆蓋所述位元線接觸件的位於所述位元線結構下方的所述下部部分的側表面及底表面的至少一部分，其中所述接觸件障壁層的上部端部設置於較所述位元線結構的水平低的水平處，且所述位元線接觸件可覆蓋所述接觸件障壁層的上表面的至少一部分。

圖1A及圖1B是根據實例性實施例的半導體裝置100的示意性平面圖。應注意，圖1B所示（a）是與圖1A所示位元線接觸件孔洞DCH的下部區對應的平面圖，且圖1B所示（b）是與圖1A所示位元線接觸件孔洞DCH的上部區對應的平面圖。

圖2是沿著圖1A中的線I-I’及II-II’的示意性剖視圖。圖3是圖2所示區「A」的放大圖。

參照圖1A至圖3，半導體裝置100可包括：基板101，包括主動區ACT；字元線結構WLS，嵌入於基板101中且在基板101中延伸且包括字元線WL；位元線結構BLS，延伸以與基板101上的字元線結構WLS相交且包括位元線BL；間隔件結構SS，位於位元線結構BLS的兩個側上；電容器結構CAP，設置於位元線結構BLS上方；位元線接觸件DC，將位元線結構BLS電性連接至主動區ACT；儲存節點接觸件160，將電容器結構CAP電性連接至主動區ACT；搭接墊LP，將儲存節點接觸件160電性連接至電容器結構CAP；以及頂蓋絕緣層180，位於位元線結構BLS上。半導體裝置100可更包括：裝置分隔層107，對主動區ACT進行界定；金屬半導體化合物圖案110，位於基板101上；以及接觸件障壁層DCB，位於金屬半導體化合物圖案110與位元線接觸件DC之間。半導體裝置100可應用於例如動態隨機存取記憶體（dynamic random access memory，DRAM）的胞元陣列。

基板101可具有在X方向及Y方向上延伸的上表面。基板101可包含半導體材料，例如IV族半導體、III-V族化合物半導體或II-VI族化合物半導體。舉例而言，IV族半導體可包括矽、鍺或矽-鍺。基板101可為矽基板、絕緣體上矽（silicon-on-insulator，SOI）基板、鍺基板、絕緣體上鍺（germanium-on-insulator，GOI）基板、矽-鍺基板或磊晶層。

主動區ACT可由裝置分隔層107進行界定。主動區ACT可具有條形狀且可在基板101中被設置成在一個方向上（例如，在X方向與Y方向之間的一個方向上）延伸的島形狀。所述一個方向可為相對於字元線WL及位元線BL的延伸方向傾斜的方向。主動區ACT可與位元線結構BLS及/或字元線結構WLS相交。

主動區ACT可具有第一雜質區105a及第二雜質區105b，所述第一雜質區105a及第二雜質區105b距基板101的上表面具有預定深度。第一雜質區105a與第二雜質區105b可彼此間隔開。第一雜質區105a及第二雜質區105b可充當電晶體的源極/汲極區。舉例而言，在與一個主動區ACT相交的兩條字元線WL之間可形成有汲極區，且在所述兩條字元線WL之外可分別形成有源極區。在實例性實施例中，第一雜質區105a可為汲極區，且第二雜質區105b可為源極區。然而，源極區與汲極區是藉由對實質上相同的雜質進行摻雜或進行離子植入而形成，且可端視最終形成的電晶體的電路配置來互換地指代。所述雜質可包括具有與基板101的導電類型相反的導電類型的摻雜劑。在實例性實施例中，源極區及汲極區中的第一雜質區105a與第二雜質區105b的深度可彼此不同。

可藉由淺溝渠隔離（shallow trench isolation，STI）製程形成裝置分隔層107。裝置分隔層107可為環繞主動區ACT且將主動區ACT彼此隔開的場區。裝置分隔層107可由絕緣材料（例如，氧化物、氮化物或其組合）形成。在實例性實施例中，裝置分隔層107中的每一者可包括多個層。

金屬半導體化合物圖案110可設置於主動區ACT上。在實例性實施例中，金屬半導體化合物圖案110可設置於第一雜質區105a上。金屬半導體化合物圖案110可包含例如矽化鈷（CoSi）、矽化鈦（TiSi）、矽化鎳（NiSi）、矽化鎢（WSi）或其他金屬矽化物。在實例性實施例中，金屬半導體化合物圖案110可自第一雜質區105a突出，但金屬半導體化合物圖案110可端視構成金屬半導體化合物圖案110的金屬元素的類型而具有各種形狀，例如金屬半導體化合物圖案110可嵌入於第一雜質區105a中。金屬半導體化合物圖案110可被形成為改善包含金屬材料的位元線結構BLS與第一雜質區105a及第二雜質區105b之間的電性特性。

字元線結構WLS中的每一者可包括閘極介電層120、字元線WL及隱埋絕緣層125。

字元線WL可設置於在基板101中延伸的閘極溝渠中。字元線WL可被設置成在與基板101中的主動區ACT交叉的一個方向（例如，X方向）上延伸。舉例而言，一對字元線WL可被設置成與一個主動區ACT交叉。包括字元線WL以及第一雜質區105a及第二雜質區105b的電晶體可構成隱埋通道陣列電晶體（buried channel array transistor，BCAT）。

字元線WL可設置於閘極溝渠下方且可具有預定厚度。字元線WL的上表面可定位於較基板101的上表面的水平低的水平處。在本揭露中，高度水平（例如，「較低水平或較高水平」）可基於（例如，相對於）基板101的實質上平整的上表面來進行定義。字元線WL可包含導電材料，例如複晶矽（Si）、鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、鎢（W）、氮化鎢（WN）及鋁（Al）中的至少一者。在實例性實施例中，字元線WL可包括多個層。

閘極介電層120可設置於閘極溝渠的底表面及內表面上。閘極介電層120可共形地覆蓋閘極溝渠的內壁。閘極介電層120可設置於字元線WL與主動區ACT之間，例如閘極介電層120可沿著字元線WL的側表面延伸以覆蓋字元線WL的側表面。閘極介電層120可包含例如氧化物、氮化物及氮氧化物中的至少一者。閘極介電層120可為例如氧化矽膜或具有高介電常數的絕緣膜。在實例性實施例中，閘極介電層120可為藉由使主動區ACT氧化而形成的層或者藉由沉積而形成的層。

隱埋絕緣層125可設置於字元線WL上且可對閘極溝渠進行填充。隱埋絕緣層125可包含絕緣材料（例如，氮化矽）。在實例性實施例中，閘極介電層120可沿著隱埋絕緣層125的側表面延伸以覆蓋隱埋絕緣層125的側表面，例如閘極介電層120位於隱埋絕緣層125與主動區ACT之間。作為另外一種選擇，根據實施例，閘極介電層120的上部端部可被隱埋絕緣層125覆蓋。

在實例性實施例中，半導體裝置100可包括設置於基板101上的多個導電墊130以及將所述多個導電墊130中的每一者隔開的絕緣圖案131。所述多個導電墊130中的每一者可電性連接至主動區ACT。所述多個導電墊130的下表面可直接接觸主動區ACT的第二雜質區105b。亦即，所述多個導電墊130中的每一者可將儲存節點接觸件160電性連接至第二雜質區105b。

舉例而言，如圖2中所示，所述多個導電墊130中的每一者可包括半導體材料層130a（例如，矽）、位於半導體材料層130a上的金屬半導體層130b、及位於金屬半導體層130b上的金屬層130c。在另一實例中，根據實施例，所述多個導電墊130中的每一者可為單個半導體層，例如所述多個導電墊130中的每一者可包含具有N型導電性的矽。

絕緣圖案131可在所述多個導電墊130之間環繞導電墊130中的每一者。絕緣圖案131可穿過所述多個導電墊130，以達成所述多個導電墊130中的每一者的電性分隔。絕緣圖案131可包含與裝置分隔層107的材料不同的絕緣材料。絕緣材料可為例如氮化矽。在實例性實施例中，絕緣圖案131可相較於所述多個導電墊130的下表面凹陷得更深，以具有處於較所述多個導電墊130的下表面的水平低的水平處的下表面。所述多個導電墊130的最上部表面與絕緣圖案131的上表面可定位於實質上相同的水平處，例如彼此齊平且共面。

緩衝層135可設置於基板101上。緩衝層135可設置於基板101與位元線結構BLS之間。

在實例性實施例中，緩衝層135可設置於所述多個導電墊130及絕緣圖案131上。在此種情形中，緩衝層135的下表面可接觸（例如，直接接觸）所述多個導電墊130的上表面及絕緣圖案131的上表面。儲存節點接觸件160可藉由穿過緩衝層135且與所述多個導電墊130接觸而電性連接至主動區ACT。緩衝層135可包含絕緣材料，例如氧化矽、氮化矽、氮氧化矽或其組合。

在實例性實施例中，緩衝層135可包括第一緩衝層135a、第二緩衝層135b及第三緩衝層135c。舉例而言，第一緩衝層135a可包含氧化矽，第二緩衝層135b可包含氮化矽，且第三緩衝層135c可包含氧化矽。然而，根據實施例，緩衝層135可具有任何合適的材料及層數目，例如相對於圖2而言不同的材料及層數目。

位元線結構BLS可在與字元線WL垂直的一個方向上（例如，在Y方向上）延伸。位元線結構BLS可包括位元線BL及位於位元線上的位元線頂蓋圖案BC。

位元線BL可設置於緩衝層135上。位元線BL可包含金屬材料，例如非複合金屬。舉例而言，金屬材料可包括鎢（W）、釕（Ru）、銅（Cu）或鉬（Mo）。然而，構成位元線BL的導電圖案的數目、材料的類型及/或堆疊次序可根據實施例而進行各種改變。

位元線頂蓋圖案BC可設置於位元線BL上。位元線頂蓋圖案BC可包括絕緣材料（例如，氮化矽）層。然而，構成位元線頂蓋圖案BC的絕緣圖案的數目、材料的類型及/或堆疊次序可根據實施例而進行各種改變。另外，即使位元線頂蓋圖案BC包括多個材料層且所述多個材料層包含相同的材料，亦可藉由實體性質的差異來區分出邊界。

位元線接觸件DC可具有實質上處於與位元線BL的上表面的水平相同的水平處（例如，與位元線BL的上表面共面）的上表面，且可例如直接接觸位元線頂蓋圖案BC。位元線接觸件DC可穿過緩衝層135以接觸主動區ACT的第一雜質區105a。位元線接觸件DC可局部地設置於暴露出第一雜質區105a的位元線接觸件孔洞DCH中。

在實例性實施例中，位元線接觸件DC可包括成一體地（例如，無縫地）連接至位元線BL且延伸至位元線接觸件孔洞DCH中的部分。因此，位元線接觸件DC可包含與位元線BL的材料相同的金屬材料，例如鎢（W）、釕（Ru）、銅（Cu）或鉬（Mo）。位元線接觸件DC的下表面可定位於較基板101的上表面的水平低的水平處且可定位於較字元線WL的上表面高的水平處。位元線接觸件DC可藉由間隔件結構SS而與所述多個導電墊130及/或儲存節點接觸件160間隔開。

在實例性實施例中，位元線接觸件DC可包括下部部分DC_LP及設置於下部部分DC_LP上的上部部分DC_UP。位元線接觸件DC的下部部分DC_LP與上部部分DC_UP可作為由相同材料製造的單個單元而被成一體地（例如，無縫地）連接且可包含金屬材料。

接觸件障壁層DCB可設置於金屬半導體化合物圖案110與位元線接觸件DC之間，以例如完全將金屬半導體化合物圖案110與位元線接觸件DC彼此隔開。接觸件障壁層DCB可防止基板101中的雜質擴散至位元線接觸件DC中。接觸件障壁層DCB可包含金屬氮化物，例如氮化鈦（TiN）、氮化鉭（TaN）及氮化鎢（WN）中的至少一者。

接觸件障壁層DCB可覆蓋位元線接觸件DC的至少一部分。在實例性實施例中，接觸件障壁層DCB可例如連續地覆蓋位元線接觸件DC的下部部分DC_LP的底表面及側表面，但可不覆蓋位元線接觸件DC的上部部分DC_UP。亦即，接觸件障壁層DCB可僅覆蓋位元線接觸件孔洞DCH中的位元線接觸件DC的側表面的一部分，例如接觸件障壁層DCB可僅覆蓋位元線接觸件DC的整個側表面的下部部分DC_LP的側表面。如圖8D中所示，此可能是由於可藉由移除共形地形成於位元線接觸件孔洞DCH中的初步接觸件障壁層DCB’的一部分來對接觸件障壁層DCB的上部端部的高度進行調整。在本揭露中，「上部端部」可指對應組件的距基板101最遠的部分。

由於在用於形成位元線BL的圖案化製程之前對接觸件障壁層DCB的上部端部的高度進行調整，因此可降低圖案化製程的製程難度。此可能是由於在圖案化製程期間不同時對位元線接觸件DC與接觸件障壁層DCB進行蝕刻，而是可僅對位元線接觸件DC進行蝕刻。

由於接觸件障壁層DCB相較於位元線接觸件DC而在特定蝕刻條件下具有較低的蝕刻選擇性，因此選擇性地移除接觸件障壁層DCB而不移除其他組件的製程的難度可能會相對高。因此，隨著接觸件障壁層DCB的上部端部的高度在圖案化製程之前降低，可在使其他組件（例如，位元線頂蓋圖案BC或緩衝層135）的損耗最小化的同時執行圖案化製程。因此，可提供具有改善的生產率的半導體裝置100。

由於接觸件障壁層DCB的上部端部的高度在用於形成位元線BL的圖案化製程之前相對降低，因此位元線接觸件DC的藉由後續製程形成的部分可相對增大。在實例性實施例中，位元線接觸件DC的所述部分可對應於上部部分DC_UP。由於位元線接觸件DC具有較接觸件障壁層DCB低的電阻率，因此位元線接觸件DC的電阻可隨著位元線接觸件孔洞DCH中的上部部分DC_UP相對增大而減小。因此，可提供具有改善的電性特性的半導體裝置100。

參照圖2及圖3，下部部分DC_LP可在字元線WL延伸的方向（例如，X方向）上具有第一寬度W1，且上部部分DC_UP可在字元線WL延伸的方向（例如，X方向）上具有第二寬度W2。在本揭露中，「寬度」是指對應部分的最大寬度或平均寬度。第一寬度W1可大於第二寬度W2。此乃因藉由用於形成位元線BL及位元線接觸件DC的圖案化製程局部地移除上部部分DC_UP且不移除下部部分DC_LP。

下部部分DC_LP可在位元線BL延伸的方向（例如，Y方向）上具有第三寬度W3，且上部部分DC_UP可在位元線BL延伸的方向（例如，Y方向）上具有第四寬度W4。舉例而言，第三寬度W3可小於第四寬度W4。此乃因隨著接觸件障壁層DCB的上部端部的高度降低，上部部分DC_UP對下部部分DC_LP及接觸件障壁層DCB上的位元線接觸件孔洞DCH進行填充。

在實例性實施例中，第一寬度W1與第三寬度W3可實質上相等。然而，在一些實施例中，當位元線接觸件孔洞DCH在平面圖中不是圓形時，第一寬度W1與第三寬度W3可彼此不同。在實例性實施例中，第二寬度W2可小於第四寬度W4。

接觸件障壁層DCB的上部端部可定位於較所述多個導電墊130中的每一者的上表面的水平低的水平處。接觸件障壁層DCB可被設置成與所述多個導電墊130間隔開。接觸件障壁層DCB的上部端部可定位於較儲存節點接觸件160的下部端部低的水平處。此乃因在用於形成位元線BL的圖案化製程之前執行對接觸件障壁層DCB的上部端部進行調整的製程。

接觸件障壁層DCB的上表面的至少一部分可被位元線接觸件DC的上部部分DC_UP覆蓋，且接觸件障壁層DCB的上表面的其餘部分可被間隔件結構SS之間的上部間隔件結構US覆蓋。

間隔件結構SS可將位元線接觸件DC、所述多個導電墊130及儲存節點接觸件160隔開。間隔件結構SS可包括環繞位元線接觸件DC的側表面的一部分的下部間隔件結構LS及設置於位元線結構BLS中的每一者的兩個側壁上且在一個方向（例如，Y方向）上延伸的上部間隔件結構US。

下部間隔件結構LS可覆蓋位元線接觸件孔洞DCH的側壁的至少一部分。下部間隔件結構LS可將位元線接觸件DC與所述多個導電墊130隔開。下部間隔件結構LS可環繞接觸件障壁層DCB的外表面。下部間隔件結構LS可包括自接觸件障壁層DCB的外表面沿著位元線接觸件DC的上部部分DC_UP的外表面延伸的部分。下部間隔件結構LS可具有與接觸件障壁層DCB的上表面共面（例如，同延或連續）的第一上表面（圖2的左側）以及定位於較第一上表面高的水平處且與緩衝層135的上表面共面的第二上表面（圖2的右側）。下部間隔件結構LS可包含絕緣材料，例如氧化矽、氮化矽、氮氧化矽、低介電常數材料或其組合。在實例性實施例中，下部間隔件結構LS可包括第一下部間隔件151及環繞第一下部間隔件151的外表面及/或底表面的第二下部間隔件152。

上部間隔件結構US可將儲存節點接觸件160與位元線結構BLS隔開。上部間隔件結構US可被設置成沿著位元線BL的側壁及位元線頂蓋圖案BC的側壁延伸。設置於一個位元線結構BLS的兩個側（例如，相對的側）上的一對上部間隔件結構US可相對於位元線結構BLS不對稱。不對稱形狀可由頂蓋絕緣層180形成。上部間隔件結構US可包含絕緣材料，例如氧化矽或氮化矽。在實例性實施例中，上部間隔件結構US被示出為單個層，但上部間隔件結構US的材料及層數目並非僅限於此且可被改變成具有各種形狀。

位元線接觸件DC的下部部分DC_LP的外表面被接觸件障壁層DCB環繞，且位元線接觸件DC的上部部分DC_UP的外表面可被上部間隔件結構US環繞。

在實例性實施例中，半導體裝置100可更包括絕緣柵欄（insulating fence）。絕緣柵欄可被設置成在所述多個位元線結構BLS之間在一個方向（例如，Y方向）上彼此間隔開。在平面圖中，絕緣柵欄可與字元線結構WLS交疊。絕緣柵欄可包含例如氮化矽。

儲存節點接觸件160可電性連接至主動區ACT的區，例如第二雜質區105b。在實例性實施例中，儲存節點接觸件160可穿過緩衝層135以與所述多個導電墊130接觸且可經由所述多個導電墊130電性連接至第二雜質區105b。儲存節點接觸件160可將電容器結構CAP電性連接至第二雜質區105b。

在實例性實施例中，可存在多個儲存節點接觸件160。如圖1中所示，在平面圖中，儲存節點接觸件160中的每一者可設置於在X方向上相鄰的位元線結構BLS之間，例如設置於位元線結構BLS的兩個側上的間隔件結構SS之間。在平面圖中，儲存節點接觸件160中的每一者可設置於字元線結構WLS之間及位元線結構BLS之間。儲存節點接觸件160中的每一者可對由在X方向上相鄰的位元線結構BLS與在Y方向上相鄰的絕緣柵欄進行界定的空間進行填充。儲存節點接觸件160可在X方向及Y方向上佈置成行及列。

儲存節點接觸件160可由導電材料形成且可包含例如複晶矽（Si）、鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、鎢（W）、氮化鎢（WN）及鋁（Al）中的至少一者。在實例性實施例中，儲存節點接觸件160可包括多個層。

儲存節點接觸件160的下部端部可定位於較位元線接觸件DC的下表面高的水平處。儲存節點接觸件160可藉由間隔件結構SS而與位元線接觸件DC絕緣。

在實例性實施例中，半導體裝置100可更包括設置於儲存節點接觸件160與搭接墊LP之間的金屬半導體層165。金屬半導體層165可覆蓋儲存節點接觸件160的上表面。金屬半導體層165可為例如其中儲存節點接觸件160的一部分被矽化的層。舉例而言，金屬半導體層165可包含矽化鈷（CoSi）、矽化鈦（TiSi）、矽化鎳（NiSi）、矽化鎢（WSi）或其他金屬矽化物。然而，在一些實施例中，可省略金屬半導體層165。

搭接墊LP可將儲存節點接觸件160電性連接至電容器結構CAP。搭接墊LP可設置於所述一對位元線結構BLS之間及儲存節點接觸件160上。搭接墊LP可覆蓋金屬半導體層165的上表面。搭接墊LP可接觸間隔件結構SS的側壁。在實例性實施例中，上部間隔件結構US可自位元線結構BLS與儲存節點接觸件160之間延伸至位元線結構BLS與搭接墊LP之間。搭接墊LP可穿過頂蓋絕緣層180且可與頂蓋絕緣層180接觸。

在實例性實施例中，可存在多個搭接墊LP，且所述多個搭接墊LP可被佈置成形成六邊形形狀或蜂巢形狀的網格圖案。所述多個搭接墊LP的佈置可對應於電容器結構CAP的佈置。

在實例性實施例中，搭接墊LP可具有雙層式結構，所述雙層式結構包括導電層及覆蓋導電層的下表面及側表面的障壁層。導電層可包含導電材料（例如，複晶矽（Si）、鈦（Ti）、鉭（Ta）、鎢（W）及鋁（Al））中的至少一者，且障壁層可包含金屬氮化物（例如，氮化鈦（TiN）、氮化鉭（TaN）及氮化鎢（WN）中的至少一者）。然而，搭接墊LP的數目及形狀可根據實施例而進行各種改變。

頂蓋絕緣層180可設置於位元線結構BLS上。頂蓋絕緣層180可被設置成與位元線結構BLS、間隔件結構SS及搭接墊LP接觸。在實例性實施例中，頂蓋絕緣層180可設置於所述多個搭接墊LP之間。頂蓋絕緣層180可具有與間隔件結構SS的上表面接觸的下部端部。

電容器結構CAP可設置於位元線結構BLS上，以與搭接墊LP接觸。電容器結構CAP可包括下部電極192、電容器介電層194及上部電極196。下部電極192及上部電極196可包含例如經摻雜半導體、金屬氮化物、金屬及金屬氧化物中的至少一者。下部電極192及上部電極196可包含例如複晶矽、氮化鈦（TiN）、鎢（W）、鈦（Ti）、釕（Ru）及氮化鎢（WN）中的至少一者。舉例而言，電容器介電層194可包含高介電常數材料（例如氧化鋯（ZrO ₂）、氧化鋁（Al ₂O ₃）或氧化鉿（Hf ₂O ₃））中的至少一者。在圖2中，電容器結構CAP被示出為具有支柱形狀，但實施例並非僅限於此，且電容器結構CAP可具有例如圓柱形形狀。然而，在一些實施例中，可省略電容器結構CAP，且可包括單獨的資訊儲存結構。在本揭露中，用語「資訊儲存結構」是指包括電容器結構。

接下來，將參照圖4A至圖4F闡述半導體裝置的經修改實例。圖4A至圖4F對應於圖2所示區「A」的放大圖。

圖4A是根據實例性實施例的半導體裝置100a的局部放大剖視圖。

參照圖4A，位元線接觸件DC的下表面DC_BS可被設置成使得下表面DC_BS的中心部分定位於較下表面DC_BS的邊緣部分高的水平處。亦即，位元線接觸件DC的下表面DC_BS可在遠離基板101定向的方向上具有凸起形狀。與圖3所示不同，此乃因金屬半導體化合物圖案110所具有的上表面處於較相鄰的裝置分隔層107的上表面高的水平處。因此，藉由後續製程形成的接觸件障壁層DCB的下部端部部分及位元線接觸件DC的下表面DC_BS可具有凸起形狀。

圖4B是根據實例性實施例的半導體裝置100b的局部放大剖視圖。

參照圖4B，位元線接觸件DC的下表面DC_BS可被設置成使得下表面DC_BS的中心部分定位於較下表面DC_BS的邊緣部分的水平低的水平處。亦即，位元線接觸件DC的下表面DC_BS可在朝向基板101定位的方向上具有凸起形狀。此乃因金屬半導體化合物圖案110的上部部分的一部分（例如，中心部分）藉由後續製程（例如，在形成金屬半導體化合物圖案110之後的清潔製程）移除。因此，藉由後續製程形成的接觸件障壁層DCB的下部端部部分及位元線接觸件DC的下表面DC_BS可具有凸起形狀。

圖4C是根據實例性實施例的半導體裝置100c的局部放大剖視圖。

參照圖4C，接觸件障壁層DCB可包括在覆蓋金屬半導體化合物圖案110的側表面的一部分的同時在金屬半導體化合物圖案110與裝置分隔層107之間延伸的部分。延伸部分的下部端部可位於較下部間隔件結構LS的下部端部低的水平處。此乃因在形成金屬半導體化合物圖案110之後，藉由後續製程（例如，清潔製程）移除相鄰的裝置分隔層107的一部分以形成開口且向所述開口中沉積接觸件障壁層DCB。

圖4D是根據實例性實施例的半導體裝置100d的局部放大剖視圖。

參照圖4D，在接觸件障壁層DCB中，接觸件障壁層DCB的與接觸件障壁層DCB的外表面相鄰的上表面DCB_US及接觸件障壁層DCB的與內表面相鄰的上表面DCB_US可定位於較接觸件障壁層DCB的鄰近接觸件障壁層DCB的外表面與內表面之間的上表面DCB_US高的水平處。亦即，由於接觸件障壁層DCB的中心部分局部地凹陷，因此接觸件障壁層DCB的上部部分可具有凹形形狀。此乃因用於接觸件障壁層DCB的蝕刻製程與用於下部間隔件結構LS的蝕刻製程分開執行。然而，接觸件障壁層DCB的上表面的形狀可根據用於下部間隔件結構LS的蝕刻製程的製程條件而進行各種改變。

圖4E是根據實例性實施例的半導體裝置100e的局部放大剖視圖。

參照圖4E，半導體裝置100e可不包括下部間隔件結構LS。接觸件障壁層DCB可覆蓋位元線接觸件孔洞DCH的底表面及位元線接觸件孔洞DCH的側壁的下部端部部分。因此，接觸件障壁層DCB可與由位元線接觸件孔洞DCH暴露出的基板101接觸。在此種情形中，接觸件障壁層DCB的上部端部可定位於較所述多個導電墊130的下表面的水平低的水平處，且接觸件障壁層DCB可與所述多個導電墊130間隔開。

圖4F是根據實例性實施例的半導體裝置100f的局部放大剖視圖。

參照圖4F，接觸件障壁層DCB可覆蓋位元線接觸件DC的下表面且可不覆蓋位元線接觸件DC的側表面。接觸件障壁層DCB可被形成為在將位元線接觸件DC與金屬半導體化合物圖案110隔開的同時在位元線接觸件孔洞DCH中具有最小體積。在此種情形中，由於位元線接觸件孔洞DCH中的位元線接觸件DC的體積相對增大，因此可提供具有改善的電性特性的半導體裝置。在實例性實施例中，示出下部間隔件結構LS自接觸件障壁層DCB的外表面與位元線接觸件孔洞DCH的側壁之間沿著位元線接觸件孔洞DCH的側壁延伸，但作為另外一種選擇，接觸件障壁層DCB的上表面與下部間隔件結構LS的上表面可為共面的。

圖5A是根據實例性實施例的半導體裝置100g的示意性剖視圖。圖5A示出與沿著圖1A中的線I-I’及II-II’截取的橫截面對應的區。

參照圖5A，半導體裝置100g可不包括所述多個導電墊130（參照圖2）及絕緣圖案131。

緩衝層135可設置於位元線結構BLS與基板101之間且可直接接觸基板101。儲存節點接觸件160可穿過緩衝層135以直接接觸基板101的第二雜質區105b。位元線接觸件DC及位元線BL可藉由上部間隔件結構US及下部間隔件結構LS而與儲存節點接觸件160及第二雜質區105b間隔開。

圖5B是根據實例性實施例的半導體裝置100h的示意性剖視圖。圖5B示出與沿著圖1A所示線I-I’及II-II’截取的橫截面對應的區。

參照圖5B，位元線接觸件DC可包括第一位元線接觸件DC1及位於第一位元線接觸件DC1上的第二位元線接觸件DC2。在實例性實施例中，第一位元線接觸件DC1與第二位元線接觸件DC2可包含不同的金屬材料。在一些實施例中，即使第一位元線接觸件DC1與第二位元線接觸件DC2包含相同的金屬材料，由於第一位元線接觸件DC1與第二位元線接觸件DC2是藉由單獨的製程形成，因此可區分出第一位元線接觸件DC1與第二位元線接觸件DC2之間的邊界。舉例而言，第一位元線接觸件DC1可藉由化學氣相沉積（chemical vapor deposition，CVD）製程形成，且第二位元線接觸件DC2可藉由物理氣相沉積（physical vapor deposition，PVD）製程形成。

舉例而言，如圖5B中所示，第一位元線接觸件DC1與第二位元線接觸件DC2之間的介面被示出為位元線接觸件孔洞DCH的最上部部分或緩衝層135的最上部表面。在另一實例中，第一位元線接觸件DC1與第二位元線接觸件DC2之間的邊界可根據製程條件而進行各種改變。

圖6是根據實例性實施例的半導體裝置100i的示意性剖視圖。圖6示出與沿著圖1A所示線I-I’及II-II’截取的橫截面對應的區。

參照圖6，所述多個導電墊130可包括依序堆疊的半導體材料層130a、金屬半導體層130b及金屬層130c，其中金屬半導體層130b所具有的厚度小於半導體材料層130a及金屬層130c。在實例性實施例中，接觸件障壁層DCB的上部端部可定位於較半導體材料層130a的上表面的水平低的水平處。然而，慮及半導體裝置的生產率及電性特性，所述多個導電墊130的厚度及接觸件障壁層DCB的上部端部的高度可進行各種改變。

圖7A是根據實例性實施例的半導體裝置100j的示意性平面圖。

參照圖7A，位元線接觸件DC及接觸件障壁層DCB可設置於位元線接觸件溝渠DCT中而非位元線接觸件孔洞DCH中。位元線接觸件溝渠DCT可為在字元線WL延伸的方向（例如，X方向）與位元線BL延伸的方向（例如，Y方向）之間的方向上延伸的線型。位元線接觸件溝渠DCT可暴露出第一雜質區105a（參照圖2）。接觸件障壁層DCB可覆蓋位元線接觸件溝渠DCT中的位元線接觸件DC的側表面及底表面的一部分。

圖7B是根據實例性實施例的半導體裝置100k的示意性平面圖。

參照圖7B，位元線接觸件DC及接觸件障壁層DCB可設置於位元線接觸件開口DCO中而非位元線接觸件孔洞DCH中。位元線接觸件開口DCO可為使用圓形圖案罩幕穿過除了圓形圖案之外的剩餘部分的反轉型開口。位元線接觸件開口DCO可暴露出第一雜質區105a（參照圖2）。接觸件障壁層DCB可覆蓋位元線接觸件開口DCO中的位元線接觸件DC的側表面及底表面的一部分。

圖8A至圖8G是示出根據實例性實施例的製造半導體裝置的方法中的階段的示意性剖視圖。

參照圖8A，可在基板101中形成對主動區ACT進行界定的裝置分隔層107，可在基板101中形成字元線結構WLS，可在基板101上形成多個導電墊130及絕緣圖案131，可形成緩衝層135，可形成位元線接觸件孔洞DCH，且可形成內部間隔件結構LS。

首先，根據淺溝渠隔離（STI）製程，可對基板101進行非等向性蝕刻以形成溝渠，可在溝渠中沉積絕緣材料，且然後可對所述絕緣材料執行平坦化以形成裝置分隔層107。可在形成裝置分隔層107之前將雜質植入至基板101中，以形成第一雜質區105a及第二雜質區105b。然而，在一些實施例中，可在形成裝置分隔層107之後或在另一製程中形成第一雜質區105a及第二雜質區105b。

接下來，可對基板101進行非等向性蝕刻以形成其中設置有字元線WL的閘極溝渠。閘極溝渠可在X方向上延伸且可與主動區ACT及裝置分隔層107交叉。可在閘極溝渠中依序形成閘極介電層120、字元線WL及隱埋絕緣層125。閘極介電層120可被形成為在閘極溝渠的內壁及底表面的至少一部分上具有實質上均勻的厚度。可藉由主動區ACT的氧化製程或介電材料的沉積製程來形成閘極介電層120。可藉由在閘極溝渠中沉積導電材料且自頂部凹陷至預定深度來形成字元線WL。可藉由沉積絕緣材料以對閘極溝渠的剩餘部分進行填充且然後執行平坦化製程來形成隱埋絕緣層125。因此，可形成字元線結構WLS。

接下來，可在基板101上形成導電材料層且可對導電材料層的一部分進行蝕刻以形成穿過導電材料層及所述多個導電墊130的溝渠。可藉由使用絕緣材料對溝渠進行填充且執行平坦化製程來形成絕緣圖案131。在實例性實施例中，導電材料層可包括依序堆疊的多個材料層（例如，半導體層、矽化物層及金屬層），但導電材料層的數目、厚度及材料可以各種方式進行改變。

接下來，可在所述多個導電墊130及絕緣圖案131上形成緩衝層135。可藉由在已經受平坦化製程的所述多個導電墊130及絕緣圖案131的上表面上依序沉積第一緩衝層135a、第二緩衝層135b及第三緩衝層135c來形成緩衝層135。第一緩衝層135a、第二緩衝層135b及第三緩衝層135c可包含不同的絕緣材料。舉例而言，第一緩衝層135a可包含氧化矽，第二緩衝層135b可包含氮化矽，且第三緩衝層135c可包含氮氧化矽。亦即，緩衝層135的數目、厚度及材料可以各種方式進行改變。

此後，可對緩衝層135、所述多個導電墊130及絕緣圖案131進行蝕刻以形成暴露出基板101的位元線接觸件孔洞DCH。參照圖1A，位元線接觸件孔洞DCH可具有圓形孔洞形狀且可被設置成與主動區ACT的中心交疊。

可形成環繞位元線接觸件孔洞DCH的側壁的下部間隔件結構LS。可藉由以下方式形成下部間隔件結構LS：沉積共形地覆蓋位元線接觸件孔洞DCH的側壁及底表面的第二下部間隔件152、沉積覆蓋第二下部間隔件152的第一下部間隔件151、且然後藉由非等向性蝕刻製程移除第一下部間隔件151及第二下部間隔件152的覆蓋位元線接觸件孔洞DCH的底表面的部分。可在由位元線接觸件孔洞DCH暴露出的主動區ACT上形成金屬半導體化合物圖案110。可藉由沉積覆蓋被暴露出的主動區ACT的金屬材料層且執行矽化物製程（例如，退火製程）來形成金屬半導體化合物圖案110。金屬半導體化合物圖案110可在位元線接觸件DC與基板101之間形成歐姆接觸，以改善半導體裝置的電性特性。

參照圖8B，可形成初步接觸件障壁層DCB’。可藉由以下方式來形成初步接觸件障壁層DCB’：執行沉積製程來共形地覆蓋位元線接觸件孔洞DCH中的下部間隔件結構LS、金屬半導體化合物圖案110及緩衝層135。

初步接觸件障壁層DCB’可包含金屬氮化物，例如氮化鈦（TiN）、氮化鉭（TaN）及氮化鎢（WN）中的至少一者。初步接觸件障壁層DCB’可用來防止第二雜質區105b中的雜質擴散。

參照圖8C，可形成塗佈層118。可使用塗佈材料對位元線接觸件孔洞DCH進行填充且可執行回蝕製程來形成在位元線接觸件孔洞DCH中填充至預定深度的塗佈層118。

儘管塗佈層118的上表面被示出為定位於與金屬半導體層130b的上表面實質上相同的水平上，然而作為另外一種選擇，可藉由以各種方式對塗佈層118的上表面的高度進行調整來對藉由後續製程形成的接觸件障壁層DCB（參照圖7D）的上部端部的高度進行調整。塗佈層118可包括例如旋塗硬罩幕（spin on hardmask，SOH）。

參照圖8D，可形成接觸件障壁層DCB。可執行蝕刻製程以移除初步接觸件障壁層DCB’的形成於緩衝層135上的一部分及初步接觸件障壁層DCB’的形成於下部間隔件結構LS的側壁上的一部分，以形成接觸件障壁層DCB。

在蝕刻製程中，接觸件障壁層DCB可由於塗佈層118而被形成為具有處於與塗佈層118的上表面實質上相同的水平上的上部端部。在實例性實施例中，蝕刻製程可為濕式蝕刻製程，且在此種情形中，接觸件障壁層DCB的上表面可具有如圖4E中所示的局部向下凹陷的形狀。然而，由於接觸件障壁層DCB的一部分與下部間隔件結構LS在根據實施例的後續製程中被一同移除，因此接觸件障壁層DCB的上表面可具有不同的上表面形狀。

參照圖8E，可形成初步位元線接觸件及初步位元線140。可藉由沉積製程形成導電材料以覆蓋位元線接觸件孔洞DCH的內部及緩衝層135，進而形成初步位元線接觸件及初步位元線140。導電材料可為金屬材料，例如鎢（W）、釕（Ru）、銅（Cu）或鉬（Mo）。

初步位元線接觸件可指形成於位元線接觸件孔洞DCH上的導電材料的一部分，且初步位元線可指形成於緩衝層135上的導電材料的一部分。如圖8E中所示，可成一體地形成初步位元線接觸件與初步位元線140，但作為另外一種選擇，可藉由平坦化製程及附加沉積製程單獨形成初步位元線接觸件與初步位元線140。

參照圖8F，可對初步位元線接觸件及初步位元線140執行平坦化製程，且可在初步位元線接觸件及初步位元線140上沉積絕緣材料，以形成初步位元線頂蓋層BC’。絕緣材料層可包含例如氮化矽。另外，絕緣材料層可由多個層形成。因此，可形成包括初步位元線及初步位元線頂蓋層BC’的初步位元線結構BLS’。

參照圖8G，可形成位元線結構BLS。藉由形成穿過初步位元線結構BLS’的開口OP，可形成包括位元線BL及位元線頂蓋圖案BC以及位元線接觸件DC的位元線結構BLS。

由於接觸件障壁層DCB的上部端部在用於形成開口OP的蝕刻製程之前被定位於相對低的高度處，因此可相對降低製程難度。亦即，在蝕刻製程中，由於僅位元線接觸件DC需要被蝕刻（即，在不同時對位元線接觸件DC與接觸件障壁層DCB二者進行蝕刻的情況下），因此在蝕刻材料及蝕刻選擇性方面可改善製程難度。因此，可提供具有改善的生產率的半導體裝置100。

接下來，參照圖2，可在開口OP中形成上部間隔件結構US，可形成儲存節點接觸件160，可形成搭接墊LP且可形成電容器結構CAP。

上部間隔件結構US可覆蓋開口OP的內壁及底表面。因此，上部間隔件結構US可覆蓋位元線結構BLS的側壁且可覆蓋位元線接觸件DC、接觸件障壁層DCB及下部間隔件結構LS。上部間隔件結構US可包含絕緣材料，例如氧化矽、氮化矽、碳化矽或其組合。在實例性實施例中，上部間隔件結構US可包括多個絕緣材料層，且所述多個絕緣材料層中的一些絕緣材料層可藉由後續製程被移除以包括空氣間隔件。

可藉由在位元線結構BLS之間形成犧牲圖案、對犧牲圖案的一部分進行蝕刻以及使用與犧牲圖案不同的絕緣材料（例如，氮化矽）對蝕刻部分進行填充來形成絕緣柵欄。絕緣柵欄可被設置成在z方向上與字元線結構WLS交疊。可在Y方向上交替地設置犧牲圖案與絕緣柵欄。

可對上部間隔件結構US的一部分及犧牲圖案執行蝕刻製程，以形成儲存節點接觸件孔洞。儲存節點接觸件孔洞可局部地移除緩衝層135及所述多個導電墊130，以暴露出所述多個導電墊130。可使用導電材料對儲存節點接觸件孔洞進行填充，且可對儲存節點接觸件孔洞執行蝕刻製程以形成儲存節點接觸件160。因此，儲存節點接觸件160可直接接觸被暴露出的所述多個導電墊130。導電材料可包括例如經摻雜半導體材料、金屬及金屬氮化物中的至少一者。在一些實施例中，導電材料可包括複晶矽。接下來，可在儲存節點接觸件160上形成金屬半導體層165。可藉由使儲存節點接觸件160的上表面與金屬材料發生反應來形成金屬半導體層165。所述反應可包括例如矽化物製程。

可在金屬半導體層165上形成搭接墊LP。搭接墊LP可在位元線結構BLS之間延伸且連接至相應儲存節點接觸件160的搭接墊LP可彼此隔開。

可形成在搭接墊LP之間延伸且與上部間隔件結構US接觸的頂蓋絕緣層180。此後，可藉由執行平坦化製程及/或回蝕製程來移除頂蓋絕緣層180的一部分，且然後可在搭接墊LP上形成電容器結構CAP。因此，可製造出圖1至圖3所示半導體裝置100。

綜上所述，為製造高效能的半導體裝置，需要一種用於形成障壁圖案的技術，所示障壁圖案被最佳化以用於使位元線與基板隔開。因此，根據實施例，位元線接觸件及接觸件障壁層的結構被最佳化，因此可提供具有改善的電性特性及生產率的半導體裝置。

亦即，根據實施例，可形成障壁層以覆蓋位元線接觸件的底部，例如僅在位元線接觸件的下部部分上形成障壁層。如此一來，在形成位元線接觸件之前，使障壁層齊平（即，降低障壁層的高度）可促進位元線結構的形成。此外，位元線接觸件的上部部分的大小增大可降低位元線接觸件的電阻。

本文中已揭露了實例性實施例，且儘管採用特定用語，然而該些用語僅用於且僅被解釋為一般性及說明性含義，而非出於限制目的。在一些情形中，對於截至提交本申請案時此項技術中具有通常知識者而言將顯而易見的是，除非另外指明，否則結合特定實施例闡述的特徵、特性及/或元件可單獨使用，或與結合其他實施例闡述的特徵、特性及/或元件組合使用。因此，熟習此項技術者應理解，可在不背離以下申請專利範圍中所述的本發明的精神及範圍的條件下對其作出形式及細節上的各種改變。

100、100a、100b、100c、100d、100e、100f、100g、100h、100i、100j、100k:半導體裝置 101:基板 105a:第一雜質區 105b:第二雜質區 107:裝置分隔層 110:金屬半導體化合物圖案 118:塗佈層 120:閘極介電層 125:隱埋絕緣層 130:導電墊 130a:半導體材料層 130b、165:金屬半導體層 130c:金屬層 131:絕緣圖案 135:緩衝層 135a:第一緩衝層 135b:第二緩衝層 135c:第三緩衝層 140:初步位元線 151:第一下部間隔件 152:第二下部間隔件 160:儲存節點接觸件 165:金屬半導體層 180:頂蓋絕緣層 192:下部電極 194:電容器介電層 196:上部電極 A:區 ACT:主動區 BC:位元線頂蓋圖案 BC’:初步位元線頂蓋層 BL:位元線 BLS:位元線結構 BLS’:初步位元線結構 CAP:電容器結構 DC:位元線接觸件 DC1:第一位元線接觸件 DC2:第二位元線接觸件 DC_BS:下表面 DC_LP:下部部分 DC_UP:上部部分 DCB:接觸件障壁層 DCB’:初步接觸件障壁層 DCB_US:上表面 DCH:位元線接觸件孔洞 DCT:位元線接觸件溝渠 DCO:位元線接觸件開口 I-I’、II-II’:線 LP:搭接墊 LS:下部間隔件結構 OP:開口 SS:間隔件結構 US:上部間隔件結構 W1:第一寬度 W2:第二寬度 W3:第三寬度 W4:第四寬度 WL:字元線 WLS:字元線結構 X、Y、Z:方向

藉由參照附圖詳細闡述示例性實施例，各特徵對於熟習此項技術者而言將變得顯而易見，在附圖中： 圖1A及圖1B是根據實例性實施例的半導體裝置的示意性平面圖。 圖2是根據實例性實施例的半導體裝置的示意性剖視圖。 圖3是根據實例性實施例的半導體裝置的局部放大剖視圖。 圖4A是根據實例性實施例的半導體裝置的局部放大剖視圖。 圖4B是根據實例性實施例的半導體裝置的局部放大剖視圖。 圖4C是根據實例性實施例的半導體裝置的局部放大剖視圖。 圖4D是根據實例性實施例的半導體裝置的局部放大剖視圖。 圖4E是根據實例性實施例的半導體裝置的局部放大剖視圖。 圖4F是根據實例性實施例的半導體裝置的局部放大剖視圖。 圖5A及圖5B是根據實例性實施例的半導體裝置的示意性剖視圖。 圖6是根據實例性實施例的半導體裝置的示意性剖視圖。 圖7A是根據實例性實施例的半導體裝置的示意性平面圖。 圖7B是根據實例性實施例的半導體裝置的示意性平面圖。 圖8A至圖8G是示出根據實例性實施例的製造半導體裝置的方法的示意性剖視圖。

100:半導體裝置

101:基板

105a:第一雜質區

105b:第二雜質區

107:裝置分隔層

110:金屬半導體化合物圖案

120:閘極介電層

125:隱埋絕緣層

130:導電墊

130a:半導體材料層

130b:金屬半導體層

130c:金屬層

131:絕緣圖案

135:緩衝層

135a:第一緩衝層

135b:第二緩衝層

135c:第三緩衝層

151:第一下部間隔件

152:第二下部間隔件

160:儲存節點接觸件

165:金屬半導體層

180:頂蓋絕緣層

192:下部電極

194:電容器介電層

196:上部電極

A:區

ACT:主動區

BC:位元線頂蓋圖案

BL:位元線

BLS:位元線結構

CAP:電容器結構

DC:位元線接觸件

DCB:接觸件障壁層

DCH:位元線接觸件孔洞

I-I’、II-II’:線

LP:搭接墊

LS:下部間隔件結構

SS:間隔件結構

US:上部間隔件結構

W1:第一寬度

W2:第二寬度

W3:第三寬度

W4:第四寬度

WL:字元線

WLS:字元線結構

X、Y、Z:方向

Claims (10)

1. 一種半導體裝置，包括： 基板，包括主動區； 字元線結構，與所述主動區交叉且在第一水平方向上延伸； 位元線結構，在所述基板上在第二水平方向上延伸，所述第二水平方向與所述第一水平方向相交； 位元線接觸件，將所述主動區的第一雜質區電性連接至所述位元線結構； 儲存節點接觸件，在所述位元線結構的側壁上且電性連接至所述主動區的第二雜質區；以及 接觸件障壁層，覆蓋所述位元線接觸件的至少一部分， 其中： 所述位元線接觸件包括在所述第一水平方向上具有第一寬度的下部部分以及在所述下部部分上且在所述第一水平方向上具有第二寬度的上部部分， 所述第一寬度大於所述第二寬度，且 所述接觸件障壁層覆蓋所述下部部分的底表面及側表面。
2. 如請求項1所述的半導體裝置，其中所述下部部分在所述第二水平方向上具有第三寬度，所述上部部分在所述第二水平方向上具有第四寬度，且所述第三寬度小於所述第四寬度。
3. 如請求項2所述的半導體裝置，其中所述第一寬度實質上等於所述第三寬度，且所述第二寬度小於所述第四寬度。
4. 如請求項1所述的半導體裝置，其中所述位元線接觸件的所述上部部分在所述第二水平方向上覆蓋所述接觸件障壁層的上表面的至少一部分。
5. 如請求項1所述的半導體裝置，更包括在所述位元線結構與所述位元線接觸件之間的上部間隔件結構，所述上部間隔件結構在所述第一水平方向上覆蓋所述接觸件障壁層的上表面的至少一部分。
6. 如請求項1所述的半導體裝置，更包括在所述主動區上的金屬半導體化合物圖案，所述位元線接觸件藉由所述接觸件障壁層而與所述金屬半導體化合物圖案間隔開。
7. 如請求項1所述的半導體裝置，其中所述位元線接觸件的所述下部部分包含金屬材料。
8. 一種半導體裝置，包括： 基板，包括主動區； 字元線結構，在第一水平方向上延伸； 位元線結構，在所述基板上在第二水平方向上延伸，所述位元線結構與所述第一水平方向相交； 位元線接觸件，將所述主動區的第一雜質區電性連接至所述位元線結構，所述位元線接觸件具有下部部分及在所述下部部分上的上部部分； 儲存節點接觸件，在所述位元線結構的側壁上且電性連接至所述主動區的第二雜質區；以及 接觸件障壁層，覆蓋所述位元線接觸件的在所述位元線結構下方的所述下部部分的側表面及底表面的至少一部分，所述接觸件障壁層的上部端部較所述位元線結構的水平低的水平處，且所述位元線接觸件覆蓋所述接觸件障壁層的上表面的第一部分。
9. 如請求項8所述的半導體裝置，其中所述接觸件障壁層的所述上表面的所述第一部分被所述位元線接觸件的所述上部部分覆蓋，且所述接觸件障壁層的所述上表面的第二部分被上部間隔件結構覆蓋。
10. 如請求項8所述的半導體裝置，其中所述上部部分與所述下部部分成一體地連接至彼此。