TWI846455B - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TWI846455B
TWI846455B TW112116411A TW112116411A TWI846455B TW I846455 B TWI846455 B TW I846455B TW 112116411 A TW112116411 A TW 112116411A TW 112116411 A TW112116411 A TW 112116411A TW I846455 B TWI846455 B TW I846455B
Authority
TW
Taiwan
Prior art keywords
pattern
conductive
layer
spacer
lower spacer
Prior art date
Application number
TW112116411A
Other languages
English (en)
Other versions
TW202401764A (zh
Inventor
金鐘珉
朴素賢
尹燦植
崔東珉
高承甫
金孝燮
裵鎭國
鄭宇眞
車銀京
安濬爀
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202401764A publication Critical patent/TW202401764A/zh
Application granted granted Critical
Publication of TWI846455B publication Critical patent/TWI846455B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

可提供一種半導體元件，所述半導體元件包括：第一接 觸插塞結構，位於基板上；下部間隔件結構，位於第一接觸插塞結構的側壁上；以及位元線結構，位於第一接觸插塞結構上且包括在與基板的上表面實質上垂直的垂直方向上堆疊的導電結構與絕緣結構。第一接觸插塞結構可包括與基板的上表面接觸的導電接墊、位於導電接墊上的歐姆接觸圖案、以及位於歐姆接觸圖案上的導電填充圖案。導電填充圖案可包含金屬，且包括具有相對大的寬度的下部部分及具有相對小的寬度的上部部分。下部間隔件結構可與導電填充圖案的側壁接觸。

Description

半導體元件
本揭露的實例性實施例是有關於半導體元件；更具體而言，本揭露的實例性實施例是有關於動態隨機存取記憶體(dynamic random access memory，DRAM)元件。
[相關申請案的交叉參考]
本申請案主張於2022年6月24日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0077280號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
在DRAM元件中，可在位元線結構之下形成導電接觸插塞以與主動圖案接觸，且在DRAM元件的製造製程期間，導電接觸插塞與和其相鄰的導電結構可能由於未對準而電性短路。
一些實例性實施例提供具有改善的特性的半導體元件。
根據本發明概念的實例性實施例，一種半導體元件可包括：第一接觸插塞結構，位於基板上；下部間隔件結構，位於所 述第一接觸插塞結構的側壁上；以及位元線結構，位於所述第一接觸插塞結構上，且包括在與所述基板的上表面實質上垂直的垂直方向上堆疊的導電結構與絕緣結構。所述第一接觸插塞結構可包括：導電接墊，與所述基板的所述上表面接觸；歐姆接觸圖案(ohmic contact pattern)，位於所述導電接墊上；及導電填充圖案，位於所述歐姆接觸圖案上。所述導電填充圖案可包含金屬且包括具有相對大的寬度的下部部分及具有相對小的寬度的上部部分。所述下部間隔件結構可與所述導電填充圖案的側壁接觸。
根據本發明概念的實例性實施例，一種半導體元件可包括：接觸插塞結構，位於基板上；下部間隔件結構，位於所述接觸插塞結構的側壁上；以及位元線結構，位於所述接觸插塞結構上，且包括在與所述基板的上表面實質上垂直的垂直方向上堆疊的導電結構與絕緣結構。所述接觸插塞結構可包括：歐姆接觸圖案，與所述基板的所述上表面接觸；以及導電填充圖案，位於所述歐姆接觸圖案上。所述導電填充圖案可包含金屬，且包括具有相對大的寬度的下部部分及具有相對小的寬度的上部部分。所述歐姆接觸圖案可覆蓋所述導電填充圖案的所述下部部分的側壁的至少一部分。
根據本發明概念的實例性實施例，一種半導體元件可包括：主動圖案，位於基板上；接觸插塞結構，位於所述主動圖案上，且包括位於所述主動圖案的上表面上的導電接墊、位於所述導電接墊上的歐姆接觸圖案、及位於所述歐姆接觸圖案上的導電 填充圖案；下部間隔件結構，位於所述導電接墊的側壁上；頂蓋圖案，位於所述歐姆接觸圖案的側壁及所述導電填充圖案的側壁以及所述下部間隔件結構的上表面上；絕緣填充圖案，位於所述頂蓋圖案上；以及位元線結構，位於所述接觸插塞結構上且包括在與所述基板的上表面實質上垂直的垂直方向上堆疊的導電結構與絕緣結構。
在根據一些實例性實施例的一些半導體元件中，主動圖案與位元線結構之間的接觸插塞結構可具有減小的電阻。
100:基板
103:主動圖案
105:雜質區
112:隔離圖案
120:閘極絕緣圖案
130:第一障壁圖案
140:第一導電圖案
150:第二導電圖案
160:閘極遮罩
170:閘極結構
245:黏合圖案
265:第三導電圖案
275:第二遮罩
310:第三下部間隔件
320:第四下部間隔件
330:第五下部間隔件
365:第三蝕刻終止圖案
385:第一頂蓋圖案
395:位元線結構
420:第三凹陷
440:第三開口
490:第四上部間隔件/第四間隔件
500、960:第二歐姆接觸圖案
530:第二障壁層
535:第二障壁圖案
540:第三金屬層
545:第三金屬圖案
547:第七開口
549:第三接觸插塞
615:第一絕緣圖案
620:第二絕緣圖案
630:第四蝕刻終止層/蝕刻終止層
640:下部電極
650:介電層
660:上部電極
670:電容器
700:第一導電接墊
710:第二導電接墊
720:第三導電接墊
730:導電接墊結構
740:第一開口
750:第一絕緣接墊層
760:第二絕緣接墊層
770:第三絕緣接墊層
775:第三絕緣接墊
780:絕緣接墊層結構
790:第一蝕刻終止層
800:第二蝕刻終止層
805:第二開口
810:第一下部間隔件/下部間隔件結構
820:第二下部間隔件/下部間隔件結構
830:第四導電接墊
840:第一歐姆接觸圖案/第一犧牲層
850:導電填充圖案
860:第二頂蓋圖案
870:絕緣填充圖案
880:第一上部間隔件/第一間隔件
890:第二上部間隔件
895:空氣間隔件/空氣隙
900:第三上部間隔件/第三間隔件
910:初級上部間隔件結構
915:上部間隔件結構
920:第二犧牲圖案
930:第二接觸插塞
940:第三頂蓋圖案
950:初級第二歐姆接觸層
955:初級第三歐姆接觸圖案
965:第三歐姆接觸圖案
970:第四犧牲層
975:第四犧牲圖案
980:第五導電接墊
990:第四絕緣接墊
1000:第五絕緣接墊
1001:第六絕緣接墊
1003:第七絕緣接墊
1005:第五絕緣接墊
A-A'、B-B':線
D1:第一方向
D2:第二方向
D3:第三方向
X:區
圖1是示出根據實例性實施例的半導體元件的平面圖，圖2A是沿著圖1所示線A-A'截取的剖面圖，且圖2B是圖2A中的區X的放大剖面圖。
圖3至圖24是示出根據實例性實施例的製造半導體元件的方法的平面圖及剖面圖。
圖25A及圖25B是示出根據實例性實施例的半導體元件的剖面圖。
圖26及圖27是示出根據實例性實施例的製造圖25A及圖25B所示半導體元件的方法的剖面圖。
圖28A及圖28B是示出根據實例性實施例的半導體元件的剖面圖。
圖29至圖31是示出根據實例性實施例的製造圖28A及圖28B所示半導體元件的方法的剖面圖。
圖32是示出根據實例性實施例的半導體元件的剖面圖。
圖33至圖37是示出根據實例性實施例的製造圖32所示半導體元件的方法的剖面圖。
圖38至圖40分別是示出根據一些實例性實施例的半導體元件的剖面圖。
根據一些實例性實施例的半導體元件的上述及其他態樣及特徵以及形成所述半導體元件的方法將藉由以下參照附圖的詳細說明而變得容易理解。應理解，儘管用語「第一」、「第二」及/或「第三」在本文中可用於闡述各種材料、層(膜)、區、電極、接墊、圖案、結構及製程，但該些材料、層(膜)、區、電極、接墊、圖案、結構及製程不應受該些用語的限制。該些用語僅用於將一種材料、層(膜)、區、電極、接墊、圖案、結構及製程與另一材料、層(膜)、區、電極、接墊、圖案、結構及製程區分開。因此，在不背離本發明概念的教示的情況下，下面論述的第一材料、層(膜)、區、電極、接墊、圖案、結構及製程可被稱為第二或第三材料、層(膜)、區、電極、接墊、圖案、結構及製程。
當在實例性實施例的說明中使用用語「相同(same)」、「相等(equal)」或「等同(identical)」時，應理解，可能會存在一些 不精確性。因此，當稱一個元件相同於另一元件時，應理解，一個元件或值在期望的製造容差範圍或操作容差範圍(例如，±10%)內相同於另一元件。
當在本說明書中結合數值使用用語「約(about)」或「實質上(substantially)」時，其旨在使相關聯的數值包括所陳述數值的製造或操作容差(例如，±10%)。此外，當詞語「約」及「實質上」與幾何形狀結合使用時，其旨在並不要求幾何形狀的精確性，而是所述形狀的寬容度亦處於本揭露的範圍內。此外，不管數值或形狀是被修改為「約」還是「實質上」，應理解，該些值及形狀應被解釋為包括所陳述數值或形狀的製造或操作容差(例如，±10%)。
圖1是示出根據實例性實施例的半導體元件的平面圖，圖2A是沿著圖1所示線A-A'截取的剖面圖，且圖2B是圖2A中的區X的放大剖面圖。
在下文中，在說明書中(且不一定在申請專利範圍中)，在實質上平行於基板100的上表面的水平方向之中實質上彼此垂直的兩個方向可分別被稱為第一方向D1及第二方向D2，且水平方向之中相對於第一方向D1及第二方向D2具有銳角的方向可被稱為第三方向D3。
參照圖1、圖2A及圖2B，半導體元件可包括主動圖案103、閘極結構170、填充結構、位元線結構395、第一接觸件結構及第二接觸件結構以及電容器670。
半導體元件可更包括隔離圖案112、導電接墊結構730、第一絕緣接墊層750及第二絕緣接墊層760、第三絕緣接墊775、上部間隔件結構915、第三頂蓋圖案940(參照圖19)、絕緣圖案結構、蝕刻終止層630及第四上部間隔件490。
基板100可包含矽、鍺、矽-鍺或Ⅲ-V族化合物半導體(例如GaP、GaAs或GaSb)。在一些實例性實施例中，基板100可為絕緣體上矽(silicon-on-insulator，SOI)基板或絕緣體上鍺(germanium-on-insulator，GOI)基板。
參照圖3，主動圖案103可在第三方向D3上延伸，且多個主動圖案103可在第一方向D1及第二方向D2上彼此間隔開。主動圖案103的側壁可被隔離圖案112覆蓋。主動圖案103可包含與基板100的材料實質上相同的材料，且隔離圖案112可包含氧化物(例如，氧化矽)。
參照圖4，閘極結構170可形成於在第一方向D1上延伸穿過主動圖案103的上部部分及隔離圖案112的上部部分的第二凹陷中。閘極結構170可包括：閘極絕緣圖案120，位於第二凹陷的底部及側壁上；第一障壁圖案130，位於閘極絕緣圖案120的位於第二凹陷的底部及下部側壁上的部分上；第一導電圖案140，位於第一障壁圖案130上且填充第二凹陷的下部部分；第二導電圖案150，位於第一障壁圖案130的上表面及第一導電圖案140的上表面上；以及閘極遮罩160，位於第二導電圖案150的上表面及閘極絕緣圖案120的上部內側壁上且填充第二凹陷的上部部分。第 一障壁圖案130、第一導電圖案140及第二導電圖案150可形成閘極電極。
閘極絕緣圖案120可包含氧化物(例如，氧化矽)，第一障壁圖案130可包含金屬氮化物(例如，氮化鈦或氮化鉭)，第一導電圖案140可包含例如金屬、金屬氮化物、金屬矽化物或經摻雜複晶矽，第二導電圖案150可包含例如經摻雜複晶矽，且閘極遮罩160可包含氮化物(例如氮化矽)。
在一些實例性實施例中，閘極結構170可在第一方向D1上延伸，且多個閘極結構170可在第二方向D2上彼此間隔開。
參照圖5及圖6，在一些實例性實施例中，多個導電接墊結構730可在第一方向D1及第二方向D2上彼此間隔開，且可在平面圖中被佈置成晶格圖案(lattice pattern)。
在一些實例性實施例中，導電接墊結構730可在第三方向上與主動圖案103在第三方向D3上延伸的端部部分及隔離圖案112在第一方向D1上與主動圖案103的端部部分相鄰的部分交疊。儘管圖2A中並不明顯(例如，沿著圖1所示線A-A'截取的剖面圖)，導電接墊結構730可與主動圖案103的相對邊緣部分中的每一者接觸。
在一些實例性實施例中，導電接墊結構730可包括在垂直方向上依序堆疊的第一導電接墊700、第二導電接墊710及第三導電接墊720。在一些實例性實施例中，第一導電接墊700可包含經摻雜複晶矽，第二導電接墊710可包含金屬矽化物(例如，矽 化鈦、矽化鈷或矽化鎳)、金屬氮化物(例如，氮化鈦、氮化鉭或氮化鎢)或金屬氮化矽(例如，氮化鈦矽或氮化鉭矽)，且第三導電接墊720可包含金屬(例如，鎢或釕)。因此，導電接墊結構730可具有多層式結構。
參照圖5、圖6及圖8，在一些實例性實施例中，第一絕緣接墊層750可形成於延伸穿過導電接墊結構730的第一開口740中，以暴露出主動圖案103的上表面或隔離圖案112的上表面，且第二絕緣接墊層760及第三絕緣接墊775可堆疊於第一絕緣接墊層750上。第一開口740可包括在第一方向D1上延伸的第一部分及在第二方向D2上延伸的第二部分，所述第一部分與所述第二部分彼此連接。因此，第一開口740中的第一絕緣接墊層750可環繞導電接墊結構730，導電接墊結構730可在平面圖中被佈置成晶格圖案。
在一些實例性實施例中，第一絕緣接墊層750及第三絕緣接墊775可包含絕緣氮化物(例如，氮化矽)，且第二絕緣接墊層760可包含金屬氧化物(例如，氧化鉿或氧化鋯)。
參照圖7及圖8，第二開口805可穿過導電接墊結構730形成，以暴露出主動圖案103的上表面、隔離圖案112的上表面及閘極結構170中所包括的閘極遮罩160的上表面，且主動圖案103在第三方向D3上的中心部分的上表面可藉由第二開口805暴露出。
在一些實例性實施例中，第二開口805的下表面的面積 可大於主動圖案103的被第二開口805暴露出的上表面的面積。因此，第二開口805亦可暴露出隔離圖案112的與主動圖案103相鄰的部分的上表面。
主動圖案103的被第二開口805暴露出的上部部分中可形成有包括n型雜質或p型雜質的雜質區105，且在第二開口805中可形成填充結構以接觸雜質區105的上表面。
在一些實例性實施例中，填充結構可包括第一接觸插塞結構、下部間隔件結構、第二頂蓋圖案860及絕緣填充圖案870。
第一接觸插塞結構可包括在雜質區105的上表面及隔離圖案112的上表面上在垂直方向上依序堆疊的第四導電接墊830、第一歐姆接觸圖案840及導電填充圖案850。
第四導電接墊830可包含摻雜有n型雜質或p型雜質的單晶矽或者摻雜有n型雜質或p型雜質的複晶矽。在實例性實施例中，第四導電接墊830中可形成有接縫或空隙。
在一些實例性實施例中，第四導電接墊830的下表面的面積可大於主動圖案的上表面或雜質區105的被第二開口805暴露出的上表面的面積。另外，第四導電接墊830的上表面的面積亦可大於主動圖案的上表面或雜質區105的被第二開口805暴露出的上表面的面積。
第一歐姆接觸圖案840可包含金屬矽化物(例如，矽化鈦、矽化鈷或矽化鎳)。導電填充圖案850可包含金屬氮化物(例如，氮化鈦、氮化鉭或氮化鎢)及/或金屬(例如，鈦、鉭或鎢)。
在一些實例性實施例中，導電填充圖案850可包括具有大的寬度的下部部分及具有相對小的寬度的上部部分。
在一些實例性實施例中，第一接觸插塞結構的至少一部分可形成於與導電接墊結構730的水準實質上相同的水準處，且因此在水平方向上可與導電接墊結構730交疊。
下部間隔件結構可覆蓋第一接觸插塞結構的側壁，例如第四導電接墊830的側壁、第一歐姆接觸圖案840的側壁及導電填充圖案850的下部部分，且可包括自第一接觸插塞結構的側壁在水平方向上堆疊的第二下部間隔件820與第一下部間隔件810。第一下部間隔件810可包含氧化物(例如，氧化矽)，且第二下部間隔件820可包含例如碳氧化矽(SiOC)。
在實例性實施例中，導電填充圖案850的下部部分的上表面可與第一下部間隔件810的最上表面及第二下部間隔件820的最上表面實質上共面。
第二頂蓋圖案860可覆蓋導電填充圖案850的上部部分的側壁及導電填充圖案850的下部部分的上表面，且絕緣填充圖案870可形成於第二頂蓋圖案860上。第二頂蓋圖案860可包含氧化物(例如氧化矽)或絕緣氮化物(例如氮化矽)，且絕緣填充圖案870可包含絕緣氮化物(例如氮化矽)。
位元線結構395可包括在垂直方向上依序堆疊於填充結構上的黏合圖案245、第三導電圖案265、第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385。黏合圖案245及第三導電圖 案265可共同形成導電結構，且第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385可共同形成絕緣結構。在實例性實施例中，依序堆疊的第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385可彼此合併以形成單個絕緣結構。
黏合圖案245可包含金屬氮化物(例如，氮化鈦、氮化鉭或氮化鎢)，第三導電圖案265可包含金屬(例如，鎢、鈦、鉭或釕)，且第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385中的每一者可包含絕緣氮化物(例如氮化矽)。
在一些實例性實施例中，位元線結構395可在填充結構及第三絕緣接墊775上在第二方向D2上延伸，且多個位元線結構可在第一方向D1上彼此間隔開。
黏合圖案245可形成於包含絕緣氮化物(例如，氮化矽)的第三絕緣接墊775與包含金屬(例如，鎢)的第三導電圖案265之間，且可連接第三絕緣接墊775與第三導電圖案265。
第二接觸插塞結構可包括在垂直方向上依序堆疊於導電接墊結構730上的第二接觸插塞930、第二歐姆接觸圖案500及第三接觸插塞549。
第二接觸插塞930可接觸第三導電接墊720以電性連接至主動圖案103。在一些實例性實施例中，多個第二接觸插塞930可在位元線結構395中的在第一方向D1上鄰近的位元線結構之間在第二方向D2上彼此間隔開，且第三頂蓋圖案940可在第二接觸插塞930中的在第二方向D2上鄰近的第二接觸插塞之間形成。第 三頂蓋圖案940可包含絕緣氮化物(例如，氮化矽)。
第二接觸插塞930可包含例如經摻雜複晶矽，且第二歐姆接觸圖案500可包含金屬矽化物(例如矽化鈦、矽化鈷或矽化鎳)。
在實例性實施例中，第三接觸插塞549可包括第三金屬圖案545及覆蓋第三金屬圖案545的下表面及側壁的第二障壁圖案535。在一些實例性實施例中，多個第三接觸插塞549可在第一方向D1及第二方向D2上彼此間隔開，且可在平面圖中被佈置成蜂窩圖案(honeycomb pattern)或晶格圖案。第三接觸插塞549中的每一者在平面圖中可具有圓形、橢圓形或多邊形等形狀。
上部間隔件結構915可包括：第一上部間隔件880，覆蓋位元線結構的側壁以及填充結構中所包括的第二頂蓋圖案860及絕緣填充圖案870的上表面的部分；空氣間隔件895，位於第一上部間隔件880的外側壁上；以及第三上部間隔件900，覆蓋空氣間隔件895的外側壁以及填充結構中所包括的第二頂蓋圖案860及絕緣填充圖案870的上表面的部分。
第一上部間隔件880可包含絕緣氮化物(例如，氮化矽)，空氣間隔件895可包括空氣，且第三上部間隔件900可包含絕緣氮化物(例如，氮化矽)。
第四上部間隔件490可在位元線結構395的上部側壁上形成於第一上部間隔件880的一部分上，且可覆蓋空氣間隔件895的頂部及第三上部間隔件900的上表面的至少一部分。
參照圖23及圖24，絕緣圖案結構可包括第一絕緣圖案615及第二絕緣圖案620。第一絕緣圖案615可形成於第七開口547的內壁上，第七開口547可穿透第三接觸插塞549、位元線結構395中所包括的絕緣結構的一部分、以及第一間隔件880的部分、第三間隔件900的部分及第四間隔件490的部分，且在平面圖中環繞第三接觸插塞549。第二絕緣圖案620可被形成於第七開口547的其餘部分中。空氣間隔件895的頂部端部可被第一絕緣圖案615封閉。
第一絕緣圖案615及第二絕緣圖案620可包含絕緣氮化物(例如，氮化矽)。
第一絕緣圖案615及第二絕緣圖案620、第三接觸插塞549以及第三頂蓋圖案940上可形成有第四蝕刻終止層630。
電容器670可形成於第三接觸插塞549上，且可包括具有柱形狀或圓柱形形狀的下部電極640、位於下部電極640的表面上的介電層650以及位於介電層650上的上部電極660。
下部電極640可包含例如金屬、金屬氮化物、金屬矽化物或經摻雜複晶矽，介電層650可包含例如金屬氧化物，上部電極660可包含例如金屬、金屬氮化物、金屬矽化物或經摻雜矽鍺。在實例性實施例中，上部電極660可包括包含金屬或金屬氮化物的第一電極及包含經摻雜矽鍺的第二上部電極。
半導體元件可包括位於主動圖案103的上表面與第一歐姆接觸圖案840之間的第四導電接墊830，且第四導電接墊830 的下表面的面積及上表面的面積(例如，寬度)可大於主動圖案103的上表面的面積(例如，寬度)。如下所示，即使主動圖案103的上表面的面積小，第一歐姆接觸圖案840亦可容易地形成於面積大於主動圖案103的上表面的面積的第四導電接墊830上。
如圖2B所示，若由於未對準，暴露出主動圖案103的上表面的第二開口805被形成為部分暴露出主動圖案103的上表面，且因此，即使主動圖案103被第二開口805暴露出的上表面的面積非常小，面積大於主動圖案103的暴露出的所述上表面的面積的第四導電接墊830仍可形成於主動圖案103的暴露出的所述上表面上，使得第一歐姆接觸圖案840可容易地形成於具有相對大面積的第四導電接墊830上。
因此，導電填充圖案850與主動圖案103之間的總電阻可由於第一歐姆接觸圖案840而減小。
圖3至圖24是示出根據實例性實施例的製造半導體元件的方法的平面圖及剖面圖。具體而言，圖3、圖5、圖7、圖19及圖23是平面圖，圖4包括沿著圖3所示線A-A'及B-B'截取的剖面，且圖6、圖8至圖18、圖20至圖22及圖24分別是沿著對應平面圖所示線A-A'截取的剖面圖。
參照圖3及圖4，可在基板100上形成主動圖案103，且可形成隔離圖案112以覆蓋主動圖案103的側壁。
可藉由移除基板100的上部部分形成第一凹陷來形成主動圖案103，且可使多個主動圖案103形成為在第一方向D1及第 二方向D2上彼此間隔開，所述多個主動圖案103中的每一者可在第三方向D3上延伸。
可對主動圖案103及隔離圖案112進行部分蝕刻以形成在第一方向D1上延伸的第二凹陷。
可在第二凹陷中形成閘極結構。在實例性實施例中，閘極結構170可在第一方向D1上延伸，且多個閘極結構170可被形成為在第二方向D2上彼此間隔開。
參照圖5及圖6，可在主動圖案103及隔離圖案112上形成導電接墊結構730。
導電接墊結構730可包括在垂直方向上依序堆疊的第一導電接墊700、第二導電接墊710及第三導電接墊720。
可藉由蝕刻製程對導電接墊結構730進行圖案化，以形成暴露出主動圖案103的上表面、隔離圖案112的上表面及閘極結構170的上表面的第一開口740，且在蝕刻製程期間，亦可將主動圖案103的上部部分及隔離圖案112的上部部分部分移除。
在一些實例性實施例中，第一開口740可包括在第一方向D1上延伸的第一部分及在第二方向D2上延伸的第二部分，所述第一部分與所述第二部分可彼此連接。因此，多個導電接墊結構730可彼此間隔開，以在平面圖中被佈置成晶格圖案。
在一些實例性實施例中，導電接墊結構730可在垂直方向上與主動圖案103在第三方向D3上延伸的端部部分及隔離圖案112在第一方向D1上與主動圖案103的端部部分相鄰的部分交 疊。
參照圖7及圖8，可在導電接墊結構730上形成絕緣接墊層結構780以填充第一開口740。
在實例性實施例中，絕緣接墊層結構780可包括依序堆疊的第一絕緣接墊層750、第二絕緣接墊層760及第三絕緣接墊層770，且第一絕緣接墊層750可填充第一開口740。
可在絕緣接墊層結構780上依序形成第一蝕刻終止層790及第二蝕刻終止層800。在一些實例性實施例中，可藉由氮化製程(nitridation process)在絕緣接墊層結構780中所包括的第三絕緣接墊層770上形成第一蝕刻終止層790，且第一蝕刻終止層790可包含例如氮氧化矽(SiON)。可藉由沈積製程(例如化學氣相沈積(chemical vapor deposition，CVD)製程或原子層沈積(atomic layer deposition，ALD)製程)在第一蝕刻終止層790上形成第二蝕刻終止層800，且第二蝕刻終止層800可包含絕緣氮化物(例如氮化矽)。
可在第二蝕刻終止層800上形成第一遮罩(未示出)，且可藉由使用第一遮罩作為蝕刻遮罩的蝕刻製程對第一蝕刻終止層790及第二蝕刻終止層800、絕緣接墊層結構780、導電接墊結構730、主動圖案103、隔離圖案112及閘極結構170中所包括的閘極遮罩160進行部分蝕刻，以形成第二開口805，且可藉由第二開口805暴露出主動圖案103的一部分的上表面。
在一些實例性實施例中，第一遮罩在平面圖中可具有例 如圓形或橢圓形的形狀，且多個第一遮罩可在第一方向D1及第二方向D2上彼此間隔開。第一遮罩中的每一者可在垂直方向上與主動圖案103在第一方向D1上鄰近的主動圖案103的端部部分及位於主動圖案103之間的隔離圖案112的一部分交疊。
舉例而言，可對主動圖案103的暴露部分實行離子植入製程(ion implantation process)以形成雜質區105。雜質區105可包含例如n型雜質或p型雜質。
可移除第一遮罩。
參照圖9，可在第二開口805的側壁及底部以及第二蝕刻終止層800的上表面上依序形成第一下部間隔件層及第二下部間隔件層，且可對第一下部間隔件層及第二下部間隔件層實行非等向性蝕刻製程。
因此，可在第二開口805的側壁上形成包括第一下部間隔件810及第二下部間隔件820的下部間隔件結構，且可將主動圖案103的上表面及與其相鄰的隔離圖案112的部分再次暴露出。
在非等向性蝕刻製程期間，可將主動圖案103的一部分及與其相鄰的隔離圖案112的一部分部分移除，且可將第二蝕刻終止層800部分移除或完全移除。
參照圖10，可在雜質區105上形成包括摻雜n型雜質或p型雜質的單晶矽或摻雜n型雜質或p型雜質的複晶矽的第四導電接墊830，以填充第二開口805的下部部分。
在實例性實施例中，可藉由使用暴露出的主動圖案103的上部部分、即使用雜質區105的上部部分作為晶種的選擇性磊晶生長(selective epitaxial growth，SEG)製程形成第四導電接墊830。第四導電接墊830的上表面可具有根據主動圖案103的晶體定向的晶體定向，且第四導電接墊830可包含經摻雜單晶矽。
由於SEG製程的特性，位於主動圖案103上的第四導電接墊830可分別具有彼此不共面的上表面。
在一些實例性實施例中，可藉由以下方式形成第四導電接墊830：在第二開口805的底部及側壁以及第二蝕刻終止層800的上表面上藉由沈積製程形成第四導電接墊層，並對第四導電接墊層的上部部分進行蝕刻。在此情況下，第四導電接墊830可包含經摻雜複晶矽，且可在第四導電接墊830中形成接縫或空隙。
在一些實例性實施例中，可依序實行SEG製程、沈積製程及蝕刻製程以形成第四導電接墊830。
可在第四導電接墊830、第一下部間隔件810及第二下部間隔件820以及第二蝕刻終止層800上形成第一犧牲層840，且可對第一犧牲層840實行平坦化製程。
第一犧牲層840可包含可與第四導電接墊830的材料實質上相同或相似的材料。舉例而言，第一犧牲層840可包含經摻雜複晶矽或未經摻雜複晶矽。
平坦化製程可包括化學機械拋光(chemical mechanical polishing，CMP)製程。
參照圖11，可移除第一犧牲層840及第四導電接墊830的上部部分。
在一些實例性實施例中，可藉由迴蝕製程(etch back process)將第一犧牲層840及第四導電接墊830的上部部分移除。若第二蝕刻終止層800在用於形成下部間隔件結構的非等向性蝕刻製程期間部分保留，則可藉由迴蝕製程將第二蝕刻終止層800的剩餘部分移除，且第一蝕刻終止層790可在迴蝕製程期間保留以覆蓋絕緣接墊層結構780。
如上所述，若藉由SEG製程形成第四導電接墊830，則主動圖案103上的第四導電接墊830可分別根據主動圖案103的晶體定向而具有各種晶體定向，且第四導電接墊830的上表面可根據其生長速率而具有不同的高度。然而，在一些實例性實施例中，在於第四導電接墊830上形成第一犧牲層840之後，第四導電接墊830可具有可藉由將第一犧牲層840及第四導電接墊830的上部部分移除而實質上彼此共面的上表面。
在迴蝕製程之後，可進一步實行清潔製程，且第二下部間隔件820可保護第一下部間隔件810。
參照圖12，可在第四導電接墊830上形成第一歐姆接觸圖案840。
在一些實例性實施例中，可藉由以下方式形成第一歐姆接觸圖案840：在第四導電接墊830、第一下部間隔件810及第二下部間隔件820以及第一蝕刻終止層790上形成第一金屬層，對 第一金屬層實行熱處理製程(heat treatment process)，使得第一金屬層與第四導電接墊830可彼此反應，並移除第一金屬層的未反應部分。
第一歐姆接觸圖案840可包含金屬矽化物(例如，矽化鈦、矽化鈷或矽化鎳)。
參照圖13，可在第一歐姆接觸圖案840上形成導電填充圖案850以填充第二開口805的其餘部分。
可藉由以下方式形成導電填充圖案850：在第一歐姆接觸圖案840、第一下部間隔件810及第二下部間隔件820以及第一蝕刻終止層790上形成導電填充層以填充第二開口805，並實行迴蝕製程及/或化學機械拋光(CMP)製程。因此，可在第二開口805的上部部分中形成導電填充圖案850。
參照圖14，可在絕緣接墊層結構780上依序形成黏合層、第三導電層、第二遮罩層、第三蝕刻終止層及第一頂蓋層，可對第一頂蓋層進行圖案化以形成第一頂蓋圖案385，且可使用第一頂蓋圖案385作為蝕刻遮罩依序對第三蝕刻終止層、第二遮罩層、第三導電層及黏合層進行蝕刻。
藉由蝕刻製程，可在導電填充圖案850及絕緣接墊層結構780上形成依序堆疊的黏合圖案245、第三導電圖案265、第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385。
可在包含絕緣氮化物(例如，氮化矽)的第三絕緣接墊層770與包含金屬(例如，鎢)的第三導電圖案265之間形成黏 合圖案245，使得第三絕緣接墊層770與第三導電圖案265可彼此貼附。
在下文中，依序堆疊的黏合圖案245、第三導電圖案265、第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385可被稱為位元線結構395。位元線結構395可包括：具有黏合圖案245及第三導電圖案265的導電結構、以及在導電結構上具有第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385的絕緣結構。在實例性實施例中，可將第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385合併以形成單個絕緣結構。
在一些實例性實施例中，位元線結構395可在基板100上在第二方向D2上延伸，且多個位元線結構395可在第一方向D1上彼此間隔開。
參照圖15，可藉由蝕刻製程將導電填充圖案850的上部部分以及未被位元線結構395覆蓋的第一下部間隔件810及第二下部間隔件820的上部部分移除以形成第三凹陷420。
藉由蝕刻製程，導電填充圖案850可包括具有相對大的寬度的下部部分及在下部部分上具有相對小的寬度的上部部分。在實例性實施例中，導電填充圖案850的下部部分的上表面可與第一下部間隔件810及第二下部間隔件820的最上表面實質上共面。
在蝕刻製程期間，亦可將第三絕緣接墊層770的未被位元線結構395覆蓋的部分移除，且因此第二絕緣接墊層760的上 表面可被暴露出。然而，第三絕緣接墊層770的位於第二絕緣接墊層760與位元線結構395之間的一部分可保留作為第三絕緣接墊775。
參照圖16，可藉由例如原子層沈積(ALD)製程在位元線結構395、導電填充圖案850、第一下部間隔件810及第二下部間隔件820、第一絕緣接墊層750及第二絕緣接墊層760以及第三絕緣接墊775上形成第二頂蓋層。然後，可在第二頂蓋層上形成絕緣填充層以填充第三凹陷420，且可藉由蝕刻製程移除絕緣填充層的上部部分及第二頂蓋層的上部部分，直至暴露出第二絕緣接墊層760的上表面。
在蝕刻製程期間，亦可移除第二頂蓋層的位於第三凹陷420外側的一部分，且因此可暴露出位元線結構395的上表面及側壁、第二絕緣接墊層760的上表面以及第三絕緣接墊775的側壁。
因此，第二頂蓋圖案860可保留於第三凹陷420的內壁上，且可在第二頂蓋圖案860上形成絕緣填充圖案870。第二開口805中的第一下部間隔件810及第二下部間隔件820、第四導電接墊830、第一歐姆接觸圖案840、導電填充圖案850及絕緣填充圖案870以及第二頂蓋圖案860可共同形成填充結構。在垂直方向上依序堆疊的第四導電接墊830、第一歐姆接觸圖案840及導電填充圖案850可共同形成第一接觸插塞結構。
參照圖17，可在其上具有位元線結構395、第二絕緣接墊層760、第三絕緣接墊775及填充結構的基板100上依序形成第 一上部間隔件層及第二上部間隔件層，且可非等向地進行蝕刻以在位元線結構395的側壁以及填充結構中所包括的第二頂蓋圖案860及絕緣填充圖案870的部分的上表面上形成第一上部間隔件880，並在第一上部間隔件880的外側壁上形成第二上部間隔件890。
可使用位元線結構395以及第一上部間隔件880及第二上部間隔件890作為蝕刻遮罩來實行乾式蝕刻製程，以形成部分延伸穿過第二頂蓋圖案860、絕緣填充圖案870、第二絕緣接墊層760及第一絕緣接墊層750的第三開口440，進而部分暴露出第三導電接墊720的上表面。
可在第一頂蓋圖案385的上表面及第一上部間隔件880的上表面、第二上部間隔件890的上表面及外側壁、填充結構的一部分的上表面、及被第三開口440暴露出的第一絕緣接墊層750及第二絕緣接墊層760的側壁以及第三導電接墊720被第三開口440暴露出的上表面上形成第三上部間隔件層，且可非等向地進行蝕刻以形成覆蓋第二上部間隔件890的外側壁的第三上部間隔件900。第三上部間隔件900亦可覆蓋填充結構的所述部分的上表面。
依序堆疊於位元線結構395的側壁上的第一上部間隔件至第三上部間隔件880、890及900可共同形成初級上部間隔件結構910。
參照圖18，可將第二犧牲層形成為足夠的高度以填充基 板100上的第三開口440，且可對第二犧牲層進行平坦化直至第一頂蓋圖案385的上表面被暴露出，進而形成第二犧牲圖案920。在一些實例性實施例中，第二犧牲圖案920可在第二方向D2上延伸，且多個第二犧牲圖案920可藉由位元線結構395在第一方向D1上彼此間隔開。第二犧牲圖案920可包含氧化物(例如氧化矽)。
參照圖19及圖20，可在第一頂蓋圖案385、第二犧牲圖案920及初級上部間隔件結構910上形成具有多個第四開口的第三遮罩，所述多個第四開口在第二方向D2上彼此間隔開且在第一方向D1上延伸。可使用第三遮罩作為蝕刻遮罩來對第二犧牲圖案920進行蝕刻，以形成暴露出閘極結構170的閘極遮罩160的上表面的第五開口。
在一些實例性實施例中，第五開口中的每一者可在垂直方向上與閘極結構170交疊，且多個第五開口可在第一方向D1上鄰近的位元線結構395之間在第二方向D2上彼此間隔開。
在移除第三遮罩之後，可形成第三頂蓋圖案940以填充第五開口。根據第五開口的佈局，多個第三頂蓋圖案940可在第一方向D1上鄰近的位元線結構395之間在第二方向D2上彼此間隔開。第三頂蓋圖案940可包含絕緣氮化物(例如，氮化矽)。
所述多個第二犧牲圖案920可在位元線結構395之間在第二方向D2上彼此間隔開。
可移除剩餘的第二犧牲圖案920以形成部分暴露出第三導電接墊720的上表面的第六開口。多個第六開口可在第一方向 D1上鄰近的位元線結構395之間在第二方向D2上彼此間隔開。
可將第二接觸插塞層形成為足夠的高度以填充第六開口，且可對第二接觸插塞層進行平坦化，直至暴露出第一頂蓋圖案385的上表面、以及第三頂蓋圖案940的上表面及初級上部間隔件結構910的上表面。因此，可將第二接觸插塞層劃分成多個第二接觸插塞930，所述多個第二接觸插塞930可藉由位元線結構395之間的第三頂蓋圖案940在第二方向D2上彼此間隔開。
第二接觸插塞930可包含例如經摻雜複晶矽，且可藉由與第三導電接墊720接觸而電性連接至主動圖案103。
參照圖21，可移除第二接觸插塞930的上部部分，以暴露出初級上部間隔件結構910的位於位元線結構395的側壁上的上部部分，且可移除被暴露出的初級上部間隔件結構910的第二上部間隔件890的上部部分及第三上部間隔件900的上部部分。
可藉由例如迴蝕製程移除第二接觸插塞930的上部部分，且可藉由例如濕式蝕刻製程移除第二上部間隔件890的上部部分及第三上部間隔件900的上部部分。
可在位元線結構395、初級上部間隔件結構910、第二接觸插塞930及第三頂蓋圖案940上形成第四上部間隔件層，且可非等向地進行蝕刻以形成第四上部間隔件490。可在位元線結構395的上部側壁上在第一上部間隔件880的外側壁的一部分上形成第四上部間隔件490。
可藉由非等向性蝕刻製程形成的第四上部間隔件490可 覆蓋第二上部間隔件890的上表面及第三上部間隔件900的上表面的至少一部分。因此，在非等向性蝕刻製程期間，可將第二接觸插塞930的上部部分部分移除，且亦可將第三上部間隔件900的未被第四上部間隔件490覆蓋的部分移除。
在實例性實施例中，可在位元線結構395、第一上部間隔件880、第四上部間隔件490、第二接觸插塞930及第三頂蓋圖案940上形成第五上部間隔件層，且可進一步進行蝕刻以在第四上部間隔件490的側壁上形成第五上部間隔件(未示出)，且可使用位元線結構395、第一上部間隔件880、第四上部間隔件490、第二接觸插塞930及第三頂蓋圖案940作為蝕刻遮罩來額外蝕刻第二接觸插塞930的上部部分。因此，第二接觸插塞930的上表面可低於第二上部間隔件890的最上表面及第三上部間隔件900的最上表面。
可在第二接觸插塞930的上表面上形成第二歐姆接觸圖案500。在一些實例性實施例中，可藉由以下方式形成第二歐姆接觸圖案500：在位元線結構395、第一上部間隔件880、第四上部間隔件490、第三上部間隔件900、第二接觸插塞930及第三頂蓋圖案940上形成第二金屬層，並對第二金屬層實行熱處理，即，藉由實行使其中包含金屬的第二金屬層與包含矽的第二接觸插塞930彼此反應的矽化製程，並移除第二金屬層的未反應部分。
第二歐姆接觸圖案500可包含例如矽化鈷、矽化鎳或矽化鈦。
參照圖22，可在位元線結構395、第一上部間隔件880、第四上部間隔件490、第三上部間隔件900、第二歐姆接觸圖案500及第三頂蓋圖案940上形成第二障壁層530，且可在第二障壁層530上形成第三金屬層540以填充位元線結構395之間的空間。
可對第三金屬層540的上部部分實行平坦化製程。平坦化製程可包括CMP製程及/或迴蝕製程。
參照圖23及圖24，可對第三金屬層540及第二障壁層530進行圖案化以形成第三接觸插塞549，且可在多個第三接觸插塞549之間形成第七開口547。
在形成第七開口547期間，不僅可將第三金屬層540及第二障壁層530部分移除，而且亦可將位元線結構395中所包括的絕緣結構的上部部分、位於其側壁上的初級上部間隔件結構910及第四間隔件490以及第三頂蓋圖案940部分移除，且因此可將第二上部間隔件890的上表面暴露出。
當形成第七開口547時，可將第三金屬層540及第二障壁層530分別轉變成第三金屬圖案545及覆蓋第三金屬圖案545的下表面及側壁的第二障壁圖案535，第三金屬圖案545與第二障壁圖案535可形成第三接觸插塞549。在一些實例性實施例中，所述多個第三接觸插塞549可在第一方向D1及第二方向D2上彼此間隔開，且可在平面圖中被佈置成蜂窩圖案或晶格圖案。第三接觸插塞549中的每一者在平面圖中可具有圓形、橢圓形或多邊形的形狀。
依序堆疊於基板100上的第二接觸插塞930、第二歐姆接觸圖案500及第三接觸插塞549可形成第二接觸插塞結構。
可移除被暴露出的第二上部間隔件890以形成與第七開口547連接的空氣隙895。可藉由例如濕式蝕刻製程移除第二上部間隔件890。
在一些實例性實施例中，不僅可將第二上部間隔件890的被第七開口547直接暴露的部分移除，而且可將第二上部間隔件890與第七開口547平行的部分移除。即，不僅可將第二上部間隔件890的被第七開口547暴露出而未被第三接觸插塞549覆蓋的部分移除，且亦可將第二上部間隔件890的被第三接觸插塞549覆蓋的部分移除。
再次參照圖1及圖2，可在第七開口547的內壁上形成第一絕緣圖案615，且可在第一絕緣圖案615上形成第二絕緣圖案620以填充第七開口547的其餘部分。因此，空氣隙895的頂部端部可被第一絕緣圖案615及第二絕緣圖案620封閉。
空氣隙895亦可被稱為空氣間隔件895，且第一上部間隔件880、空氣間隔件895及第三上部間隔件900可共同形成上部間隔件結構915。
第一絕緣圖案615及第二絕緣圖案620可形成絕緣圖案結構。
可在第一絕緣圖案615及第二絕緣圖案620、第三接觸插塞549及第三頂蓋圖案940上形成第四蝕刻終止層630，且可在第 四蝕刻終止層630上形成模製層。可對模製層的一部分及其之下的第四蝕刻終止層630的一部分進行部分蝕刻，以形成暴露出第三接觸插塞549的上表面的第八開口。
由於所述多個第三接觸插塞549在第一方向D1及第二方向D2上彼此間隔開，且在平面圖中可被佈置成蜂窩圖案或晶格圖案，因此暴露出第三接觸插塞549的第八開口在平面圖上亦可被佈置成蜂窩圖案或晶格圖案。
可在第八開口的側壁、第三接觸插塞549的暴露出的所述上表面及模製層上形成下部電極層，可在下部電極層上形成第三犧牲層以填充第八開口，且可將下部電極層及第三犧牲層平坦化，直至暴露出模製層的上表面以將下部電極層劃分成多個部分。
因此，可在第八開口中形成具有圓柱形狀的下部電極640。然而，若第八開口具有小的寬度，則下部電極640可具有柱形狀。
可藉由例如使用例如美洲鱟試劑(Limulus Amebocyte Lysate，LAL)溶液的濕式蝕刻製程來移除第三犧牲層及模製層。
可在下部電極640的表面及第四蝕刻終止層630上形成介電層650。介電層650可包含例如金屬氧化物。
可在介電層650上形成上部電極660。上部電極660可包含例如金屬、金屬氮化物、金屬矽化物、或經摻雜矽鍺。在實例性實施例中，上部電極660可具有包含金屬或金屬氮化物的第一上部電極及包含經摻雜矽鍺的第二上部電極。
下部電極640、介電層650及上部電極660可共同形成電容器670。
可在電容器670上進一步形成上部配線，以完成半導體元件的製作。
如上所述，可形成第二開口805以暴露出主動圖案103的上表面，可在第二開口805的側壁上形成下部間隔件結構，且可在主動圖案103的上表面上形成第四導電接墊830。可實行矽化製程(silicidation process)以在第四導電接墊830上形成第一歐姆接觸圖案840。
因此，若主動圖案103的被第二開口805暴露出的上表面具有小面積(例如，當由於未對準而第二開口805僅部分暴露出主動圖案103的上表面時，如圖2B所示)，可藉由矽化製程形成的第一歐姆接觸圖案840可具有非常小的面積，或者甚至可不形成。
然而，在一些實例性實施例中，可在第二開口805中形成具有面積大於主動圖案103的上表面的面積的下表面的第四導電接墊830，以接觸主動圖案103的上表面，且可對具有相對大面積的第四導電接墊830的上表面實行矽化製程，使得即使由於未對準而主動圖案103的上表面具有非常小的面積，具有相對大面積的第一歐姆接觸圖案840亦可容易地形成。
圖25A及圖25B是示出根據實例性實施例的半導體元件的剖面圖，其分別對應於圖2A及圖2B。圖25B是圖25A中的區 X的放大剖面圖。
此半導體元件可實質上與圖1及圖2所示半導體元件相同或相似，且因此在本文中省略重複的闡釋。
參照圖25A及圖25B，填充結構可包括第一接觸插塞結構及位於第一接觸插塞結構的側壁上的下部間隔件結構，且第一接觸插塞結構可包括位於主動圖案103的上表面及隔離圖案112的與其相鄰的部分上的第二歐姆接觸圖案960以及導電填充圖案850。
在一些實例性實施例中，第二歐姆接觸圖案960可覆蓋導電填充圖案850的下部部分的下表面及側壁。
下部間隔件結構可僅包括第一下部間隔件810，且可接觸第二歐姆接觸圖案960的外側壁。
半導體元件中所包括的第二歐姆接觸圖案960可形成於第二開口805中，所述第二開口805具有面積大於主動圖案103的面積的下表面，如圖25B所示，且因此即使由於未對準而第二開口805僅暴露出主動圖案103的上表面的一部分，第二歐姆接觸圖案960的面積亦可大於主動圖案103的上表面的面積。
下部間隔件結構在第二開口805中可包括單層，藉此具有相對小的厚度。因此，可容易地獲得用於形成第二歐姆接觸圖案960及導電填充圖案850的空間。
圖26及圖27是示出根據實例性實施例的製造圖25A及圖25B所示半導體元件的方法的剖面圖。此方法可包括與參照圖 3至圖24以及圖1及圖2所示的製程實質上相同或相似的製程，且因此在本文中省略對其的重複闡釋。
參照圖26，可實行與參照圖3至圖6所示的製程實質上相同或相似的製程，且可在導電接墊結構730上形成絕緣接墊層結構780以填充第一開口740。
在不形成第一蝕刻終止層790及第二蝕刻終止層800的情況下，可在絕緣接墊層結構780上形成第一遮罩，且可對絕緣接墊層結構780、導電接墊結構730、主動圖案103、隔離圖案112及閘極結構170的閘極遮罩160進行部分蝕刻以形成第二開口805。
可對主動圖案103被第二開口805暴露出的部分實行離子植入製程以形成雜質區105，可移除第一遮罩，可在第二開口805的底部及側壁以及第三絕緣接墊層770的上表面上形成第一下部間隔件層，且可非等向地進行蝕刻以在第二開口805的側壁上形成第一下部間隔件810，使得可暴露出主動圖案103的上表面。
可在第二開口805的底部、第一下部間隔件810的側壁及上表面以及第三絕緣接墊層770的上表面上形成初級第二歐姆接觸層950。
初級第二歐姆接觸層950可包含例如複晶矽，且例如可對初級第二歐姆接觸層950實行氣相摻雜(gas phase doping，GPD)製程，使得雜質可摻雜至其中。因此，初級第二歐姆接觸層950 可包含經n型雜質或p型雜質摻雜的複晶矽。
參照圖27，可在初級第二歐姆接觸層950上形成第四金屬層，可對第四金屬層實行熱處理製程，使得第四金屬層與初級第二歐姆接觸層950可彼此反應。因此，初級第二歐姆接觸層950可被轉換成第二歐姆接觸圖案960。
可在第二歐姆接觸層上形成導電填充層以填充第二開口805，且可實行迴蝕製程及/或CMP製程，以在第二開口805中形成導電填充圖案850及覆蓋導電填充圖案850的下表面及側壁的第二歐姆接觸圖案960。
再次參照圖25A及圖25B，可實行與參照圖14至圖24以及圖1及圖2所示的製程實質上相同或相似的製程，以完成半導體元件的製作。
如上所述，與第二開口805的底部及側壁接觸的初級第二歐姆接觸層950具有面積大於主動圖案103的上表面的面積的底部，且可對初級第二歐姆接觸層950實行矽化製程以形成第二歐姆接觸圖案960。因此，即使主動圖案103的上表面具有小面積(例如，當主動圖案103被第二開口805暴露出的上表面具有小面積時，如圖25B所示)，亦可對具有相對大面積的初級第二歐姆接觸層950實行矽化製程，使得可容易地形成具有相對大面積的第二歐姆接觸圖案960。
與參照圖1至圖24所示的方法不同，第一犧牲層840可不形成於第二開口805中，且可不藉由蝕刻製程將第四導電接墊 830的上部部分移除。因此，可能不會進一步實行清潔製程。
在一些實例性實施例中，可在第一下部間隔件810上形成初級第二歐姆接觸層950，且可對初級第二歐姆接觸層950實行矽化製程以形成第二歐姆接觸圖案960。因此，可不形成第二下部間隔件820，以防止第一下部間隔件810在蝕刻製程及/或清潔製程期間被損壞。
因此，第二開口805中的下部間隔件結構可包括單層，藉此具有相對小的厚度，且因此可容易地獲得用於形成導電填充圖案850的空間。
圖28A及圖28B是示出根據實例性實施例的半導體元件的剖面圖，其分別對應於圖25A及圖25B。圖28B是圖28A中的區X的放大剖面圖。
除了填充結構之外，此半導體元件可與圖25A及圖25B所示的半導體元件實質上相同或相似。
參照圖28A及圖28B，填充結構可包括第一接觸插塞結構及位於第一接觸插塞結構的側壁上的下部間隔件結構，且第一接觸插塞結構可包括位於主動圖案103的上表面及隔離圖案112的與其相鄰的部分上的第三歐姆接觸圖案965以及導電填充圖案850。
在一些實例性實施例中，第三歐姆接觸圖案965可覆蓋導電填充圖案850的下部部分的一部分的下表面及側壁。
下部間隔件結構可包括第一下部間隔件810及第二下部 間隔件820，且可與第三歐姆接觸圖案965的外側壁及導電填充圖案850的側壁的下部部分接觸。
圖29至圖31是示出根據實例性實施例的製造圖28A及圖28B所示半導體元件的方法的剖面圖。此方法可包括與參照圖1至圖24所示的製程實質上相同或相似的製程，或與參照圖24至圖27所示的製程實質上相同或相似的製程，且因此在本文中省略對其的重複闡釋。
參照圖29，可實行與參照圖1至圖9所示的製程實質上相同或相似的製程，以在第二開口805的側壁上形成包括第一下部間隔件810及第二下部間隔件820的下部間隔件結構。
然而，可不在絕緣接墊層結構780上形成第一蝕刻終止層790及第二蝕刻終止層800。
可在第二開口805的底部、第二下部間隔件820的側壁及上表面、第一下部間隔件810的上表面及第三絕緣接墊層770的上表面上形成包含摻雜有n型雜質或p型雜質的複晶矽的初級第二歐姆接觸層950。
可在初級第二歐姆接觸層950上形成第四犧牲層970。第四犧牲層970可包括例如旋塗硬遮罩(spin-on-hard mask，SOH)或非晶碳層(amorphous carbon layer，ACL)。
參照圖30，可藉由例如迴蝕製程移除第四犧牲層970的上部部分，以形成第四犧牲圖案975，使得可暴露出初級第二歐姆接觸層950的上部部分。
可移除初級第二歐姆接觸層950的暴露出的上部部分以形成初級第三歐姆接觸圖案955。
參照圖31，可藉由例如灰化製程及/或剝離製程來移除第四犧牲圖案975，且可實行矽化製程，使得可將初級第三歐姆接觸圖案955轉換成第三歐姆接觸圖案965。
可在第三歐姆接觸圖案965及第二下部間隔件820上形成導電填充圖案850，以填充第二開口805。
再次參照圖28，可實行與參照圖14至圖24以及圖1及圖2所示的製程實質上相同或相似的製程，以完成半導體元件的製作。
如上所述，可在第二開口805的底部及側壁上形成與主動圖案103的上表面接觸的初級第二歐姆接觸層950，且初級第二歐姆接觸層950的底部可具有大於主動圖案103的面積的面積，可使用第四犧牲圖案975來移除初級第二歐姆接觸層950的上部部分以形成初級第三歐姆接觸圖案955，且可實行矽化製程以形成第三歐姆接觸圖案965。因此，即使主動圖案103的上表面具有小面積(當由於未對準而主動圖案103被第二開口805暴露出的上表面具有小面積時，如圖28B所示)，可對具有相對大面積的初級第三歐姆接觸圖案955實行矽化製程，使得可容易地形成具有相對大面積的第三歐姆接觸圖案965。
與參照圖25至圖27所示的方法不同，代替在第二開口805中對初級第二歐姆接觸層950的整個部分實行矽化製程以在 第二開口805的側壁的整個部分上形成第二歐姆接觸圖案960，可僅對初級第三歐姆接觸圖案955實行矽化製程，而初級第三歐姆接觸圖案955可藉由在第二開口805中移除初級第二歐姆接觸層950的上部部分形成，以在第二開口805的下部側壁上形成第三歐姆接觸圖案965。
因此，可容易地獲得用於在第二開口805中形成導電填充圖案850的空間。
圖32是示出根據實例性實施例的半導體元件的剖面圖，其對應於圖2A。
除了一些元件之外，此半導體元件可與圖1及圖2所示的半導體元件實質上相同或相似。因此，在本文中省略重複的闡釋。
參照圖32，主動圖案103、隔離圖案112及閘極結構170上可形成有第五導電接墊980及第四絕緣接墊990。
在一些實例性實施例中，可使多個第五導電接墊980在第一方向D1及第二方向D2上彼此間隔開，且可使所述多個第五導電接墊980在平面圖中佈置成晶格圖案。第四絕緣接墊990可包括在第一方向D1上延伸的第一延伸部分及在第二方向D2上延伸的第二延伸部分，所述第一延伸部分與所述第二延伸部分可彼此連接。因此，第五導電接墊980中的每一者可被第四絕緣接墊990環繞。
在一些實例性實施例中，第五導電接墊980可在垂直方 向上與主動圖案103在第三方向D3上延伸的端部部分及隔離圖案112在第一方向D1上與主動圖案103的端部部分相鄰的部分交疊。
第五導電接墊980可包含導電材料(例如，經摻雜複晶矽)、金屬(例如，鎢或釕)、金屬氮化物(例如，氮化鈦或氮化鉭)或石墨烯。在實例性實施例中，第五導電接墊980可包括單層，所述單層包含以上導電材料中的一者。在一些實例性實施例中，第五導電接墊980可具有多層式結構，所述多層式結構包括分別包含以上導電材料的堆疊層。圖32示出第五導電接墊980包括單層。
第四絕緣接墊990可包含絕緣氮化物(例如，氮化矽)。
填充結構可形成於延伸穿過第五導電接墊980、第四絕緣接墊990、主動圖案103的上部部分、隔離圖案112的上部部分及閘極結構170的上部部分的第二開口805(參照圖35及圖36)中，且可包括第一接觸插塞結構、下部間隔件結構、第二頂蓋圖案860及絕緣填充圖案870，如圖1及圖2所示的填充結構。
然而與圖1及圖2所示不同，第一接觸插塞結構中所包括的導電填充圖案850可沿著垂直方向具有恆定的寬度，而不是具有不同寬度的下部部分與上部部分，且第一歐姆接觸圖案840可具有與導電填充圖案850的寬度實質上相同的寬度。
包括第一下部間隔件810及第二下部間隔件820的下部間隔件結構可覆蓋第四導電接墊830的側壁，且第一下部間隔件 810的上表面及第二下部間隔件820的上表面可與第四導電接墊830的上表面實質上共面。
因此，第二頂蓋圖案860可覆蓋第四導電接墊830的上表面以及第一下部間隔件810的上表面及第二下部間隔件820的上表面。第二頂蓋圖案860可位於第一歐姆接觸圖案840的側壁及導電填充圖案850的側壁上以及下部間隔件結構810及820的上表面上。
位元線結構395可形成於填充結構上，且在位元線結構395的位於第二開口805外側的部分與第四絕緣接墊990之間可形成有第五絕緣接墊1005。第五絕緣接墊1005可包含絕緣氮化物(例如，氮化矽)。
圖33至圖37是示出根據實例性實施例的製造圖32所示半導體元件的方法的剖面圖。此方法可包括與參照圖1至圖24所示的製程實質上相同或相似的製程，且因此在本文中省略對其的重複闡釋。
參照圖33及圖34，可實行與參照圖3及圖4所示的製程實質上相同或相似的製程，且可在其上具有主動圖案103、隔離圖案112及閘極結構170的基板100上形成第五導電接墊980及第四絕緣接墊990。
在一些實例性實施例中，可在基板100上形成第四導電接墊層，可對第四導電接墊層進行圖案化以形成部分暴露出主動圖案103的上表面、隔離圖案112的上表面及閘極結構170的上 表面以及第五導電接墊980的上表面的第九開口，且可形成第四絕緣接墊990以填充第九開口。在一些實例性實施例中，可在基板100上形成第四絕緣接墊層，可對第四絕緣接墊層進行圖案化以形成第四絕緣接墊990，且可形成第五導電接墊980。
在一些實例性實施例中，第九開口可包括在第一方向D1上延伸的第一部分及在第二方向D2上延伸的第二部分，所述第一部分與所述第二部分可彼此連接。因此，第四絕緣接墊990在第九開口中可具有在第一方向D1上延伸的第一延伸部分及在第二方向D2上延伸的第二延伸部分，所述第一延伸部分與所述第二延伸部分可彼此連接。在一些實例性實施例中，可使多個第五導電接墊980在第一方向D1及第二方向D2上彼此間隔開，且可使所述多個第五導電接墊980在平面圖中佈置成晶格圖案。
在一些實例性實施例中，第五導電接墊980可在垂直方向上與主動圖案103在第三方向D3上延伸的端部部分及隔離圖案112在第一方向D1上與主動圖案103的端部部分相鄰的部分交疊。
參照圖35及圖36，可在第五導電接墊980及第四絕緣接墊990上形成第五絕緣接墊層，且可對第五絕緣接墊層進行圖案化以形成第五絕緣接墊1000。
可實行與參照圖7及圖8所示的製程實質上相同或相似的製程。
因此，可使用第五絕緣接墊1000作為蝕刻遮罩對第五導 電接墊980、第四絕緣接墊990、主動圖案103、隔離圖案112及閘極結構170的閘極遮罩160進行部分蝕刻，以形成第二開口805。
在一些實例性實施例中，第五絕緣接墊1000在平面圖中可具有圓形或橢圓形的形狀，且多個第五絕緣接墊1000可在第一方向D1及第二方向D2上彼此間隔開。第五絕緣接墊1000中的每一者可在垂直方向上分別與主動圖案103中的在第一方向D1上鄰近的主動圖案103的端部部分及位於主動圖案103之間的隔離圖案112的一部分交疊。
參照圖37，可實行與參照圖9至圖16所示的製程實質上相同或相似的製程。
因此，可在主動圖案103被第二開口805暴露出的上部部分形成雜質區105，且可在第二開口805中形成包括第一接觸插塞結構、下部間隔件結構、第二頂蓋圖案860及絕緣填充圖案870的填充結構。
可在填充結構上形成位元線結構395，且可在位元線結構395的位於第二開口805外側的部分與第四絕緣接墊990之間形成第五絕緣接墊1005。
再次參照圖32，可實行與參照圖17至圖24以及圖1及圖2所示的製程實質上相同或相似的製程，以完成半導體元件的製作。
第二接觸插塞930可接觸第五導電接墊980。
圖38至圖40分別是示出根據一些實例性實施例的半導體元件的剖面圖，其對應於圖2A。
除一些元件之外，該些半導體元件可與圖1及圖2所示的半導體元件實質上相同或相似。因此，在本文中省略重複的闡釋。
參照圖38，半導體元件中所包括的下部間隔件結構可包括自第二開口805的側壁依序堆疊的第三下部間隔件310、第四下部間隔件320及第五下部間隔件330，而並非第一下部間隔件810及第二下部間隔件820，且因此可在第四導電接墊830的側壁上形成在水平方向上依序堆疊的第三下部間隔件至第五下部間隔件310、320及330。
在一些實例性實施例中，第三下部間隔件至第五下部間隔件310、320及330可分別包含例如氮化矽、氧化矽及氮化矽。
在一些實例性實施例中，第四下部間隔件320可包括空氣，且因此可為空氣間隔件。
半導體元件可不包括導電接墊結構730，或者不包括第五導電接墊980及第四絕緣接墊990，且因此第二接觸插塞結構中所包括的第二接觸插塞930可直接接觸主動圖案103以電性連接至主動圖案103。
另外，在位於位元線結構395處於第二開口805外側的部分之下的第五絕緣接墊1005與隔離圖案112或主動圖案103之間可堆疊第六絕緣接墊1001及第七絕緣接墊1003。第六絕緣接墊 1001及第七絕緣接墊1003可分別包含氮化矽及氧化矽。
參照圖39，下部間隔件結構不僅可覆蓋第四導電接墊830的側壁，還可覆蓋第一歐姆接觸圖案840的側壁，且因此，第二頂蓋圖案860可覆蓋第一歐姆接觸圖案840的上表面及下部間隔件結構的上表面。
參照圖40，下部間隔件結構不僅可覆蓋第四導電接墊830的側壁及第一歐姆接觸圖案840的側壁，還可覆蓋導電填充圖案850的下部部分的側壁，且因此第二頂蓋圖案860可覆蓋導電填充圖案850的上部部分的側壁、導電填充圖案850的下部部分的上表面、以及下部間隔件結構的上表面。
應理解，本文中闡述的一些實例性實施例應僅被視為闡述性意義，而非出於限制性目的。雖然已具體地示出及闡述了一些實例性實施例，但本領域的普通技術人員應理解，在不背離申請專利範圍的精神及範圍的情況下，可在此做出形式及細節上的變化。
100:基板
103:主動圖案
105:雜質區
112:隔離圖案
245:黏合圖案
265:第三導電圖案
275:第二遮罩
365:第三蝕刻終止圖案
385:第一頂蓋圖案
395:位元線結構
490:第四上部間隔件/第四間隔件
500:第二歐姆接觸圖案
535:第二障壁圖案
545:第三金屬圖案
549:第三接觸插塞
615:第一絕緣圖案
620:第二絕緣圖案
630:第四蝕刻終止層/蝕刻終止層
640:下部電極
650:介電層
660:上部電極
670:電容器
700:第一導電接墊
710:第二導電接墊
720:第三導電接墊
730:導電接墊結構
750:第一絕緣接墊層
760:第二絕緣接墊層
775:第三絕緣接墊
810:第一下部間隔件/下部間隔件結構
820:第二下部間隔件/下部間隔件結構
830:第四導電接墊
840:第一歐姆接觸圖案/第一犧牲層
850:導電填充圖案
860:第二頂蓋圖案
870:絕緣填充圖案
880:第一上部間隔件/第一間隔件
895:空氣間隔件/空氣隙
900:第三上部間隔件/第三間隔件
915:上部間隔件結構
930:第二接觸插塞
A-A':線
D1:第一方向
D2:第二方向
X:區

Claims (10)

  1. 一種半導體元件，包括：第一接觸插塞結構，位於基板上；下部間隔件結構，位於所述第一接觸插塞結構的側壁上；以及位元線結構，位於所述第一接觸插塞結構上，所述位元線結構包括在與所述基板的上表面實質上垂直的垂直方向上堆疊的導電結構與絕緣結構，其中所述第一接觸插塞結構包括，導電接墊，與所述基板的所述上表面接觸，歐姆接觸圖案，位於所述導電接墊上，及導電填充圖案，位於所述歐姆接觸圖案上，所述導電填充圖案包含金屬且包括具有相對大的寬度的下部部分及具有相對小的寬度的上部部分，且其中所述下部間隔件結構與所述導電填充圖案的側壁接觸。
  2. 如請求項1所述的半導體元件，其中所述導電接墊包含經摻雜單晶矽或經摻雜複晶矽，且所述歐姆接觸圖案包含金屬矽化物。
  3. 如請求項1所述的半導體元件，其中所述基板上具有主動圖案，且所述導電接墊與所述主動圖案的上表面接觸，且所述導電接墊的上表面的面積大於所述主動圖案的所述上表 面的面積。
  4. 如請求項3所述的半導體元件，其中所述導電接墊的下表面的面積大於所述主動圖案的所述上表面的所述面積。
  5. 如請求項3所述的半導體元件，其中所述主動圖案在其上部部分包括雜質區，所述雜質區與所述導電接墊的下表面接觸。
  6. 如請求項1所述的半導體元件，其中所述下部間隔件結構包括：第二下部間隔件，與所述第一接觸插塞結構的所述側壁接觸且包含碳氧化矽；以及第一下部間隔件，與所述第二下部間隔件的外側壁接觸且包含氧化矽。
  7. 如請求項1所述的半導體元件，其中所述下部間隔件結構與所述導電接墊的側壁、所述歐姆接觸圖案的側壁及所述導電填充圖案的側壁接觸。
  8. 一種半導體元件，包括：接觸插塞結構，位於基板上；下部間隔件結構，位於所述接觸插塞結構的側壁上；以及位元線結構，位於所述接觸插塞結構上，所述位元線結構包括在與所述基板的上表面實質上垂直的垂直方向上堆疊的導電結構與絕緣結構，其中所述接觸插塞結構包括， 歐姆接觸圖案，與所述基板的所述上表面接觸，及導電填充圖案，位於所述歐姆接觸圖案上，所述導電填充圖案包含金屬，所述導電填充圖案包括具有相對大的寬度的下部部分及具有相對小的寬度的上部部分，且其中所述歐姆接觸圖案覆蓋所述導電填充圖案的所述下部部分的側壁的至少一部分。
  9. 一種半導體元件，包括：主動圖案，位於基板上；接觸插塞結構，位於所述主動圖案上，所述接觸插塞結構包括，導電接墊，位於所述主動圖案的上表面上，歐姆接觸圖案，位於所述導電接墊上，及導電填充圖案，位於所述歐姆接觸圖案上，所述導電填充圖案包含金屬，所述導電填充圖案包括具有相對大的寬度的下部部分及具有相對小的寬度的上部部分，下部間隔件結構，位於所述導電接墊的側壁上；頂蓋圖案，位於所述歐姆接觸圖案的側壁及所述導電填充圖案的側壁以及所述下部間隔件結構的上表面上；絕緣填充圖案，位於所述頂蓋圖案上；以及位元線結構，位於所述接觸插塞結構上，所述位元線結構包括在與所述基板的上表面實質上垂直的垂直方向上堆疊的導電結構與絕緣結構。
  10. 如請求項9所述的半導體元件，其中所述下部間隔件結構包括：第一下部間隔件，與所述導電接墊的所述側壁接觸且包含氮化矽；第二下部間隔件，與所述第一下部間隔件的外側壁接觸且包含氧化矽；以及第三下部間隔件，與所述第二下部間隔件的外側壁接觸且包含氮化矽。
TW112116411A 2022-06-24 2023-05-03 半導體元件 TWI846455B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0077280 2022-06-24
KR1020220077280A KR20240000740A (ko) 2022-06-24 2022-06-24 반도체 장치

Publications (2)

Publication Number Publication Date
TW202401764A TW202401764A (zh) 2024-01-01
TWI846455B true TWI846455B (zh) 2024-06-21

Family

ID=89246924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112116411A TWI846455B (zh) 2022-06-24 2023-05-03 半導體元件

Country Status (4)

Country Link
US (1) US20230422488A1 (zh)
KR (1) KR20240000740A (zh)
CN (1) CN117295329A (zh)
TW (1) TWI846455B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160027896A1 (en) * 2014-07-28 2016-01-28 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same
US20180122898A1 (en) * 2015-06-30 2018-05-03 SK Hynix Inc. Semiconductor device with air gap and method for fabricating the same
TW202006888A (zh) * 2018-07-11 2020-02-01 旺宏電子股份有限公司 記憶元件及其製造方法
US20210098462A1 (en) * 2019-09-27 2021-04-01 Nanya Technology Corporation Semiconductor device with nanowire contact and method for fabricating the same
TW202114151A (zh) * 2019-09-23 2021-04-01 南亞科技股份有限公司 半導體元件及其製造方法
US20210134808A1 (en) * 2018-07-13 2021-05-06 SK Hynix Inc. Semiconductor device with air gap and method for fabricating the same
TW202137467A (zh) * 2020-03-26 2021-10-01 南韓商三星電子股份有限公司 包括矽穿孔的積體電路半導體裝置
TW202145539A (zh) * 2020-05-28 2021-12-01 台灣積體電路製造股份有限公司 記憶體裝置與其製造方法
TW202207432A (zh) * 2017-07-17 2022-02-16 韓商愛思開海力士有限公司 半導體裝置及其製造方法
TW202213650A (zh) * 2020-09-15 2022-04-01 南韓商三星電子股份有限公司 半導體元件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160027896A1 (en) * 2014-07-28 2016-01-28 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same
US20180122898A1 (en) * 2015-06-30 2018-05-03 SK Hynix Inc. Semiconductor device with air gap and method for fabricating the same
TW202207432A (zh) * 2017-07-17 2022-02-16 韓商愛思開海力士有限公司 半導體裝置及其製造方法
TW202006888A (zh) * 2018-07-11 2020-02-01 旺宏電子股份有限公司 記憶元件及其製造方法
US20210134808A1 (en) * 2018-07-13 2021-05-06 SK Hynix Inc. Semiconductor device with air gap and method for fabricating the same
TW202114151A (zh) * 2019-09-23 2021-04-01 南亞科技股份有限公司 半導體元件及其製造方法
US20210098462A1 (en) * 2019-09-27 2021-04-01 Nanya Technology Corporation Semiconductor device with nanowire contact and method for fabricating the same
TW202137467A (zh) * 2020-03-26 2021-10-01 南韓商三星電子股份有限公司 包括矽穿孔的積體電路半導體裝置
TW202145539A (zh) * 2020-05-28 2021-12-01 台灣積體電路製造股份有限公司 記憶體裝置與其製造方法
TW202213650A (zh) * 2020-09-15 2022-04-01 南韓商三星電子股份有限公司 半導體元件

Also Published As

Publication number Publication date
TW202401764A (zh) 2024-01-01
US20230422488A1 (en) 2023-12-28
KR20240000740A (ko) 2024-01-03
CN117295329A (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
US10622360B2 (en) Method of manufacturing a semiconductor device
TWI841912B (zh) 半導體記憶體裝置
TWI830993B (zh) 半導體元件
TWI846455B (zh) 半導體元件
TWI844357B (zh) 半導體元件
US20240057321A1 (en) Semiconductor devices
TWI850827B (zh) 半導體裝置
TWI838893B (zh) 半導體裝置
US20240049454A1 (en) Semiconductor devices
US20240040772A1 (en) Semiconductor devices
TWI846333B (zh) 半導體裝置
TWI819787B (zh) 半導體裝置
US20230320074A1 (en) Semiconductor devices
TWI847116B (zh) 閘極結構和包括其的半導體裝置
US20240196599A1 (en) Semiconductor device
US20240244823A1 (en) Semiconductor devices
US20230063527A1 (en) Gate structures and semiconductor devices including the same
TW202437863A (zh) 半導體裝置
TW202331944A (zh) 半導體裝置
TW202437524A (zh) 具有搭接墊結構的半導體裝置
TW202437872A (zh) 半導體裝置
KR20240139288A (ko) 반도체 장치
KR20240138825A (ko) 반도체 장치