TWI831402B - 半導體裝置 - Google Patents

Abstract

本發明提供一種半導體裝置，包含：導電接觸插塞，位於基底上，導電接觸插塞包含下部部分及位於下部部分上的上部部分，下部部分具有第一寬度，且上部部分具有小於第一寬度的第二寬度；位元線結構，位於導電接觸插塞上，位元線結構包含導電結構及設置於垂直於基底的上部表面的豎直方向上的絕緣結構；以及第一下部間隔件、第二下部間隔件以及第三下部間隔件，在平行於基底的上部表面的水平方向上依序設置於導電接觸插塞的下部部分的側壁上，其中第三下部間隔件的最上部表面高於第一下部間隔件的上部表面及第二下部間隔件的上部表面。

Description

半導體裝置

本揭露內容的實例實施例是關於一種半導體裝置。更特別地，本揭露內容的實例實施例是關於一種動態隨機存取記憶體(dynamic random access memory；DRAM)裝置。

相關申請案的交叉引用

本申請案主張2022年3月31日於韓國智慧財產局申請的韓國專利申請案第10-2022-0040056號的優先權，所述專利申請案的揭露內容以全文引用的方式併入本文中。

在DRAM裝置中，導電接觸插塞可形成於位元線結構下方以接觸主動圖案，且導電接觸插塞及鄰近其的導電結構可歸因於在DRAM裝置的製造製程期間的未對準而電短路。

一或多個實例實施例提供一種具有改良特性的半導體裝置。

根據實例實施例的態樣，提供一種半導體裝置，包含：導電接觸插塞，位於基底上，導電接觸插塞包含下部部分及位於下部部分上的上部部分，下部部分具有第一寬度，且上部部分具有小於 第一寬度的第二寬度；位元線結構，位於導電接觸插塞上，位元線結構包含導電結構及設置於垂直於基底的上部表面的豎直方向上的絕緣結構；以及第一下部間隔件、第二下部間隔件以及第三下部間隔件，在平行於基底的上部表面的水平方向上依序設置於導電接觸插塞的下部部分的側壁上，其中第三下部間隔件的最上部表面高於第一下部間隔件的上部表面及第二下部間隔件的上部表面。

根據實例實施例的另一態樣，提供一種半導體裝置，包含：主動圖案，位於基底上；隔離圖案，設置於主動圖案的側壁上；導電接觸插塞，接觸主動圖案的上部表面；位元線結構，位於導電接觸插塞上；導電襯墊結構，位於主動圖案及隔離圖案上，導電襯墊結構在平行於基底的上部表面的水平方向上與導電接觸插塞的至少一部分重疊且包含依序設置於垂直於基底的上部表面的豎直方向上的第一襯墊、第二襯墊以及第三襯墊；以及第一下部間隔件及第二下部間隔件，位於導電接觸插塞的側壁上，堆疊於在水平方向上，其中第二下部間隔件的最上部表面在豎直方向上高於第二襯墊的上部表面。

根據實例實施例的另一態樣，提供一種半導體裝置，包含：主動圖案，位於基底上；隔離圖案，位於基底上，隔離圖案設置於主動圖案的側壁上；閘極結構，在平行於基底的上部表面的第一方向上延伸，閘極結構包含於主動圖案的上部部分及隔離圖案的上部部分中；導電襯墊結構，位於主動圖案及隔離圖案上；導電接觸插塞，延伸穿過導電襯墊結構且接觸主動圖案的中心上部表面，導電接觸插塞包含下部部分及位於下部部分上的上部部分，下 部部分具有第一寬度且上部部分具有小於第一寬度的第二寬度；位元線結構，位於導電接觸插塞及導電襯墊結構上，位元線結構在平行於基底的上部表面且垂直於第一方向的第二方向上延伸；第一下部間隔件及第二下部間隔件，位於導電接觸插塞的下部部分的側壁上，依序設置於平行於基底的上部表面的水平方向上，第一下部間隔件及第二下部間隔件包含彼此不同的絕緣材料；絕緣填充圖案，位於第一下部間隔件及第二下部間隔件上；上部間隔件結構，位於絕緣填充圖案上，上部間隔件結構設置於位元線結構的側壁上；接觸插塞結構，位於導電襯墊結構上；以及電容器，位於接觸插塞結構上，其中第一下部間隔件的最上部表面及第二下部間隔件的最上部表面與導電接觸插塞的下部部分的上部表面共面。

100:基底

103:主動圖案

105:第一金屬矽化物圖案

112:隔離圖案

120:閘極絕緣圖案

130:第一障壁圖案

140:第一導電圖案

150:第二導電圖案

160:閘極遮罩

170:閘極結構

230:第二開口

235:第三凹槽

245:黏著圖案

265:第三導電圖案

275:第一遮罩

365:第一蝕刻終止圖案

385:第一頂蓋圖案

395:位元線結構

400:第二犧牲間隔件層

405:第二犧牲間隔件

410:第三犧牲間隔件層

415:第三犧牲間隔件

420:第三開口

422:第十開口

440:第四開口

475:下部接觸插塞

480:第二犧牲圖案

485:第三頂蓋圖案

490:第四上部間隔件

500:第二金屬矽化物圖案

530:第二障壁層

535:第二障壁圖案

540:第三金屬層

545:第三金屬圖案

547:第八開口

549:上部接觸插塞

615:第一絕緣圖案

620:第二絕緣圖案

630:第二蝕刻終止層

640:下部電極

650:介電層

660:上部電極

670:電容器

700:第一襯墊

710:第二襯墊

720:第三襯墊

725:第三襯墊圖案

730:第一下部間隔件層

735:第一下部間隔件

740:第一犧牲層

745:第一犧牲圖案

750:第一犧牲間隔件層

755:第一犧牲間隔件

757:第四犧牲間隔件/第四下部間隔件

760:第二下部間隔件層

765:第二下部間隔件

767:第三下部間隔件

770:第一初級下部間隔件結構

777:第二初級下部間隔件結構

780:第一填充圖案/導電接觸插塞

790:第一初級填充結構

792:第二頂蓋層

795:第二頂蓋圖案

797:第二初級填充結構

810:第二填充圖案

820:第一上部間隔件

830:第二上部間隔件

835:氣隙/第二上部間隔件

840:第三上部間隔件

850:初級上部間隔件結構

855:上部間隔件結構

900:第四襯墊

910:第五襯墊

920:第六襯墊

930:導電襯墊結構

940:第十一開口

950:第七襯墊層

960:第八襯墊層

970:第九襯墊層

975:第九襯墊圖案

980:絕緣襯墊層結構

990:第十襯墊

995:第十二開口

A-A'、B-B':線

D1:第一方向

D2:第二方向

D3:第三方向

根據結合隨附圖式進行的以下描述，本揭露內容的實例實施例的上述及/或其他態樣、特徵以及優勢將更顯而易見，在隨附圖式中：圖1至圖28為示出根據實例實施例的製造半導體裝置的方法的平面視圖及橫截面視圖。

圖29至圖34為示出根據實例實施例的製造半導體裝置的方法的橫截面視圖。

圖35至圖38為示出根據實例實施例的製造半導體裝置的方法的橫截面視圖。

圖39至圖45為示出根據實例實施例的製造半導體裝置的方法的橫截面視圖。

圖46至圖47為示出根據實例實施例的製造半導體裝置的方法的橫截面視圖。

根據實例實施例的半導體裝置及其形成方法的上述及其他態樣以及特徵將自參考隨附圖式的以下詳細描述變得易於理解。應理解，儘管術語「第一」、「第二」及/或「第三」可在本文中用以描述各種材料、層(膜)、區、電極、襯墊、圖案、結構以及製程，但此等材料、層(膜)、區、電極、襯墊、圖案、結構以及製程不應受此等術語限制。此等術語僅用以將一種材料、層(膜)、區、電極、襯墊、圖案、結構以及製程與另一種材料、層(膜)、區、電極、襯墊、圖案、結構以及製程區分開。因此，在不脫離本發明概念的教示的情況下，下文所論述的第一材料、層(膜)、區、電極、襯墊、圖案、結構以及製程可稱為第二或第三材料、層(膜)、區、電極、襯墊、圖案、結構以及製程。

圖1至圖28為示出根據實例實施例的製造半導體裝置的方法的平面視圖及橫截面視圖。特別地，圖1、圖3、圖5、圖22以及圖26為平面視圖，圖2包含沿圖1的線A-A'及線B-B'截取的橫截面，且圖4、圖6至圖21、圖23至圖25以及圖27至圖28分別為沿對應平面視圖的線A-A'截取的橫截面視圖。

在下文中，在說明書中(且並非必須在申請專利範圍中)，實質上平行於基底100的上部表面且實質上彼此垂直的兩個方向可分別稱為第一方向D1及第二方向D2，且實質上平行於基底100的上部表面且相對於第一方向D1及第二方向D2具有銳角的方向 可稱為第三方向D3。

參考圖1及圖2，主動圖案103可形成於基底100上，且隔離圖案112可形成於主動圖案103的側壁上且可形成為覆蓋主動圖案103的側壁。

基底100可包含矽、鍺、矽鍺或III-V族化合物半導體，諸如磷化鎵(GaP)、砷化鎵(GaAs)或銻化鎵(GaSb)。在實例實施例中，基底100可為絕緣層上矽(silicon-on-insulator；SOI)基底或絕緣層上鍺(germanium-on-insulator；GOI)基底。

主動圖案103可藉由移除基底100的上部部分以形成第一凹槽而形成，且可在第三方向D3上延伸。多個主動圖案103在第一方向D1及第二方向D2上彼此間隔開。隔離圖案112可形成於第一凹槽中，且可包含氧化物，例如氧化矽。

可將主動圖案103及隔離圖案112部分移除以形成在第一方向D1上延伸的第二凹槽。

閘極結構170可形成於第二凹槽中。閘極結構170可包含：閘極絕緣圖案120，位於第二凹槽的底部及側壁上；第一障壁圖案130，位於第二凹槽的底部及下部側壁上的閘極絕緣圖案120的部分上；第一導電圖案140，位於第一障壁圖案130上且填充第二凹槽的下部部分；第二導電圖案150，位於第一障壁圖案130及第一導電圖案140的上部表面上；以及閘極遮罩160，位於第二導電圖案150的上部表面及閘極絕緣圖案120的上部內側壁上且填充第二凹槽的上部部分。第一障壁圖案130、第一導電圖案140以及第二導電圖案150可形成閘極電極。

閘極絕緣圖案120可包含氧化物(例如，氧化矽)，第一 障壁圖案130可包含金屬氮化物(例如，氮化鈦、氮化鉭等)，第一導電圖案140可包含例如金屬、金屬氮化物、金屬矽化物、摻雜多晶矽等，第二導電圖案150可包含例如摻雜多晶矽，且閘極遮罩160可包含氮化物(例如，氮化矽)。

在實例實施例中，閘極結構170可在第一方向D1上延伸，且多個閘極結構170可在第二方向D2上彼此間隔開。

參考圖3及圖4，第一襯墊700及第二襯墊710可形成於其上具有主動圖案103、隔離圖案112以及閘極結構170的基底100上。

在實例實施例中，第一襯墊層可形成於基底100上，第一襯墊層可經圖案化以形成暴露主動圖案103、隔離圖案112以及閘極結構170的上部表面的第一開口，且第二襯墊710可形成於第一開口中。根據另一實例，第二襯墊層可形成於基底100上且可經圖案化以形成第二襯墊710，且第一襯墊700可形成。

第一襯墊700可包含例如摻雜多晶矽；金屬，諸如鎢釕等；金屬氮化物，諸如氮化鈦、氮化鉭等；或石墨烯。在實例實施例中，第一襯墊700可為包含上文所提及的材料中的一者的單層。根據另一實例，第一襯墊700可為包含多個堆疊層的多層，其中的各者可包含上文所提及的材料中的一者。

第二襯墊710可包含氮化物，例如氮化矽。

在實例實施例中，第一開口可包含在第一方向D1上延伸的第一部分及在第二方向D2上延伸的第二部分，且第一部分及第二部分可彼此連接。因此，第二襯墊710可包含在第一方向D1上延伸的第一延伸部分及在第二方向D2上延伸的第二延伸部分，且 第一延伸部分及第二延伸部分可彼此連接。在實例實施例中，多個第一襯墊700可在第一方向D1及第二方向D2上彼此間隔開，且可在平面視圖中以晶格圖案配置。

在實例實施例中，第一襯墊700可在豎直方向(D3方向)上與在第三方向D3上延伸的各主動圖案103的末端部分及在第一方向D1上與所述主動圖案鄰近的隔離圖案112的一部分重疊。

參考圖5及圖6，第三襯墊層可形成於第一襯墊700及第二襯墊710上，且可經圖案化以形成第三襯墊720，且包含於閘極結構170中的主動圖案103、隔離圖案112以及閘極遮罩160可使用第三襯墊720作為蝕刻遮罩部分地蝕刻以形成第二開口230。

在實例實施例中，第三襯墊720可在平面視圖中具有例如圓形或橢圓形的形狀，且多個第三襯墊720可形成為在第一方向D1及第二方向D2上彼此間隔開。第三襯墊720中的各者可在豎直方向上與在第一方向D1上相鄰的主動圖案103的末端部分及在主動圖案103的末端部分之間的隔離圖案112的一部分重疊。第三襯墊720可包含氮化物，例如氮化矽。

參考圖7，第一下部間隔件層730可形成於第二開口230的側壁及底部上及第三襯墊720的上部表面上，且第一犧牲層740可形成於第一下部間隔件層730上以填充第二開口230。

第一下部間隔件層730可包含氮化物(例如，氮化矽)，且第一犧牲層740可包含例如旋塗硬遮罩(spin-on-hardmask；SOH)、非晶碳層(amorphous carbon layer；ACL)等。

參考圖8，可經由回蝕製程移除第一犧牲層740的上部部分，使得第一犧牲層740的下部部分可保留在第二開口230的下 部部分中，且可暴露第一下部間隔件層730在第三襯墊720的上部表面及第二開口230的上部側壁上的部分。

第一犧牲層740保留在第二開口230的下部部分上的下部部分可稱為第一犧牲圖案745。在實例實施例中，第一犧牲圖案745的上部表面可在D3方向上高於隔離圖案112的上部表面或第一襯墊700的下部表面。

可藉由例如剝除製程移除第一下部間隔件層730的經暴露部分以在第二開口230的下部側壁及底部上形成第一下部間隔件735。保留在第二開口230的下部部分中的第一犧牲圖案745的上部表面可在剝除製程期間充當蝕刻終止層，使得藉由剝除製程分別形成於多個第二開口230中的多個第一下部間隔件735的最上部表面可實質上彼此共面。

在實例實施例中，第一下部間隔件735的最上部表面可與鄰近於其的第一犧牲圖案745的上部表面實質上共面，使得第一下部間隔件735的最上部表面可高於隔離圖案112的上部表面或第一襯墊700的下部表面。

可移除第一犧牲層740及第一下部間隔件層730的上部部分以在第二開口230的上部部分中形成第三凹槽235。

參考圖9，第一犧牲間隔件層可藉由例如原子層沈積(atomic layer deposition；ALD)製程形成於第三凹槽235的底部及側壁上以及第三襯墊720的上部表面上，且可非等向性地經蝕刻以在第三凹槽235的側壁上形成第一犧牲間隔件755。

第一犧牲間隔件755可包含例如氧化矽的氧化物，且可形成於第一下部間隔件735的最上部表面上。

參考圖10，可移除第一犧牲圖案745以暴露第一下部間隔件735的表面，且因此可重新形成第二開口230的大部分。

第二下部間隔件層760可形成於第一下部間隔件735的經暴露表面、第一犧牲間隔件755的表面以及第三襯墊720的上部表面上。

可藉由例如灰化製程及/或剝除製程移除第一犧牲圖案745。

第二下部間隔件層760可包含例如碳氧化矽(SiOC)。

參考圖11，可非等向性地蝕刻第二下部間隔件層760及其下的第一下部間隔件735。

可藉由非等向性蝕刻製程移除第二下部間隔件層760在第三襯墊720的上部表面上的部分以及第二開口230的底部上的第一下部間隔件735及第二下部間隔件層760的部分。

因此，第一下部間隔件735及第一犧牲間隔件755可在實質上垂直於基底100的上部表面的豎直方向上依序堆疊於第二開口230的側壁上，且第二下部間隔件765可形成於第一下部間隔件735及第一犧牲間隔件755的內側壁上。第一下部間隔件735及第二下部間隔件765以及第一犧牲間隔件755可形成第一初級下部間隔件結構770。

可藉由非等向性蝕刻製程暴露第二開口230下方的主動圖案103的部分的上部表面(亦即，未由第一初級下部間隔件結構770覆蓋的主動圖案103的部分的上部表面)。第一金屬層可形成於主動圖案103的暴露部分的上部表面、第一初級下部間隔件結構770的內側壁以及第三襯墊720的上部表面上，且可對第一 金屬層執行熱處理，例如可執行矽化製程)，使得包含矽的第一金屬層及主動圖案103彼此反應以在由第二開口230暴露的主動圖案103的上部部分上形成第一金屬矽化物圖案105。

第一金屬矽化物圖案105可包含例如矽化鈦、矽化鈷、矽化鎳等，且可移除具有主動圖案103的第一金屬層的未反應部分。

第一填充圖案780可形成於第二開口230中。第一填充圖案780可藉由形成第一填充層以填充第一金屬矽化物圖案105的上部表面、第一初級下部間隔件結構770的內側壁以及第三襯墊720的上部表面上的第二開口230及對第一填充層執行回蝕製程及/或化學機械拋光(chemical mechanical polishing；CMP)製程而形成於第二開口230中。第一填充圖案780可包含金屬氮化物(例如，氮化鈦、氮化鉭、氮化鎢等)及/或金屬(例如，鈦、鉭、鎢等)。

第二開口230中的第一初級下部間隔件結構770及第一填充圖案780可形成第一初級填充結構790。

參考圖12，黏著層、第三導電層、第一遮罩層、第一蝕刻終止層以及第一頂蓋層可依序形成於第三襯墊720及第一初級填充結構790上，第一頂蓋層可經圖案化以形成第一頂蓋圖案385，且第一蝕刻終止層、第一遮罩層、第三導電層以及黏著層可使用第一頂蓋圖案385作為蝕刻遮罩依序蝕刻。

黏著圖案245、第三導電圖案265、第一遮罩275、第一蝕刻終止圖案365以及第一頂蓋圖案385可藉由蝕刻製程依序堆疊於第一初級填充結構790及第三襯墊720上。

黏著圖案245可包含金屬氮化物，例如氮化鈦、氮化鉭、氮化鎢等，第三導電圖案265可包含金屬，例如鎢、鈦、鉭、釕等，且第一遮罩275、第一蝕刻終止圖案365以及第一頂蓋圖案385中的各者可包含絕緣氮化物，例如氮化矽。

黏著圖案245可形成於包含絕緣氮化物(例如，氮化矽)的第三襯墊720與包含金屬(例如，鎢)的第三導電圖案265之間，使得黏著圖案245及第三導電圖案265可彼此很好地黏著。

在下文中，依序堆疊的黏著圖案245、第三導電圖案265、第一遮罩275、第一蝕刻終止圖案365以及第一頂蓋圖案385可稱為位元線結構395。位元線結構395可包含：導電結構，具有黏著圖案245及第三導電圖案265；及絕緣結構，具有位於導電結構上的第一遮罩275、第一蝕刻終止圖案365以及第一頂蓋圖案。在實例實施例中，可合併第一遮罩275、第一蝕刻終止圖案365以及第一頂蓋圖案385以形成單一絕緣結構。

在實例實施例中，位元線結構395可在第二方向D2上在基底100上延伸，且多個位元線結構395可在第一方向D1上彼此間隔開。

參考圖13，第二犧牲間隔件層400及第三犧牲間隔件層410可形成於位元線結構395、第一初級填充結構790以及第三襯墊720上。

第二犧牲間隔件層400可包含絕緣氮化物，例如氮化矽，且第三犧牲間隔件層410可包含與第二下部間隔件765的材料實質上相同的材料，例如碳氧化矽(SiOC)。

在實例實施例中，可不形成第二犧牲間隔件層400，且第 三犧牲間隔件層410可直接接觸位元線結構395、第一初級填充結構790以及第三襯墊720。

可在形成第二犧牲間隔件層400之前對位元線結構395(具體而言，其中包含的第三導電圖案265)進一步執行電漿氮化製程。

參考圖14，第二犧牲間隔件層400及第三犧牲間隔件層410可經非等向性地蝕刻以分別形成可依序堆疊於位元線結構395的側壁上的第二犧牲間隔件405及第三犧牲間隔件415。

因此，可暴露包含於第一初級填充結構790中的第一初級下部間隔件結構770的上部表面、第三襯墊720的上部表面以及位元線結構395的上部表面。

參考圖15，可移除包含於經暴露第一初級下部間隔件結構770中的第一犧牲間隔件755，且因此可形成暴露第一下部間隔件735的最上部表面的第三開口420。

在實例實施例中，第一犧牲間隔件755可藉由使用例如氫氟酸(HF)作為蝕刻劑的濕蝕刻製程來移除，且其下方的第一下部間隔件735可充當蝕刻終止層。因此，可藉由移除各別第二開口230中的多個第一犧牲間隔件755形成的多個第三開口420的底部可實質上彼此共面。

當移除第一犧牲間隔件755時，可暴露第二下部間隔件765的上部外側壁。

參考圖16，可移除經暴露第二下部間隔件765的上部部分及位元線結構395的側壁上的第三犧牲間隔件415。因此，可擴大第三開口420的寬度，且可暴露第一填充圖案780的上部側壁 及第二犧牲間隔件400的表面。

在實例實施例中，可藉由例如使用氧氣(O₂)的灰化製程及/或使用氫氟酸(HF)的剝除製程移除第二下部間隔件765及第三犧牲間隔件415的上部部分。

在實施例中，在移除第二下部間隔件765的上部部分時，剩餘第二下部間隔件765的最上部表面可與第一下部間隔件735的最上部表面實質上共面。

參考圖17，可藉由蝕刻製程移除位元線結構395的側壁上的第二犧牲間隔件405及第一填充圖案780未由位元線結構395覆蓋且由第三開口420暴露的部分。

在蝕刻製程之後保留在第二開口230中的第一填充圖案780可包含導電材料，且可接觸位元線結構395的下部表面及主動圖案103的上部表面上的第一金屬矽化物圖案105中的各者。因此，剩餘第一填充圖案780可稱為導電接觸插塞780。第一填充圖案780可包含具有相對大寬度的下部部分及具有相對小寬度的上部部分。在實例實施例中，第一填充圖案780的下部部分的上部表面可與第一下部間隔件735及第二下部間隔件765的最上部表面實質上共面。

亦可在蝕刻製程期間移除第三襯墊720未由位元線結構395覆蓋的部分，且因此可暴露第一襯墊700及第二襯墊710的上部表面。然而，第三襯墊720在第二襯墊710與位元線結構395之間的部分可保留為第三襯墊圖案725。

在執行蝕刻製程時，可進一步擴大第三開口420的寬度。

參考圖18，第二頂蓋層792可藉由例如ALD製程形成於 位元線結構395、第一填充圖案780、第一下部間隔件735及第二下部間隔件765、以及第一襯墊700及第二襯墊710上。

第二頂蓋層792可包含氧化物(例如，氧化矽)或絕緣氮化物(例如，氮化矽)。

參考圖19，第二填充層可形成於第二頂蓋層792上以填充第三開口420，且可經蝕刻直至暴露第一襯墊700及第二襯墊710的上部表面。

在蝕刻製程期間亦可移除第二頂蓋層792在第三開口420的外部處的部分，且因此可暴露位元線結構395的上部表面及側壁、第一襯墊700及第二襯墊710的上部表面以及第三襯墊圖案725的側壁。

因此，第二頂蓋圖案795可保留在第三開口420的內壁上，且第二填充圖案810可形成於第二頂蓋圖案795上。第二開口230中的第一填充圖案780及第二填充圖案810、第一下部間隔件735及第二下部間隔件765以及第二頂蓋圖案795可形成第一填充結構。另外，第一填充圖案780的下部部分的側壁上的第一下部間隔件735及第二下部間隔件765可形成第一下部間隔件結構。

第二填充圖案810可包含絕緣氮化物，例如氮化矽。

參考圖20，第一上部間隔件層及第二上部間隔件層可依序形成於基底100上，所述基底上形成位元線結構395、第一襯墊700及第二襯墊710、第三襯墊圖案725以及第一填充結構，且第一上部間隔件層及第二上部間隔件層可經非等向性地蝕刻以形成第一上部間隔件820及第二上部間隔件830。第一上部間隔件820 可形成於位元線結構395的側壁以及包含於第一填充結構中的第二頂蓋圖案795及第二填充圖案810的部分的上部表面以上且覆蓋所述側壁及所述上部表面，且第二上部間隔件830可形成於第一上部間隔件820的外側壁上且覆蓋所述外側壁。

第一上部間隔件820可包含絕緣氮化物，例如氮化矽，且第二上部間隔件830可包含氧化物，例如氧化矽。

可使用位元線結構395及第一上部間隔件820以及第二上部間隔件830作為蝕刻遮罩執行乾蝕刻製程，以形成部分地暴露第一襯墊700及第二襯墊710的上部表面的第四開口440。

第三上部間隔件層可形成於第一頂蓋圖案385的上部表面、第一上部間隔件820的上部表面、第二上部間隔件830的上部表面及外側壁、第一填充結構的部分的上部表面以及第一襯墊700及第二襯墊710由第四開口440暴露的部分的上部表面上，且第三上部間隔件層可經非等向性地蝕刻以形成第三上部間隔件840，所述第三上部間隔件形成於第二上部間隔件830的外側壁上且覆蓋所述外側壁。第三上部間隔件840亦可覆蓋第一填充結構的部分的上部表面。第三上部間隔件840可包含絕緣氮化物，例如氮化矽。

依序堆疊於位元線結構395的側壁上的第一上部間隔件820、第二上部間隔件830以及第三上部間隔件840可形成初級上部間隔件結構850。

參考圖21，第二犧牲層可形成為足夠高度以填充基底100上的第四開口440，且可經平坦化直至第一頂蓋圖案385的上部表面經暴露以形成第二犧牲圖案480。在實例實施例中，第二犧牲圖 案480可在第二方向D2上延伸，且多個第二犧牲圖案480可藉由位元線結構395在第一方向D1上彼此間隔開。第二犧牲圖案480可包含氧化物，例如氧化矽。

參考圖22及圖23，具有在第二方向D2上彼此間隔開的多個第五開口(其中的各者可在第一方向D1上延伸)的第二遮罩可形成於第一頂蓋圖案385、第二犧牲圖案480以及初級上部間隔件結構850上。可使用第二遮罩作為蝕刻遮罩蝕刻第二犧牲圖案480以形成暴露閘極結構170的閘極遮罩160的上部表面的第六開口。

在實例實施例中，第五開口中的各者可在豎直方向上與閘極結構170重疊，且多個第六開口可在第一方向D1上相鄰的位元線結構395之間在第二方向D2上彼此間隔開。

在移除第二遮罩之後，可形成第三頂蓋圖案485以填充第六開口。根據第六開口的佈局，多個第三頂蓋圖案485可在第一方向D1上相鄰的位元線結構395之間在第二方向D2上彼此間隔開。第三頂蓋圖案485可包含絕緣氮化物，例如氮化矽。

多個第二犧牲圖案480可在位元線結構395之間在第二方向D2上彼此間隔開。

可移除剩餘第二犧牲圖案480以形成部分地暴露第一襯墊700及第二襯墊710的上部表面的第九開口。多個第七開口可在第一方向D1上相鄰的位元線結構395之間在第二方向D2上彼此間隔開。

下部接觸插塞層可形成為足夠高度以填充第七開口，且可經平坦化直至暴露第一頂蓋圖案385的上部表面以及第三頂蓋 圖案485及初級上部間隔件結構850的上部表面。因此，下部接觸插塞層可劃分成多個下部接觸插塞475，所述下部接觸插塞可由位元線結構395之間的第三頂蓋圖案485在第二方向D2上彼此間隔開。

下部接觸插塞475可包含例如摻雜多晶矽，且可藉由接觸第一襯墊700電連接至主動圖案103。

參考圖24，可移除下部接觸插塞475的上部部分以暴露位元線結構395的側壁上的初級上部間隔件結構850的上部部分，且可移除經暴露初級上部間隔件結構850的第二上部間隔件830及第三上部間隔件840的上部部分。

可藉由例如回蝕製程移除下部接觸插塞475的上部部分，且可藉由例如濕蝕刻製程移除第二上部間隔件830及第三上部間隔件840的上部部分。

第四上部間隔件層可形成於位元線結構395、初級上部間隔件結構850、下部接觸插塞475以及第三頂蓋圖案485上，且可經非等向性地蝕刻以形成第四上部間隔件490。第四上部間隔件可形成於第一上部間隔件820在位元線結構395的上部側壁上的部分的外側壁上。

可藉由非等向性蝕刻製程形成的第四上部間隔件490可形成於第二上部間隔件830的上部表面及第三上部間隔件840的上部表面的至少一部分上且覆蓋所述表面及所述至少一部分。因此，在非等向性蝕刻製程期間，可部分地移除下部接觸插塞475的上部部分，且亦可移除第三上部間隔件840不由第四上部間隔件490覆蓋的部分。

在實例實施例中，第五上部間隔件層可形成於位元線結構395、第一上部間隔件820、第四上部間隔件490、下部接觸插塞475以及第三頂蓋圖案485上，且可進一步經蝕刻以在第四上部間隔件490的側壁上形成第五上部間隔件，且下部接觸插塞475的上部部分可使用位元線結構395、第一上部間隔件820、第四上部間隔件490、下部接觸插塞475以及第三頂蓋圖案485作為蝕刻遮罩另外蝕刻。因此，下部接觸插塞475的上部表面可低於第二上部間隔件830及第三上部間隔件840的最上部表面。

第二金屬矽化物圖案500形成於下部接觸插塞475的上部表面上。在實例實施例中，第二金屬矽化物圖案500可藉由以下操作形成：在位元線結構395、第一上部間隔件820、第四上部間隔件490、第三上部間隔件840、下部接觸插塞475以及第三頂蓋圖案485上形成第二金屬層；及對第二金屬層執行熱處理，亦即，藉由執行其中包含金屬的第二金屬層與包含矽的下部接觸插塞475彼此反應的矽化製程，以及移除第一金屬層的未反應部分。

第二金屬矽化物圖案500可包含例如矽化鈷、矽化鎳、矽化鈦等。

參考圖25，第二障壁層530可形成於位元線結構395、第一上部間隔件820、第四上部間隔件490、第三上部間隔件840、第二金屬矽化物圖案500以及第三頂蓋圖案485上，且第三金屬層540可形成於第二障壁層530上以填充位元線結構395之間的空間。

可對第三金屬層540的上部部分執行平坦化製程。平坦化製程可包含CMP製程及/或回蝕製程。

參考圖26及圖27，可圖案化第三金屬層540及第二障壁層530以形成上部接觸插塞549，且第八開口547可形成於多個上部接觸插塞549之間。

在第八開口547的形成期間，亦可部分地移除不僅第三金屬層540及第二障壁層530，而且包含於位元線結構395中的絕緣結構的上部部分、其側壁上的初級上部間隔件結構850及第四上部間隔件490以及第三頂蓋圖案485，且因此可暴露第二上部間隔件830的上部表面。

當形成第八開口547時，第三金屬層540及第二障壁層530可分別轉變成第三金屬圖案545及形成於第三金屬圖案545的下部表面及側壁上且覆蓋所述側壁的第二障壁圖案535，所述圖案可形成上部接觸插塞549。在實例實施例中，多個上部接觸插塞549可在第一方向D1及第二方向D2上彼此間隔開，且可在平面視圖中以蜂巢圖案或晶格圖案配置。上部接觸插塞549中的各者可具有圓形、橢圓形或多邊形的形狀。

依序堆疊於基底100上的下部接觸插塞475、第二金屬矽化物圖案500以及上部接觸插塞549可形成接觸插塞結構。

可移除經暴露第二上部間隔件830以形成與第八開口547連接的氣隙835。可藉由例如濕蝕刻製程移除第二上部間隔件830。

在實例實施例中，不僅可移除第二上部間隔件830由第八開口547直接暴露的部分而且可移除第二上部間隔件830與所述第八開口平行的部分。舉例而言，不僅可移除第二上部間隔件830由第八開口547暴露的未由上部接觸插塞549覆蓋的部分，而 且可移除第二上部間隔件830由上部接觸插塞549覆蓋的部分。

參考圖28，第一絕緣圖案615形成於第八開口547的側壁上，且第二絕緣圖案620可形成於第一絕緣圖案615上以填充第八開口547的剩餘部分。因此，可由第一絕緣圖案615及第二絕緣圖案620封閉氣隙835的頂部末端。

氣隙835亦可稱為第二上部間隔件835，且第一上部間隔件820、第二上部間隔件835以及第三上部間隔件840可形成上部間隔件結構855。

可藉由在第八開口547的內壁、上部接觸插塞549以及第三頂蓋圖案485上形成第一絕緣層及非等向性地蝕刻第一絕緣層來形成第一絕緣圖案615。

可藉由在第一絕緣圖案615、上部接觸插塞549以及第三頂蓋圖案485上形成第二絕緣層及對第二絕緣層執行回蝕製程來形成第二絕緣圖案620。

第一絕緣圖案615及第二絕緣圖案620中的各者可包含諸如氮化矽的氮化物，且可形成絕緣圖案結構。

第二蝕刻終止層630可形成於第二絕緣圖案620、上部接觸插塞549以及第三頂蓋圖案485上，且模具層可形成於第二蝕刻終止層630上。可部分蝕刻模具層的一部分及其下方的第二蝕刻終止層630的一部分以形成暴露上部接觸插塞549的上部表面的第九開口。

當多個上部接觸插塞549在第一方向D1及第二方向D2上彼此間隔開，且可在平面視圖中以蜂巢圖案或晶格圖案配置時，暴露上部接觸插塞549的第九開口亦可在平面視圖中以蜂巢圖案 或晶格圖案配置。

下部電極層可形成於第九開口的側壁、上部接觸插塞549的經暴露上部表面以及模具層上，第三犧牲層可形成於下部電極層上以填充第九開口，且下部電極層及第三犧牲層可平坦化直至模具層的上部表面暴露以將下部電極層劃分成多個部分。

因此，具有圓柱形形狀的下部電極640可形成於第九開口中。然而，當第九開口具有相對小寬度時，下部電極640可具有柱形狀。下部電極640可包含例如金屬、金屬氮化物、金屬矽化物、摻雜多晶矽等。

第三犧牲層及模具層可藉由例如使用例如LAL溶液的濕蝕刻製程來移除。

介電層650可形成於下部電極640的表面及第二蝕刻終止層630上。介電層650可包含例如金屬氧化物。

上部電極660可形成於介電層650上。上部電極660可包含例如金屬、金屬氮化物、金屬矽化物、摻雜矽鍺等。在實例實施例中，上部電極660可具有包含金屬或金屬氮化物的第一上部電極及包含摻雜矽鍺的第二上部電極。

下部電極640、介電層650以及上部電極660可形成電容器670。

上部佈線可進一步形成於電容器670上以完成半導體裝置的製造。

如上文所描述，形成於第二開口230中的第一初級填充結構790可包含第一填充圖案780的側壁上的第一初級下部間隔件結構770。第一初級下部間隔件結構770可包含第一填充圖案 780的側壁上的第二下部間隔件765，及在第二下部間隔件765的外側壁上的在豎直方向上堆疊的第一下部間隔件735及第一犧牲間隔件755。

在實例實施例中，可藉由移除第一犧牲間隔件755形成第三開口420，且可移除由第三開口420暴露的第二下部間隔件765的上部部分。因此，第三開口420的寬度可經擴大以暴露第一填充圖案780的上部部分，且可移除第一填充圖案780的經暴露上部部分。

在實例實施例中，當移除第一犧牲間隔件755時，第一犧牲間隔件755下方的第一下部間隔件735可充當蝕刻終止層。因此，各別第二開口230中的第三開口420的深度可實質上恆定而無大分佈。

舉例而言，當在不單獨地形成第一下部間隔件735及第一犧牲間隔件755的情況下形成第一犧牲間隔件755時，第一犧牲間隔件755的移除量取決於處理時間。因此，各別第二開口230中的第三開口420的深度可具有極大分佈。然而，在實例實施例中，第一下部間隔件735可充當蝕刻終止層，且因此藉由移除第一犧牲間隔件755形成的第三開口420的深度可具有極小分佈。因此，經由第三開口420移除第一填充圖案780的量在第二開口230內可實質上恆定，使得半導體裝置可具有改良電特性。

另外，第一犧牲間隔件755可包含氧化物，例如氧化矽，且主動圖案103的側壁上的隔離圖案112亦可包含實質上與第一犧牲間隔件755相同的材料。因此，當僅在不單獨地形成第一下部間隔件735的情況下形成第一犧牲間隔件755時，為形成第三 開口420而移除第一犧牲間隔件755的量可能無法恰當地控制，且可過度移除第一犧牲間隔件755。因此，亦可移除接觸第一犧牲間隔件755的隔離圖案112。

然而，在實例實施例中，包含不同於第一犧牲間隔件755的材料的材料的第一下部間隔件735可另外形成於第一犧牲間隔件755下方，且第一下部間隔件735的最上部表面可高於隔離圖案112的上部表面或第一襯墊700的下部表面。因此，第一下部間隔件735而非第一犧牲間隔件755可接觸隔離圖案112，且當形成第三開口420時，可不移除隔離圖案112。

此外，當與三層在水平方向上形成於第一填充圖案780的側壁上以防止在形成第三開口420時移除隔離圖案112的情況相比時，根據實例實施例的第一初級下部間隔件結構770可包含水平方向上的雙層，且即使在第二開口230的大小減小時，亦可確保用於形成第三開口420的空間的裕度。

由以上製程製造的半導體裝置可具有以下結構特性。

參考圖26及圖28，半導體裝置可包含：主動圖案103，位於基底100上；隔離圖案112，位於基底100上且覆蓋主動圖案103的側壁；閘極結構170，在第一方向D1上延伸且位於主動圖案103及隔離圖案112的上部部分中；導電襯墊700，位於主動圖案103及隔離圖案112上；導電接觸插塞780，延伸穿過導電襯墊700，在主動圖案103的第三方向D3上接觸中心上部表面，且包含具有第一寬度的下部部分及具有小於第一寬度的第二寬度的上部部分；位元線結構395，位於導電接觸插塞780及導電襯墊700上且在第二方向D2上延伸；第二下部間隔件765及第一下部間隔 件735，位於導電接觸插塞780的下部部分的側壁上，堆疊於水平方向上且包含彼此不同的絕緣材料；絕緣填充圖案810，位於第一下部間隔件735及第二下部間隔件765上；上部間隔件結構855，位於絕緣填充圖案810上且覆蓋位元線結構395的側壁；接觸插塞結構475、接觸插塞結構500以及接觸插塞結構549，位於導電襯墊700上；以及電容器670，位於接觸插塞結構475、接觸插塞結構500以及接觸插塞結構549上。第一下部間隔件及第二下部間隔件的最上部表面可與導電接觸插塞780的下部部分的上部表面實質上共面。

在實例實施例中，可進一步形成第二頂蓋圖案795以覆蓋導電接觸插塞780的上部部分的側壁、導電接觸插塞780的下部部分的上部表面以及第一下部間隔件735及第二下部間隔件765的最上部表面。

在實例實施例中，導電接觸插塞780可為在第一方向D1及第二方向D2上彼此間隔開的多個導電接觸插塞780中的一者，第一下部間隔件735可為在第一方向D1及第二方向D2上安置的多個第一下部間隔件735中的一者，且第二下部間隔件765可為在第一方向D1及第二方向D2上安置的多個第二下部間隔件765中的一者。多個第一下部間隔件的最上部表面可實質上彼此共面。

圖29至圖34為示出根據實例實施例的製造半導體裝置的方法的橫截面視圖。此方法可包含與參考圖1至圖28所示出的製程實質上相同或相似的製程，且因此本文中省略其重複解釋。

參考圖29，可執行與參考圖1至圖8所示出的製程實質上相同或類似的製程，且可移除第一犧牲圖案745。

因此，可暴露第一下部間隔件735的表面，且可藉由例如ALD製程在第一下部間隔件735的經暴露表面、第三凹槽235的側壁以及第三襯墊720的上部表面上形成第一犧牲間隔件層750。

參考圖30，可執行與參考圖11所示出的製程實質上相同或類似的製程，且第二初級填充結構797可形成為填充第二開口230。

第二初級填充結構797可包含第二初級下部間隔件結構777及第一填充圖案780。第二初級下部間隔件結構777可具有第二開口230的下部側壁及底部邊緣上的第一下部間隔件735、第一下部間隔件735的表面及第二開口230的上部側壁上的第四犧牲間隔件757以及第四犧牲間隔件757的側壁上的第三下部間隔件767。

參考圖31，可執行與參考圖12至15所示出的製程實質上相同或類似的製程，且可移除第四犧牲間隔件757的上部部分以形成第十開口422。

在實例實施例中，可藉由使用例如氫氟酸(HF)作為蝕刻劑的濕蝕刻製程移除第四犧牲間隔件757的上部部分。第四犧牲間隔件757可在第一下部間隔件735的最上部表面的高度處具有相對薄的厚度。因此，在濕蝕刻製程期間，蝕刻劑可能難以穿透至第四犧牲間隔件757的下部部分中，且可僅移除第四犧牲間隔件757的上部部分。

因此，不同於參考圖15所示出的第一犧牲層755，第一犧牲間隔件755可不完全移除且可部分地保留。在下文中，第四 犧牲間隔件757可稱為第四下部間隔件757。

參考圖32，可執行與參考圖16所示出的製程實質上相同或類似的製程，使得可移除第三下部間隔件767的上部部分以放大第十開口422的寬度。

參考圖33，可執行與參考圖17所示出的製程實質上相同或類似的製程，且可藉由蝕刻製程移除位元線結構395的側壁上的第二犧牲間隔件405及第一填充圖案780未由位元線結構395覆蓋且由第十開口422暴露的部分。

參考圖34，可執行與參考圖18至圖28所示出的製程實質上相同或類似的製程以完成半導體裝置的製造。

藉由執行上文所描述的製程，包含第一填充圖案780及第二填充圖案810、第一下部間隔件735、第三下部間隔件767以及第四下部間隔件757以及第二頂蓋圖案795的第二填充結構可形成於第二開口230中。第一填充圖案780的下部側壁上的第一下部間隔件735、第三下部間隔件767以及第四下部間隔件757可形成第二下部間隔件結構。

不同於圖28中所示出的半導體裝置，圖34中的半導體裝置可包含具有三層的第二下部間隔件結構，所述三層含有第三下部間隔件767、第四下部間隔件757以及第一下部間隔件735。因此，可加強第一填充圖案780與第一襯墊700之間的絕緣，其中的各者可包含導電材料，且因此可防止所述第一填充圖案與所述第一襯墊之間的電短路。

在實例實施例中，第一下部間隔件735的最上部表面與第三下部間隔件767及第四下部間隔件757的最上部表面可實質 上彼此共面。

圖35至圖38為示出根據實例實施例的製造半導體裝置的方法的橫截面視圖。此方法可包含與參考圖29至圖34所示出的製程實質上相同或相似的製程，且因此本文中省略其重複解釋。

參考圖35，可執行與參考圖29至圖31所示出的製程實質上相同或類似的製程，使得可藉由移除第四下部間隔件757的上部部分形成第十開口422。

當與圖31中繪示的半導體裝置相比時，在濕蝕刻製程期間，可移除第四下部間隔件757的低於第一下部間隔件735的最上部表面的部分以及高於第一下部間隔件735的最上部表面的部分。然而，可不完全移除第四下部間隔件757而是可部分地保留，且蝕刻劑的一部分在濕蝕刻製程期間可穿透至第四下部間隔件757的低於第一下部間隔件735的最上部表面的部分中，且因此剩餘第四下部間隔件757的最上部表面可低於第一下部間隔件735的最上部表面。

參考圖36，可執行與參考圖32所示出的製程實質上相同或類似的製程，且可移除第三下部間隔件767由第十開口422暴露的部分，且因此可擴大第十開口422的寬度。

第十開口422的底部可低於第一下部間隔件735的最上部表面，且因此第三下部間隔件767可比圖32的第三下部間隔件767被移除更多。剩餘第三下部間隔件767的最上部表面可與第四下部間隔件757的最上部表面實質上共面，且因此可低於第一下部間隔件735的最上部表面。

參考圖37，可執行與參考圖33所示出的製程實質上相同 或類似的製程，使得可藉由蝕刻製程移除位元線結構395的側壁上的第二犧牲間隔件405及第一填充圖案780未由位元線結構395覆蓋且由第十開口422暴露的部分。

第一填充圖案780可包含具有相對大寬度的下部部分及具有相對小寬度的上部部分，且第一填充圖案780的下部部分的上部表面可與第三下部間隔件767及第四下部間隔件757的最上部表面實質上共面且低於第一下部間隔件735的最上部表面。

參考圖38，可執行與參考圖34所示出的製程實質上相同或類似的製程以完成半導體裝置的製造。

圖39至圖45為示出根據實例實施例的製造半導體裝置的方法的平面視圖及橫截面視圖。特別地，圖39及圖41為平面視圖，且圖40及圖42至圖45分別為沿對應平面視圖的線A-A'截取的橫截面視圖。此方法可包含與參考圖1至圖28所示出的製程實質上相同或相似的製程，且因此本文中省略其重複解釋。

參考圖39及圖40，可執行與參考圖1至圖2所示出的製程實質上相同或類似的製程，且主動圖案103及隔離圖案112可形成於基底100上。

導電襯墊結構930可形成於主動圖案103及隔離圖案112上。

導電襯墊結構930可包含在豎直方向上依序堆疊的第四襯墊900、第五襯墊910以及第六襯墊920。在實例實施例中，第四襯墊900可包含例如摻雜多晶矽，第五襯墊910可包含例如金屬矽化物，諸如矽化鈦、矽化鈷、矽化鎳等；金屬氮化物，諸如氮化鈦、氮化鉭、氮化鎢等；或金屬氮化矽，諸如氮化鈦矽、鉭矽等， 且第六襯墊920可包含金屬，諸如鎢、釕等。舉例而言，當與在圖3及圖4中具有單層結構的第一襯墊700相比時，導電襯墊結構930可為多層結構。

可藉由蝕刻製程圖案化導電襯墊結構930以形成暴露主動圖案103、隔離圖案112以及閘極結構170的上部表面的第十一開口940，且在蝕刻製程期間亦可部分地移除主動圖案103及隔離圖案112的上部部分。

第十一開口940可具有對應於參考圖3及圖4所示出的第一開口的佈局。第十一開口940可包含在第一方向D1上延伸的第一部分及在第二方向D2上延伸的第二部分，所述第一部分及所述第二部分可彼此連接。多個第十一開口940可在第一方向D1及第二方向D2上彼此間隔開，且可以晶格圖案配置。

在實例實施例中，導電襯墊結構930可在豎直方向上與各主動圖案103的在第三方向D3上延伸的末端部分及隔離圖案112的在第一方向D1上與所述主動圖案鄰近的部分重疊。

參考圖41及圖42，絕緣襯墊層結構980可形成於導電襯墊結構930上以填充第十一開口940。

在實例實施例中，絕緣襯墊層結構980可包含依序堆疊的第七襯墊層950、第八襯墊層960以及第九襯墊層970，且第七襯墊層950可填充第十一開口940。在實例實施例中，第七襯墊層950及第九襯墊層970可包含絕緣氮化物，例如氮化矽，且第八襯墊層960可包含金屬氧化物，例如氧化鉿、氧化鋯等。

第十襯墊層可形成於絕緣襯墊層結構980上，且經圖案化以形成第十襯墊990。可藉由使用第十襯墊990作為蝕刻遮罩部 分地蝕刻包含於閘極結構170中的絕緣襯墊層結構980、導電襯墊結構、主動圖案103、隔離圖案112以及閘極遮罩160以形成第十二開口995。

第十二開口995可具有對應於參考圖5及圖6所示出的第二開口230的佈局。舉例而言，第十襯墊990在平面視圖中可具有圓形或橢圓形的形狀，且多個第十襯墊990可形成為在第一方向D1及第二方向D2上彼此間隔開。第十襯墊990中的各者可在豎直方向上與在第一方向D1上相鄰的主動圖案103的末端部分及在主動圖案103的末端部分之間的隔離圖案112的部分重疊。

參考圖43，可執行與參考圖7至圖11所示出的製程實質上相同或類似的製程，使得第一初級填充結構790可形成為填充第十二開口995。

在實例實施例中，包含於第一初級填充結構790中的第一下部間隔件735的最上部表面可高於包含於導電襯墊結構930中的第五襯墊910的上部表面。

參考圖44，可執行與參考圖12至圖17所示出的製程實質上相同或類似的製程，使得第一填充圖案780及第一下部間隔件735以及第二下部間隔件765可形成於第十二開口995中。

僅第九襯墊層970在位元線結構395下方的部分可保留為第九襯墊圖案975。

參考圖45，可執行與參考圖18至圖28所示出的製程實質上相同或類似的製程以完成半導體裝置的製造。

在實例實施例中，除摻雜多晶矽之外，下部接觸插塞475可包含金屬，例如鎢，且包含於接觸插塞結構中的下部接觸插塞 475及上部接觸插塞549可含有相同金屬。因此，第二金屬矽化物圖案500可不形成於下部接觸插塞475與上部接觸插塞549之間。

在實例實施例中，下部接觸插塞475可接觸包含於導電襯墊結構930中的第六襯墊920的上部表面，且因此下部接觸插塞475可經由第四襯墊900、第五襯墊910以及第六襯墊920電連接至主動圖案103。

如上文所描述，導電襯墊結構930及絕緣襯墊層結構980可形成於主動圖案103及隔離圖案112上，且第一初級填充結構790可形成於延伸穿過導電襯墊結構930及絕緣襯墊層結構980的第十二開口995中以暴露主動圖案103及隔離圖案112。

當藉由移除包含於第一初級填充結構790中的第一犧牲間隔件755形成第三開口420時，第一下部間隔件735可充當蝕刻終止層，且第一下部間隔件735的最上部表面可高於包含於導電襯墊結構930中的第五襯墊910的上部表面。因此，第三開口420的底部可高於包含例如金屬矽化物的第五襯墊910的上部表面，且在移除第一犧牲間隔件755時，可不移除第五襯墊910。

當僅在不單獨地形成第一下部間隔件735的情況下形成第一犧牲間隔件755時，可在藉由移除第一犧牲間隔件755形成第三開口420時過度移除第一犧牲間隔件755，且亦可移除第五襯墊910為了防止第五襯墊910經移除，必須增加包含於導電襯墊結構930中且形成於第五襯墊910上的第六襯墊920的厚度。

然而，在實例實施例中，由於第一犧牲間隔件755下方的第一下部間隔件735，第三開口420的底部可不低於第五襯墊910的上部表面，且因此可以不必增加包含金屬的第六襯墊920的 厚度。

圖46至圖47為示出根據實例實施例的半導體裝置的橫截面視圖。此等半導體裝置可類似於分別參考圖34及圖38示出的半導體裝置。然而，如參考圖39至圖45所示出，可藉由在主動圖案103及隔離圖案112上形成導電襯墊結構930及絕緣襯墊層結構980的製程來製造此等半導體裝置。

因此，參考圖46，第三下部間隔件767、第四下部間隔件757以及第一下部間隔件735可在實質上平行於基底100的上部表面的水平方向上形成於第一填充圖案780的下部側壁上。在實例實施例中，第一下部間隔件735、第三下部間隔件767以及第四下部間隔件757的最上部表面可高於包含於導電襯墊結構930中的第五襯墊910的上部表面。

參考圖47，第三下部間隔件767、第四下部間隔件757以及第一下部間隔件735可在水平方向上依序形成於第一填充圖案780的下部側壁上。在實例實施例中，第一下部間隔件735、第三下部間隔件767以及第四下部間隔件757的最上部表面可高於包含於導電襯墊結構930中的第五襯墊910的上部表面。

在實例實施例中，第三下部間隔件767及第四下部間隔件757的最上部表面可低於第一下部間隔件735的最上部表面。

雖然已參考圖式描述實施例，但所屬領域中具有通常知識者應理解，可在不脫離如由所附申請專利範圍及其等效物定義的精神及範疇的情況下在其中進行形式及細節的各種變化。

100:基底

103:主動圖案

105:第一金屬矽化物圖案

112:隔離圖案

245:黏著圖案

265:第三導電圖案

275:第一遮罩

365:第一蝕刻終止圖案

385:第一頂蓋圖案

395:位元線結構

405:第二犧牲間隔件

415:第三犧牲間隔件

420:第三開口

700:第一襯墊

710:第二襯墊

720:第三襯墊

735:第一下部間隔件

765:第二下部間隔件

780:第一填充圖案/導電接觸插塞

A-A':線

D1:第一方向

D2:第二方向

Claims (10)

1. 一種半導體裝置，包括：導電接觸插塞，位於基底上，所述導電接觸插塞包括下部部分及位於所述下部部分上的上部部分，所述下部部分具有第一寬度，且所述上部部分具有小於所述第一寬度的第二寬度；位元線結構，位於所述導電接觸插塞上且接觸所述導電接觸插塞的上部表面，所述位元線結構包括設置於垂直於所述基底的上部表面的豎直方向上的導電結構及絕緣結構；以及第一下部間隔件、第二下部間隔件以及第三下部間隔件，在平行於所述基底的所述上部表面的水平方向上依序設置於所述導電接觸插塞的所述下部部分的側壁上，其中所述第三下部間隔件的最上部表面高於所述第一下部間隔件的上部表面及所述第二下部間隔件的上部表面，且所述導電接觸插塞的所述上部部分與所述下部部分是一體的。
2. 如請求項1所述的半導體裝置，其中所述第一下部間隔件的所述上部表面及所述第二下部間隔件的所述上部表面彼此共面。
3. 如請求項1所述的半導體裝置，其中所述第一下部間隔件、所述第二下部間隔件以及所述第三下部間隔件分別包含碳氧化矽(SiOC)、氧化矽以及氮化矽。
4. 如請求項1所述的半導體裝置，更包括：頂蓋圖案，位於所述導電接觸插塞的所述上部部分的側壁、所述導電接觸插塞的所述下部部分的上部表面、所述第一下部間 隔件的所述上部表面、所述第二下部間隔件的所述上部表面以及所述第三下部間隔件的上部表面及上部側壁上；以及絕緣填充圖案，位於所述頂蓋圖案上。
5. 如請求項1所述的半導體裝置，更包括位於所述基底上的主動圖案及隔離圖案，所述隔離圖案設置於所述主動圖案的側壁上，其中所述導電接觸插塞接觸所述主動圖案的中心上部表面。
6. 如請求項5所述的半導體裝置，其中所述第三下部間隔件的所述最上部表面在所述豎直方向上高於所述隔離圖案的上部表面。
7. 一種半導體裝置，包括：主動圖案，位於基底上；隔離圖案，設置於所述主動圖案的側壁上；導電接觸插塞，接觸所述主動圖案的上部表面；位元線結構，位於所述導電接觸插塞上且接觸所述導電接觸插塞的上部表面；導電襯墊結構，位於所述主動圖案及所述隔離圖案上，所述導電襯墊結構在平行於所述基底的上部表面的水平方向上與所述導電接觸插塞的至少一部分重疊且包括依序設置於垂直於所述基底的所述上部表面的豎直方向上的第一襯墊、第二襯墊以及第三襯墊；以及第一下部間隔件及第二下部間隔件，位於所述導電接觸插塞的側壁上，堆疊於所述水平方向上，其中所述第二下部間隔件的最上部表面在所述豎直方向上高 於所述第二襯墊的上部表面。
8. 如請求項7所述的半導體裝置，其中所述第一下部間隔件的最上部表面與所述第二下部間隔件的所述最上部表面共面。
9. 如請求項7所述的半導體裝置，其中所述第一襯墊、所述第二襯墊以及所述第三襯墊分別包含摻雜有雜質的多晶矽、金屬矽化物以及金屬。
10. 一種半導體裝置，包括：主動圖案，位於基底上；隔離圖案，位於所述基底上，所述隔離圖案設置於所述主動圖案的側壁上；閘極結構，在平行於所述基底的上部表面的第一方向上延伸，所述閘極結構包含於所述主動圖案的上部部分及所述隔離圖案的上部部分中；導電襯墊結構，位於所述主動圖案及所述隔離圖案上；導電接觸插塞，延伸穿過所述導電襯墊結構且接觸所述主動圖案的中心上部表面，所述導電接觸插塞包括下部部分及位於所述下部部分上的上部部分，所述下部部分具有第一寬度且所述上部部分具有小於所述第一寬度的第二寬度；位元線結構，位於所述導電接觸插塞及所述導電襯墊結構上且接觸所述導電接觸插塞的上部表面，所述位元線結構在平行於所述基底的所述上部表面且垂直於所述第一方向的第二方向上延伸；第一下部間隔件及第二下部間隔件，位於所述導電接觸插塞 的所述下部部分的側壁上，依序設置於平行於所述基底的所述上部表面的水平方向上，所述第一下部間隔件及所述第二下部間隔件包含彼此不同的絕緣材料；絕緣填充圖案，位於所述第一下部間隔件及所述第二下部間隔件上；上部間隔件結構，位於所述絕緣填充圖案上，所述上部間隔件結構設置於所述位元線結構的側壁上；接觸插塞結構，位於所述導電襯墊結構上；以及電容器，位於所述接觸插塞結構上，其中所述第一下部間隔件的最上部表面及所述第二下部間隔件的最上部表面與所述導電接觸插塞的所述下部部分的上部表面共面，且所述導電接觸插塞的所述上部部分與所述下部部分是一體的。

Images