TW202322407A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202322407A
TW202322407A TW111136935A TW111136935A TW202322407A TW 202322407 A TW202322407 A TW 202322407A TW 111136935 A TW111136935 A TW 111136935A TW 111136935 A TW111136935 A TW 111136935A TW 202322407 A TW202322407 A TW 202322407A
Authority
TW
Taiwan
Prior art keywords
electrode
layer
dielectric layer
contact plug
insulating
Prior art date
Application number
TW111136935A
Other languages
English (en)
Inventor
朴正敏
林漢鎭
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202322407A publication Critical patent/TW202322407A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置包括位於基板上的第一接觸插塞、電容器、絕緣分割層以及第二接觸插塞。電容器包括第一電極及第二電極以及介電層。第一電極接觸所述第一接觸插塞的上表面且在與基板的上表面實質上垂直的垂直方向上延伸。第二電極與第一電極間隔開，並且在垂直方向上延伸且包括分別與第一電極的下表面及上表面實質上共面的下表面及上表面。介電層位於第一電極的側壁及第二電極的側壁上。絕緣分割層形成於介電層的位於第一電極的側壁及第二電極的側壁上的一些部分之間。第二接觸插塞接觸第二電極的上表面。

Description

半導體裝置
本揭露是有關於半導體裝置。 [相關申請案的交叉參考]
本申請案主張優先於在2021年11月23日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0162508號，所述韓國專利申請案的揭露內容全文併入本案供參考。
隨著動態隨機存取記憶體（dynamic random access memory，DRAM）裝置的大小減小，DRAM裝置中的電容器的大小亦減小。因此，在DRAM裝置的電容器的形成期間，可能由於空間不足而未良好地形成電極及/或介電層，此可能引起電容器的劣化。
實例性實施例提供一種具有改善特性的半導體裝置。
根據本發明概念的實例性實施例，存在一種半導體裝置。半導體裝置可包括位於基板上的第一接觸插塞、電容器、絕緣分割層以及第二接觸插塞。電容器可包括第一電極及第二電極以及介電層。第一電極可接觸所述第一接觸插塞的上表面且可在與基板的上表面實質上垂直的垂直方向上延伸。第二電極可與第一電極間隔開，並且可在垂直方向上延伸且包括分別與第一電極的下表面及上表面實質上共面的下表面及上表面。介電層可位於第一電極的側壁及第二電極的側壁上。絕緣分割層可形成於介電層的位於第一電極的側壁及第二電極的側壁上的一些部分之間。第二接觸插塞可接觸第二電極的上表面。
根據本發明概念的實例性實施例，存在一種半導體裝置。半導體裝置可包括位於基板上的第一接觸插塞、第一電極、第二電極、介電層、絕緣分割層以及第二接觸插塞。第一接觸插塞可在與基板的上表面實質上平行的水平方向上彼此間隔開。第一電極可分別接觸第一接觸插塞，第一電極中的每一者可在與基板的上表面實質上垂直的垂直方向上延伸。第二電極可在水平方向上與第一電極間隔開，第二電極中的每一者可在垂直方向上延伸。介電層可位於第一電極的側壁及第二電極的側壁上。絕緣分割層可形成於介電層的位於第一電極的側壁及第二電極的側壁上的一些部分之間。第二接觸插塞可分別接觸第二電極的上表面。第一電極與第二電極可在水平方向上彼此重複地交替。
根據本發明概念的實例性實施例，存在一種半導體裝置。半導體裝置可包括：主動圖案，位於基板上；閘極結構，位於主動圖案的上部部分上且在與基板的上表面平行的第一方向上延伸；位元線結構，接觸主動圖案的中心上表面且在與基板的上表面平行且與第一方向垂直的第二方向上延伸；接觸插塞結構，位於主動圖案的端部部分上；絕緣層結構，位於接觸插塞結構的上部側壁及位元線結構的上部側壁上；電容器，位於接觸插塞結構及絕緣層結構上；絕緣分割層；以及接觸插塞。電容器可包括：第一電極，接觸所述接觸插塞結構的上表面且在與基板的上表面實質上垂直的垂直方向上延伸；第二電極，與第一電極間隔開、在垂直方向上延伸且包括分別與第一電極的下表面及上表面實質上共面的下表面及上表面；以及介電層，位於第一電極的側壁及第二電極的側壁上。絕緣分割層可形成於介電層的位於第一電極的側壁與第二電極的側壁上的一些部分之間。接觸插塞可接觸第二電極的上表面。
在製造半導體裝置的方法中，電容器中所包括的電極可藉由單個製程形成，且因此可增強用於形成電容器的製程裕度且可提高半導體裝置的製作效率。
參照附圖閱讀以下詳細說明，將易於理解根據實例性實施例的閘極結構及其形成方法、包括閘極結構的半導體裝置及其製造方法的以上及其他態樣及特徵。將理解，儘管用語「第一」、「第二」及/或「第三」在本文中可用於闡述各種元件、組件、區、層及/或區段，但該些元件、組件、區、層及/或區段不應受該些用語限制。該些用語僅用於區分一個元件、組件、區、層或區段與另一區、層或區段。因此，以下論述的第一元件、組件、區、層或區段可被稱為第二元件、組件、區、層或區段或者第三元件、組件、區、層或區段，而不背離發明概念的教示。
在下文中，在說明書中（且不一定在申請專利範圍中），與基板的上表面實質上平行且實質上彼此垂直的兩個方向可分別被稱為第一方向D1與第二方向D2，且與基板的上表面實質上平行且相對於第一方向D1及第二方向D2成銳角的方向可稱為第三方向D3。
圖1至圖5是示出根據實例性實施例的製造半導體裝置的方法的剖視圖。
參照圖1，在基板10上形成第一接觸插塞20且可在基板10上形成位於第一接觸插塞20的側壁上（例如，覆蓋第一接觸插塞20的側壁）的第一絕緣間層30。
基板10可包含矽、鍺、矽鍺或III-V族化合物半導體，例如磷化鎵（GaP）、砷化鎵（GaAs）或銻化鎵（GaSb）。在實例性實施例中，基板10可為絕緣體上矽（silicon-on-insulator，SOI）基板或絕緣體上鍺（germanium-on-insulator，GOI）基板。
可在基板10上形成各種元件（例如主動圖案、閘極結構、位元線結構、源極/汲極層等）。各種元件可被第一絕緣間層30覆蓋，且第一接觸插塞20可電性連接至源極/汲極層。
在實例性實施例中，可藉由以下方式形成第一接觸插塞20：在基板10上形成第一接觸插塞層；形成覆蓋第一接觸插塞層的一部分的蝕刻罩幕；以及使用蝕刻罩幕對第一接觸插塞層實行蝕刻製程。可在基板10上形成位於第一接觸插塞20上（例如，覆蓋第一接觸插塞20）的第一絕緣間層30，且可移除第一絕緣間層30的上部部分，使得第一絕緣間層30可位於第一接觸插塞20的側壁上（例如，可覆蓋第一接觸插塞20的側壁）。
作為另外一種選擇，可藉由以下方式形成第一接觸插塞20：在基板10上形成第一絕緣間層30；移除第一絕緣間層30的一部分以形成暴露出基板10的上表面的第一孔洞；在第一絕緣間層30上形成位於第一孔洞中（例如，對第一孔洞進行填充）的第一接觸插塞層；以及對第一接觸插塞層進行平坦化直至暴露出第一絕緣間層30的上表面。
在實例性實施例中，多個第一接觸插塞20可在與基板10的上表面平行的水平方向上彼此間隔開。
第一接觸插塞20可包含金屬（例如鎢、鋁、銅等）且第一絕緣間層30可包含氧化物（例如氧化矽）。
參照圖2，可在第一接觸插塞20及第一絕緣間層30上形成模具層，且可移除模具層的一部分以形成暴露出第一接觸插塞20的上表面的一些部分及第一絕緣間層30的上表面的一些部分的開口。
可在模具層上形成位於開口中（例如，對開口進行填充）的電極層，且可對電極層進行平坦化直至暴露出模具層的上表面以形成第一電極42及第二電極44。即，可對電極層進行圖案化以形成第一電極42及第二電極44。第一電極42可接觸第一接觸插塞20的上表面，且第二電極44可接觸第一絕緣間層30的上表面。第一電極42的下表面與第二電極44的下表面可實質上彼此共面，且第一電極42的上表面與第二電極44的上表面可實質上彼此共面。
在實例性實施例中，第一電極42及第二電極44中的每一者可具有在與基板10的上表面實質上垂直的垂直方向上延伸的形狀（例如，矩形形狀/柱狀形狀）。第一電極42及第二電極44中的每一者可在垂直方向上延伸較在第一方向D1上長的距離。
多個第一電極42可在水平方向上彼此間隔開，且多個第二電極44可在水平方向上彼此間隔開。第一電極42與第二電極44可在水平方向上交替及重複地設置。
電極層可包含金屬或金屬氮化物，且因此第一電極42與第二電極44可包含實質上相同的材料。
可藉由例如濕式蝕刻製程來移除模具層。
參照圖3，可在第一絕緣間層30上形成位於第一電極42及第二電極44上（例如，覆蓋第一電極42及第二電極44）的介電層50。
在實例性實施例中，介電層50可藉由例如化學氣相沈積（chemical vapor deposition，CVD）製程或原子層沈積（atomic layer deposition，ALD）製程形成，且可在第一絕緣間層30以及第一電極42及第二電極44上具有薄的均勻厚度。在實例性實施例中，介電層50可具有約5埃（Å）至約60埃的厚度。
介電層50可包含二元金屬氧化物（AO 2，其中A是金屬）或三元金屬氧化物（ABO 3，其中A及B是金屬）。介電層50可包含例如氧化鉿（HfO 2）、氧化鋯（ZrO 2）、氧化鈦（TiO 2）、氧化鉿鋯（HfZrO 3）、氧化鍶鈦（SrTiO 3）、氧化鋇鈦（BaTiO 3）或氧化鉍鐵（BiFeO 3）。
參照圖4，可以非等向性方式對介電層50進行蝕刻，以暴露第一電極42的上表面及第二電極44的上表面以及第一絕緣間層30的上表面。因此，介電層50的位於第一電極42的側壁及第二電極44的側壁上（例如，覆蓋第一電極42的側壁及第二電極44的側壁）的一些部分可彼此間隔開，且介電層50的上表面可與第一電極42的上表面及第二電極44的上表面實質上共面。在一些實施例中，介電層50的位於第一電極42的側壁及第二電極44的側壁上的所述一些部分在第一方向D1上可各自薄於第一接觸插塞20、第一電極42及第二電極44中的每一者。
第一電極42及第二電極44以及介電層50可形成電容器60。
可在第一電極42的上表面及第二電極44的上表面以及第一絕緣間層30的上表面、以及介電層50的上表面及側壁上形成絕緣分割（例如，分隔）層70。
絕緣分割層70可位於介電層50的位於第一電極42的側壁及第二電極44的側壁上的一些部分之間的空間中（例如，可對所述空間進行填充）。因此，絕緣分割層70可接觸第一絕緣間層30的上表面，且絕緣分割層70的下表面可與第一電極42的下表面及第二電極44的下表面實質上共面。
在實例性實施例中，可藉由例如CVD製程或ALD製程來形成絕緣分割層70。
絕緣分割層70可包含具有等於或大於約5電子伏特（eV）的帶隙的材料。絕緣分割層70可包含例如氧化鋁（Al 2O 3）、氧化矽（SiO 2）、氧化鎂（MgO 2）、氧化鈹（BeO）或東燃矽氮烷（Tonen SilaZane，TOSZ）。在一些實施例中，絕緣分割層70可包含與介電層50的材料不同的材料。
參照圖5，可在絕緣分割層70上形成第二絕緣間層80，且可穿過第二絕緣間層80及絕緣分割層70形成用於接觸第二電極44的上表面的第二接觸插塞90。
可藉由以下方式形成第二接觸插塞90：形成具有暴露出第二電極44的上表面的第二孔洞的第二絕緣間層80；在第二孔洞中形成第二接觸插塞層（例如，形成對第二孔洞進行填充的第二接觸插塞層）；以及對第二接觸插塞層進行平坦化直至暴露出第二絕緣間層80的上表面。
在實例性實施例中，多個第二接觸插塞90可在水平方向上彼此間隔開。
第二絕緣間層80可包含氧化物（例如氧化矽），且第二接觸插塞90可包含金屬（例如鎢、鋁、銅等）或經摻雜的矽鍺。
可進一步形成用於接觸第二接觸插塞90的配線，藉此完成半導體裝置的製作。
配線可包含金屬（例如鎢、鋁、銅等）或經摻雜的複晶矽。
如上所示，第一電極42及第二電極44可藉由對電極層進行圖案化來形成。即，第一電極42與第二電極44可不藉由獨立的製程形成，而是可藉由單個製程形成。因此，可增強用於形成第一電極42及第二電極44的製程裕度，且可提高半導體裝置的製作效率。接觸第一接觸插塞20的上表面的第一電極42及接觸第二接觸插塞90的下表面的第二電極44可分別用作下部電極及上部電極。
第一電極42與第二電極44可交替及重複地設置於水平方向上，且介電層50可在第一絕緣間層30以及第一電極42及第二電極44上具有薄且均勻的厚度。附加地，介電層50的位於第一電極42的側壁及第二電極44的側壁上（例如，覆蓋第一電極42的側壁及第二電極44的側壁）的所述一些部分可藉由絕緣分割層70彼此間隔開，且因此介電層50可具有更薄的厚度。附加地，第一電極42及第二電極44中的每一者可具有在垂直方向上延伸的形狀（例如，矩形形狀/柱狀形狀），介電層50的上表面可與第一電極42的上表面及第二電極44的上表面實質上共面，且因此介電層50的位於第一電極42的側壁及第二電極44的側壁上（例如，覆蓋第一電極42的側壁及第二電極44的側壁）的所述一些部分可具有大的面積。即，介電層50的位於第一電極42的側壁及第二電極44的側壁上（例如，覆蓋第一電極42的側壁及第二電極44的側壁）的所述一些部分可具有大的面積及薄的厚度，使得電容器60可具有增大的電容。
此外，即使介電層50的接觸第一電極42的側壁及第二電極44的側壁的所述一些部分具有薄的厚度，第一電極42與第二電極44之間的漏電流亦可被位於第一電極42與第二電極44之間的絕緣分割層70抑制/防止。
藉由上述製程製造的半導體裝置可具有以下結構特性。
半導體裝置可包括：第一接觸插塞20，位於基板10上；第一絕緣間層30，位於基板10上且位於第一接觸插塞20的側壁上（例如，覆蓋第一接觸插塞20的側壁）；電容器60；絕緣分割層70，位於介電層50的位於第一電極42的側壁及第二電極44的側壁上的所述一些部分之間；第二絕緣間層80，位於絕緣分割層70上；以及第二接觸插塞90，延伸穿過第二絕緣間層80及絕緣分割層70以接觸第二電極44的上表面，電容器60包括：第一電極42，接觸第一接觸插塞20的上表面且具有在垂直方向上延伸的形狀（例如，矩形形狀/柱狀形狀）；第二電極44，在水平方向上與第一電極42間隔開且具有在垂直方向上延伸的形狀（例如，矩形形狀/柱狀形狀）且包括分別與第一電極42的下表面及上表面實質上共面的下表面及上表面；以及介電層50，位於第一電極42的側壁及第二電極44的側壁上（例如，覆蓋第一電極42的側壁及第二電極44的側壁）。
在實例性實施例中，介電層50的位於第一電極42的側壁及第二電極44的側壁上（例如，覆蓋第一電極42的側壁及第二電極44的側壁）的所述一些部分可藉由絕緣分割層70彼此間隔開。
圖6及圖7是示出根據實例性實施例的製造半導體裝置的方法的剖視圖。所述方法可包括與參照圖1至圖5所示的製程實質上相同或相似的製程，且在本文中省略其重複闡釋。
參照圖6，可實行與參照圖1至圖3所示的製程實質上相同或相似的製程，且絕緣分割層70可形成於介電層50上。
介電層50可包括位於第一電極42的上表面及第二電極44的上表面上（例如，覆蓋第一電極42的上表面及第二電極44的上表面）的頂部部分。此外，介電層50的側壁部分可位於第一電極42的側壁及第二電極44的側壁上（例如，可覆蓋第一電極42的側壁及第二電極44的側壁）且可彼此連接（例如，藉由介電層50的在側壁部分之間連續地延伸的底部部分）。因此，絕緣分割層70可不接觸第一絕緣間層30的上表面，此乃因介電層50的底部部分可位於絕緣分割層70與第一絕緣間層30的上表面之間。舉例而言，介電層50的底部部分可接觸第一絕緣間層30的上表面。
參照圖7，可實行與參照圖5所示的製程實質上相同或相似的製程，使得可穿過第二絕緣間層80、絕緣分割層70及介電層50形成用於接觸第二電極44的上表面的第二接觸插塞90。
介電層50的位於第一電極42的側壁及第二電極44的側壁上（例如，覆蓋第一電極42的側壁及第二電極44的側壁）的所述一些部分可彼此連接，且因此可不藉由絕緣分割層70彼此間隔開。然而，介電層50的位於第一電極42的側壁及第二電極44的側壁上（例如，覆蓋第一電極42的側壁及第二電極44的側壁）的所述一些部分仍可具有薄的厚度，且因此電容器60可具有增大的電容。附加地，絕緣分割層70可形成於介電層50的位於第一電極42的側壁及第二電極44的側壁（例如，側壁的上部部分）上（例如，覆蓋第一電極42的側壁及第二電極44的側壁（例如，側壁的上部部分））的一些部分之間，且因此可藉由絕緣分割層70來抑制/防止第一電極42與第二電極44之間的漏電流。
圖8至圖23是示出根據實例性實施例的製造半導體裝置的方法的平面圖及剖視圖。具體而言，圖8、圖10、圖12、圖16、圖19及圖21是平面圖，且圖9、圖11、圖13至圖15、圖17至圖18、圖20及圖22至圖23中的每一者包括沿著對應的平面圖所示的線A-A’及B-B’截取的橫截面。
此方法是將參照圖1至圖5所示的製造半導體裝置的方法應用於製造DRAM裝置。因此，在本文中省略重複闡釋。
參照圖8及圖9，可在基板100上形成主動圖案105，且可形成位於主動圖案105的側壁上（例如，覆蓋主動圖案105的側壁）的隔離圖案110。
基板100可包含矽、鍺、矽鍺或III-V族化合物半導體，例如GaP、GaAs或GaSb。在實例性實施例中，基板100可為絕緣體上矽（SOI）基板或絕緣體上鍺（GOI）基板。
主動圖案105可藉由移除基板100的上部部分以形成第一凹槽而形成，且可在第三方向D3上延伸。在實例性實施例中，多個主動圖案105可在第一方向D1及第二方向D2上彼此間隔開。
隔離圖案110可形成於第一凹槽中且可包含氧化物（例如氧化矽）。
可移除主動圖案105的一些部分及隔離圖案110的一些部分，以形成暴露出主動圖案105的上表面及隔離圖案110的上表面且在第一方向D1上延伸的第二凹槽。
可在第二凹槽中形成閘極結構150。閘極結構150可包括：閘極絕緣圖案120，位於第二凹陷的底部及側壁上；閘極電極130，位於閘極絕緣圖案120上及第二凹槽的下部部分中（例如，對第二凹槽的下部部分進行填充）；以及閘極罩幕140，位於閘極電極130上及第二凹槽的上部部分中（例如，對第二凹槽的上部部分進行填充）。閘極結構150可在第一方向D1上延伸，且多個閘極結構150可在第二方向D2上彼此間隔開。
在實例性實施例中，閘極絕緣圖案120可藉由熱氧化製程形成於主動圖案105的被暴露出的上表面上。
閘極絕緣圖案120可包含氧化物（例如氧化矽），閘極電極130可包含金屬（例如鎢、鈦、鉭等）或者金屬氮化物（例如氮化鈦、氮化鉭等），且閘極罩幕140可包含氮化物（例如氮化矽）。
參照圖10及圖11，可在基板100上形成位於主動圖案105、隔離圖案110及閘極結構150上（例如，覆蓋主動圖案105、隔離圖案110及閘極結構150）的絕緣層結構190。
絕緣層結構190可包括依序堆疊的第一絕緣層160、第二絕緣層170、第三絕緣層180。第一絕緣層160及第三絕緣層180可包含氧化物（例如氧化矽），且第二絕緣層170可包含氮化物（例如氮化矽）。
可對絕緣層結構190進行圖案化，且可使用經圖案化的絕緣層結構190作為蝕刻罩幕來對主動圖案105以及隔離圖案110的一些部分及閘極結構150中所包括的閘極罩幕140進行蝕刻，以形成第一開口210。在實例性實施例中，在蝕刻製程之後保留的絕緣層結構190在平面圖中可具有圓形或橢圓形的形狀，且多個絕緣層結構190可在第一方向D1及第二方向D2上彼此間隔開。絕緣層結構190中的每一者可在與基板100的上表面實質上垂直的垂直方向上與主動圖案105中的相鄰的主動圖案105的端部部分（第三方向D3上的端部）交疊。
參照圖12及圖13，可在絕緣層結構190及藉由第一開口210暴露出的主動圖案105、隔離圖案110及閘極結構150上依序堆疊第一導電層、第一障壁層、第二導電層及第一罩幕層，且第一導電層、第一障壁層及第二導電層形成導電層結構。第一導電層可位於第一開口210中（例如，可對第一開口210進行填充）。
第一導電層可包含例如經摻雜的複晶矽，第一障壁層可包含金屬矽氮化物（例如氮化鈦矽），第二導電層可包含金屬（例如鎢），且第一罩幕層可包含氮化物（例如氮化矽）。
可在導電層結構上依序形成蝕刻停止層與第一頂蓋層，且可對第一頂蓋層進行蝕刻以形成第一頂蓋圖案385。可使用第一頂蓋圖案385作為蝕刻罩幕而依序對蝕刻停止層、第一罩幕層、第二導電層、第一障壁層及第三導電層進行蝕刻。
在實例性實施例中，第一頂蓋圖案385可在第二方向D2上延伸，且多個第一頂蓋圖案385可在第一方向D1上彼此間隔開。
藉由蝕刻製程，可在第一開口210上依序堆疊第一導電圖案255、第一障壁圖案265、第二導電圖案275、第一罩幕285、蝕刻停止圖案365及第一頂蓋圖案385，且可在第一開口210外部的位置處在絕緣層結構190的第二絕緣層170上依序堆疊第三絕緣圖案185、第一導電圖案255、第一障壁圖案265、第二導電圖案275、第一罩幕285、蝕刻停止圖案365及第一頂蓋圖案385。可藉由對第三絕緣層180進行蝕刻來形成第三絕緣圖案185。
在下文中，依序堆疊的第一導電圖案255、第一障壁圖案265、第二導電圖案275、第一罩幕285、蝕刻停止圖案365及第一頂蓋圖案385可被統稱為位元線結構395。位元線結構395可在基板100上在第二方向D2上延伸，且多個位元線結構395可在第一方向D1上彼此間隔開。
參照圖14，可在上面具有位元線結構395的基板100上形成第一間隔件層，且可在第一間隔件層上依序形成第四絕緣層與第五絕緣層。
第一間隔件層亦可在位元線結構395的位於第二絕緣層170上的一部分之下位於第三絕緣圖案185的側壁上（例如，可覆蓋所述側壁），且第五絕緣層可位於第一開口210的其餘部分中（例如，可對其餘部分進行填充）。
第一間隔件層可包含氮化物（例如氮化矽），第四絕緣層可包含氧化物（例如氧化矽），且第五絕緣層可包含氮化物（例如氮化矽）。
可藉由蝕刻製程對第四絕緣層及第五絕緣層進行蝕刻。在實例性實施例中，可藉由使用磷酸、SC1（例如，NH 4OH:H 2O 2:H 2O）及氫氟酸作為蝕刻溶液的濕式蝕刻製程來實行蝕刻製程，且可移除除了第四絕緣層的位於第一開口210中的一些部分及第五絕緣層的位於第一開口210中的一些部分之外的第四絕緣層的其他部分及第五絕緣層的其他部分。因此，可暴露出第一間隔件層的表面的大部分，即，除了第一間隔件層的位於第一開口210中的所述部分之外的第一間隔件層的其他部分，且第四絕緣層的保留於第一開口210中的所述一些部分及第五絕緣層保留於第一開口210中的所述一些部分可分別形成第四絕緣圖案410及第五絕緣圖案420。
可在第一開口210中在第一間隔件層的被暴露出的表面以及第四絕緣圖案410及第五絕緣圖案420上形成第二間隔件層，且可以非等向性方式對第二間隔件層進行蝕刻以在第一間隔件層的所述表面以及第四絕緣圖案410及第五絕緣圖案420上形成位於位元線結構395的側壁上（例如，覆蓋所述側壁）的第二間隔件43。第二間隔件層可包含氧化物（例如氧化矽）。
可使用第一頂蓋圖案385及第二間隔件430作為蝕刻罩幕來實行乾式蝕刻製程，以形成暴露出主動圖案105的上表面的第二開口440，且亦可藉由第二開口440暴露出隔離圖案110的上表面及閘極罩幕140的上表面。
藉由乾式蝕刻製程，可移除第一間隔件層的位於第一頂蓋圖案385的上表面及第二絕緣層170的上表面上的一部分，且因此可形成位於位元線結構395的側壁上（例如，覆蓋位元線結構395的側壁）的第一間隔件400。附加地，在乾式蝕刻製程期間，可移除第一絕緣層160的一些部分及第二絕緣層170的一些部分，且第一絕緣圖案165及第二絕緣圖案175可保留於位元線結構395之下。依序堆疊於位元線結構395之下的第一絕緣圖案165、第二絕緣圖案175及第三絕緣圖案185可形成絕緣圖案結構195。
參照圖15，可在以下位置上形成第三間隔件層：第一頂蓋圖案385的上表面、第二間隔件430的外側壁、第四絕緣圖案410的上表面的一些部分及第五絕緣圖案420的上表面的一些部分、以及主動圖案105的藉由第二開口440暴露出的上表面、隔離圖案110的藉由第二開口440暴露出的上表面及閘極罩幕140的藉由第二開口440暴露出的上表面，且可以非等向性方式對第三間隔件層進行蝕刻以在位元線結構395的側壁上形成第三間隔件450（例如，形成覆蓋位元線結構395的側壁的第三間隔件450）。第三間隔件層可包含氮化物（例如氮化矽）。
在與基板100的上表面實質上平行的水平方向上依序堆疊於位元線結構395的側壁上的第一間隔件400、第二間隔件430及第三間隔件450可被統稱為初步間隔件結構460。
可形成位於第二開口440中（例如，對第二開口440進行填充）的第二頂蓋圖案480，且可對第二頂蓋圖案480進行平坦化，直至暴露出第一頂蓋圖案385的上表面。在實例性實施例中，第二頂蓋圖案480可在第二方向D2上延伸，且多個第二頂蓋圖案480可藉由位元線結構395而在第一方向D1上彼此間隔開。第二頂蓋圖案480可包含氮化物（例如氮化矽）。
參照圖16及圖17，可在第一頂蓋圖案385及第二頂蓋圖案480上形成具有在第二方向D2上彼此間隔開的多個第三開口的第二罩幕，所述多個第三開口中的每一者可在第一方向D1上延伸，且可使用第二罩幕作為蝕刻罩幕來對第二頂蓋圖案480進行蝕刻。因此，可將在第二方向D2上延伸的第二頂蓋圖案480分割成在第二方向D2上彼此間隔開的多個部分。
在實例性實施例中，第三開口中的每一者可在垂直方向上與閘極結構150交疊。藉由蝕刻製程，可在位元線結構395之間形成暴露出第一閘極結構150的閘極罩幕140的上表面的第四開口。
在移除第二罩幕之後，可在第四開口中形成下部接觸插塞層（例如，形成對第四開口進行填充的下部接觸插塞層），且可對下部接觸插塞層進行平坦化，直至暴露出第一頂蓋圖案385的上表面及第二頂蓋圖案480的上表面。因此，下部接觸插塞層可被分割成在第二方向D2上彼此間隔開的多個下部接觸插塞475。下部接觸插塞可包含例如經摻雜的複晶矽。
參照圖18，可移除下部接觸插塞475的上部部分，以暴露出初步間隔件結構460的位於位元線結構395的側壁上的上部部分，且可移除被暴露出的初步間隔件結構460的第二間隔件430的上部部分及第三間隔件450的上部部分。
可進一步移除下部接觸插塞475的上部部分。因此，下部接觸插塞475的上表面可低於第二間隔件430的最上部表面及第三間隔件450的最上部表面。
可在位元線結構395、初步間隔件結構460、第二頂蓋圖案480及下部接觸插塞475上形成第四間隔件層，且可以非等向性方式對第四間隔件層進行蝕刻以在位元線結構395的上部側壁上在初步間隔件結構460的一部分的側壁上形成第四間隔件490。因此，可暴露出下部接觸插塞475的上表面。
可在下部接觸插塞475的上表面上形成金屬矽化物圖案500。在實例性實施例中，可藉由以下方式來形成金屬矽化物圖案500：在位元線結構395、第四間隔件490、下部接觸插塞475以及第一頂蓋圖案385及第二頂蓋圖案480上形成第一金屬層；對第一金屬層實行熱處置以實行矽化製程，在矽化製程中，包含金屬的第一金屬層與包含矽的下部接觸插塞475彼此發生反應；以及移除第一金屬層的未反應部分。金屬矽化物圖案500可包含例如矽化鈷、矽化鎳、矽化鈦等。
參照圖19及圖20，可在第一頂蓋圖案385及第二頂蓋圖案480、第四間隔件490以及金屬矽化物圖案500上形成第二障壁層530，且可在第二障壁層530上在位元線結構395之間的空間中形成第二金屬層540（例如，形成對所述空間進行填充的第二金屬層540）。
可對第二金屬層540的上部部分實行平坦化製程。平坦化製程可包括化學機械平坦化（chemical mechanical planarization，CMP）製程及/或回蝕製程。
參照圖21及圖22，可對第二金屬層540及第二障壁層530進行圖案化以形成上部接觸插塞549，且可在上部接觸插塞549之間形成第五開口547。
在第五開口547的形成期間，不僅第二金屬層540及第二障壁層530可使其部分被移除，而且第一頂蓋圖案385及第二頂蓋圖案480、第四間隔件490以及第一罩幕285亦可使其部分被移除。
隨著第五開口547的形成，第二金屬層540及第二障壁層530可分別轉變成第二金屬圖案545及第二障壁圖案535。第二障壁圖案535位於第二金屬圖案545的下表面及側壁上（例如，可覆蓋第二金屬圖案545的下表面及側壁）。第二障壁圖案535與第二金屬圖案545可共同形成上部接觸插塞549。在實例性實施例中，多個上部接觸插塞549可在第一方向D1及第二方向D2上彼此間隔開，且可在平面圖中佈置成蜂窩狀圖案。上部接觸插塞549中的每一者可具有圓形、橢圓形或多邊形的形狀。
依序堆疊於基板100上的下部接觸插塞475、金屬矽化物圖案500及上部接觸插塞549可共同形成接觸插塞結構。
參照圖23，可移除被暴露出的第二間隔件430，以形成連接至第五開口547的空氣隙435。可藉由例如濕式蝕刻製程來移除第二間隔件430。
在實例性實施例中，不僅可移除第二間隔件430的於在第二方向D2上延伸的位元線結構395的側壁上由第五開口547暴露出的一部分，而且可移除第二間隔件430的與第二間隔件430的由第五開口547暴露出的所述部分平行的其他部分。即，不僅可移除第二間隔件430的藉由第五開口547暴露出的未被上部接觸插塞549覆蓋的所述部分，而且可移除第二間隔件430的未被上部接觸插塞549覆蓋的其他部分。
可在第五開口547中形成絕緣層結構（例如，可形成對第五開口547進行填充的絕緣層結構）。
在實例性實施例中，絕緣層結構可包括依序堆疊的第六絕緣層550與第七絕緣層560。第六絕緣層550可包含具有差的間隙填充特性的絕緣材料，且因此位於第五開口547之下的空氣隙435可不被填充，而是保留作為空氣間隔件435。第一間隔件400及第三間隔件450與空氣間隔件435可共同形成間隔件結構465。即，空氣間隔件435可為包括空氣的間隔件。第七絕緣層560可包含氧化物（例如氧化矽）或者氮化物（例如氮化矽）。
可實行與參照圖1至圖5所示的製程實質上相同或相似的製程，使得可在接觸插塞結構及絕緣層結構上形成電容器630及絕緣分割層640，且可在絕緣分割層640上形成絕緣間層650，且可在絕緣間層650及絕緣分割層640上形成接觸插塞660。
電容器630可包括：第一電極612，接觸所述接觸插塞結構的上表面；第二電極614，接觸所述接觸插塞660的下表面；以及介電層620，位於第一電極612的側壁及第二電極614的側壁上（例如，覆蓋第一電極612的側壁及第二電極614的側壁）。
可進一步形成用於接觸所述接觸插塞660的上表面的上部配線，以完成半導體裝置的製作。
半導體裝置可具有以下結構特性。
半導體裝置可包括：主動圖案105，位於基板100上；閘極結構150，位於主動圖案105的上部部分上（例如，隱埋於主動圖案105的上部部分中）且在第一方向D1上延伸；位元線結構395，在第二方向D2上延伸且接觸主動圖案105的上部中心表面；接觸插塞結構，位於主動圖案105的端部部分上；絕緣層結構，位於接觸插塞結構的上部側壁及位元線結構395的上部側壁上（例如，覆蓋接觸插塞結構的上部側壁及位元線結構395的上部側壁）；電容器630；絕緣分割層640位於介電層620的位於第一電極612的側壁及第二電極614的側壁上的所述一些部分之間；以及接觸插塞660，接觸第二電極614的上表面，電容器630包括：第一電極612，具有在接觸插塞結構的上表面上在垂直方向上延伸且接觸所述接觸插塞結構的上表面的形狀（例如，矩形形狀/柱狀形狀）；第二電極614，與第一電極612間隔開且具有在垂直方向上延伸且下表面及上表面分別與第一電極612的下表面及上表面實質上共面的形狀（例如，矩形形狀/柱狀形狀）；以及介電層620，位於第一電極612的側壁及第二電極614的側壁上（例如，覆蓋第一電極612的側壁及第二電極614的側壁）。此外，半導體裝置可包括隔離圖案110、絕緣圖案結構195、間隔件結構465、第四間隔件490及絕緣間層650。
在實例性實施例中，介電層620的上表面可與第一電極612的上表面及第二電極614的上表面實質上共面，且介電層620的位於第一電極612的側壁及第二電極614的側壁上（例如，覆蓋第一電極612的側壁及第二電極614的側壁）的所述一些部分可藉由絕緣分割層640彼此間隔開。
在實例性實施例中，絕緣分割層640的下表面可與第一電極612的下表面及第二電極614的下表面實質上共面，且絕緣分割層640可接觸絕緣間層結構的上表面。
在實例性實施例中，主動圖案105可在第三方向D3上延伸，且多個主動圖案105可在第一方向D1及第二方向D2上彼此間隔開。多個閘極結構150可在第二方向D2上彼此間隔開，且多個位元線結構395可在第一方向D1上彼此間隔開。
在實例性實施例中，多個接觸插塞結構可在第一方向D1及第二方向D2上彼此間隔開，且多個電容器630可在第一方向D1及第二方向D2上彼此間隔開。
圖24是示出根據實例性實施例的半導體裝置的剖視圖。除了一些元件之外，此半導體裝置可與圖23所示半導體裝置實質上相同或相似。因此，相同的參考編號指代相同的元件，且在本文中省略其重複闡釋。
介電層620可位於第一電極612的上表面及第二電極614的上表面上（例如，可覆蓋第一電極612的上表面及第二電極614的上表面），且介電層620的位於第一電極612的側壁及第二電極614的側壁上（例如，覆蓋第一電極612的側壁及第二電極614的側壁）的所述一些部分可彼此連接（例如，藉由介電層620的底部部分）。因此，絕緣分割層640可不接觸絕緣間層結構的上表面。
儘管已參照本發明概念的實例性實施例示出並闡述了本發明概念，但此項技術中具有通常知識者將理解，可在不背離以下申請專利範圍所陳述的本發明概念的範圍的條件下對其進行形式及細節上的各種改變。
10、100:基板 20:第一接觸插塞 30:第一絕緣間層 42、612:第一電極 44、614:第二電極 50、620:介電層 60、630:電容器 70、640:絕緣分割層 80:第二絕緣間層 90:第二接觸插塞 105:主動圖案 110:隔離圖案 120:閘極絕緣圖案 130:閘極電極 140:閘極罩幕 150:閘極結構 160:第一絕緣層 165:第一絕緣圖案 170:第二絕緣層 175:第二絕緣圖案 180:第三絕緣層 185:第三絕緣圖案 190:絕緣層結構 195:絕緣圖案結構 210:第一開口 255:第一導電圖案 265:第一障壁圖案 275:第二導電圖案 285:第一罩幕 365:蝕刻停止圖案 385:第一頂蓋圖案 395:位元線結構 400:第一間隔件 410:第四絕緣圖案 420:第五絕緣圖案 430:第二間隔件 435:空氣隙/空氣間隔件 440:第二開口 450:第三間隔件 460:初步間隔件結構 465:間隔件結構 475:下部接觸插塞 480:第二頂蓋圖案 490:第四間隔件 500:金屬矽化物圖案 530:第二障壁層 535:第二障壁圖案 540:第二金屬層 545:第二金屬圖案 547:第五開口 549:上部接觸插塞 550:第六絕緣層 560:第七絕緣層 650:絕緣間層 660:接觸插塞 A-A’、B-B’:線 D1:第一方向 D2:第二方向 D3:第三方向
圖1至圖5是示出根據實例性實施例的製造半導體裝置的方法的剖視圖。 圖6及圖7是示出根據實例性實施例的製造半導體裝置的方法的剖視圖。 圖8至圖23是示出根據實例性實施例的製造半導體裝置的方法的平面圖及剖視圖。 圖24是示出根據實例性實施例的半導體裝置的剖視圖。
10:基板
20:第一接觸插塞
30:第一絕緣間層
42:第一電極
44:第二電極
50:介電層
60:電容器
70:絕緣分割層
80:第二絕緣間層
90:第二接觸插塞
D1:第一方向
D2:第二方向

Claims (20)

  1. 一種半導體裝置，包括： 第一接觸插塞，位於基板上； 電容器，包括： 第一電極，接觸所述第一接觸插塞的上表面，所述第一電極在與所述基板的上表面實質上垂直的垂直方向上延伸； 第二電極，與所述第一電極間隔開，所述第二電極在所述垂直方向上延伸且包括分別與所述第一電極的下表面及上表面實質上共面的下表面及上表面； 介電層，位於所述第一電極的側壁及所述第二電極的側壁上； 絕緣分割層，位於所述介電層的位於所述第一電極的所述側壁及所述第二電極的所述側壁上的一些部分之間；以及 第二接觸插塞，接觸所述第二電極的所述上表面。
  2. 如請求項1所述的半導體裝置， 其中所述介電層位於所述第一電極的所述上表面上，且 其中所述第二接觸插塞延伸穿過所述介電層。
  3. 如請求項2所述的半導體裝置， 其中所述介電層的位於所述第一電極的所述側壁及所述第二電極的所述側壁上的所述一些部分是藉由所述介電層的在側壁部分之間連續地延伸的底部部分而彼此連接的所述側壁部分。
  4. 如請求項2所述的半導體裝置， 其中所述絕緣分割層與所述介電層包含不同的相應材料， 其中所述絕緣分割層位於所述介電層的上表面上，且 其中所述第二接觸插塞延伸穿過所述絕緣分割層及所述介電層。
  5. 如請求項1所述的半導體裝置，其中所述介電層的上表面與所述第一電極的所述上表面及所述第二電極的所述上表面實質上共面。
  6. 如請求項5所述的半導體裝置， 其中所述絕緣分割層與所述介電層包含不同的相應材料，且 其中所述介電層的位於所述第一電極的所述側壁及所述第二電極的所述側壁上的所述一些部分藉由所述絕緣分割層而彼此間隔開。
  7. 如請求項6所述的半導體裝置，其中所述絕緣分割層的下表面與所述第一電極的所述下表面及所述第二電極的所述下表面實質上共面。
  8. 如請求項5所述的半導體裝置， 其中所述絕緣分割層位於所述第一電極的所述上表面上，且 其中所述第二接觸插塞延伸穿過所述絕緣分割層。
  9. 如請求項1所述的半導體裝置，更包括位於所述基板及所述第一接觸插塞的側壁上的絕緣間層， 其中在與所述垂直方向垂直的水平方向上，所述介電層的位於所述第一電極的所述側壁及所述第二電極的所述側壁上的所述一些部分各自薄於所述第一接觸插塞、所述第一電極及所述第二電極中的每一者。
  10. 如請求項1所述的半導體裝置，更包括位於所述電容器上的絕緣間層， 其中所述第二接觸插塞延伸穿過所述絕緣間層。
  11. 如請求項1所述的半導體裝置，更包括與所述第二接觸插塞的上表面接觸的配線。
  12. 一種半導體裝置，包括： 第一接觸插塞，位於基板上，所述第一接觸插塞在與所述基板的上表面實質上平行的水平方向上彼此間隔開； 第一電極，分別接觸所述第一接觸插塞，所述第一電極中的每一者在與所述基板的所述上表面實質上垂直的垂直方向上延伸； 第二電極，在所述水平方向上與所述第一電極間隔開，所述第二電極中的每一者在所述垂直方向上延伸； 介電層，位於所述第一電極的側壁及所述第二電極的側壁上； 絕緣分割層，位於所述介電層的位於所述第一電極的所述側壁及所述第二電極的所述側壁上的一些部分之間；以及 第二接觸插塞，分別接觸所述第二電極的上表面， 其中所述第一電極與所述第二電極在所述水平方向上彼此重複地交替。
  13. 如請求項12所述的半導體裝置， 其中所述介電層位於所述第一電極的上表面上，且 其中所述第二接觸插塞延伸穿過所述介電層。
  14. 如請求項13所述的半導體裝置，其中所述介電層的位於所述第一電極的所述側壁及所述第二電極的所述側壁上的所述一些部分彼此連接。
  15. 如請求項13所述的半導體裝置，其中所述絕緣分割層位於所述介電層的上表面上，且 其中所述第二接觸插塞延伸穿過所述絕緣分割層及所述介電層。
  16. 如請求項12所述的半導體裝置，其中所述介電層的上表面與所述第一電極的上表面及所述第二電極的所述上表面實質上共面。
  17. 如請求項16所述的半導體裝置，其中所述介電層的位於所述第一電極的所述側壁及所述第二電極的所述側壁上的所述一些部分藉由所述絕緣分割層而彼此間隔開。
  18. 如請求項16所述的半導體裝置， 其中所述絕緣分割層位於所述第一電極的上表面上，且 其中所述第二接觸插塞延伸穿過所述絕緣分割層。
  19. 一種半導體裝置，包括： 主動圖案，位於基板上； 閘極結構，位於所述主動圖案的上部部分上，所述閘極結構在與所述基板的上表面平行的第一方向上延伸； 位元線結構，接觸所述主動圖案的中心上表面且在與所述基板的所述上表面平行且與所述第一方向垂直的第二方向上延伸； 接觸插塞結構，位於所述主動圖案的端部部分上； 絕緣層結構，位於所述接觸插塞結構的上部側壁及所述位元線結構的上部側壁上； 電容器，位於所述接觸插塞結構及所述絕緣層結構上，所述電容器包括： 第一電極，接觸所述接觸插塞結構的上表面，所述第一電極在與所述基板的所述上表面實質上垂直的垂直方向上延伸； 第二電極，與所述第一電極間隔開，所述第二電極在所述垂直方向上延伸且包括分別與所述第一電極的下表面及上表面實質上共面的下表面及上表面； 介電層，位於所述第一電極的側壁及所述第二電極的側壁上； 絕緣分割層，位於所述介電層的位於所述第一電極的所述側壁與所述第二電極的所述側壁上的一些部分之間；以及 接觸插塞，接觸所述第二電極的所述上表面。
  20. 如請求項19所述的半導體裝置，其中： 所述主動圖案是在所述第一方向及所述第二方向上彼此間隔開的多個主動圖案中的一者，所述多個主動圖案中的每一者在與所述基板的所述上表面平行的第三方向上延伸且相對於所述第一方向及所述第二方向具有銳角， 所述閘極結構是在所述第二方向上彼此間隔開的多個閘極結構中的一者，且 所述位元線結構是在所述第一方向上彼此間隔開的多個位元線結構中的一者。
TW111136935A 2021-11-23 2022-09-29 半導體裝置 TW202322407A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0162508 2021-11-23
KR1020210162508A KR20230075875A (ko) 2021-11-23 2021-11-23 반도체 장치

Publications (1)

Publication Number Publication Date
TW202322407A true TW202322407A (zh) 2023-06-01

Family

ID=86372522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111136935A TW202322407A (zh) 2021-11-23 2022-09-29 半導體裝置

Country Status (4)

Country Link
US (1) US20230164979A1 (zh)
KR (1) KR20230075875A (zh)
CN (1) CN116156879A (zh)
TW (1) TW202322407A (zh)

Also Published As

Publication number Publication date
CN116156879A (zh) 2023-05-23
KR20230075875A (ko) 2023-05-31
US20230164979A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US9543308B2 (en) Semiconductor device
US11152374B2 (en) Semiconductor device having bit line structure with spacer structure and method of manufacturing the same
TWI621266B (zh) 半導體元件及其製造方法
TWI788828B (zh) 半導體元件
TW202339206A (zh) 半導體裝置
TWI803017B (zh) 半導體裝置
US20230354589A1 (en) Semiconductor devices
KR102053353B1 (ko) 반도체 소자 및 그 제조 방법
TW202322407A (zh) 半導體裝置
TWI831664B (zh) ３ｄ鐵電記憶體裝置
KR20210075401A (ko) 커패시터 구조물 및 이를 포함하는 반도체 장치
US20240234488A9 (en) Capacitor structure and semiconductor device including the capacitor structure
TWI831402B (zh) 半導體裝置
US20240136393A1 (en) Capacitor structure and semiconductor device including the capacitor structure
US20240105765A1 (en) Capacitor structure and semiconductor device including the same
TWI814592B (zh) 半導體裝置
TWI844357B (zh) 半導體元件
TWI838893B (zh) 半導體裝置
US20240188285A1 (en) Semiconductor device
TW202320303A (zh) 半導體裝置
TW202316631A (zh) 半導體裝置
TW202404042A (zh) 半導體元件
KR20240070039A (ko) 3차원 강유전체 메모리 장치
TW202418955A (zh) 電容器結構以及包括該電容器結構的半導體裝置
TW202420305A (zh) 三維鐵電記憶體裝置