TW202404042A - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TW202404042A
TW202404042A TW112117399A TW112117399A TW202404042A TW 202404042 A TW202404042 A TW 202404042A TW 112117399 A TW112117399 A TW 112117399A TW 112117399 A TW112117399 A TW 112117399A TW 202404042 A TW202404042 A TW 202404042A
Authority
TW
Taiwan
Prior art keywords
spacer
pattern
bit line
region
insulating
Prior art date
Application number
TW112117399A
Other languages
English (en)
Inventor
朴宰亨
宋昊柱
金恩靚
南奇亨
李閏宰
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202404042A publication Critical patent/TW202404042A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05Making the transistor
    • H10B12/053Making the transistor the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Abstract

一種半導體元件包括:基底,包括第一區及第二區;位元線結構,在第一區及第二區之上延伸;上部間隔件結構,在基底的第一區上位於位元線結構的第一側壁上;以及絕緣間隔件結構,位於位元線結構的第二區上的位元線結構的第一側壁上。上部間隔件結構可包括在第一水平方向上依序堆疊於位元線結構的側壁上的第一、第二及第三上部間隔件。絕緣間隔件結構可包括在第一水平方向上依序堆疊於位元線結構的側壁上的第一、第二、第三及第四絕緣間隔件。第一、第二及第三絕緣間隔件分別包含與第一、第二及第三上部間隔件實質上相同的材料。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案主張於2022年7月6日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0082966號的優先權,且以上辨識的申請案的全部內容併入本案供參考。
本揭露的實例性實施例是有關於半導體元件。更具體而言,本揭露的實例性實施例是有關於動態隨機存取記憶體(dynamic random access memory,DRAM)元件。
在DRAM元件中,間隔件可形成於位元線的側壁上,且間隔件可藉由在位元線的上表面及側壁上形成間隔件層並部分地對間隔件層進行蝕刻來形成。在部分地對間隔件層進行蝕刻期間,由於過蝕刻,位元線的一部分亦可能被移除。
實例性實施例提供具有改進的特性的半導體元件。
根據本發明概念的一些實例性實施例,存在一種半導體元件。半導體元件可包括:基底,包括第一區及第二區;位元線結構,在所述基底的所述第一區及所述第二區之上延伸;上部間隔件結構,在所述基底的所述第一區上位於所述位元線結構的第一側壁上;以及絕緣間隔件結構,位於所述位元線結構的所述第二區上的所述位元線結構的所述第一側壁上。所述上部間隔件結構可包括在第一水平方向上依序堆疊於所述位元線結構的所述側壁上的第一上部間隔件、第二上部間隔件及第三上部間隔件。所述絕緣間隔件結構可包括在所述第一水平方向上依序堆疊於所述位元線結構的所述第一側壁上的第一絕緣間隔件、第二絕緣間隔件、第三絕緣間隔件及第四絕緣間隔件。所述第一絕緣間隔件、所述第二絕緣間隔件及所述第三絕緣間隔件可分別包含與所述第一上部間隔件、所述第二上部間隔件及所述第三上部間隔件實質上相同的材料。
根據本發明概念的一些實例性實施例,存在一種半導體元件。半導體元件可包括:基底,包括胞元區及位於所述胞元區的一側處的延伸區;隔離圖案,位於所述基底上;主動圖案,在所述基底上由所述隔離圖案界定;位元線結構,具有在所述基底的所述胞元區上延伸的第一部分及在所述基底的所述延伸區上延伸的第二部分;上部間隔件結構,位於所述位元線結構的所述第一部分的側壁上;以及絕緣間隔件結構,位於所述位元線結構的所述第二部分的側壁上。所述位元線結構的所述第一部分可在所述基底的所述胞元區上位於所述主動圖案及所述隔離圖案上,且所述位元線結構的所述第二部分可在所述基底的所述延伸區上位於所述隔離圖案上。所述絕緣間隔件結構在第一水平方向上的厚度可大於所述上部間隔件結構在所述第一水平方向上的厚度。
根據本發明概念的一些實例性實施例,存在一種半導體元件。半導體元件可包括:基底,包括第一區及第二區;隔離圖案,位於所述基底上;主動圖案,所述主動圖案的側壁在所述基底的所述第一區上被所述隔離圖案環繞;位元線結構,位於所述基底的所述第一區及所述第二區上;上部間隔件結構,在所述基底的所述第一區上位於所述位元線結構的側壁上;以及絕緣間隔件結構,在所述位元線結構的所述第二區上位於所述位元線結構的所述側壁上。所述上部間隔件結構可包括在第一水平方向上依序堆疊於所述位元線結構的所述側壁上的第一上部間隔件、第二上部間隔件及第三上部間隔件。所述絕緣間隔件結構可包括在所述第一水平方向上依序堆疊於所述位元線結構的所述側壁上的第一絕緣間隔件、第二絕緣間隔件、第三絕緣間隔件及第四絕緣間隔件。所述第一絕緣間隔件、所述第二絕緣間隔件及所述第三絕緣間隔件可分別包含與所述第一上部間隔件、所述第二上部間隔件及所述第三上部間隔件實質上相同的材料。
在根據一些實例性實施例的製造半導體元件的方法中,在用於在位元線結構的側壁上形成間隔件結構的蝕刻製程期間,可不移除位元線結構的端部部分中所包括的導電結構。因此,可防止或減少位元線結構的電特性的劣化,使得可增強半導體元件的電特性。
根據以下參照附圖的詳細說明,將變得容易理解根據實例性實施例的半導體元件及其形成方法的上述及其他態樣以及特徵。應理解,儘管用語「第一」、「第二」及/或「第三」在本文中可用於闡述各種材料、層(膜)、區、電極、接墊、圖案、結構及製程,但該些材料、層(膜)、區、電極、接墊、圖案、結構及製程不應受到該些用語的限制。該些用語僅用於將一種材料、層(膜)、區、電極、接墊、圖案、結構及製程與另一材料、層(膜)、區,電極、接墊、圖案、結構及製程區分開。因此,在不背離本發明概念的教示的情況下,下面論述的第一材料、層(膜)、區、電極、接墊、圖案、結構及製程可被稱為第二或第三材料、層(膜)、區、電極、接墊、圖案、結構及製程。
圖1是示出根據實例性實施例的半導體元件的平面圖,圖2是沿著圖1所示線A-A'截取的剖視圖,且圖3A及圖3B是沿著圖1所示線C-C'截取的剖視圖。
在下文中,在說明書中(但不一定在申請專利範圍中),水平方向之中實質上與基底100的上表面平行的兩個方向(實質上彼此垂直)可分別被稱為第一方向D1及第二方向D2,且水平方向之中相對於第一方向D1及第二方向D2具有銳角的方向可被稱為第三方向D3。另外,實質上垂直於基底100的上表面的方向可被稱為垂直方向。
參照圖1、圖2、圖3A及圖3B,半導體元件可包括主動圖案103、隔離圖案112、閘極結構170、填充結構、位元線結構395、上部間隔件結構915、接觸插塞結構、絕緣間隔件結構914、第三接觸插塞548及電容器670。
另外,半導體元件可包括導電接墊結構730、絕緣接墊層結構780、第一絕緣圖案結構及第二絕緣圖案結構、第一蝕刻終止圖案795、第四蝕刻終止層630、第四上部間隔件490、第三頂蓋圖案940及第一絕緣圖案925。
基底100可包含矽、鍺、矽-鍺或Ⅲ-Ⅴ族化合物半導體(例如GaP、GaAs或GaSb)。在一些實例性實施例中,基底100可為絕緣體上矽(silicon-on-insulator,SOI)基底或絕緣體上鍺(germanium-on-insulator,GOI)基底。
在一些實例性實施例中,基底100可包括第一區I及第二區II。第一區I可為其中形成記憶體胞元的胞元區,且第二區II可為其中在第一區I中形成位元線結構395的端部部分的延伸區。
在一些實例性實施例中,第二區II可形成在第一區I的相對側處,且圖1示出位於第一區I的一側處的第二區II。
在一些實施例中,除了第一區I及第二區II之外,基底100可更包括第三區(未示出),且用於對記憶體胞元施加電性訊號的周邊電路圖案可形成於基底100的第三區上。
在一些實例性實施例中,主動圖案103可在基底100的第一區I上在第三方向D3上延伸,且多個主動圖案103可在第一方向D1及第二方向D2上彼此間隔開。主動圖案103可包含與基底100實質上相同的材料。
隔離圖案112可形成於基底100的第一區I上,且可覆蓋主動圖案103的側壁或每一主動圖案103的側壁,且亦可形成於基底100的第二區II上。隔離圖案112可包含氧化物(例如,氧化矽)。
參照圖1、圖2、圖3A及圖3B以及圖5(下面更詳細闡述的剖視圖),閘極結構170可形成於在第一方向D1上延伸穿過主動圖案103的上部部分及隔離圖案112的上部部分的第二凹陷中。閘極結構170可包括:閘極絕緣圖案120,位於第二凹陷的底部及側壁上;第一障壁圖案130,位於閘極絕緣圖案120的位於第二凹陷的底部及下部側壁上的部分上;第一導電圖案140,位於處於第二凹陷的下部部分中的第一障壁圖案130上;第二導電圖案150,位於第一障壁圖案130的上表面及第一導電圖案140的上表面上;以及閘極遮罩160,位於第二導電圖案150的上表面及閘極絕緣圖案120的處於第二凹陷的上部部分中的上部內側壁上。第一障壁圖案130、第一導電圖案140及第二導電圖案150可一起形成閘極電極。
閘極絕緣圖案120可包含氧化物(例如氧化矽)。第一障壁圖案130可包含金屬氮化物(例如氮化鈦、氮化鉭等)。第一導電圖案140可包含例如金屬、金屬氮化物、金屬矽化物、經摻雜複晶矽等。第二導電圖案150可包含例如經摻雜複晶矽,且閘極遮罩160可包含氮化物(例如氮化矽)。
在一些實例性實施例中,閘極結構170可在基底100的第一區I上在第一方向D1上延伸,且多個閘極結構170可在第二方向D2上彼此間隔開。
參照圖1、圖2、圖3A及圖3B以及圖7及圖8(其為下面更詳細闡述的圖),多個導電接墊結構730可在基底100的第一區I上在第一方向D1及第二方向D2上彼此間隔開,且可被佈置成晶格圖案。
在一些實例性實施例中,導電接墊結構730可在垂直方向上與主動圖案103的在第三方向D3上延伸的端部部分以及隔離圖案112的在第一方向D1上與主動圖案103的端部部分鄰近的部分交疊。
在一些實例性實施例中,導電接墊結構730可包括在垂直方向上依序堆疊的第一導電接墊700、第二導電接墊710及第三導電接墊720。在一些實例性實施例中,第一導電接墊700可包含例如經摻雜複晶矽。第二導電接墊710可包含金屬矽化物(例如矽化鈦、矽化鈷、矽化鎳等)、金屬氮化物(例如氮化鈦、氮化鉭、氮化鎢等)及/或金屬氮化矽(例如氮化鈦矽、氮化鉭矽等)。第三導電接墊720可包含金屬(例如鎢、釕等)。因此,導電接墊結構730可具有多層式結構。
參照圖1、圖2、圖3A及圖3B以及圖7、圖8及圖15(其為下面更詳細闡述的圖),絕緣接墊層結構780可包括在垂直方向上依序堆疊的第一絕緣接墊層750、第二絕緣接墊層760及第三絕緣接墊層770。第一絕緣接墊層750可形成於第二開口740中,所述第二開口740在基底100的第一區I上延伸穿過導電接墊結構730並暴露出主動圖案103的上表面或隔離圖案112的上表面,且第二絕緣接墊層760及第三絕緣接墊層770可依序堆疊於第一絕緣接墊層750上。第二開口740可包括在第一方向D1上延伸的第一部分及在第二方向D2上延伸的第二部分,且第一部分與第二部分可彼此連接。因此,第二開口740中的第一絕緣接墊層750可環繞在平面圖中被佈置成晶格圖案的導電接墊結構730。
在一些實例性實施例中,第一絕緣接墊層750及第三絕緣接墊層770可包含絕緣氮化物(例如氮化矽),且第二絕緣接墊層700可包含金屬氧化物(例如氧化鉿、氧化鋯等)。
參照圖1、圖2、圖3A及圖3B以及圖7、圖8及圖11(其為下面更詳細闡述的圖),第三開口805可延伸穿過導電接墊結構730且可暴露出主動圖案103的上表面,隔離圖案112及閘極遮罩160可形成於基底100的第一區I上,且主動圖案103在第三方向D3上的中央部分的上表面可藉由第三開口805暴露出。
在一些實例性實施例中,第三開口805的底部可較主動圖案103的被第三開口803暴露出的上表面寬,且因此與主動圖案103鄰近的隔離圖案112的上表面亦可被第三開口805暴露出。
可在主動圖案103的被第三開口805暴露出的上部部分處形成包括n型雜質或p型雜質的雜質區105,且填充結構可形成於第三開口805中以與雜質區105的上表面接觸。
在一些實例性實施例中,填充結構可包括導電填充圖案850、下部間隔件結構、第二頂蓋圖案860及絕緣填充圖案870。
在一些實例性實施例中,導電填充圖案850可包括在一方向(例如,第一方向D1)上具有相對大的寬度的下部部分及在同一方向(例如第一方向D1)上具有相對小的寬度的上部部分。導電填充圖案850可包含金屬(例如鎢)。
下部間隔件結構可覆蓋導電填充圖案850的下部部分的側壁,且可包括自第三開口805的側壁在水平方向上堆疊的第一間隔件810及第二間隔件820。第一下部間隔件810可包含例如氧化矽,且第二間隔件820可包含例如碳氧化矽。
作為另外一種選擇,下部間隔件結構可包括可在水平方向上依序堆疊的第一下部間隔件810、第二下部間隔件820及第三下部間隔件,第一下部間隔件810、第二下部間隔件820及第三下部間隔件可分別包含例如氮化矽、氧化矽及氮化矽。
在一些實例性實施例中,導電填充圖案850的下部(較寬)部分的上表面可與第一下部間隔件810及第二下部間隔件820的最上表面實質上共面。
第二頂蓋圖案860可覆蓋導電填充圖案850的上部部分的側壁及導電填充圖案850的下部部分的上表面,且絕緣填充圖案870可形成於第二頂蓋圖案860上。第二頂蓋圖案860可包含氧化物(例如氧化矽)或絕緣氮化物(例如氮化矽),且絕緣填充圖案870可包含絕緣氮化物(例如氮化矽)。
在一些實例性實施例中,位元線結構395可在基底100的第一區I及第二區II上在第二方向D2上延伸,且多個位元線結構395可在第一方向D1上彼此間隔開。
在一些實例性實施例中,位元線結構395在基底100的第一區I上可形成於填充結構及第一蝕刻終止圖案795上,且在基底100的第二區II上可形成於第一蝕刻終止圖案795上。位元線結構395可在垂直方向上與主動圖案103中的每一者的在第三方向D3上的中心部分交疊。
第一蝕刻終止圖案795在基底100的第一區I上可形成於絕緣接墊層結構780與位元線結構395之間,且可形成於隔離圖案112上的絕緣接墊結構785與位元線結構395之間。第一蝕刻終止圖案795可包含例如氮化矽。
絕緣接墊結構785可包括在垂直方向上依序堆疊的第一絕緣接墊755、第二絕緣接墊765及第三絕緣接墊775,第一絕緣接墊755、第二絕緣接墊765及第三絕緣接墊775可分別包含與第一絕緣接墊層750、第二絕緣接墊層760及第三絕緣接墊層770的材料實質上相同的材料,且可分別形成於相同的水準處。
在一些實例性實施例中,位元線結構395可包括黏合圖案245、第三導電圖案265、第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385。黏合圖案245、第三導電圖案265及第一頂蓋圖案385可共同形成絕緣結構。在一些實例性實施例中,依序堆疊的第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385可彼此合併以形成單個絕緣結構。
黏合圖案245可包含金屬氮化物(例如氮化鈦、氮化鉭、氮化鎢等)。第三導電圖案265可包含金屬(例如鎢、鈦、鉭、釕等)。第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385中的每一者可包含絕緣氮化物(例如氮化矽)。
上部間隔件結構915在基底100的第一區I上可包括在水平方向上依序堆疊於位元線結構395的在第一方向D1上的相對側壁中的每一者上的第一上部間隔件882、空氣間隔件895及第三上部間隔件902。第一上部間隔件882可部分地覆蓋填充結構中所包括的第二頂蓋圖案860的上表面及絕緣填充圖案870的上表面,且第三上部間隔件902可部分地覆蓋填充結構中所包括的第二頂蓋圖案860的上表面及絕緣填充圖案870的上表面。
第一上部間隔件882可包含絕緣氮化物(例如氮化矽),空氣間隔件895可包括空氣,且第三上部間隔件902可包含絕緣氮化物(例如氮化矽)。
第四上部間隔件490可在位元線結構395的上部部分的在第一方向D1上的相對側壁中的每一者上形成於第一上部間隔件882的一部分的外側壁上,且可覆蓋空氣間隔件895的頂部及第三上部間隔件902的上表面的至少一部分。第四上部間隔件490可包含絕緣氮化物(例如氮化矽)。
如圖3A及圖3B最佳所示,絕緣間隔件結構914在基底100的第二區II上可包括第一絕緣間隔件884、第二絕緣間隔件894、第三絕緣間隔件604及第四絕緣間隔件904,第一絕緣間隔件884、第二絕緣間隔件894、第三絕緣間隔件604及第四絕緣間隔件904在水平方向上依序堆疊於位元線結構395的在第一方向D1上的相對側壁中的每一者上。
在一些實例性實施例中,絕緣間隔件結構914可與在第一方向D1上彼此面對的鄰近位元線結構395的側壁接觸。另外,絕緣間隔件結構914亦可覆蓋第一蝕刻終止圖案795、絕緣接墊結構785及隔離圖案112的上部側壁的至少一部分(例如,側壁)。
在一些實例性實施例中,第一絕緣間隔件884及第四絕緣間隔件904可分別包含與第一上部間隔件882及第三上部間隔件902實質上相同的材料。在一些實例性實施例中,第二絕緣間隔件894可包含氧化物(例如氧化矽),且如圖3A所示。作為另外一種選擇,在一些實施例中,絕緣間隔件結構914可包括空氣間隔件895來代替第二絕緣間隔件894,且如圖3B所示。
第四絕緣間隔件904可包含絕緣氮化物(例如氮化矽)。在一些實例性實施例中,第四絕緣間隔件904可包含與第三絕緣間隔件604實質上相同的材料,且因此可與第三絕緣間隔件604合併以形成間隔件。
在一些實例性實施例中,第一絕緣間隔件884、第二絕緣間隔件894及第四絕緣間隔件904可分別包含與第一上部間隔件882、空氣間隔件895及第三上部間隔件902實質上相同的材料。與上部間隔件結構915相比,絕緣間隔件結構914可更包括第三絕緣間隔件604,且因此絕緣間隔件結構914可在水平方向上具有較上部間隔件結構915的厚度大的厚度。
在一些實例性實施例中,多個第三頂蓋圖案940在基底100的第一區I中可在第一方向D1上相鄰的位元線結構395中的位元線結構之間在第二方向D2上彼此間隔開,且接觸插塞結構可形成在第二方向D2上相鄰的第三頂蓋圖案940中的第三頂蓋圖案940之間。
第三頂蓋圖案940可包含絕緣氮化物(例如氮化矽)。
接觸插塞結構可包括在導電接墊結構730上在垂直方向上依序堆疊的第一接觸插塞930、歐姆接觸圖案500及第二接觸插塞549。
第一接觸插塞930可與第三導電接墊720接觸以電性連接至主動圖案103。第一接觸插塞930可包含例如經摻雜複晶矽,且歐姆接觸圖案500可包含金屬矽化物(例如矽化鈦、矽化鈷、矽化鎳等)。
在一些實例性實施例中,第二接觸插塞549可包括第三金屬圖案545及覆蓋第三金屬圖案545的下表面的第二障壁圖案535。第三金屬圖案545可包含金屬(例如鎢),且第二障壁圖案535可包含金屬氮化物(例如氮化鈦、氮化鉭、氮化鎢等)。
在一些實例性實施例中,多個第二接觸插塞549在基底100的第一區I上可在第一方向D1及第二方向D2上彼此間隔開,且可在平面圖中被佈置成蜂窩圖案或晶格圖案。第二接觸插塞549中的每一者在平面圖中可具有圓形、橢圓形或多邊形的形狀。
在一些實例性實施例中,多個第一絕緣圖案925在基底100的第二區II上可在位元線結構395中在第一方向D1上相鄰的位元線結構395之間在第二方向D2上彼此間隔開,且第三頂蓋圖案940可形成在第一絕緣圖案925中在第二方向D2上相鄰的第一絕緣圖案925之間。
在一些實例性實施例中,第一絕緣圖案925及第三頂蓋圖案940在基底100的第二區II上可形成於絕緣間隔件結構914上。第一絕緣圖案925可包含氧化物(例如氧化矽)。
在一些實例性實施例中,第三接觸插塞548在基底100的第二區II上可延伸穿過第一絕緣圖案925及位元線結構395中所包括的絕緣結構,以接觸導電結構中所包括的第三導電圖案265的上表面。
作為另外一種選擇,第三接觸插塞548在基底100的第二區II上可延伸穿過第三頂蓋圖案940及位元線結構395中所包括的絕緣結構,以接觸導電結構中所包括的第三導電圖案265的上表面。
作為另外一種選擇,第三接觸插塞548在基底100的第二區II上可延伸穿過第一絕緣圖案925、第三頂蓋圖案940及位元線結構395中所包括的絕緣結構,以接觸導電結構中所包括的第三導電圖案265的上表面。
在一些實例性實施例中,且如圖3A及圖3B所示,第三接觸插塞548可包括第四金屬圖案546及覆蓋第四金屬圖案546的下表面的第三障壁圖案536。第四金屬圖案546及第三障壁圖案536可分別包含與第三金屬圖案545及第二障壁圖案535實質上相同的材料。
參照圖1、圖2、圖3A及圖3B以及圖37至圖39(其為下面更詳細闡述的圖),第一絕緣圖案結構可包括位於第十開口547的內壁上的第二絕緣圖案615,第十開口547可至少部分地延伸穿過第二接觸插塞549、位元線結構395中所包括的絕緣結構、以及第一間隔件882、第三間隔件902及第四間隔件490。第二絕緣圖案615在平面圖中可環繞第二接觸插塞549。第四絕緣圖案620在基底100的第一區I上可位於第二絕緣圖案615上,且可位於第十開口547的一部分中。空氣間隔件895的頂部可被第二絕緣圖案615封閉。
第二絕緣圖案結構可包括位於第十一開口545的內壁上的第三絕緣圖案617,第十一開口545可部分地延伸穿過第三接觸插塞548、第一絕緣圖案925及第三頂蓋圖案940。第三絕緣圖案617在平面圖中可環繞第三接觸插塞548。第五絕緣圖案625在基底100的第二區II上可位於第三絕緣圖案617上且位於第十一開口545的一部分中。
第二絕緣圖案至第五絕緣圖案615、617、620及625中的每一者可包含絕緣氮化物(例如氮化矽)或氧化物(例如氧化矽)。
第四蝕刻終止層630可形成於第一絕緣圖案結構及第二絕緣圖案結構、第二接觸插塞549及第三接觸插塞548、第一絕緣圖案925及第三頂蓋圖案940上。第四蝕刻終止層630可包含絕緣氮化物(例如硼氮化矽)。
電容器670在基底100的第一區I上可形成於第二接觸插塞549上,且可包括具有圓柱或柱形形狀的下部電極640、位於下部電極640的表面上的介電層650以及位於介電層650上的上部電極660。
下部電極640可包含例如金屬、金屬氮化物、金屬矽化物、經摻雜複晶矽等。介電層650可包含例如金屬氧化物,且上部電極660可包含例如金屬、金屬氮化物、金屬矽化物、經摻雜矽鍺等。在一些實例性實施例中,上部電極660可具有包含金屬或金屬氮化物的第一上部電極及包含經摻雜矽鍺的第二上部電極。
在半導體元件中,絕緣間隔件結構914在基底100的第二區II上可形成於位元線結構395的一部分的側壁上,且與基底100的第一區I上位於位元線結構395的一部分的側壁上的上部間隔件結構915相比,絕緣間隔件結構914可更包括第三絕緣間隔件604,以具有相對大的厚度。
因此,如以下參照圖4至圖39所示,當進行用於在位元線結構395的側壁上形成初級上部間隔件結構912及絕緣間隔件結構914的蝕刻製程時,可不移除位於基底100的第二區II上的位元線結構396的端部部分中所包括的導電結構,且可防止或減少位元線結構395的電特性的劣化。
圖4至圖39是示出根據實例性實施例的製造半導體元件的方法的平面圖及剖視圖。特別是,圖4、圖7、圖10、圖15、圖30、圖33及圖37是平面圖,圖5包括沿著圖4所示線A-A'及B-B'截取的剖視圖,圖6、圖8、圖11、圖13、圖16、圖18、圖20、圖22、圖24、圖26、圖28、圖31至圖32、圖35及圖38分別是沿著對應平面圖的線A-A'截取的剖視圖,且圖9、圖12、圖14、圖17、圖19、圖21、圖23、圖25、圖27、圖29、圖34、圖36及圖39分別是沿著對應平面圖的線C-C'截取的剖視圖。
參照圖4至圖6,可在包括第一區I及第二區II的基底100的第一區I上形成主動圖案103,且可形成隔離圖案112以覆蓋主動圖案103的側壁。
可藉由移除基底100的上部部分以形成第一凹陷來形成主動圖案103。在一些實例性實施例中,主動圖案103可在基底100的第一區I上在第三方向D3上延伸,且多個主動圖案103可被形成為在第一方向D1及第二方向D2上彼此間隔開。可在基底100的第二區II上形成隔離圖案112。
可在基底100的第一區I上對主動圖案103及隔離圖案112進行部分蝕刻,以形成在第一方向D1上延伸的第二凹陷。
可在第二凹陷中形成閘極結構170。在一些實例性實施例中,閘極結構170可在基底100的第一區I上在第一方向D1上延伸,且多個閘極結構170可被形成為在第二方向D2上彼此間隔開。
參照圖7至圖9,可在主動圖案103及隔離圖案112上形成導電接墊結構730。
導電接墊結構730可包括在垂直方向上依序堆疊的第一導電接墊700、第二導電接墊710及第三導電接墊720。
可在基底100的第二區II上移除導電接墊結構730的一部分以形成暴露出隔離圖案112的上表面的第一開口,可在隔離圖案及導電接墊結構730上形成隔離層以填充第一開口,且可對隔離層進行平坦化,直至暴露出導電接墊結構730的上表面為止。
平坦化製程可包括化學機械拋光(chemical mechanical polishing,CMP)製程及/或迴蝕製程。
在一些實例性實施例中,隔離層可包含與隔離圖案112實質上相同的材料,且因此可合併至隔離圖案112。在下文中,合併結構可被稱為隔離圖案112。在一些實例性實施例中,隔離圖案112的上表面可與導電接墊結構730的上表面實質上共面。
可藉由蝕刻製程對基底100的第一區I上的導電接墊結構730進行圖案化,以形成暴露出主動圖案103、隔離圖案112及閘極結構170的上表面的第二開口740,且在蝕刻製程期間,亦可將主動圖案103的上部部分及隔離圖案112的上部部分部分地移除。
在一些實例性實施例中,第二開口740可包括在第一方向D1上延伸的第一部分及在第二方向D2上延伸的第二部分,第一部分與第二部分彼此連接。因此,如圖7所示,在平面圖中,導電接墊結構730可在第一方向D1及第二方向D2上彼此間隔開且可被佈置成晶格圖案。
在一些實例性實施例中,導電接墊結構730可在垂直方向上與主動圖案103中的每一者在第三方向D3上延伸的端部部分及隔離圖案112在第一方向D1上與主動圖案103的端部部分鄰近的一部分交疊。
參照圖10至圖12,可在第二開口740內在導電接墊結構730上形成絕緣接墊層結構780且絕緣接墊層結構780可填充第二開口740。
在一些實例性實施例中,絕緣接墊層結構780可包括在垂直方向上依序堆疊的第一絕緣接墊層750、第二絕緣接墊層760及第三絕緣接墊層770,且第一絕緣接墊層750可填充第二開口740。
可在絕緣接墊層結構780上依序形成第一蝕刻終止層790及第二蝕刻終止層800。在一些實例性實施例中,第一蝕刻終止層790可包含例如氮氧化矽,且第二蝕刻終止層800可包含例如氮化矽。
可在第二蝕刻終止層800上形成第一遮罩(未示出),且可藉由使用第一遮罩作為蝕刻遮罩的蝕刻製程在基底100的第一區I上對第一蝕刻終止層790及第二蝕刻終止層800、絕緣接墊層結構780、導電接墊結構730、主動圖案103、隔離圖案112及閘極結構170中所包括的閘極遮罩160進行部分蝕刻,以形成部分暴露出主動圖案103的上表面的第三開口805。
在一些實例性實施例中,第一遮罩可覆蓋(例如,可完全覆蓋)基底100的第二區II。另外,可在基底100的第一區I上形成多個第一遮罩,所述多個第一遮罩中的每一者在平面圖中可具有圓形或橢圓形形狀。第一遮罩中的每一者在基底100的第一區I上可在垂直方向上與在第一方向D1上相鄰的主動圖案103的端部部分及隔離圖案112的位於主動圖案103的端部部分之間的一部分交疊。
可對主動圖案103的暴露部分實行離子植入製程(ion implantation process)以形成雜質區105。雜質區105可包含n型雜質或p型雜質。
然後可移除第一遮罩。
參照圖13及圖14,可在第三開口805的側壁及底部以及第二蝕刻終止層800的上表面上依序形成第一下部間隔件層及第二下部間隔件層,且可對第一下部間隔件層及第二下部間隔件層實行非等向性蝕刻製程。
因此,可形成包括堆疊於第三開口805的側壁上的第一下部間隔件810及第二下部間隔件820的下部間隔件結構,且可將主動圖案103的上表面及隔離圖案112的與主動圖案103鄰近的部分再次暴露出。
在非等向性蝕刻製程期間,可將主動圖案103的暴露部分及隔離圖案112的暴露部分部分地移除,且可將第二蝕刻終止層800部分地移除或完全移除。
可在主動圖案103的暴露部分及隔離圖案112的暴露部分以及第一蝕刻終止層790及第二蝕刻終止層800上形成導電填充層,以填充第三開口805,且可對導電填充層進行平坦化,直至第一蝕刻終止層790的上表面暴露出。因此,可在第三開口805中形成導電填充圖案850,導電填充圖案850的側壁被下部間隔件結構覆蓋。
在一些實例性實施例中,平坦化製程可包括CMP製程及/或迴蝕製程。
參照圖15至圖17,可在第一蝕刻終止層790及導電填充圖案850上依序形成黏合層、第三導電層、第二遮罩層、第三蝕刻終止層、第一頂蓋層,且可對第一頂蓋層進行圖案化以形成第一頂蓋圖案385,且可使用第一頂蓋圖案385作為蝕刻遮罩來對第三蝕刻終止層、第二遮罩層、第三導電層及黏合層進行蝕刻。
藉由蝕刻製程,黏合圖案245、第三導電圖案265、第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385可依序堆疊於導電填充圖案850及絕緣接墊層結構780上。
可對位於絕緣接墊層結構780之下的第一蝕刻終止層790進行圖案化,以保留為位於黏合圖案245之下的第一蝕刻終止圖案795。可在包含絕緣氮化物(例如氮化矽)的第三絕緣接墊層770與包含金屬(例如鎢)的第三導電圖案265之間形成黏合圖案245,且黏合圖案246可增強第三絕緣接墊層770與第三導電圖案265之間的黏合性。
在下文中,依序堆疊的黏合圖案245、第三導電圖案265、第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385可被稱為位元線結構395。位元線結構395可包括具有黏合圖案245及第三導電圖案265的導電結構以及在導電結構上具有第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案的絕緣結構。在一些實例性實施例中,第二遮罩275、第三蝕刻終止圖案365及第一頂蓋圖案385可合併以形成單個絕緣結構。
在一些實例性實施例中,位元線結構395可在基底100的第一區I及第二區II上在基底100上在第二方向D2上延伸,且多個位元線結構395可在第一方向D1上彼此間隔開。
參照圖18及圖19,可藉由蝕刻製程移除導電填充圖案850的以及第一下部間隔件810及第二下部間隔件820的未被位元線結構395覆蓋的上部部分以形成第三凹陷。
藉由蝕刻製程,導電填充圖案850可包括具有相對大的寬度的下部部分及具有相對小的寬度的上部部分。在一些實例性實施例中,導電填充圖案850的下部(較寬)部分的上表面可與第一下部間隔件810及第二下部間隔件820的最上表面實質上共面。
可藉由例如原子層沈積(ALD)製程在位元線結構395、導電填充圖案850、第一下部間隔件810及第二下部間隔件820以及絕緣接墊層結構780上形成第二頂蓋層,可在第三凹陷內在第二頂蓋層上形成絕緣填充層,且可將第二頂蓋層的上部部分及絕緣填充層的上部部分移除,直至暴露出絕緣接墊層結構780的上表面為止。
因此,第二頂蓋圖案860可保留在第三凹陷的內壁上,且絕緣填充圖案870可在第二頂蓋圖案860上形成。第一下部間隔件810及第二下部間隔件820、導電填充圖案850及絕緣填充圖案870以及第二頂蓋圖案860可在第三開口805中共同形成填充結構。
可在基底100的第二區II上使用位元線結構395及第一蝕刻終止圖案795作為蝕刻遮罩來對絕緣接墊層結構780及隔離圖案112進行蝕刻。
因此,基底100的第二區II上的絕緣接墊層結構780可轉變或修改成絕緣接墊結構785,所述絕緣接墊結構785包括在垂直方向上依序堆疊的第一絕緣接墊755、第二絕緣接墊765及第三絕緣接墊775。另外,可在基底100的第二區II上在隔離圖案112上形成第四凹陷400。
參照圖20及圖21,在基底100的第一區I及第二區II上在位元線結構395、第一蝕刻終止圖案795、絕緣接墊層結構780及絕緣接墊結構785上可依序形成第一上部間隔件層880、第二上部間隔件層890及犧牲間隔件層600。
在一些實例性實施例中,犧牲間隔件層600可包含絕緣氮化物(例如氮化矽)。
參照圖22及圖23,可在犧牲間隔件層600上形成第三遮罩610,且在基底100的第一區I上可對犧牲間隔件層600、第二上部間隔件層890及第一上部間隔件層880進行蝕刻。
在一些實例性實施例中,可藉由濕式蝕刻製程對犧牲間隔件層600進行蝕刻,且可藉由乾式蝕刻製程(例如非等向性蝕刻製程)對第一上部間隔件層880及第二上部間隔件層890進行蝕刻。
作為另外一種選擇,可藉由非等向性蝕刻製程對犧牲間隔件層600以及第一上部間隔件層880及第二上部間隔件層890全部進行蝕刻。
因此,可自基底100的第一區I移除犧牲間隔件層600。另外,在基底100的第一區I上可將第一上部間隔件882形成為覆蓋位元線結構395的側壁以及第二頂蓋圖案860及絕緣填充圖案870的部分的上表面,且可在第一上部間隔件882的外側壁上形成第二上部間隔件892。
可使用位元線結構395以及第一上部間隔件882及第二上部間隔件892作為蝕刻遮罩在基底100的第一區I上實行乾式蝕刻製程,以形成部分延伸穿過第二頂蓋圖案860、絕緣填充圖案870及絕緣接墊層結構780的第四開口440,以部分暴露出第三導電接墊720的上表面。
參照圖24及圖25,在移除第三遮罩610之後,可在第一頂蓋圖案385及第一上部間隔件882的上表面、第二上部間隔件892的上表面及外側壁、填充結構的一部分的上表面、絕緣接墊層結構780的側壁及第三導電接墊720的被第四開口440暴露出的上表面以及犧牲間隔件層600上形成第三上部間隔件層900。
在一些實例性實施例中,第三上部間隔件層900可不完全填充第四凹陷400。
參照圖26及圖27,可對第三上部間隔件層900實行非等向性蝕刻製程。
因此,第三上部間隔件902可被形成為在基底100的第一區I上覆蓋第二上部間隔件892的外側壁,且第三間隔件902可部分覆蓋填充結構的上表面。
在基底100的第一區I上依序堆疊於位元線結構395的側壁上的第一上部間隔件882、第二上部間隔件892及第三上部間隔件902可共同形成初級上部間隔件結構912。
可在基底100的第二區II上移除第三上部間隔件層900的上部部分,且亦可將第一上部間隔件層880及第二上部間隔件層890以及犧牲間隔件層600的位於第一頂蓋圖案385上的部分移除。
因此,第一上部間隔件層880及第二上部間隔件層890可分別轉變成第一絕緣間隔件884及第二絕緣間隔件894,且犧牲間隔件層600可轉變成第三絕緣間隔件604,且第三上部間隔件層900可轉變成第四絕緣間隔件904。第一絕緣間隔件884、第二絕緣間隔件894、第三絕緣間隔件604及第四絕緣間隔件904可共同形成絕緣間隔件結構914。
參照圖28及圖29,可在基底100上形成第一犧牲層以填充第四開口440及第四凹陷400,且可對第一犧牲層進行平坦化直至暴露出第一頂蓋圖案385的上表面以形成第一犧牲圖案920。
在一些實例性實施例中,第一犧牲圖案920可在基底100的第一區I及第二區II上在第二方向D2上延伸,且多個第一犧牲圖案920可藉由位元線結構395在第一方向D1上彼此間隔開。第一犧牲圖案920可包含氧化物(例如氧化矽)。
參照圖30及圖31,可在第一頂蓋圖案385、第一犧牲圖案920及初級上部間隔件結構912上形成具有在第二方向D2上彼此間隔開的多個第五開口的第四遮罩,多個第五開口中的每一者可在第一方向D1上延伸。可使用第四遮罩作為蝕刻遮罩來對第一犧牲圖案920進行蝕刻。因此,可在基底100的第一區I上形成暴露出閘極結構170的閘極遮罩160的上表面的第六開口,且可在基底100的第二區II上形成暴露出絕緣間隔件結構914的上表面的第七開口。
在一些實例性實施例中,第六開口可在垂直方向上與閘極結構170交疊。多個第六開口可在在第一方向D1上相鄰的位元線結構395之間在第二方向D2上彼此間隔開,且多個第七開口可在在第一方向D1上相鄰的位元線結構395之間在第二方向D2上彼此間隔開。
在移除第四遮罩之後,可形成第三頂蓋圖案940以填充第六開口及第七開口。根據第六開口及第七開口的佈局或佈置,多個第三頂蓋圖案940可在在第一方向D1上相鄰的位元線結構395之間在第二方向D2上彼此間隔開。第三頂蓋圖案940可包含絕緣氮化物(例如氮化矽)。
所述多個第一犧牲圖案920可在位元線結構395之間在第二方向D2上彼此間隔開,且第一犧牲圖案920中的每一者可被稱為第一絕緣圖案925。
可在第一絕緣圖案925及第三頂蓋圖案940上形成第五遮罩(未示出)以覆蓋基底100的第二區II,且可移除保留在基底100的第一區I上的第一犧牲圖案920以形成部分暴露出第三導電接墊720的上表面的第八開口。多個第八開口可在位元線結構395之間在第二方向D2上彼此間隔開。
在移除第五遮罩之後,可在第八開口內形成第一接觸插塞層,且可對第一接觸插塞層進行平坦化,直至暴露出第一頂蓋圖案385的上表面及第三頂蓋圖案940的上表面、初級上部間隔件結構912的上表面以及第一絕緣圖案925的上表面。因此,第一接觸插塞層可被劃分成多個第一接觸插塞930,多個第一接觸插塞930可藉由位元線結構395之間的第三頂蓋圖案940在第二方向D2上彼此間隔開。
第一接觸插塞930可包含例如經摻雜複晶矽,且可藉由接觸第三導電接墊720而電性連接至主動圖案103。
參照圖32,可移除第一接觸插塞930的上部部分,以暴露出位於位元線結構395的側壁上的初級上部間隔件結構912的上部部分,且可移除被暴露出的初級上部間隔件結構912的第二上部間隔件892的上部部分及第三上部間隔件902的上部部分。
可藉由例如迴蝕刻製程移除第一接觸插塞930的上部部分,且可例如藉由濕式蝕刻製程移除第二上部間隔件892的上部部分及第三上部間隔件902的上部部分。
可在位元線結構395、初級上部間隔件結構912、第一接觸插塞930、第三頂蓋圖案940及第一絕緣圖案925上形成第四上部間隔件層,且可對第四上部間隔件層進行非等向性蝕刻以形成第四上部間隔件490。第四上部間隔件490可在位元線結構395的上部側壁上形成於第一上部間隔件882的一部分的外側壁上。
可藉由非等向性蝕刻製程形成的第四上部間隔件490可覆蓋第二上部間隔件892的上表面及第三上部間隔件902的上表面的至少一部分。因此,在非等向性蝕刻製程期間,可將第一接觸插塞930的上部部分部分地移除,且亦可將第三上部間隔件902的未被第四上部間隔件490覆蓋的部分移除。
在一些實例性實施例中,可在位元線結構395、第一上部間隔件882、第四上部間隔件490、第一接觸插塞930、第三頂蓋圖案940及第一絕緣圖案925上形成第五上部間隔件層,且可對第五上部間隔件層進一步蝕刻以在第四上部間隔件490的側壁上形成第五上部間隔件(未示出),且可使用位元線結構395、第一上部間隔件882、第四上部間隔件490、第一接觸插塞475、第三頂蓋圖案940及第一絕緣圖案925作為蝕刻遮罩來對第一接觸插塞930的上部部分進行額外蝕刻。因此,第一接觸插塞930的上表面可低於第二上部間隔件892的最上表面及第三上部間隔件902的最上表面。
可在第一接觸插塞930的上表面上形成歐姆接觸圖案500。在一些實例性實施例中,歐姆接觸圖案500可藉由以下方式形成:在位元線結構395、第一上部間隔件882、第四上部間隔件490、第一接觸插塞930、第三頂蓋圖案940及第一絕緣圖案925上形成第一金屬層,並對第一金屬層實行熱處理,即藉由實行使其中包含金屬的第一金屬層與包含矽的第一接觸插塞930彼此反應的矽化製程,並移除第一金屬層的未反應部分。
歐姆接觸圖案500可包含金屬矽化物(例如矽化鈷、矽化鎳、矽化鈦等)。
參照圖33及圖34,可在位元線結構395、第一上部間隔件882、第四上部間隔件490、歐姆接觸圖案500、第三頂蓋圖案940及第一絕緣圖案925上形成第二犧牲層。可對第二犧牲層進行平坦化,直至第一絕緣圖案925的上表面被暴露出,以在基底100的第一區I上形成第二犧牲圖案950。
第二犧牲圖案950可包括例如旋塗硬遮罩(spin-on-hardmask,SOH)或非晶碳層(amorphous carbon layer,ACL)。
可在基底100的第二區II上移除位元線結構395中所包括的絕緣結構,以形成暴露出導電結構中所包括的第三導電圖案265的上表面的第九開口。當移除絕緣結構時,亦可將絕緣間隔件結構914的部分及與其鄰近的第一絕緣圖案925的部分移除。
可藉由移除形成有第三頂蓋圖案940的區域而並非形成有第一絕緣圖案925的區域來形成第九開口927,且在此種情況下,可移除第三頂蓋圖案940的與位元線結構395鄰近的部分而並非第一絕緣圖案925的與位元線結構395鄰近的部分。作為另外一種選擇,可藉由移除第一絕緣圖案925及第三頂蓋圖案940的與位元線結構395鄰近的部分二者來形成第九開口927。
參照圖35及圖36,可藉由例如灰化製程及/或剝離製程移除第二犧牲圖案950,可在位元線結構395、第一上部間隔件882、第四上部間隔件490、歐姆接觸圖案500、第三頂蓋圖案940及第一絕緣圖案925上形成第二障壁層,且可在第二障壁層530上形成第二金屬層540以填充位元線結構395與第九開口927之間的空間。
可對第二金屬層540的上部部分實行平坦化製程。平坦化製程可包括CMP製程及/或迴蝕製程。
參照圖37至圖39,可對第二金屬層540及第二障壁層530進行圖案化,以在基底100的第一區I上形成第二接觸插塞549且在基底100的第二區II上形成第三接觸插塞548。
可在第二接觸插塞549之間形成第十開口547,且可在第三接觸插塞548之間形成第十一開口545。
在形成第十開口547期間,不僅可將第二金屬層540及第二障壁層530部分移除,而且亦可將位元線結構395中所包括的絕緣結構的上部部分、位於其側壁上的初級間隔件結構912及第四間隔件490以及第三頂蓋圖案940部分移除,且因此可暴露出第二上部間隔件892的上表面。
當形成第十開口547時,可將第二金屬層540及第二障壁層530分別轉變成第二金屬圖案545及覆蓋第二金屬圖案545的下表面及側壁的第二障壁圖案535,第二金屬圖案545與第二障壁圖案535可一起形成第二接觸插塞549。另外,當形成第十一開口545時,可將第二金屬層540及第二障壁層530分別轉變成第三金屬圖案546及覆蓋第三金屬圖案546的下表面及側壁的第三障壁圖案536,第三金屬圖案546與第三障壁圖案536可一起形成第三接觸插塞548。
在一些實例性實施例中,多個第二接觸插塞549可在基底100的第一區I上在第一方向D1及第二方向D2上彼此間隔開,且在平面圖中可被佈置成蜂窩圖案或晶格圖案。第二接觸插塞549中的每一者在平面圖中可具有圓形、橢圓形或多邊形的形狀。
依序堆疊於基底100的第一區I上的第一接觸插塞930、歐姆接觸圖案500及第二接觸插塞549可形成接觸插塞結構。
可移除被暴露出的第二上部間隔件892以形成與第十開口547連接的空氣隙895。可藉由例如濕式蝕刻製程移除第二上部間隔件892。
在一些實例性實施例中,不僅可將第二上部間隔件892的被第十開口547直接暴露的部分移除,而且亦可將第二上部間隔件892平行於第十開口的部分移除。即,不僅可將第二上部間隔件892的被第十開口547暴露出而未被第二接觸插塞549覆蓋的部分移除,而且亦可將第二上部間隔件830的被第二接觸插塞549覆蓋的部分移除。
可藉由濕式蝕刻製程將基底100的第二區II上的第二絕緣間隔件894部分地移除或完全移除。若移除絕緣間隔件894,則可形成空氣隙895,如圖3B所示。
再次參照圖1、圖2、圖3A及圖3B,可在第十開口547及第十一開口545的內壁上分別形成第二絕緣圖案615及第三絕緣圖案617,且可在第二絕緣圖案615及第三絕緣圖案617上形成第四絕緣圖案620及第五絕緣圖案625以分別填充第十開口547及第十一開口545的剩餘部分。因此,空氣隙895的頂部可被第二絕緣圖案615及第三絕緣圖案617封閉。
空氣隙895亦可被稱為空氣間隔件895,且第一上部間隔件882、空氣間隔件895及第三上部間隔件902可共同形成上部間隔件結構915。
第二絕緣圖案615及第四絕緣圖案620可共同形成第一絕緣圖案結構,且第三絕緣圖案617及第五絕緣圖案625可共同形成第二絕緣圖案結構。
可在第一絕緣圖案結構及第二絕緣圖案結構、第二接觸插塞549及第三接觸插塞548、第三頂蓋圖案480及第一絕緣圖案925上形成第四蝕刻終止層630,且可在第四蝕刻終止層630上形成模製層。可對模製層的一部分及位於其之下的第四蝕刻終止層630的一部分進行部分蝕刻,以形成暴露出第二接觸插塞549的上表面的第十二開口。
由於所述多個第二接觸插塞549在第一方向D1及第二方向D2上彼此間隔開,且在平面圖中可被佈置成蜂窩圖案或晶格圖案,因此暴露出第二接觸插塞549的第十二開口在平面圖上亦可被佈置成蜂窩圖案或晶格圖案。
可在第十二開口的側壁、第二接觸插塞549的被暴露出的所述上表面及模製層上形成下部電極層,可在下部電極層上形成第三犧牲層以填充第十二開口,且可對下部電極層及第三犧牲層進行平坦化,直至暴露出模製層的上表面以將下部電極層劃分成多個部分。
因此,可在第九開口中形成具有圓柱形狀的下部電極640。然而,若第十二開口具有小的寬度,則下部電極640可具有柱形狀。
可藉由例如使用例如美洲鱟試劑(Limulus Amebocyte Lysate,LAL)溶液的濕式蝕刻製程移除第三犧牲層及模製層。
可在下部電極640的表面及第四蝕刻終止層630上形成介電層650。介電層650可包含例如金屬氧化物。
可在介電層650上形成上部電極660。上部電極660可包含例如金屬、金屬氮化物、金屬矽化物、經摻雜矽鍺等。在一些實例性實施例中,上部電極660可具有包含金屬或金屬氮化物的第一上部電極及包含經摻雜矽鍺的第二上部電極。
下部電極640、介電層650及上部電極660可形成電容器670。
可在電容器670上進一步形成上部配線,以完成半導體元件的製作。
如上所述,可在覆蓋位元線結構395的側壁及上表面的第一上部間隔件層880及第二上部間隔件層890上形成犧牲間隔件層600,可在犧牲間隔件層600上形成第三遮罩610以覆蓋基底100的其上形成有位元線結構395的端部部分的第二區II,且可在基底100的第一區I上對第二上部間隔件層890及第一上部間隔件層880進行蝕刻以在位元線結構395的側壁上形成第一上部間隔件882及第二上部間隔件892,且犧牲間隔件層600可保留在基底100的第二區II上。
在移除第三遮罩610之後,可在位元線結構395的上表面、第一上部間隔件882及第二上部間隔件892以及犧牲間隔件層600上形成第三上部間隔件層900,且可對第三上部間隔件層900非等向性地進行蝕刻以在基底100的第一區I上在第二上部間隔件892的上表面及外側壁上形成第三上部間隔件902,且在基底100的第二區II上形成第四絕緣間隔件904。
在基底100的其中形成位元線結構395的端部部分的第二區II上進行非等向性蝕刻製程期間,與基底100的其中形成位元線結構395在第二方向上的中心部分的第一區I相比,可能發生過蝕刻,使得絕緣間隔件結構914的覆蓋位元線結構395的側壁的部分可被完全移除,進而暴露出位元線結構395的側壁。在此種情況下,位元線結構395中所包括的第三導電圖案265可能被部分移除,使得位元線結構395可能不起作用。
然而,在一些實例性實施例中,犧牲間隔件層600可附加地形成在第一上部間隔件層880及第二上部間隔件層890上,且當在基底100的第一區I上移除犧牲間隔件層600時,基底100的第二區I上的犧牲間隔件層600可不被移除,而是保留。
因此,當在基底100的第一區I及第二區II上形成第三上部間隔件層900且實行非等向性蝕刻製程時,與基底100的其中僅在第一上部間隔件882及第二上部間隔件892上形成第三上部間隔件層900的第一區I相比,犧牲間隔件層600及第三上部間隔件層900兩者可形成於第一上部間隔件層880及第二上部間隔件層890上,以在基底100的第二區II上具有相對大的厚度,使得位元線結構395的側壁可不被非等向性蝕刻製程暴露出,且位元線結構395中所包括的第三導電圖案265可不被移除。
特別是,即使在基底100的第一區I及第二區II上進一步形成犧牲間隔件層600,形成覆蓋基底100的第二區II的第三遮罩610,且當在基底100的第一區I上對第一上部間隔件層880及第二上部間隔件層890實行非等向性蝕刻製程時,亦可形成犧牲間隔件層以使得製程步驟的數目或製程成本可不會增加。
100:基底 103:主動圖案 105:雜質區 112:隔離圖案 120:閘極絕緣圖案 130:第一障壁圖案 140:第一導電圖案 150:第二導電圖案 160:閘極遮罩 170:閘極結構 245:黏合圖案 265:第三導電圖案 275:第二遮罩 365:第三蝕刻終止圖案 385:第一頂蓋圖案 395:位元線結構 400:第四凹陷 440:第四開口 490:第四上部間隔件/第四間隔件 500:歐姆接觸圖案 530:第二障壁層 535:第二障壁圖案 536:第三障壁圖案 540:第二金屬層 544:第十一開口 545:第二金屬圖案 546:第三金屬圖案 547:第十開口 548:第三接觸插塞 549:第二接觸插塞 600:犧牲間隔件層 604:第三絕緣間隔件 610:第三遮罩 615:第二絕緣圖案 617:第三絕緣圖案 620:第四絕緣圖案 625:第五絕緣圖案 630:第四蝕刻終止層 640:下部電極 650:介電層 660:上部電極 670:電容器 700:第一導電接墊 710:第二導電接墊 720:第三導電接墊 730:導電接墊結構 740:第二開口 750:第一絕緣接墊層 755:第一絕緣接墊 760:第二絕緣接墊層 765:第二絕緣接墊 770:第三絕緣接墊層 775:第三絕緣接墊 780:絕緣接墊層結構 785:絕緣接墊結構 790:第一蝕刻終止層 795:第一蝕刻終止圖案 800:第二蝕刻終止層 805:第三開口 810:第一下部間隔件/第一間隔件 820:第二下部間隔件/第二間隔件 850:導電填充圖案 860:第二頂蓋圖案 870:絕緣填充圖案 880:第一上部間隔件層 882:第一上部間隔件/第一間隔件 884:第一絕緣間隔件 890:第二上部間隔件層 892:第二上部間隔件 894:第二絕緣間隔件 895:空氣間隔件/空氣隙 900:第三上部間隔件層 902:第三上部間隔件/第三間隔件 904:第四絕緣間隔件 912:初級上部間隔件結構 914:絕緣間隔件結構 915:上部間隔件結構 920:第一犧牲圖案 925:第一絕緣圖案 927:第九開口 930:第一接觸插塞 940:第三頂蓋圖案 950:第二犧牲圖案 A-A'、B-B'、C-C':線 D1:第一方向 D2:第二方向 D3:第三方向 I:第一區 II:第二區
圖1是示出根據實例性實施例的半導體元件的平面圖,圖2是沿著圖1所示線A-A'截取的剖視圖,且圖3A及圖3B是沿著圖1所示線C-C'截取的剖視圖。 圖4、圖7、圖10、圖15、圖30、圖33及圖37是示出根據一些實例性實施例的製造半導體元件的方法的部分的平面圖。 圖5、圖6、圖8、圖9、圖11、圖12、圖13、圖14、圖16、圖17、圖18、圖19、圖20、圖21、圖22、圖23、圖24、圖25、圖26、圖27、圖28、圖29、圖31、圖32、圖34、圖35、圖36、圖38及圖39是示出根據一些實例性實施例的製造半導體元件的方法的部分的剖視圖。
100:基底
112:隔離圖案
245:黏合圖案
265:第三導電圖案
536:第三障壁圖案
546:第四金屬圖案
548:第三接觸插塞
604:第三絕緣間隔件
615:第二絕緣圖案
620:第四絕緣圖案
630:第四蝕刻終止層
650:介電層
660:上部電極
755:第一絕緣接墊
765:第二絕緣接墊
775:第三絕緣接墊
785:絕緣接墊結構
795:第一蝕刻終止圖案
884:第一絕緣間隔件
894:第二絕緣間隔件
904:第四絕緣間隔件
914:絕緣間隔件結構
C-C':線
D1:第一方向
D2:第二方向
II:第二區

Claims (10)

  1. 一種半導體元件,包括: 基底,包括第一區及第二區; 位元線結構,在所述基底的所述第一區及所述第二區之上延伸; 上部間隔件結構,在所述基底的所述第一區上位於所述位元線結構的第一側壁上;以及 絕緣間隔件結構,位於所述基底的所述第二區上的所述位元線結構的所述第一側壁上, 其中: 所述上部間隔件結構包括在第一水平方向上依序堆疊於所述位元線結構的所述第一側壁上的第一上部間隔件、第二上部間隔件及第三上部間隔件, 所述絕緣間隔件結構包括在所述第一水平方向上依序堆疊於所述位元線結構的所述第一側壁上的第一絕緣間隔件、第二絕緣間隔件、第三絕緣間隔件及第四絕緣間隔件,且 所述第一絕緣間隔件、所述第二絕緣間隔件及所述第三絕緣間隔件分別包含與所述第一上部間隔件、所述第二上部間隔件及所述第三上部間隔件實質上相同的材料。
  2. 如請求項1所述的半導體元件,其中所述第一絕緣間隔件、所述第二絕緣間隔件及所述第四絕緣間隔件分別包含氮化矽、空氣及氮化矽。
  3. 如請求項1所述的半導體元件,其中所述第三絕緣間隔件包含氮化矽。
  4. 如請求項1所述的半導體元件,更包括位於所述基底上的隔離圖案,所述隔離圖案界定所述基底上的主動圖案, 其中所述基底的所述第二區上的所述位元線結構位於所述隔離圖案上。
  5. 如請求項4所述的半導體元件,其中所述絕緣間隔件結構覆蓋所述隔離圖案的上部側壁。
  6. 如請求項4所述的半導體元件,更包括: 絕緣接墊層結構,在所述基底的所述第一區上位於所述位元線結構之下;以及 絕緣接墊結構,在所述基底的所述第二區上位於所述位元線結構與所述隔離圖案之間,所述絕緣接墊結構包含與所述絕緣接墊層結構實質上相同的材料。
  7. 如請求項1所述的半導體元件,其中所述位元線結構是在與所述第一水平方向相交的第二水平方向上延伸的第一位元線結構,且 其中所述絕緣間隔件結構與所述第一位元線結構的側壁及在所述第一水平方向上與所述第一位元線結構相鄰的第二位元線結構的側壁接觸。
  8. 一種半導體元件,包括: 基底,包括胞元區及位於所述胞元區的一側處的延伸區; 隔離圖案,位於所述基底上; 主動圖案,在所述基底上由所述隔離圖案界定; 位元線結構,具有在所述基底的所述胞元區上延伸的第一部分及在所述基底的所述延伸區上延伸的第二部分; 上部間隔件結構,位於所述位元線結構的第一部分的側壁上;以及 絕緣間隔件結構,位於所述位元線結構的在所述延伸區上的所述第二部分的側壁上, 其中: 所述位元線結構的所述第一部分在所述基底的所述胞元區上位於所述主動圖案及所述隔離圖案上,且所述位元線結構的所述第二部分在所述基底的所述延伸區上位於所述隔離圖案上,且 所述絕緣間隔件結構在第一水平方向上的厚度大於所述上部間隔件結構在所述第一水平方向上的厚度。
  9. 如請求項8所述的半導體元件,其中所述位元線結構在第二水平方向上延伸,且所述位元線結構是在所述第一水平方向上彼此間隔開的多個位元線結構中的一者,且 其中所述延伸區設置於所述胞元區的在所述第二水平方向上的相對側中的每一者上。
  10. 一種半導體元件,包括: 基底,包括第一區及第二區; 隔離圖案,位於所述基底上; 主動圖案,位於所述基底的所述第一區上,所述主動圖案的側壁被所述隔離圖案環繞; 位元線結構,位於所述基底的所述第一區及所述第二區上; 上部間隔件結構,在所述基底的所述第一區上位於所述位元線結構的側壁上;以及 絕緣間隔件結構,在所述位元線結構的所述第二區上位於所述位元線結構的所述側壁上; 其中: 所述上部間隔件結構包括在第一水平方向上依序堆疊於所述位元線結構的所述側壁上的第一上部間隔件、第二上部間隔件及第三上部間隔件, 所述絕緣間隔件結構包括在所述第一水平方向上依序堆疊於所述位元線結構的所述側壁上的第一絕緣間隔件、第二絕緣間隔件、第三絕緣間隔件及第四絕緣間隔件,且 所述第一絕緣間隔件、所述第二絕緣間隔件及所述第三絕緣間隔件分別包含與所述第一上部間隔件、所述第二上部間隔件及所述第三上部間隔件實質上相同的材料。
TW112117399A 2022-07-06 2023-05-10 半導體元件 TW202404042A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220082966A KR20240006205A (ko) 2022-07-06 2022-07-06 반도체 장치
KR10-2022-0082966 2022-07-06

Publications (1)

Publication Number Publication Date
TW202404042A true TW202404042A (zh) 2024-01-16

Family

ID=89389930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112117399A TW202404042A (zh) 2022-07-06 2023-05-10 半導體元件

Country Status (4)

Country Link
US (1) US20240081045A1 (zh)
KR (1) KR20240006205A (zh)
CN (1) CN117377312A (zh)
TW (1) TW202404042A (zh)

Also Published As

Publication number Publication date
CN117377312A (zh) 2024-01-09
KR20240006205A (ko) 2024-01-15
US20240081045A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
US11264392B2 (en) Semiconductor devices
KR20100087915A (ko) 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
US11037930B2 (en) Semiconductor devices
TWI830993B (zh) 半導體元件
US20220359525A1 (en) Memory device and method of forming the same
TW202404042A (zh) 半導體元件
US20230320074A1 (en) Semiconductor devices
US20240057321A1 (en) Semiconductor devices
TWI814592B (zh) 半導體裝置
TWI838893B (zh) 半導體裝置
TW202401764A (zh) 半導體元件
US20240040772A1 (en) Semiconductor devices
TWI831664B (zh) 3d鐵電記憶體裝置
US20230145857A1 (en) Semiconductor devices
US20240136393A1 (en) Capacitor structure and semiconductor device including the capacitor structure
TW202347529A (zh) 半導體裝置
KR20230075875A (ko) 반도체 장치
KR20230059272A (ko) 반도체 장치
TW202331944A (zh) 半導體裝置
TW202301651A (zh) 半導體裝置
CN115472610A (zh) 半导体存储装置及其制作方法
TW202407976A (zh) 半導體裝置
TW202320303A (zh) 半導體裝置