TW202316631A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202316631A
TW202316631A TW111121545A TW111121545A TW202316631A TW 202316631 A TW202316631 A TW 202316631A TW 111121545 A TW111121545 A TW 111121545A TW 111121545 A TW111121545 A TW 111121545A TW 202316631 A TW202316631 A TW 202316631A
Authority
TW
Taiwan
Prior art keywords
pattern
gate
gate spacer
sidewall
spacer
Prior art date
Application number
TW111121545A
Other languages
English (en)
Inventor
崔惠彬
尹燦植
吉奎炫
白頭山
赵炯紀
韓正勳
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202316631A publication Critical patent/TW202316631A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供一種半導體裝置，包含基底上的閘極結構、第一閘極間隔物以及第二閘極間隔物。閘極結構的側壁包含凹形下部側壁部分及相對於基底的上部表面為垂直的上部側壁部分。第一閘極間隔物形成於閘極結構的側壁的上部側壁部分上。第二閘極間隔物形成於閘極結構的側壁的凹形下部側壁部分及第一閘極間隔物的外部側壁上。第二閘極間隔物接觸第一閘極間隔物的下部表面且包含氮化物。

Description

半導體裝置
本揭露內容的實例實施例是關於半導體裝置。更特定而言，本揭露內容的實例實施例是關於DRAM裝置。 相關申請案的交叉參考
本申請案主張2021年10月12日在韓國智慧財產局申請的韓國專利申請案第10-2021-0135132號的優先權，所述申請案的揭露內容特此以全文引用的方式併入本文中。
在DRAM裝置中，閘極結構及覆蓋閘極結構的側壁的閘極間隔物結構可形成於基底上。由於DRAM裝置高度整合，故閘極結構的電特性在DRAM裝置的製造期間可降低，且因此需要可增強閘極結構的電特性的閘極間隔物結構。
一些實例實施例提供具有改良的特性的半導體裝置。
根據本發明概念的實例實施例，一種半導體裝置可包含基底上的閘極結構、第一閘極間隔物以及第二閘極間隔物。閘極結構的側壁可包含凹形下部側壁部分及相對於基底的上部表面為垂直的上部側壁部分。第一閘極間隔物可形成於閘極結構的側壁的上部側壁部分上。第二閘極間隔物可形成於閘極結構的側壁的凹形下部側壁部分及第一閘極間隔物的外部側壁上。第二閘極間隔物可接觸第一閘極間隔物的下部表面且包含氮化物。
根據本發明概念的實例實施例，一種半導體裝置可包含基底上的閘極結構、第一閘極間隔物以及第二閘極間隔物。閘極結構可包含含有氧化矽的第一介電圖案。第一閘極間隔物可接觸閘極結構的側壁的上部部分，第一閘極間隔物包含氮化矽。第二閘極間隔物可接觸閘極結構的側壁的下部部分及第一閘極間隔物的外部側壁，且可包含氮化矽。第一閘極間隔物的下部表面可低於第一介電圖案的上部表面。第二閘極間隔物可不接觸第一介電圖案的側壁的上部部分，但可接觸第一介電圖案的側壁的下部部分。
根據本發明概念的實例實施例，一種半導體裝置可包含基底、第一主動圖案、第二主動圖案、隔離圖案、第一閘極結構、第二閘極結構、閘極間隔物、位元線結構、接觸插塞結構以及電容器。基底可包含單元區域及圍繞單元區域的周邊電路區域。第一主動圖案可形成於基底的單元區域上。第二主動圖案可形成於基底的周邊電路區域上。隔離圖案可覆蓋第一主動圖案及第二主動圖案的側壁。第一閘極結構可埋入第一主動圖案及隔離圖案的上部部分，且可在實質上平行於基底的上部表面的第一方向上延伸。第二閘極結構可形成於第二主動圖案上，且第二閘極結構的側壁可包含凹形下部側壁部分及相對於基底的上部表面為垂直的上部側壁部分。第一閘極間隔物可形成於第二閘極結構的側壁的上部側壁部分上。第二閘極間隔物可形成於第二閘極結構的側壁的凹形下部側壁部分及第一閘極間隔物的外部側壁上，且可接觸第一閘極間隔物的下部表面且包含氮化矽。第三閘極間隔物可形成於第二閘極間隔物的外部側壁上。位元線結構可接觸第一主動圖案的中心上部表面，且可在實質上平行於基底的上部表面且實質上垂直於第一方向的第二方向上延伸。接觸插塞結構可接觸第一主動圖案的相對邊緣上部表面中的每一者。電容器可形成於接觸插塞結構上。
在根據一些實例實施例的半導體裝置中，包含氮化物的閘極間隔物可接觸閘極結構的側壁，且因此可增強半導體的電特性。
根據一些實例實施例的切割精細圖案的方法、使用精細圖案形成主動圖案的方法以及使用精細圖案製造半導體裝置的方法的上述及其它態樣及特徵將參考隨附圖式自以下的詳細描述容易理解。應理解，儘管本文中可使用術語「第一」、「第二」及/或「第三」來描述各種元件、組件、區域、層及/或區段，但此等元件、組件、區域、層及/或區段不應受此等術語限制。此等術語僅用於將一個元件、組件、區域、層或區段與另一元件、組件、區域、層或區段區分。因此，在不脫離本發明概念的教示的情況下，下文所論述的第一元件、第一組件、第一區域、第一層或第一區段可稱為第二元件或第三元件、第二組件或第三組件、第二區域或第三區域、第二層或第三層或第二區段或第三區段。
雖然在實例實施例的描述中使用術語「相同」、「相等」或「同一」，但應理解，可能存在一些不精確性。因此，當將一個元件稱作與另一元件相同時，應理解，元件或值在所要製造或可操作容限範圍內（例如，±10%）與另一元件相同。
當術語「約」或「實質上」在本說明書中結合數值使用時，相關聯數值意欲包含所陳述數值周圍的製造或可操作容限（例如，±10%）。此外，當字組「約」及「實質上」與幾何形狀結合使用時，意欲不要求幾何形狀的精確度，但形狀的寬容度在本揭露內容的範疇內。此外，不論是否以「約」或「實質上」修飾數值或形狀，應理解，此等值及形狀均應解釋為包含所陳述數值或形狀周圍的製造或可操作容限（例如，±10%）。
下文中，可將實質上平行於基底的上部表面且實質上彼此垂直的兩個方向分別界定為第一方向D1及第二方向D2，且可將實質上垂直於基底的上部表面且相對於第一方向D1及第二方向D2具有銳角的方向界定為第三方向D3。
圖1至圖9為示出根據實例實施例的製造半導體裝置的方法的平面圖及橫截面圖。圖1及圖8為平面圖，且圖2至圖7以及圖9分別為沿對應平面圖的線A-A'截取的橫截面圖。
參考圖1及圖2，主動圖案105可形成於基底100上，且可形成隔離圖案110以覆蓋主動圖案105的側壁。
基底100可包含矽、鍺、矽鍺或III族化合物半導體至V族化合物半導體，諸如GaP、GaAs或GaSb。在一些實例實施例中，基底100可為絕緣層上矽（silicon-on-insulator；SOI）基底或絕緣層上鍺（germanium-on-insulator；GOI）基底。
主動圖案105可藉由移除基底100的上部部分以形成第一凹部而形成，且多個主動圖案105可形成為在第一方向D1及第二方向D2中的每一者上彼此間隔開。
隔離圖案110可包含氧化物（例如，氧化矽）。
參考圖3，選擇性磊晶生長（selective epitaxial growth；SEG）製程可使用主動圖案105的上部表面作為晶種來執行以在主動圖案105上形成磊晶層120。
在實例實施例中，SEG製程可使用矽源氣體（例如，二氯矽烷（H 2SiCl 2）氣體）及p型雜質源氣體（例如，二硼烷（B 2H 6）氣體）來執行，且因此磊晶層120可為摻雜有p型雜質的單晶矽層。
在實例實施例中，SEG製程可使用矽源氣體（例如，二矽烷（Si 2H 6）氣體）及n型雜質源氣體（例如，PH 3、POCl 3或P 2O 5）來執行，且因此磊晶層120可為摻雜有n型雜質的單晶矽層。
第一介電層130及第二介電層140、功函數控制層150、第一導電層160、障壁層170、第二導電層180以及封蓋層190可依序形成於隔離圖案110及磊晶層120上。
第一介電層130可包含氧化物（例如，氧化矽），且第二介電層140可包含具有高於氧化矽的介電常數的介電常數的材料（例如，高k材料）。
在一些實例實施例中，第二介電層140可包含氧化鉿（HfO）、氧化鉿矽（HfSiO）、氮氧化鉿（HfON）、氮氧化鉿矽（HfSiON）、氧化鑭（LaO）、氧化鑭鋁（LaAlO）、氧化鋯（ZrO）、氧化鋯矽（ZrSiO）、氮氧化鋯（ZrON）、氮氧化鋯矽（ZrSiON）、氧化鉭（TaO）、氧化鈦（TiO）、氧化鋇鍶鈦（BaSrTiO）、氧化鋇鈦（BaTiO）、氧化鍶鈦（SrTiO）、氧化釔（YO）、氧化鋁（ALO）或氧化鉛鈧鉭（PbScTaO）。
功函數控制層150可包含金屬（例如，鉭、鈦、鋁或鎳）、金屬氮化物（例如，氮化鉭或氮化鈦）或金屬碳化物（例如，碳化鉭或碳化鈦）。
第一導電層160及第二導電層180可包含金屬（例如，鎢、鉬、鉭或鈦），障壁層170可包含金屬氮化物（例如，氮化鎢、氮化鉬、氮化鉭或氮化鈦），且封蓋層190可包含氮化物（例如，氮化矽）。
參考圖4，可依序蝕刻封蓋層190、第二導電層180、障壁層170、第一導電層160、功函數控制層150以及第二介電層140以分別形成封蓋圖案195、第二導電圖案185、障壁圖案175、第一導電圖案165、功函數控制圖案155以及第二介電圖案145。在蝕刻製程期間，亦可蝕刻第一介電層130的上部部分。
參考圖5，第一閘極間隔物層200可形成於第一介電層130、第二介電圖案145、功函數控制圖案155、第一導電圖案165、障壁圖案175、第二導電圖案185以及封蓋圖案195上。
第一閘極間隔物層200可包含氮化物（例如，氮化矽）。
參考圖6，可非等向性地蝕刻第一閘極間隔物層200以形成覆蓋封蓋圖案195、第二導電圖案185、障壁圖案175、第一導電圖案165、功函數控制圖案155以及第二介電圖案145的側壁的第一閘極間隔物205，且亦可蝕刻第一介電層130以形成第一介電圖案135。第一閘極間隔物205可覆蓋第一介電圖案135的上部側壁。
下文中，在實質上垂直於基底100的上部表面的垂直方向上堆疊的第一介電圖案135及第二介電圖案145、功函數控制圖案155、第一導電圖案165、障壁圖案175、第二導電圖案185以及封蓋圖案195可統稱為閘極結構215。閘極結構215可在垂直方向上與主動圖案105部分交疊。
可使用包含氫氟酸（HF）的清潔溶液來執行清潔製程，且亦可移除未由第一閘極間隔物205覆蓋的第一介電圖案135的下部部分。因此，第一介電圖案135可包含凹形下部側壁及垂直上部側壁。換言之，第一介電圖案135可包含側壁，所述側壁包含凹形下部側壁部分及垂直上部側壁部分。第一閘極間隔物205可接觸閘極結構215的側壁的除其下部部分以外的大部分，且第一閘極間隔物205的下部表面可低於第一介電圖案135的上部表面。
參考圖7，第二閘極間隔物層230可形成於磊晶層120的上部表面、第一閘極間隔物205的外部側壁以及閘極結構215的下部側壁上。
第二閘極間隔物層230可包含氮化物，例如氮化矽。
第一雜質可輕微地摻雜至磊晶層120及主動圖案105的上部部分中以形成第一雜質區域242及第二雜質區域244。
在一些實例實施例中，第一雜質可在相對於垂直方向及實質上平行於基底100的上部表面的水平方向具有銳角的方向上摻雜，且因此第一雜質區域242及第二雜質區域244可在垂直方向上與閘極結構215部分交疊。另外，第一介電圖案135可由第一閘極間隔物205及第二閘極間隔物層230覆蓋，且因此可不因摻雜製程而損壞。
在實例實施例中，若磊晶層120為摻雜有p型雜質的單晶矽層，則第一雜質可為n型雜質。替代地，若磊晶層120為摻雜有n型雜質的單晶矽層，則第一雜質可為p型雜質。
參考圖8及圖9，第三閘極間隔物層可形成於第二閘極間隔物層230上，且可非等向性地蝕刻第二閘極間隔物層230及第三閘極間隔物層以分別形成第二閘極間隔物235及第三閘極間隔物255。第一閘極間隔物205、第二閘極間隔物235以及第三閘極間隔物255可形成閘極間隔物結構265。
第二閘極間隔物235可接觸閘極結構215的下部側壁及第一閘極間隔物205的外部側壁，且因此可接觸第一介電圖案135的下部側壁。第二閘極間隔物235可接觸第一閘極間隔物205的下部表面。
在一些實例實施例中，第二閘極間隔物235在垂直方向上的橫截面可具有「L」形狀，且因此可接觸第一雜質區域242及第二雜質區域244。
第三閘極間隔物255可接觸第二閘極間隔物235的外部側壁。在一些實例實施例中，第三閘極間隔物255可不接觸第一雜質區域242及第二雜質區域244。
第三閘極間隔物層可包含氧化物（例如，氧化矽）。
在一些實例實施例中，第三閘極間隔物255的體積可大於第一閘極間隔物205及第二閘極間隔物235的體積的總和。亦即，包含氧化物的第三閘極間隔物255的體積可大於包含氮化物的第一閘極間隔物205及第二閘極間隔物235的體積的總和，且因此閘極間隔物結構265與閘極結構215之間的寄生電容可為低的。
第二雜質可摻雜至第一雜質區域242及第二雜質區域244中。
在一些實例實施例中，第二雜質可在垂直方向上摻雜，且因此第一雜質區域242及第二雜質區域244可在垂直方向上放大。第一介電圖案135可由閘極間隔物結構265覆蓋，且因此可不因摻雜製程而損壞。
第一雜質區域242及第二雜質區域244可充當源極/汲極區域。
在實例實施例中，若磊晶層120為摻雜有p型雜質的單晶矽層，則第二雜質可為n型雜質。在實例實施例中，若磊晶層120為摻雜有n型雜質的單晶矽層，則第二雜質可為p型雜質。
絕緣夾層270可形成於隔離圖案110、磊晶層120、閘極結構215以及閘極間隔物結構265上，且可平坦化直至暴露閘極結構215的上部表面以完成半導體裝置的製造為止。
絕緣夾層270可包含氧化物（例如，氧化矽）。
如上文所示出，在將第一雜質摻雜至磊晶層120及主動圖案105的上部部分中之前，可形成第二閘極間隔物235以接觸包含例如氧化矽的第一介電圖案135的下部側壁。
若第二閘極間隔物235包含例如氧化矽，則第二閘極間隔物235可藉由摻雜第一雜質而損壞，且損壞的第二閘極間隔物235可與第一介電圖案135合併。亦即，歸因於損壞的第二閘極間隔物235，第一介電圖案135可出現時間相依介電崩潰（time dependent dielectric breakdown；TDDB），且因此可降低半導體裝置的電特性。
然而，在一些實例實施例中，第二閘極間隔物235可包含氮化物（例如，氮化矽）。因此，即使第二閘極間隔物235藉由摻雜第一雜質而損壞，第二閘極間隔物235亦可不與第一介電圖案135合併。因此，第一介電圖案135可能不會出現TDDB，且因此可不降低半導體裝置的電特性但可增強。
由以上製程製造的半導體裝置可包含：閘極結構215，所述閘極結構位於基底100的主動圖案105上；閘極間隔物結構265，所述閘極間隔物結構位於閘極結構215的側壁上；以及第一雜質區域242及第二雜質區域244，所述第一雜質區域及第二雜質區域位於相鄰於閘極結構215的主動圖案105的上部部分處。半導體裝置可更包含隔離圖案110、磊晶層120以及絕緣夾層270。
閘極結構215可包含在垂直方向上依序堆疊的第一介電圖案135及第二介電圖案145、功函數控制圖案155、第一導電圖案165、障壁圖案175、第二導電圖案185以及封蓋圖案195。閘極間隔物結構265可包含在第二方向D2上依序堆疊的第一閘極間隔物205、第二閘極間隔物235以及第三閘極間隔物255。
圖10及圖11為示出根據實例實施例的製造半導體裝置的方法的橫截面圖。方法可包含與參考圖1至圖9所示出的製程相同或實質上相似的製程，且因此本文中省略其重複解釋。
參考圖10，可執行與參考圖1至圖7所示出的製程相同或實質上類似的製程。
因此，第二閘極間隔物層230可形成於磊晶層120的上部表面、第一閘極間隔物205的外部側壁以及閘極結構215的下部側壁上，且可非等向性地蝕刻以形成第二閘極間隔物235。
第二閘極間隔物235可不形成於磊晶層120的上部表面上。換言之，第二閘極間隔物235可接觸第一雜質區域242及第二雜質區域244，且可不接觸第一雜質區域242與第二雜質區域244之間的磊晶層120的上部表面。
參考圖11，第三閘極間隔物層可形成於磊晶層120的上部表面、第二閘極間隔物235的外部側壁以及閘極結構215的上部表面上，且可非等向性地蝕刻以形成第三閘極間隔物255。
在一些實例實施例中，第三閘極間隔物255可接觸第一雜質區域242及第二雜質區域244。
絕緣夾層270可形成於隔離圖案110、磊晶層120、閘極結構215以及閘極間隔物結構265上以完成半導體裝置的製造。
圖12至圖37為示出根據實例實施例的製造半導體裝置的方法的平面圖及橫截面圖。圖12、圖19、圖23、圖25、圖30以及圖34為平面圖，且圖13至圖18、圖20至圖22、圖24、圖26至圖29、圖31至圖33以及圖35至圖37中的每一者包含沿著對應平面圖的線B-B'、線C-C'以及線D-D'截取的橫截面。
此方法將參考圖1至圖9所示出的製造半導體裝置的方法應用於製造動態隨機存取記憶體（dynamic random access memory；DRAM）裝置的方法，且本文省略對製造半導體裝置的方法的重複描述。
參考圖12至圖14，第一主動圖案303及第二主動圖案305可形成於包含第一區域I及第二區域II的基底300上，且可形成隔離圖案結構310以覆蓋第一主動圖案303及第二主動圖案305的側壁。
基底300的第一區域I可為其上形成有記憶體單元的單元區域，且基底300的第二區域II可為其上形成有用於驅動記憶體單元的周邊電路圖案的周邊電路區域。圖12至圖14繪示第一區域I的一部分及在第二方向D2上鄰近於第一區域I的第二區域II的一部分。
第一主動圖案303及第二主動圖案305可藉由移除基底300的上部部分以形成第一凹部而形成。第一主動圖案303可在第三方向D3上延伸，且多個第一主動圖案303可在第一方向D1及第二方向D2中的每一者上彼此間隔開。此外，多個第二主動圖案305可在第一方向D1及第二方向D2中的每一者上彼此間隔開。圖12僅將在第一方向D1上彼此鄰近的三個第二主動圖案305繪示為實例。
在一些實例實施例中，隔離圖案結構310可包含自第一凹部的內壁依序堆疊的第一隔離圖案312、第二隔離圖案314以及第三隔離圖案316。基底300的第一區域I中的第一凹部可具有相對較小寬度，且因此僅第一隔離圖案312可形成於第一凹部中。然而，基底300的第二區域II中或基底300的第一區域I與第二區域II之間的第一凹部可具有相對較大寬度，且因此所有第一隔離圖案312、第二隔離圖案314以及第三隔離圖案316可形成於第一凹部中。
第一隔離圖案312及第三隔離圖案316可包含氧化物（例如，氧化矽），且第二隔離圖案314可包含氮化物（例如，氮化矽）。
可部分移除基底300的第一區域I上的第一主動圖案303及隔離圖案結構310以形成在第一方向D1上延伸的第二凹部。
第一閘極結構350可形成於第二凹部中。第一閘極結構350可包含：閘極絕緣層320，所述閘極絕緣層位於第二凹部的底部及側壁上；閘極電極330，所述閘極電極位於閘極絕緣層320上以填充第二凹部的下部部分；以及閘極罩幕340，所述閘極罩幕位於閘極電極上330以填充第二凹部的上部部分。第一閘極結構350可在基底300的第一區域I上在第一方向D1上延伸，且多個第一閘極結構350可在第二方向D2上彼此間隔開。
閘極絕緣層320可包含氧化物（例如，氧化矽），閘極電極330可包含例如金屬、金屬氮化物、金屬矽化物或摻雜多晶矽，且閘極罩幕340可包含氮化物（例如，氮化矽）。
參考圖15及圖16，絕緣層結構390可形成於基底300的第一區域I及第二區域II上。
絕緣層結構390可包含依序堆疊的第一絕緣層360、第二絕緣層370以及第三絕緣層380。第一絕緣層360及第三絕緣層380可包含氧化物（例如，氧化矽），且第二絕緣層370可包含氮化物（例如，氮化矽）。
可移除基底300的第二區域II中的絕緣層結構390的一部分，且SEG製程可使用第二主動圖案305的上部表面作為晶種來執行以在第二主動圖案305上形成磊晶層400。
參考圖17及圖18，第一介電層410及第二介電層420以及功函數控制層430可依序形成於基底300的第一區域I上的絕緣層結構390以及基底300的第二區域II上的磊晶層400及隔離圖案結構310上。
參考圖19及圖20，可移除基底300的第一區域I上的第一介電層410及第二介電層420以及功函數控制層430的部分，可將絕緣層結構390圖案化，且可使用圖案化的絕緣層結構390作為蝕刻罩幕來部分蝕刻第一主動圖案303、隔離圖案結構310以及第一閘極結構350以形成第一開口440。
在一些實例實施例中，圖案化的絕緣層結構390在平面圖中可具有圓形或橢圓形形狀，且多個圖案化的絕緣層結構390可在第一方向D1及第二方向D2中的每一者上彼此間隔開。圖案化的絕緣層結構390中的每一者可在垂直方向上與第一主動圖案303中的對應一者的末端部分的對應末端部分交疊。第一主動圖案303中的對應一者的末端部分在第三方向D3上面向彼此。
參考圖21及圖22，第一導電層450、障壁層460、第二導電層470以及封蓋層480可依序堆疊在絕緣層結構390、由第一開口440暴露的第一主動圖案303、基底300的第一區域I上的隔離圖案結構310及第一閘極結構350以及基底300的第二區域II上的功函數控制層430上，此可形成導電層結構。第一導電層450可填充第一開口440。
參考圖23及圖24，可執行與參考圖4至圖9所示出的製程相同或與實質上類似的製程，使得第二閘極結構502、閘極間隔物結構555、第一雜質區域532及第二雜質區域534以及第一絕緣夾層560可形成於基底300的第二區域II上。
第二閘極結構502可包含在垂直方向上依序堆疊的第一介電圖案412及第二介電圖案422、功函數控制圖案432、第一導電圖案452、第一障壁圖案462、第二導電圖案472以及第一封蓋圖案482，且閘極間隔物結構555可包含在第一方向D1上依序且側向堆疊的第一閘極間隔物495、第二閘極間隔物525以及第三閘極間隔物545。
參考圖25及圖27，第一罩幕層570可形成於基底300的第一區域I上的導電結構層及基底300的第二區域II上的第二閘極結構502及第一絕緣夾層560上，且可蝕刻基底300的第一區域I上的第一罩幕層570的一部分以形成第一罩幕574及封蓋層480，可使用第一罩幕574作為蝕刻罩幕依序堆疊第二導電層470、障壁層460以及第一導電層450。
在一些實例實施例中，第一罩幕574可在第二方向D2上延伸，且多個第一罩幕574可在第一方向D1上彼此間隔開。
通過蝕刻製程，在基底300的第一區域I上，第三導電圖案454、第二障壁圖案464、第四導電圖案474、第二封蓋圖案484以及第一罩幕574可依序堆疊於第一開口440中，且第三絕緣圖案385、第三導電圖案454、第二障壁圖案464、第四導電圖案474、第二封蓋圖案484以及第一罩幕574可依序堆疊在處於第一開口440的外部的絕緣層結構390的第二絕緣層370上。
下文中，依序堆疊的第三導電圖案454、第二障壁圖案464、第二封蓋圖案484以及第一罩幕574可稱作位元線結構584。在一些實例實施例中，位元線結構584可在基底300的第一區域I上在第二方向D2上延伸，且多個位元線結構584可在第一方向D1上彼此間隔開。
參考圖28，第一間隔物層可形成於其上具有位元線結構584的基底300上，且第四絕緣層及第五絕緣層可形成於第一間隔物層上。
第一間隔物層可覆蓋第三絕緣圖案385的側壁，所述側壁位於位元線結構584的一部分下且位於第二絕緣層370上，且第五絕緣層可填充第一開口440的其餘部分。
第一間隔物層可包含氮化物（例如，氮化矽），第四絕緣層可包含氧化物（例如，氧化矽），且第五絕緣層可包含氮化物（例如，氮化矽）。
可藉由蝕刻製程蝕刻第四絕緣層及第五絕緣層。在一些實例實施例中，蝕刻製程可藉由使用包含亞磷酸（H 3PO 4）、SC1、氟化氫（HF）的蝕刻溶液的濕式蝕刻製程來執行，且可移除除第一開口440中的一部分以外的第四絕緣層及第五絕緣層的其他部分。因此，第一間隔物層的整個表面的大部分，亦即，可暴露除了第一開口440中的第一間隔物層的一部分以外的整個表面，且留在第一開口440中的第四絕緣層及第五絕緣層的部分可分別形成第四絕緣圖案600及第五絕緣圖案610。
第二間隔物層可形成於第一開口440中的第一間隔物層、第四絕緣圖案600以及第五絕緣圖案610的暴露表面上，且可非等向性地蝕刻以在第一間隔物層及第四絕緣圖案600以及第五絕緣圖案610的表面上形成第二間隔物620以覆蓋位元線結構584的側壁。第二間隔物層可包含氧化物（例如，氧化矽）。
可使用第一罩幕574及第二間隔物620作為蝕刻罩幕來執行乾式蝕刻製程以形成暴露第一主動圖案303的上部表面的第二開口630。隔離圖案結構310的上部表面及閘極罩幕340的上部表面亦可由第二開口630暴露。
藉由乾式蝕刻製程，可形成第一罩幕574及第二絕緣層370的上部表面上的第一間隔物層的部分，且因此可形成覆蓋位元線結構584的側壁的第一間隔物590。此外，在乾式蝕刻製程期間，可部分移除第一絕緣層360及第二絕緣層370使得第一絕緣圖案365及第二絕緣圖案375可保持在位元線結構584下。依序堆疊於位元線結構584下的第一絕緣圖案365、第二絕緣圖案375以及第三絕緣圖案385可形成絕緣圖案結構395。
參考圖29，第三間隔物層可形成於第一罩幕574的上部表面、第二間隔物620的外部側壁、第四絕緣圖案600及第五絕緣圖案610的上部表面的部分、第一主動圖案303的上部表面、隔離圖案結構310的上部表面以及由第二開口630暴露的閘極罩幕340上。隨後，可非等向性地蝕刻第三間隔物層以形成覆蓋位元線結構584的側壁的第三間隔物640。第三間隔物層可包含氮化物（例如，氮化矽）。
自位元線結構584的側壁在水平方向上依序堆疊的第一間隔物590、第二間隔物620以及第三間隔物640可稱作初步間隔物結構650。
第三封蓋圖案660可形成於基底300的第一區域I上以填充第二開口630，且可平坦化第三封蓋圖案660的上部部分直至第一罩幕574的上部表面暴露為止。在一些實例實施例中，第三封蓋圖案660可在第二方向D2上延伸，且多個第三封蓋圖案660可藉由位元線結構584在第一方向D1上彼此間隔開。第三封蓋圖案660可包含氮化物（例如，氮化矽）。
參考圖30及圖31，具有在第一方向D1上延伸且在第二方向D2上彼此間隔開的第三開口的第二罩幕可形成於第一罩幕574及第三封蓋圖案660上，且可使用第二罩幕作為蝕刻罩幕來蝕刻第三封蓋圖案660。
在一些實例實施例中，第三開口中的每一者可在垂直方向上與第一閘極結構350交疊。因此，暴露第一閘極結構350的閘極罩幕340的上部表面的第四開口可形成於基底300的第一區域I上的位元線結構584之間。
在移除第二罩幕之後，可形成下部接觸插塞層以填充第四開口，且可平坦化下部接觸插塞層的上部部分直至第一罩幕574及第三封蓋圖案660的上部表面暴露為止。因此，下部接觸插塞層可劃分成在位元線結構584之間在第二方向D2上彼此間隔開的多個下部接觸插塞675。此外，在第二方向D2上在位元線結構之間延伸的第三封蓋圖案660可藉由下部接觸插塞675劃分成在第二方向D2上彼此間隔開的多個片件。
下部接觸插塞層可包含例如摻雜多晶矽。
參考圖32，可移除下部接觸插塞675的上部部分以暴露位元線結構584的側壁上的初步間隔物結構650的上部部分，且可移除暴露初步間隔物結構650的第二間隔物620及第三間隔物640的上部部分。
可進一步執行回蝕製程以移除下部接觸插塞675的上部部分。因此，下部接觸插塞675的上部表面可低於第二間隔物620及第三間隔物640的最上部表面。
第四間隔物層可形成於位元線結構584、初步間隔物結構650以及下部接觸插塞675上，且可非等向性地蝕刻使得第四間隔物680可形成為在第一方向D1上覆蓋位元線結構584的相對側壁中的每一者上的初步間隔物結構650的上部部分且可暴露下部接觸插塞675的上部表面。
金屬矽化物圖案690可形成於下部接觸插塞675的暴露上部表面上。在一些實例實施例中，金屬矽化物圖案690可藉由在第一罩幕574、第三封蓋圖案660、第四間隔物680以及下部接觸插塞675上形成第一金屬層，熱處理第一金屬層以及移除第一金屬層的未反應部分而形成。金屬矽化物圖案690可包含例如矽化鈷、矽化鎳或矽化鈦。
參考圖33，第二障壁層700可形成於第一罩幕574、第三封蓋圖案660、第四間隔物680、金屬矽化物圖案690以及下部接觸插塞675上，且第二金屬層710可形成於第二障壁層700上以填充位元線結構584之間的空間。
可進一步對第二金屬層710執行平坦化製程。平坦化製程可包含化學機械研磨（chemical mechanical polishing；CMP）製程及/或回蝕製程。
參考圖34及圖35，可圖案化第二金屬層710及第二障壁層700以形成上部接觸插塞735，且第五開口720可形成於上部接觸插塞735之間。
第五開口720可藉由不僅部分移除第二金屬層710及第二障壁層700而且部分移除第一罩幕574、第三封蓋圖案660、第四間隔物680以及第二封蓋圖案484而形成，且因此可暴露第二間隔物620的上部表面。
當第五開口720形成時，第二金屬層710及第二障壁層700可轉換成覆蓋第二金屬圖案715的下部表面的第二金屬圖案715及第二障壁圖案705，此可形成上部接觸插塞735。在一些實例實施例中，多個上部接觸插塞735可在第一方向D1及第二方向D2中的每一者上彼此間隔開，且可在平面圖中以蜂房式圖案配置。上部接觸插塞735中的每一者在平面圖中可具有圓形、橢圓形、多邊形等的形狀。
依序堆疊於基底100的第一區域I上的下部接觸插塞675、金屬矽化物圖案690以及上部接觸插塞735可形成接觸插塞結構。
參考圖36，可移除暴露的第二間隔物620以形成連接至第五開口720的氣隙625。可藉由例如濕式蝕刻製程來移除第二間隔物620。
在一些實例實施例中，不僅可移除第二間隔物620在由第五開口720直接暴露的在第二方向D2上延伸的位元線結構584的側壁上的一部分而且可移除第二間隔物620在水平方向上平行於其直接暴露的部分的其他部分。亦即，不僅可移除第二間隔物620由第五開口720暴露的未由上部接觸插塞735覆蓋的部分而且可移除第二間隔物620在第二方向D2上鄰近暴露的部分的待由上部接觸插塞735覆蓋的一部分。
可形成第二絕緣夾層以填充第五開口720。在一些實例實施例中，第二絕緣夾層可包含第六絕緣層740及第七絕緣層750。第六絕緣層740可包含具有不良間隙填充特性的絕緣材料，且因此可不填充第五開口720下的氣隙625。剩餘氣隙625可稱作空氣間隔物625，且第一間隔物590及第三間隔物640以及空氣間隔物625可形成間隔物結構655。亦即，空氣間隔物625可在其中包含空氣。第七絕緣層750可包含氧化物（例如，氧化矽）或氮化物（例如，氮化矽）。
可形成電容器800以接觸上部接觸插塞735的上部表面。
舉例而言，蝕刻終止層760及模具層（未繪示）可依序形成於上部接觸插塞735及第二絕緣夾層上，且可部分蝕刻以形成部分暴露上部接觸插塞735的上部表面的第六開口。蝕刻終止層760可包含氮化物（例如，氮化矽）。
下部電極層（未繪示）可形成於第六開口的側壁、上部接觸插塞735的暴露的上部表面以及模具層上，犧牲層（未繪示）可形成於下部電極層上以填充第六開口，且可平坦化下部電極層及犧牲層直至暴露模具層的上部表面以劃分下部電極層。可藉由例如濕式蝕刻製程移除犧牲層及模具層，且因此具有圓柱形形狀的下部電極770可形成於上部接觸插塞735的暴露的上部表面上。替代地，下部電極770可具有填充第六開口的柱狀形狀。下部電極770可包含例如金屬、金屬氮化物、金屬矽化物或摻雜多晶矽。
介電層780可形成於下部電極770及蝕刻終止層760的表面上，且上部電極790可形成於介電層780上使得可形成包含下部電極770、介電層780以及上部電極790的電容器800。
介電層780可包含例如金屬氧化物，且上部電極790可包含例如金屬、金屬氮化物、金屬矽化物或摻雜多晶矽。
第三絕緣夾層810可形成於基底300的第一區域I上的電容器800及基底300的第二區域II上的介電層780上以完成半導體裝置的製造。第三絕緣夾層810可包含n氧化物（例如，氧化矽）。
由以上製程製造的半導體裝置可具有以下結構特性。
半導體裝置可包含：基底300，所述基底具有第一區域I及圍繞第一區域I的第二區域II；第一主動圖案303及第二主動圖案305，所述第一主動圖案及第二主動圖案分別位於第一區域I及第二區域II上；隔離圖案結構310，所述隔離圖案結構覆蓋第一主動圖案303及第二主動圖案305的側壁；第一閘極結構350，所述第一閘極結構埋入第一主動圖案303的上部部分及隔離圖案結構310；第二閘極結構502，所述第二閘極結構位於第二主動圖案305上且具有包含凹形下部部分及垂直上部部分的側壁；閘極間隔物結構555，所述閘極間隔物結構具有第二閘極結構502的側壁的上部部分上的第一閘極間隔物495；第二閘極間隔物525，所述第二閘極間隔物位於第二閘極結構502的側壁的下部部分及第一閘極間隔物495的外部側壁上且接觸第一閘極間隔物495的下部表面；以及第三閘極間隔物545，所述第三閘極間隔物位於第二閘極間隔物525的外部側壁上；位元線結構584，所述位元線結構接觸第一主動圖案303的中心上部表面且在第二方向D2上延伸；接觸插塞結構，所述接觸插塞結構接觸第一主動圖案303的上部表面；以及電容器800，所述電容器位於接觸插塞結構上。此外，半導體裝置可包含磊晶層400、第一雜質區域532及第二雜質區域534、第三封蓋圖案660、隔離圖案結構395、第一絕緣夾層560及第三絕緣夾層810、第二絕緣夾層以及蝕刻終止層760。
在一些實例實施例中，第二閘極間隔物525在垂直方向上的橫截面可具有「L」形狀。因此，第二閘極間隔物525可接觸第一雜質區域532及第二雜質區域534，且第三閘極間隔物545可不接觸第一雜質區域532及第二雜質區域534。
圖38為示出根據實例實施例的半導體裝置的橫截面圖。半導體裝置可包含與參考圖12至圖37所示出的半導體裝置的元件相同或實質上類似的元件，且因此本文中省略其重複解釋。
參考圖38，第三閘極間隔物545可接觸第一雜質區域532及第二雜質區域534。
雖然本發明概念已參考其一些實例實施例繪示且描述，但一般熟悉此項技術者應理解，可在不脫離如以下申請專利範圍所闡述的本發明概念的精神及範疇的情況下對本發明概念做出形式及細節的各種改變。
100、300:基底 105:主動圖案 110:隔離圖案 120、400:磊晶層 130、410:第一介電層 135、412:第一介電圖案 140、420:第二介電層 145、422:第二介電圖案 150、430:功函數控制層 155、432:功函數控制圖案 160、450:第一導電層 165、452:第一導電圖案 170、460:障壁層 175:障壁圖案 180、470:第二導電層 185、472:第二導電圖案 190、480:封蓋層 195:封蓋圖案 200:第一閘極間隔物層 205、495:第一閘極間隔物 215:閘極結構 230:第二閘極間隔物層 235、525:第二閘極間隔物 242、532:第一雜質區域 244、534:第二雜質區域 255、545:第三閘極間隔物 265、555:閘極間隔物結構 270:絕緣夾層 303:第一主動圖案 305:第二主動圖案 310:隔離圖案結構 312:第一隔離圖案 314:第二隔離圖案 316:第三隔離圖案 320:閘極絕緣層 330:閘極電極 340:閘極罩幕 350:第一閘極結構 360:第一絕緣層 365:第一絕緣圖案 370:第二絕緣層 375:第二絕緣圖案 380:第三絕緣層 385:第三絕緣圖案 390:絕緣層結構 395:絕緣圖案結構 440:第一開口 454:第三導電圖案 462:第一障壁圖案 464、705:第二障壁圖案 474:第四導電圖案 482:第一封蓋圖案 484:第二封蓋圖案 502:第二閘極結構 560:第一絕緣夾層 570:第一罩幕層 574:第一罩幕 584:位元線結構 590:第一間隔物 600:第四絕緣圖案 610:第五絕緣圖案 620:第二間隔物 625:氣隙/空氣間隔物 630:第二開口 640:第三間隔物 650、655:間隔物結構 660:第三封蓋圖案 675:下部接觸插塞 680:第四間隔物 690:金屬矽化物圖案 700:第二障壁層 710:第二金屬層 715:第二金屬圖案 720:第五開口 735:上部接觸插塞 740:第六絕緣層 750:第七絕緣層 760:蝕刻終止層 770:下部電極 780:介電層 790:上部電極 800:電容器 810:第三絕緣夾層 A-A'、B-B'、C-C'、D-D':線 D1:第一方向 D2:第二方向 D3:第三方向 I:第一區域 II:第二區域
圖1至圖9為示出根據實例實施例的製造半導體裝置的方法的平面圖及橫截面圖。 圖10及圖11為示出根據實例實施例的製造半導體裝置的方法的橫截面圖。 圖12至圖37為示出根據實例實施例的製造半導體裝置的方法的平面圖及橫截面圖。 圖38為示出根據實例實施例的半導體裝置的橫截面圖。
100:基底
105:主動圖案
110:隔離圖案
120:磊晶層
135:第一介電圖案
145:第二介電圖案
155:功函數控制圖案
165:第一導電圖案
175:障壁圖案
185:第二導電圖案
195:封蓋圖案
205:第一閘極間隔物
215:閘極結構
235:第二閘極間隔物
242:第一雜質區域
244:第二雜質區域
255:第三閘極間隔物
265:閘極間隔物結構
270:絕緣夾層
A-A':線
D1:第一方向
D2:第二方向

Claims (10)

  1. 一種半導體裝置，包括： 閘極結構，在基底上，所述閘極結構的側壁包含： 凹形下部側壁部分；以及 上部側壁部分，相對於所述基底的上部表面為垂直的， 第一閘極間隔物，在所述閘極結構的所述側壁的所述上部側壁部分上；以及 第二閘極間隔物，在所述閘極結構的所述側壁的所述凹形下部側壁部分及所述第一閘極間隔物的外部側壁上， 其中所述第二閘極間隔物接觸所述第一閘極間隔物的下部表面且包含氮化物。
  2. 如請求項1所述的半導體裝置，其中所述第二閘極間隔物在相對於所述基底的所述上部表面的垂直方向上的橫截面具有「L」形狀。
  3. 如請求項1所述的半導體裝置，其中 所述閘極結構包含鄰近於所述基底的所述上部表面的第一介電圖案，所述第一介電圖案包含氧化矽，且 所述第一介電圖案的側壁包含界定所述閘極結構的所述凹形下部側壁部分的一部分。
  4. 如請求項3所述的半導體裝置，其中所述第一閘極間隔物的所述下部表面低於所述第一介電圖案的上部表面。
  5. 如請求項3所述的半導體裝置，其中 所述閘極結構更包含在相對於所述基底的所述上部表面的垂直方向上依序堆疊於所述第一介電圖案上的第二介電圖案、第一導電圖案、障壁圖案以及第二導電圖案，且 所述第二介電圖案包含具有比氧化矽的介電常數高的介電常數的材料。
  6. 一種半導體裝置，包括： 閘極結構，在基底上，所述閘極結構包含含有氧化矽的第一介電圖案； 第一閘極間隔物，接觸所述閘極結構的側壁的上部部分，所述第一閘極間隔物包含氮化矽；以及 第二閘極間隔物，接觸所述閘極結構的所述側壁的下部部分及所述第一閘極間隔物的外部側壁，所述第二閘極間隔物包含氮化矽， 其中所述第一閘極間隔物的下部表面低於所述第一介電圖案的上部表面，且所述第二閘極間隔物並不接觸所述第一介電圖案的側壁的上部部分但接觸所述第一介電圖案的所述側壁的下部部分。
  7. 如請求項6所述的半導體裝置，其中接觸所述第二閘極間隔物的所述第一介電圖案的所述側壁的所述下部部分為凹的。
  8. 如請求項7所述的半導體裝置，其中所述第二閘極間隔物接觸所述第一閘極間隔物的所述下部表面。
  9. 如請求項6所述的半導體裝置，更包括： 第三閘極間隔物，接觸所述第二閘極間隔物的外部側壁，所述第三閘極間隔物包含氧化矽。
  10. 一種半導體裝置，包括： 基底，包含單元區域及圍繞所述單元區域的周邊電路區域； 第一主動圖案，在所述基底的所述單元區域上； 第二主動圖案，在所述基底的所述周邊電路區域上； 隔離圖案，覆蓋所述第一主動圖案及所述第二主動圖案的側壁； 第一閘極結構，埋入所述第一主動圖案及所述隔離圖案的上部部分處，所述第一閘極結構在實質上平行於所述基底的上部表面的第一方向上延伸； 第二閘極結構，在所述第二主動圖案上，所述第二閘極結構的側壁包含： 凹形下部側壁部分；以及 上部側壁部分，相對於所述基底的所述上部表面為垂直的， 閘極間隔物結構，包含： 第一閘極間隔物，在所述第二閘極結構的所述側壁的所述上部側壁部分上； 第二閘極間隔物，在所述第二閘極結構的所述側壁的所述凹形下部側壁部分及所述第一閘極間隔物的外部側壁上，所述第二閘極間隔物接觸所述第一閘極間隔物的下部表面且包含氮化矽；以及 第三閘極間隔物，在所述第二閘極間隔物的外部側壁上； 位元線結構，接觸所述第一主動圖案的中心上部表面，所述位元線結構在實質上平行於所述基底的所述上部表面且實質上垂直於所述第一方向的第二方向上延伸； 接觸插塞結構，接觸所述第一主動圖案的相對邊緣上部表面中的每一者；以及 電容器，在所述接觸插塞結構上。
TW111121545A 2021-10-12 2022-06-10 半導體裝置 TW202316631A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0135132 2021-10-12
KR1020210135132A KR20230052035A (ko) 2021-10-12 2021-10-12 반도체 장치

Publications (1)

Publication Number Publication Date
TW202316631A true TW202316631A (zh) 2023-04-16

Family

ID=85798028

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121545A TW202316631A (zh) 2021-10-12 2022-06-10 半導體裝置

Country Status (4)

Country Link
US (1) US20230113028A1 (zh)
KR (1) KR20230052035A (zh)
CN (1) CN115968196A (zh)
TW (1) TW202316631A (zh)

Also Published As

Publication number Publication date
KR20230052035A (ko) 2023-04-19
US20230113028A1 (en) 2023-04-13
CN115968196A (zh) 2023-04-14

Similar Documents

Publication Publication Date Title
US9543308B2 (en) Semiconductor device
US10818672B2 (en) Semiconductor memory device and method of manufacturing the same
US10903324B2 (en) Semiconductor device including fin-FET and etch stop layers
TWI811585B (zh) 具超晶格圖案之半導體元件
TW202213650A (zh) 半導體元件
US20230030176A1 (en) Semiconductor device
TWI830993B (zh) 半導體元件
US20230354590A1 (en) Semiconductor devices
KR102053353B1 (ko) 반도체 소자 및 그 제조 방법
US20130146954A1 (en) Method Of Memory Array And Structure Form
US20230113028A1 (en) Semiconductor devices
US20230164979A1 (en) Semiconductor devices
US20240105765A1 (en) Capacitor structure and semiconductor device including the same
TWI819787B (zh) 半導體裝置
US20240040772A1 (en) Semiconductor devices
US20230063527A1 (en) Gate structures and semiconductor devices including the same
US20240096931A1 (en) Capacitor structure, method of forming the same, and semiconductor device including the capacitor structure
US20240244823A1 (en) Semiconductor devices
US20240162278A1 (en) Capacitor structure and semiconductor device including same
EP4358688A1 (en) Capacitor structure and semiconductor device including the capacitor structure
US20230320074A1 (en) Semiconductor devices
TW202407976A (zh) 半導體裝置
CN118139408A (zh) 半导体装置