CN116156879A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN116156879A
CN116156879A CN202211430632.2A CN202211430632A CN116156879A CN 116156879 A CN116156879 A CN 116156879A CN 202211430632 A CN202211430632 A CN 202211430632A CN 116156879 A CN116156879 A CN 116156879A
Authority
CN
China
Prior art keywords
electrode
layer
dielectric layer
contact plug
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211430632.2A
Other languages
English (en)
Inventor
朴正敏
林汉镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116156879A publication Critical patent/CN116156879A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件包括衬底上的第一接触插塞、电容器、绝缘分隔层以及第二接触插塞。电容器包括第一电极和第二电极以及介电层。第一电极接触第一接触插塞的上表面，并沿基本垂直于衬底的上表面的竖直方向延伸。第二电极与第一电极间隔开，并沿竖直方向延伸，并且包括分别与第一电极的下表面和上表面基本共面的下表面和上表面。介电层在第一电极和第二电极的侧壁上。绝缘分隔层形成在介电层的在第一电极和第二电极的侧壁上的部分之间。第二接触插塞接触第二电极的上表面。

Description

半导体器件
相关申请的交叉引用
本申请要求于2021年11月23日在韩国知识产权局递交的韩国专利申请No.10-2021-0162508的优先权，其全部公开内容通过引用合并于此。
技术领域
本公开涉及半导体器件。
背景技术
随着动态随机存取存储器(DRAM)器件尺寸的减小，DRAM器件中的电容器的尺寸也有所减小。因此，在形成DRAM器件的电容器期间，由于空间不足，电极和/或介电层可能无法很好地形成，这可能导致电容器的劣化。
发明内容
示例实施例提供了一种具有改进特性的半导体器件。
根据本发明构思的示例实施例，存在一种半导体器件。该半导体器件可以包括衬底上的第一接触插塞、电容器、绝缘分隔层以及第二接触插塞。电容器可以包括第一电极和第二电极以及介电层。第一电极可以接触第一接触插塞的上表面，并且可以沿基本垂直于衬底的上表面的竖直方向延伸。第二电极可以与第一电极间隔开，并且可以沿竖直方向延伸，并且包括分别与第一电极的下表面和上表面基本共面的下表面和上表面。介电层可以在第一电极和第二电极的侧壁上。绝缘分隔层可以形成在介电层的在第一电极和第二电极的侧壁上的部分之间。第二接触插塞可以接触第二电极的上表面。
根据本发明构思的示例实施例，存在一种半导体器件。该半导体器件可以包括衬底上的第一接触插塞、第一电极、第二电极、介电层、绝缘分隔层以及第二接触插塞。第一接触插塞可以在基本平行于衬底的上表面的水平方向上彼此间隔开。第一电极可以分别接触第一接触插塞，每一个第一电极可以沿基本垂直于衬底的上表面的竖直方向延伸。第二电极可以在水平方向上与第一电极间隔开，每一个第二电极可以沿竖直方向延伸。介电层可以在第一电极和第二电极的侧壁上。绝缘分隔层可以形成在介电层的在第一电极和第二电极的侧壁上的部分之间。第二接触插塞可以分别接触第二电极的上表面。第一电极和第二电极可以在水平方向上彼此重复地交替。
根据本发明构思的示例实施例，存在一种半导体器件。该半导体器件可以包括：衬底上的有源图案；栅极结构，在有源图案的上部上，并沿平行于衬底的上表面的第一方向延伸；位线结构，接触有源图案的中心上表面，并沿平行于衬底的上表面且垂直于第一方向的第二方向延伸；接触插塞结构，在有源图案的端部上；绝缘层结构，在接触插塞结构的上侧壁和位线结构的上侧壁上；电容器，在接触插塞结构和绝缘层结构上；绝缘分隔层；以及接触插塞。电容器可以包括：第一电极，接触接触插塞结构的上表面，并沿基本垂直于衬底的上表面的竖直方向延伸；第二电极，与第一电极间隔开，沿竖直方向延伸，并且包括分别与第一电极的下表面和上表面基本共面的下表面和上表面；介电层，在第一电极和第二电极的侧壁上。绝缘分隔层可以形成在介电层的在第一电极和第二电极的侧壁上的部分之间。接触插塞可以接触第二电极的上表面。
在制造半导体器件的方法中，可以通过单个工艺形成电容器中包括的电极，并且因此可以增强用于形成电容器的工艺裕度，并且可以提高半导体器件的制造效率。
附图说明
图1至图5是示出了根据示例实施例的制造半导体器件的方法的截面图。
图6和图7是示出了根据示例实施例的制造半导体器件的方法的截面图。
图8至图23是示出了根据示例实施例的制造半导体器件的方法的平面图和截面图。
图24是示出了根据示例实施例的半导体器件的截面图。
具体实施方式
根据示例实施例的包括栅极结构的半导体器件及其制造方法的上述和其他方面和特征将根据以下参照附图的详细描述而变得容易理解。将理解，虽然在本文中可以使用术语“第一”、“第二”、和/或“第三”来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分加以区分。因此，在不脱离本发明构思的教导的情况下，以下讨论的第一元件、组件、区域、层或部分可以被称为第二或第三元件、组件、区域、层或部分。
在下文中，在说明书中(也不一定在权利要求中)，基本平行于衬底的上表面且彼此基本垂直的两个方向可以分别被称为第一方向D1和第二方向D2，并且基本平行于衬底的上表面且相对于第一方向D1和第二方向D2成锐角的方向可以被称为第三方向D3。
图1至图5是示出了根据示例实施例的制造半导体器件的方法的截面图。
参照图1，在衬底10上形成第一接触插塞20，并且可以在衬底10上形成第一层间绝缘层30以使其位于第一接触插塞20的侧壁上(例如，以使其覆盖第一接触插塞20的侧壁)。
衬底10可以包括硅、锗、硅锗或III-V族化合物半导体，诸如磷化镓(GaP)、砷化镓(GaAs)或锑化镓(GaSb)。在一些示例实施例中，衬底10可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
可以在衬底10上形成各种元件，例如，有源图案、栅极结构、位线结构、源/漏层等。各种元件可以被第一层间绝缘层30覆盖，并且第一接触插塞20可以电连接到源/漏层。
在示例实施例中，第一接触插塞20可以通过以下方式形成：在衬底10上形成第一接触插塞层；形成覆盖第一接触插塞层的一部分的蚀刻掩模；以及使用蚀刻掩模对第一接触插塞层执行蚀刻工艺。可以在衬底10上形成第一层间绝缘层30以使其位于第一接触插塞20上(例如，覆盖第一接触插塞20)，并且可以去除第一层间绝缘层30的上部，使得第一层间绝缘层30可以在第一接触插塞20的侧壁上(例如，可以覆盖第一接触插塞20的侧壁)。
备选地，第一接触插塞20可以通过以下方式形成：在衬底10上形成第一层间绝缘层30；去除第一层间绝缘层30的一部分以形成暴露衬底10的上表面的第一孔；在第一层间绝缘层30上形成第一接触插塞层以使其位于第一孔中(例如，以使其填充第一孔)；以及对第一接触插塞层进行平坦化直到暴露第一层间绝缘层30的上表面。
在示例实施例中，多个第一接触插塞20可以在平行于衬底10的上表面的水平方向上彼此间隔开。
第一接触插塞20可以包括金属(例如，钨、铝、铜等)，并且第一层间绝缘层30可以包括氧化物(例如，氧化硅)。
参照图2，可以在第一接触插塞20和第一层间绝缘层30上形成模制层，并且可以去除模制层的一部分以形成暴露第一接触插塞20和第一层间绝缘层30的上表面的一部分的开口。
可以在模制层上形成电极层以使其位于开口中(例如，以使其填充开口)，并对电极层进行平坦化直到暴露模制层的上表面以形成第一电极42和第二电极44。即，可以对电极层进行图案化以形成第一电极42和第二电极44。第一电极42可以接触第一接触插塞20的上表面，并且第二电极44可以接触第一层间绝缘层30的上表面。第一电极42和第二电极44的下表面可以基本上彼此共面，并且第一电极42和第二电极44的上表面可以基本上彼此共面。
在示例实施例中，第一电极42和第二电极44中的每一个可以具有沿基本垂直于衬底10的上表面的竖直方向延伸的形状(例如，矩形/柱形形状)。第一电极42和第二电极44中的每一个可以在竖直方向上比在第一方向D1上延伸更长的距离。
多个第一电极42可以在水平方向上彼此间隔开，并且多个第二电极44可以在水平方向上彼此间隔开。第一电极42和第二电极44可以在水平方向上交替且重复地设置。
电极层可以包括金属或金属氮化物，并且因此第一电极42和第二电极44可以包括基本相同的材料。
可以通过例如湿法蚀刻工艺去除模制层。
参照图3，可以在第一层间绝缘层30上形成介电层50以使其位于第一电极42和第二电极44上(例如，以使其覆盖第一电极42和第二电极44)。
在示例实施例中，介电层50可以通过例如化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺形成，并且可以在第一层间绝缘层30以及第一电极42和第二电极44上具有薄且均匀的厚度。在示例实施例中，介电层50可以具有约5埃
Figure BDA0003943949000000051
至约/>
Figure BDA0003943949000000052
的厚度。
介电层50可以包括二元金属氧化物(AO2，其中A是金属)或三元金属氧化物(ABO3，其中A和B是金属)。介电层50可以包括例如氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、锆酸铪(HfZrO3)、钛酸锶(SrTiO3)、钛酸钡(BaTiO3)或铁酸铋(BiFeO3)。
参照图4，可以对介电层50进行各向异性蚀刻以暴露第一电极42和第二电极44以及第一层间绝缘层30的上表面。因此，介电层50的在第一电极42和第二电极44的侧壁上(例如，覆盖第一电极42和第二电极44的侧壁)的部分可以彼此间隔开，并且介电层50的上表面可以与第一电极42和第二电极44的上表面基本共面。在一些实施例中，介电层50的在第一电极42和第二电极44的侧壁上的部分在第一方向D1上可以均比第一接触插塞20、第一电极42和第二电极44中的每一个薄。
第一电极42和第二电极44以及介电层50可以形成电容器60。
可以在第一电极42和第二电极44以及第一层间绝缘层30的上表面、以及介电层50的上表面和侧壁上形成绝缘分隔(例如，分离)层70。
绝缘分隔层70可以在介电层50的在第一电极42和第二电极44的侧壁上的部分之间的空间中(例如，可以填充该空间)。因此，绝缘分隔层70可以接触第一层间绝缘层30的上表面，并且绝缘分隔层70的下表面可以与第一电极42和第二电极44的下表面基本共面。
在示例实施例中，绝缘分隔层70可以通过例如CVD工艺或ALD工艺形成。
绝缘分隔层70可以包括带隙等于或大于约5电子伏特(eV)的材料。绝缘分隔层70可以包括例如氧化铝(Al2O3)、氧化硅(SiO2)、氧化镁(MgO2)、氧化铍(BeO)或东燃硅氮烷(TOSZ)。在一些实施例中，绝缘分隔层70可以包括与介电层50的材料不同的材料。
参照图5，可以在绝缘分隔层70上形成第二层间绝缘层80，并且可以穿过第二层间绝缘层80和绝缘分隔层70形成第二接触插塞90以接触第二电极44的上表面。
第二接触插塞90可以通过以下方式形成：形成具有暴露第二电极44的上表面的第二孔的第二层间绝缘层80；形成在第二孔中(例如，填充第二孔)的第二接触插塞层；对第二接触插塞层进行平坦化直到暴露第二层间绝缘层80的上表面。
在示例实施例中，多个第二接触插塞90可以在水平方向上彼此间隔开。
第二层间绝缘层80可以包括氧化物(例如，氧化硅)，并且第二接触插塞90可以包括金属(例如，钨、铝、铜等)或掺杂的硅锗。
可以进一步形成布线以接触第二接触插塞90以完成半导体器件的制造。
布线可以包括金属(例如，钨、铝、铜等)或掺杂的多晶硅。
如上所示，可以通过对电极层进行图案化来形成第一电极42和第二电极44。即，第一电极42和第二电极44可以不通过独立的工艺形成，而是可以通过单个工艺形成。因此，可以增强用于形成第一电极42和第二电极44的工艺裕度，并且可以提高半导体器件的制造效率。接触第一接触插塞20的上表面的第一电极42和接触第二接触插塞90的下表面的第二电极44可以分别用作下电极和上电极。
第一电极42和第二电极44可以在水平方向上交替且重复地设置，并且介电层50可以在第一层间绝缘层30以及第一电极42和第二电极44上具有薄且均匀的厚度。另外，介电层50的在第一电极42和第二电极44的侧壁上(例如，覆盖第一电极42和第二电极44的侧壁)的部分可以通过绝缘分隔层70彼此间隔开，并且因此介电层50可以具有更薄的厚度。另外，第一电极42和第二电极44中的每一个可以具有沿竖直方向延伸的形状(例如，矩形/柱形形状)，介电层50的上表面可以与第一电极42和第二电极44的上表面基本共面，并且因此介电层50的在第一电极42和第二电极44的侧壁上(例如，覆盖第一电极42和第二电极44的侧壁)的部分可以具有较大面积。即，介电层50的在第一电极42和第二电极44的侧壁上(例如，覆盖第一电极42和第二电极44的侧壁)的部分可以具有较大面积和较薄厚度，使得电容器60可以具有增加的电容。
此外，即使介电层50的接触第一电极42和第二电极44的侧壁的部分具有较薄的厚度，也可以通过在第一电极42和第二电极44两者之间的绝缘分隔层70来抑制/防止第一电极42和第二电极44之间的漏电流。
通过上述工艺制造的半导体器件可以具有以下结构特性。
该半导体器件可以包括：第一接触插塞20，在衬底10上；第一层间绝缘层30，在衬底10上并在第一接触插塞20的侧壁上(例如，覆盖第一接触插塞20的侧壁)；电容器60，包括第一电极42、第二电极44和介电层50，第一电极42接触第一接触插塞20的上表面，并具有沿竖直方向延伸的形状(例如，矩形/柱形形状)，第二电极44在水平方向上与第一电极42间隔开，并具有沿竖直方向延伸的形状(例如，矩形/柱形形状)，并且包括分别与第一电极42的下表面和上表面基本共面的下表面和上表面，介电层50在第一电极42和第二电极44的侧壁上(例如，覆盖第一电极42和第二电极44的侧壁)；绝缘分隔层70，在介电层50的在第一电极42和第二电极44的侧壁上的部分之间；第二层间绝缘层80，在绝缘分隔层70上；以及第二接触插塞90，延伸穿过第二层间绝缘层80和绝缘分隔层70以接触第二电极44的上表面。
在示例实施例中，介电层50的在第一电极42和第二电极44的侧壁上(例如，覆盖第一电极42和第二电极44的侧壁)的部分可以通过绝缘分隔层70彼此间隔开。
图6和图7是示出了根据示例实施例的制造半导体器件的方法的截面图。该方法可以包括与参照图1至图5所示的工艺基本相同或相似的工艺，并且在此省略对这些工艺的重复说明。
参照图6，可以执行与参照图1至图3所示的工艺基本相同或相似的工艺，并且可以在介电层50上形成绝缘分隔层70。
介电层50可以包括在第一电极42和第二电极44的上表面上(例如，覆盖第一电极42和第二电极44的上表面)的顶部。此外，介电层50的侧壁部分可以在第一电极42和第二电极44的侧壁上(例如，可以覆盖第一电极42和第二电极44的侧壁)，并且可以彼此连接(例如，通过介电层50的在侧壁部分之间连续地延伸的底部)。因此，由于介电层50的底部可以在绝缘分隔层70和第一层间绝缘层30的上表面之间，因此绝缘分隔层70可以不接触第一层间绝缘层30的上表面。例如，介电层50的底部可以接触第一层间绝缘层30的上表面。
参照图7，可以执行与参照图5所示的工艺基本相同或相似的工艺，使得可以穿过第二层间绝缘层80、绝缘分隔层70和介电层50形成第二接触插塞90以接触第二电极44的上表面。
介电层50的在第一电极42和第二电极44的侧壁上(例如，覆盖第一电极42和第二电极44的侧壁)的部分可以彼此连接，并且因此可以不被绝缘分隔层70彼此间隔开。然而，介电层50的在第一电极42和第二电极44的侧壁上(例如，覆盖第一电极42和第二电极44的侧壁)的部分仍可以具有较薄的厚度，并且因此电容器60可以具有增加的电容。另外，可以在介电层50的在第一电极42和第二电极44的侧壁(例如，侧壁的上部)上(例如，覆盖第一电极42和第二电极44的侧壁，例如侧壁的上部)的部分之间形成绝缘分隔层70，并且因此可以通过绝缘分隔层70来抑制/防止第一电极42和第二电极44之间的漏电流。
图8至图23是示出了根据示例实施例的制造半导体器件的方法的平面图和截面图。具体地，图8、图10、图12、图16、图19和图21是平面图，并且图9、图11、图13-图15、图17-图18、图20和图22-图23中的每一幅图包括沿对应平面图的线A-A’和线B-B’截取的截面。
该方法是将参照图1至图5所示的制造半导体器件的方法应用于制造DRAM器件。因此，在此省略重复说明。
参照图8和图9，可以在衬底100上形成有源图案105，并且可以形成隔离图案110以使其位于有源图案105的侧壁上(例如，以使其覆盖有源图案105的侧壁)。
衬底100可以包括硅、锗、硅锗或III-V族化合物半导体(例如，GaP、GaAs或GaSb)。在一些示例实施例中，衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
可以通过去除衬底100的上部以形成第一凹部来形成有源图案105，并且有源图案105可以沿第三方向D3延伸。在示例实施例中，多个有源图案105可以在第一方向D1和第二方向D2上彼此间隔开。
隔离图案110可以形成在第一凹部中，并且可以包括氧化物(例如，氧化硅)。
可以去除有源图案105和隔离图案110的一部分，以形成暴露有源图案105和隔离图案110的上表面且沿第一方向D1延伸的第二凹部。
可以在第二凹部中形成栅极结构150。栅极结构150可以包括在第二凹部的底部和侧壁上的栅极绝缘图案120、在栅极绝缘图案120上且在第二凹部的下部中(例如，填充第二凹部的下部)的栅电极130、以及在栅电极130上且在第二凹部的上部中(例如，填充第二凹部的上部)的栅极掩模140。栅极结构150可以沿第一方向D1延伸，并且多个栅极结构150可以在第二方向D2上彼此间隔开。
在示例实施例中，可以通过热氧化工艺在有源图案1 05的暴露的上表面上形成栅极绝缘图案120。
栅极绝缘图案1 20可以包括氧化物(例如，氧化硅)，栅电极130可以包括金属(例如，钨、钛、钽等)或金属氮化物(例如，氮化钛、氮化钽等)，并且栅极掩模140可以包括氮化物(例如，氮化硅)。
参照图10和图11，可以在衬底100上形成绝缘层结构190以使其位于有源图案105、隔离图案110和栅极结构150上(例如，以使其覆盖有源图案105、隔离图案110和栅极结构150)。
绝缘层结构190可以包括顺序地堆叠的第一绝缘层160、第二绝缘层170和第三绝缘层180。第一绝缘层160和第三绝缘层180可以包括氧化物(例如，氧化硅)，并且第二绝缘层170可以包括氮化物(例如，氮化硅)。
可以对绝缘层结构190进行图案化，并且可以使用图案化的绝缘层结构190作为蚀刻掩模来蚀刻有源图案105以及隔离图案110和栅极结构150中包括的栅极掩模140的一部分以形成第一开口210。在示例实施例中，在蚀刻工艺之后保留的绝缘层结构190在平面图中可以具有圆形或椭圆形的形状，并且多个绝缘层结构190可以在第一方向D1和第二方向D2上彼此间隔开。每一个绝缘层结构190可以在基本垂直于衬底100的上表面的竖直方向上与有源图案105中相邻的有源图案105的端部(在第三方向D3上的端部)重叠。
参照图12和图13，可以在绝缘层结构190、以及由第一开口210暴露的有源图案105、隔离图案110和栅极结构150上顺序地堆叠第一导电层、第一阻挡层、第二导电层和第一掩模层，并且第一导电层、第一阻挡层和第二导电层形成导电层结构。第一导电层可以在第一开口210中(例如，可以填充第一开口210)。
第一导电层可以包括例如掺杂的多晶硅，第一阻挡层可以包括金属和硅的氮化物(例如，氮化钛硅)，第二导电层可以包括金属(例如，钨)，并且第一掩模层可以包括氮化物(例如，氮化硅)。
可以在导电层结构上顺序地形成蚀刻停止层和第一封盖层，并且可以对第一封盖层进行蚀刻以形成第一封盖图案385。可以使用第一封盖图案385作为蚀刻掩模来顺序地蚀刻蚀刻停止层、第一掩模层、第二导电层、第一阻挡层和第一导电层。
在示例实施例中，第一封盖图案385可以沿第二方向D2延伸，并且多个第一封盖图案385可以在第一方向D1上彼此间隔开。
通过蚀刻工艺，第一导电图案255、第一阻挡图案265、第二导电图案275、第一掩模285、第一蚀刻停止图案365和第一封盖图案385可以顺序地堆叠在第一开口210上，并且第三绝缘图案185、第一导电图案255、第一阻挡图案265、第二导电图案275、第一掩模285、第一蚀刻停止图案365和第一封盖图案385可以顺序地堆叠在绝缘层结构190中的在第一开口210之外的位置处的第二绝缘层170上。可以通过蚀刻第三绝缘层180来形成第三绝缘图案185。
在下文中，顺序地堆叠的第一导电图案255、第一阻挡图案265、第二导电图案275、第一掩模285、第一蚀刻停止图案365和第一封盖图案385可以被统称为位线结构395。位线结构395可以在衬底100上沿第二方向D2延伸，并且多个位线结构395可以在第一方向D1上彼此间隔开。
参照图14，可以在其上具有位线结构395的衬底100上形成第一间隔物层，并且可以在第一间隔物层上顺序地形成第四绝缘层和第五绝缘层。
第一间隔物层也可以在位于位线结构395的在第二绝缘层170上的部分之下方的第三绝缘图案185的侧壁上(例如，可以覆盖第三绝缘图案185的侧壁)，并且第五绝缘层可以在第一开口210的剩余部分中(例如，可以填充第一开口210的剩余部分)。
第一间隔物层可以包括氮化物(例如，氮化硅)，第四绝缘层可以包括氧化物(例如，氧化硅)，并且第五绝缘层可以包括氮化物(例如，氮化硅)。
可以通过蚀刻工艺来蚀刻第四绝缘层和第五绝缘层。在示例实施例中，可以通过使用磷酸、SC1(例如，NH4OH∶H2O2∶H2O)和氢氟酸作为蚀刻溶液的湿法蚀刻工艺来执行蚀刻过程，并且可以去除第四绝缘层和第五绝缘层的除了第四绝缘层和第五绝缘层的在第一开口210中的部分之外的其他部分。因此，可以暴露第一间隔物层的表面的大部分(即，第一间隔物层的除了其在第一开口210中的部分之外的其他部分)，并且第四绝缘层和第五绝缘层的保留在第一开口210中的部分可以分别形成第四绝缘图案410和第五绝缘图案420。
可以在第一间隔物层以及第一开口210中的第四绝缘图案410和第五绝缘图案420的暴露的表面上形成第二间隔物层，并且可以对第二间隔物层进行各向异性蚀刻以在第一间隔物层以及第四绝缘图案410和第五绝缘图案420的表面上形成第二间隔物430以使其位于位线结构395的侧壁上(例如，覆盖位线结构395的侧壁)。第二间隔物层可以包括氧化物(例如，氧化硅)。
可以使用第一封盖图案385和第二间隔物430作为蚀刻掩模来执行干法蚀刻工艺，以形成暴露有源图案105的上表面的第二开口440，并且隔离图案110和栅极掩模140的上表面也可以被第二开口440暴露。
通过干法蚀刻工艺，可以去除第一间隔物层的在第一封盖图案385和第二绝缘层170的上表面上的部分，并且因此可以形成第一间隔物400以使其位于位线结构395的侧壁上(例如，覆盖位线结构395的侧壁)。另外，在干法蚀刻工艺期间，可以去除第一绝缘层160和第二绝缘层170的一部分，并且可以在位线结构395下方保留第一绝缘图案165和第二绝缘图案175。顺序地堆叠在位线结构395下方的第一绝缘图案至第三绝缘图案165、175和185可以形成绝缘图案结构195。
参照图15，可以在第一封盖图案385的上表面、第二间隔物430的外侧壁、第四绝缘图案410和第五绝缘图案420的上表面的一部分、以及有源图案105、隔离图案110和栅极掩模140的被第二开口440暴露的上表面上形成第三间隔物层，并且可以对第三间隔物层进行各向异性蚀刻以形成在位线结构395的侧壁上(例如，覆盖位线结构395的侧壁)的第三间隔物450。第三间隔物层可以包括氮化物(例如，氮化硅)。
在基本平行于衬底100的上表面的水平方向上顺序地堆叠在位线结构395的侧壁上的第一间隔物至第三间隔物400、430和450可以被统称为初步间隔物结构460。
可以形成第二封盖图案480以使其位于第二开口440中(例如，填充第二开口440)，并且可以对第二封盖图案480进行平坦化直到暴露第一封盖图案385的上表面。在示例实施例中，第二封盖图案480可以沿第二方向D2延伸，并且多个第二封盖图案480可以在第一方向D1上被位线结构395彼此间隔开。第二封盖图案480可以包括氮化物(例如，氮化硅)。
参照图16和图17，可以在第一封盖图案385和第二封盖图案480上形成具有在第二方向D2上彼此间隔开的多个第三开口的第二掩模，多个第三开口中的每一个可以沿第一方向D1延伸，并且可以使用第二掩模作为蚀刻掩模来蚀刻第二封盖图案480。因此，可以将沿第二方向D2延伸的第二封盖图案480划分为在第二方向D2上彼此间隔开的多个部分。
在示例实施例中，每一个第三开口可以在竖直方向上与有源图案105和隔离图案110的在栅极结构150之间的部分重叠。通过蚀刻工艺，可以在位线结构395之间形成暴露有源图案105和隔离图案110的上表面的第四开口。
在去除第二掩模之后，可以形成在第四开口中(例如，填充第四开口)的下接触插塞层，并且可以对下接触插塞层进行平坦化直到暴露第一封盖图案385和第二封盖图案480的上表面。因此，可以将下接触插塞层划分为在第二方向D2上彼此间隔开的多个下接触插塞475。下接触插塞层可以包括例如掺杂多晶硅。
参照图18，可以去除下接触插塞475的上部以暴露在位线结构395的侧壁上的初步间隔物结构460的上部，并且可以去除暴露的初步间隔物结构460的第二间隔物430和第三间隔物450的上部。
可以进一步去除下接触插塞475的上部。因此，下接触插塞475的上表面可以低于第二间隔物430和第三间隔物450的最上表面。
可以在位线结构395、初步间隔物结构460、第二封盖图案480和下接触插塞475上形成第四间隔物层，并且可以对第四间隔物层进行各向异性蚀刻，以在初步间隔物结构460的在位线结构395的上侧壁上的部分的侧壁上形成第四间隔物490。因此，可以暴露下接触插塞475的上表面。
可以在下接触插塞475的上表面上形成金属硅化物图案500。在示例实施例中，金属硅化物图案500可以通过以下方式形成：在位线结构395、第四间隔物490、下接触插塞475和第二封盖图案480上形成第一金属层；对第一金属层执行热处理以执行硅化工艺，在硅化工艺中，包括金属的第一金属层和包括硅的下接触插塞475彼此反应；以及去除第一金属层的未反应的部分。金属硅化物图案500可以包括例如硅化钴、硅化镍、硅化钛等。
参照图19和图20，可以在第一封盖图案385和第二封盖图案480、第四间隔物490、以及金属硅化物图案500上形成第二阻挡层530，并且可以在第二阻挡层530上形成在位线结构395之间的空间中(例如，填充位线结构395之间的空间)的第二金属层540。
可以对第二金属层540的上部执行平坦化工艺。平坦化工艺可以包括CMP工艺和/或回蚀工艺。
参照图21和图22，可以对第二金属层540和第二阻挡层530进行图案化以形成上接触插塞549，并且可以在上接触插塞549之间形成第五开口547。
在形成第五开口547期间，不仅去除了第二金属层540和第二阻挡层530的一部分，而且还去除了第一封盖图案385和第二封盖图案480、第四间隔物490、以及第一掩模285的一部分。
随着形成第五开口547，第二金属层540和第二阻挡层530可以分别转变为第二金属图案545和第二阻挡图案535。第二阻挡图案535在第二金属图案545的下表面和侧壁上(例如，可以覆盖第二金属图案545的下表面和侧壁)。第二阻挡图案535和第二金属图案545可以共同形成上接触插塞549。在示例实施例中，多个上接触插塞549可以在第一方向D1和第二方向D2上彼此间隔开，并且可以在平面图中布置为蜂窝图案。每一个上接触插塞549可以具有圆形、椭圆形或多边形的形状。
顺序地堆叠在衬底100上的下接触插塞475、金属硅化物图案500和上接触插塞549可以共同形成接触插塞结构。
参照图23，可以去除暴露的第二间隔物430以形成连接到第五开口547的气隙435。可以通过例如湿法蚀刻工艺去除第二间隔物430。
在示例实施例中，不仅去除了在沿第二方向D2延伸的位线结构395的侧壁上的第二间隔物430的被第五开口547暴露的部分，而且还去除了第二间隔物430的与其被第五开口547暴露的部分平行的其他部分。即，不仅去除了第二间隔物430的被第五开口547暴露从而未被上接触插塞549覆盖的部分，而且还去除了第二间隔物430的被上接触插塞549覆盖的其他部分。
可以形成在第五开口547中(例如，以填充第五开口547)的绝缘层结构。
在示例实施例中，绝缘层结构可以包括顺序地堆叠的第六绝缘层550和第七绝缘层560。第六绝缘层550可以包括具有较差间隙填充特性的绝缘材料，并且因此第五开口547下方的气隙435可以不被填充，而是保留为空气间隔物435。第一间隔物400和第三间隔物450以及空气间隔物435可以共同形成间隔物结构465。即，空气间隔物435可以是包括空气的间隔物。第七绝缘层560可以包括氧化物(例如，氧化硅)或氮化物(例如，氮化硅)。
可以执行与参照图1至图5所示的工艺基本相同或相似的工艺，使得可以在接触插塞结构和绝缘层结构上形成电容器630和绝缘分隔层640，可以在绝缘分隔层640上形成层间绝缘层650，并且可以在层间绝缘层650和绝缘分隔层640上形成接触插塞660。
电容器630可以包括接触接触插塞结构的上表面的第一电极612、接触接触插塞660的下表面的第二电极614、以及在第一电极612和第二电极614的侧壁上(例如，覆盖第一电极612和第二电极614的侧壁)的介电层620。
可以进一步形成上布线以接触接触插塞660的上表面以完成半导体器件的制造。
半导体器件可以具有以下结构特性。
半导体器件可以包括：有源图案105，在衬底100上；栅极结构150，在有源图案105的上部上(例如，掩埋在有源图案105的上部中)，并沿第一方向D1延伸；位线结构395，沿第二方向D2延伸，并接触有源图案105的中心上表面；接触插塞结构，在有源图案105的端部上；绝缘层结构，在接触插塞结构的上侧壁和位线结构395的上侧壁上(例如，覆盖接触插塞结构的上侧壁和位线结构395的上侧壁)；电容器630，包括第一电极612、第二电极614和介电层620，第一电极612具有沿竖直方向延伸的形状(例如，矩形/柱形形状)，在接触插塞结构的上表面上，并且接触接触插塞结构的上表面，第二电极614与第一电极612间隔开，并具有沿竖直方向延伸的形状(例如，矩形/柱形形状)以及分别与第一电极612的下表面和上表面基本共面的下表面和上表面，介电层620在第一电极612和第二电极614的侧壁上(例如，覆盖第一电极612和第二电极614的侧壁)；绝缘分隔层640，在介电层620的在第一电极612和第二电极614的侧壁上的部分之间；以及接触插塞660，接触第二电极614的上表面。此外，半导体器件可以包括隔离图案110、绝缘图案结构195、间隔物结构465、第四间隔物490和层间绝缘层650。
在示例实施例中，介电层620的上表面可以与第一电极612和第二电极614的上表面基本共面，并且介电层620的在第一电极612和第二电极614的侧壁上(例如，覆盖第一电极612和第二电极614的侧壁)的部分可以通过绝缘分隔层640彼此间隔开。
在示例实施例中，绝缘分隔层640的下表面可以与第一电极612和第二电极614的下表面基本共面，并且绝缘分隔层640可以接触绝缘层结构的上表面。
在示例实施例中，有源图案105可以沿第三方向D3延伸，并且多个有源图案105可以在第一方向D1和第二方向D2上彼此间隔开。多个栅极结构150可以在第二方向D2上彼此间隔开，并且多个位线结构395可以在第一方向D1上彼此间隔开。
在示例实施例中，多个接触插塞结构可以在第一方向D1和第二方向D2上彼此间隔开，并且多个电容器630可以在第一方向D1和第二方向D2上彼此间隔开。
图24是示出了根据示例实施例的半导体器件的截面图。除了一些元件之外，该半导体器件可以与图23的半导体器件基本相同或相似。因此，相同的附图标记指代相同的元件，并且在此省略对这些元件的重复说明。
介电层620可以在第一电极612和第二电极614的上表面上(例如，可以覆盖第一电极612和第二电极614的上表面)，并且介电层620的在第一电极612和第二电极614的侧壁上(例如，覆盖第一电极612和第二电极614的侧壁)的部分可以彼此连接(例如，通过介电层620的底部)。因此，绝缘分隔层640可以不接触绝缘层结构的上表面。
尽管已经参照本发明构思的示例实施例示出和描述了本发明构思，但是本领域普通技术人员将理解的是，可以在不脱离本发明构思的如所附权利要求阐明的范围的情况下，对其进行形式和细节上的各种改变。

Claims (20)

1.一种半导体器件，包括：
衬底上的第一接触插塞；
电容器，包括：
第一电极，接触所述第一接触插塞的上表面，所述第一电极沿基本垂直于所述衬底的上表面的竖直方向延伸；
第二电极，与所述第一电极间隔开，所述第二电极沿所述竖直方向延伸，并且包括分别与所述第一电极的下表面和上表面基本共面的下表面和上表面；
介电层，在所述第一电极和所述第二电极的侧壁上；
绝缘分隔层，在所述介电层的在所述第一电极和所述第二电极的侧壁上的部分之间；以及
第二接触插塞，接触所述第二电极的上表面。
2.根据权利要求1所述的半导体器件，
其中，所述介电层在所述第一电极的上表面上，并且
其中，所述第二接触插塞延伸穿过所述介电层。
3.根据权利要求2所述的半导体器件，
其中，所述介电层的在所述第一电极和所述第二电极的侧壁上的所述部分是通过所述介电层的底部彼此连接的侧壁部分，所述介电层的底部在所述侧壁部分之间连续延伸。
4.根据权利要求2所述的半导体器件，
其中，所述绝缘分隔层和所述介电层包括分别不同的材料，
其中，所述绝缘分隔层在所述介电层的上表面上，并且
其中，所述第二接触插塞延伸穿过所述绝缘分隔层和所述介电层。
5.根据权利要求1所述的半导体器件，其中，所述介电层的上表面与所述第一电极和所述第二电极的上表面基本共面。
6.根据权利要求5所述的半导体器件，
其中，所述绝缘分隔层和所述介电层包括分别不同的材料，并且
其中，所述介电层的在所述第一电极和所述第二电极的侧壁上的所述部分通过所述绝缘分隔层彼此间隔开。
7.根据权利要求6所述的半导体器件，其中，所述绝缘分隔层的下表面与所述第一电极和所述第二电极的下表面基本共面。
8.根据权利要求5所述的半导体器件，
其中，所述绝缘分隔层在所述第一电极的上表面上，并且
其中，所述第二接触插塞延伸穿过所述绝缘分隔层。
9.根据权利要求1所述的半导体器件，还包括：所述衬底和所述第一接触插塞的侧壁上的层间绝缘层，
其中，在垂直于所述竖直方向的水平方向上，所述介电层的在所述第一电极和所述第二电极的侧壁上的所述部分均比所述第一接触插塞、所述第一电极和所述第二电极中的每一个薄。
10.根据权利要求1所述的半导体器件，还包括：所述电容器上的层间绝缘层，
其中，所述第二接触插塞延伸穿过所述层间绝缘层。
11.根据权利要求1所述的半导体器件，还包括：接触所述第二接触插塞的上表面的布线。
12.一种半导体器件，包括：
衬底上的第一接触插塞，所述第一接触插塞在基本平行于所述衬底的上表面的水平方向上彼此间隔开；
第一电极，分别接触所述第一接触插塞，每一个所述第一电极沿基本垂直于所述衬底的上表面的竖直方向延伸；
第二电极，在所述水平方向上与所述第一电极间隔开，每一个所述第二电极沿所述竖直方向延伸；
介电层，在所述第一电极和所述第二电极的侧壁上；
绝缘分隔层，在所述介电层的在所述第一电极和所述第二电极的侧壁上的部分之间；以及
第二接触插塞，分别接触所述第二电极的上表面，
其中，所述第一电极和所述第二电极在所述水平方向上彼此重复地交替。
13.根据权利要求12所述的半导体器件，
其中，所述介电层在所述第一电极的上表面上，并且
其中，所述第二接触插塞延伸穿过所述介电层。
14.根据权利要求13所述的半导体器件，其中，所述介电层的在所述第一电极和所述第二电极的侧壁上的所述部分彼此连接。
15.根据权利要求13所述的半导体器件，其中，所述绝缘分隔层在所述介电层的上表面上，并且
其中，所述第二接触插塞延伸穿过所述绝缘分隔层和所述介电层。
16.根据权利要求12所述的半导体器件，其中，所述介电层的上表面与所述第一电极的上表面和所述第二电极的上表面基本共面。
17.根据权利要求16所述的半导体器件，其中，所述介电层的在所述第一电极和所述第二电极的侧壁上的所述部分通过所述绝缘分隔层彼此间隔开。
18.根据权利要求16所述的半导体器件，
其中，所述绝缘分隔层在所述第一电极的上表面上，并且
其中，所述第二接触插塞延伸穿过所述绝缘分隔层。
19.一种半导体器件，包括：
衬底上的有源图案；
栅极结构，在所述有源图案的上部上，所述栅极结构沿平行于所述衬底的上表面的第一方向延伸；
位线结构，接触所述有源图案的中心上表面，并沿平行于所述衬底的上表面且垂直于所述第一方向的第二方向延伸；
接触插塞结构，在所述有源图案的端部上；
绝缘层结构，在所述接触插塞结构的上侧壁和所述位线结构的上侧壁上；
电容器，在所述接触插塞结构和所述绝缘层结构上，所述电容器包括：
第一电极，接触所述接触插塞结构的上表面，所述第一电极沿基本垂直于所述衬底的上表面的竖直方向延伸；
第二电极，与所述第一电极间隔开，所述第二电极沿所述竖直方向延伸，并且包括分别与所述第一电极的下表面和上表面基本共面的下表面和上表面；
介电层，在所述第一电极和所述第二电极的侧壁上；
绝缘分隔层，在所述介电层的在所述第一电极和所述第二电极的侧壁上的部分之间；以及
接触插塞，接触所述第二电极的上表面。
20.根据权利要求19所述的半导体器件，其中：
所述有源图案是在所述第一方向和所述第二方向上彼此间隔开的多个有源图案之一，所述多个有源图案中的每一个沿平行于所述衬底的上表面且相对于所述第一方向和所述第二方向成锐角的第三方向延伸，
所述栅极结构是在所述第二方向上彼此间隔开的多个栅极结构之一，并且
所述位线结构是在所述第一方向上彼此间隔开的多个位线结构之一。
CN202211430632.2A 2021-11-23 2022-11-15 半导体器件 Pending CN116156879A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0162508 2021-11-23
KR1020210162508A KR20230075875A (ko) 2021-11-23 2021-11-23 반도체 장치

Publications (1)

Publication Number Publication Date
CN116156879A true CN116156879A (zh) 2023-05-23

Family

ID=86372522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211430632.2A Pending CN116156879A (zh) 2021-11-23 2022-11-15 半导体器件

Country Status (4)

Country Link
US (1) US20230164979A1 (zh)
KR (1) KR20230075875A (zh)
CN (1) CN116156879A (zh)
TW (1) TW202322407A (zh)

Also Published As

Publication number Publication date
TW202322407A (zh) 2023-06-01
KR20230075875A (ko) 2023-05-31
US20230164979A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US9543308B2 (en) Semiconductor device
US11152374B2 (en) Semiconductor device having bit line structure with spacer structure and method of manufacturing the same
US11037930B2 (en) Semiconductor devices
US11043397B2 (en) Method of forming a pattern and method of manufacturing a semiconductor device using the same
TW202213650A (zh) 半導體元件
TW202339206A (zh) 半導體裝置
CN113471211A (zh) 半导体器件及用于制造其的方法
US20230164979A1 (en) Semiconductor devices
US20240105765A1 (en) Capacitor structure and semiconductor device including the same
US20240162278A1 (en) Capacitor structure and semiconductor device including same
US20240136393A1 (en) Capacitor structure and semiconductor device including the capacitor structure
US20240096931A1 (en) Capacitor structure, method of forming the same, and semiconductor device including the capacitor structure
US20230063527A1 (en) Gate structures and semiconductor devices including the same
EP4358688A1 (en) Capacitor structure and semiconductor device including the capacitor structure
US20220344341A1 (en) Semiconductor devices having air gaps
US20230006050A1 (en) Gate structures and semiconductor devices including the same
US20230320074A1 (en) Semiconductor devices
US20230113028A1 (en) Semiconductor devices
CN118055693A (zh) 电容器结构和包括该电容器结构的半导体器件
US20230145857A1 (en) Semiconductor devices
CN117479531A (zh) 半导体器件
CN117377312A (zh) 半导体器件
CN117596870A (zh) 半导体器件
KR20210075401A (ko) 커패시터 구조물 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication