CN117479531A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN117479531A
CN117479531A CN202310863414.6A CN202310863414A CN117479531A CN 117479531 A CN117479531 A CN 117479531A CN 202310863414 A CN202310863414 A CN 202310863414A CN 117479531 A CN117479531 A CN 117479531A
Authority
CN
China
Prior art keywords
pattern
conductive
nitrogen
spacer
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310863414.6A
Other languages
English (en)
Inventor
李敏永
吕晟溱
柳原锡
禹再珉
丁璟钰
郑明勋
洪润基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117479531A publication Critical patent/CN117479531A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体器件可以包括在衬底上的位线结构、第一间隔物和第二间隔物。位线结构可以包括在基本上垂直于衬底的上表面的竖直方向上堆叠的导电结构和绝缘结构。第一间隔物和第二间隔物可以在位线结构的侧壁上沿水平方向堆叠。水平方向可以基本上平行于衬底的上表面。导电结构可以在其横向部分包括含氮导电部分。第一间隔物可以接触含氮导电部分。

Description

半导体器件
相关申请的交叉引用
本申请要求于2022年7月27日向韩国知识产权局提交的韩国专利申请No.10-2022-0093433的优先权，其公开内容通过整体引用并入本文。
技术领域
本公开的示例实施例涉及半导体器件。更具体地，本公开的示例实施例涉及DRAM(动态随机存取存储器)器件。
背景技术
随着DRAM器件的集成度提高，DRAM器件中的位线结构之间的距离减小。因此，用于在位线结构之间形成接触插塞结构的空间可能不足，并且位线结构之间的寄生电容可能增加。
发明内容
示例实施例提供了一种具有改进特性的半导体器件。
根据本发明构思的示例性实施例，半导体器件可以包括衬底上的位线结构、第一间隔物和第二间隔物。位线结构可以包括在基本上垂直于衬底的上表面的竖直方向上堆叠的导电结构和绝缘结构。第一间隔物和第二间隔物可以在位线结构的侧壁上沿水平方向堆叠。水平方向可以基本上平行于衬底的上表面。导电结构可以在其横向部分包括含氮导电部分。第一间隔物接触含氮导电部分。
根据本发明构思的示例性实施例，半导体器件可以包括衬底上的位线结构、第一间隔物和第二间隔物。位线结构可以具有包括金属的第一导电图案。第一间隔物可以接触位线结构的侧壁，并且第一间隔物可以包括氧化物。第二间隔物可以接触第一间隔物的外侧壁，并且第二间隔物可以包括氮化物。第一导电图案可以在与第一间隔物接触的横向部分处包括第一含氮部分，并且第一含氮部分可以包括氮。
根据本发明构思的示例性实施例，半导体器件可以包括在衬底上的有源图案、隔离图案、栅极结构、位线结构、第一间隔物、第二间隔物、接触插塞结构和电容器。隔离图案可以覆盖有源图案的侧壁。栅极结构可以在第一方向上延伸。第一方向可以基本上平行于衬底的上表面。栅极结构可以掩埋在有源图案的上部和隔离图案的上部中。位线结构可以在有源图案的中心部分和隔离图案上，并且位线结构可以在第二方向上延伸。第二方向可以基本上平行于衬底的上表面并且基本上垂直于第一方向。位线结构可以包括在竖直方向上堆叠的导电结构和绝缘结构。竖直方向可以基本上垂直于衬底的上表面。第一间隔物和第二间隔物可以在位线结构的侧壁上沿第一方向堆叠。接触插塞结构可以在有源图案的相对端部中的每一个端部上。电容器可以在接触插塞结构上。导电结构可以在其横向部分具有含氮导电部分，并且含氮导电部分可以包括氮。第一间隔物可以接触含氮导电部分。
附图说明
图1是示出根据示例实施例的半导体器件的平面图。
图2A是沿图1的A-A’线截取的截面图。
图2B是图2A中的区域X的放大截面图。
图3至图23是示出根据示例实施例的制造半导体器件的方法的平面图和截面图。
具体实施方式
根据示例实施例的半导体器件及其形成方法的上述和其它方面以及特征将从以下参考附图的详细描述中变得容易理解。应当理解，尽管术语“第一”、“第二”和/或“第三”在本文中可用于描述各种材料、层(膜)、区域、电极、焊盘、图案、结构和工艺，但这些材料、层(膜)、区域、电极、焊盘、图案、结构和工艺不应受到这些术语的限制。这些术语仅用于将一种材料、层(膜)、区域、电极、焊盘、图案、结构和工艺与另一种材料，层(膜)、区域，电极、焊垫、图案、结构和工艺区分开来。因此，在不偏离本发明构思的教导的情况下，下面讨论的第一材料、层(膜)、区域、电极、焊盘、图案、结构和工艺可以被称为第二或第三材料、层(膜)、区域、电极、焊盘、图案、结构和工艺。
当术语“约”或“基本上”在本说明书中与数值结合使用时，其意图是相关数值包括所陈述的数值周围的制造或操作公差(例如±10％)。此外，当词语“大致”和“基本上”与几何形状结合使用时，其意图是不要求几何形状的精度，但形状的自由度在本公开的范围内。此外，无论数值或形状是否被修改为“约”或“基本上”，都应理解，这些数值和形状应被解释为包括所陈述的数值或形状周围的制造或操作公差(例如±10％)。
在下文中，在说明书中(而不一定在权利要求中)，在基本上平行于衬底的上表面的水平方向中基本上彼此垂直的两个方向可以分别称为第一方向D1和第二方向D2，水平方向中相对于第一方向D1和第二方向D2具有锐角的方向可以被称为第三方向D3。
图1是示出根据示例实施例的半导体器件的平面图，图2A是沿图1的A-A’线截取的截面图，图2B是图2A中的区域X的放大截面图。
参考图1、图2A以及图2B，半导体器件可以包括有源图案105、隔离图案110、栅极结构170、填充结构、位线结构420、间隔物结构490、第三间隔物520、接触插塞结构以及电容器630。
半导体器件还可以包括导电焊盘结构230、绝缘焊盘结构285、绝缘图案580、第三蚀刻停止层590以及第二封盖图案505。
衬底100可以包括硅、锗、硅锗或III-V族化合物半导体，例如GaP、GaAs或GaSb。在示例实施例中，衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
在示例实施例中，有源图案105可以在第三方向D3上延伸，并且多个有源图案105可以在第一方向D1和第二方向D2上彼此间隔开。有源图案105可以包括与衬底100的材料基本相同的材料。
隔离图案110可以形成在衬底100上，并且可以覆盖有源图案105的侧壁。隔离图案110可以包括氧化物，例如氧化硅。
参考图4，栅极结构170可以形成在第二凹槽中，第二凹槽沿第一方向D1延伸穿过有源图案105和隔离图案110的上部。栅极结构170可以包括在第二凹槽的底部和侧壁上的栅极绝缘图案120、在第二凹槽的底部和下部侧壁上的栅极绝缘图案120的一部分上的第一阻挡图案130、在第一阻挡图案130上并填充第二凹槽的下部的第一导电图案140、在第一阻挡图案130和第一导电图案140的上表面上的第二导电图案150，以及在第二导电图案150的上表面和栅极绝缘图案120的上部内侧壁上并填充第二凹槽的上部的栅极掩模160。第一阻挡图案130、第一导电图案140以及第二导电图案150可以共同形成栅电极。
栅极绝缘图案120可以包括氧化物，例如氧化硅，第一阻挡图案130可以包括金属氮化物，例如氮化钛、氮化钽等，第一导电图案140可以包括例如金属、金属氮化物、金属硅化物、掺杂多晶硅等，第二导电图案150可以包括例如掺杂多晶硅，并且栅极掩模160可以包括氮化物，例如氮化硅。
在示例实施例中，栅极结构170可以在第一方向D1上延伸，并且多个栅极结构170可在第二方向D2上彼此间隔开。
参考图5和图6，在示例实施例中，多个导电焊盘结构230可以在第一方向D1和第二方向D2上彼此间隔开，并且可以在平面图中以栅格图案布置。
在示例实施例中，导电焊盘结构230可以在第三方向上与有源图案105在第三方向D3上延伸的端部重叠，并且与隔离图案110在第一方向D1上与有源图案105的端部相邻的部分重叠。
在示例实施例中，导电焊盘结构230可以包括在基本上垂直于衬底100的上表面的竖直方向上顺序堆叠的第一导电焊盘200、第二导电焊盘210以及第三导电焊盘220。在示例实施例中，第一导电焊盘200可以包括掺杂多晶硅，第二导电焊盘210可以包括金属硅化物(例如硅化钛、硅化钴、硅化镍等)、金属氮化物(例如氮化钛、氮化钽、氮化钨等)、或者金属氮化硅(例如氮化硅钛、氮化硅钽等)，并且第三导电焊盘220可以包括金属，例如钨、钌等。因此，导电焊盘结构230可以具有多层结构。
参考图7和图8，第一绝缘层250可以形成在延伸穿过导电焊盘结构230的第一开口240中，以暴露有源图案105的上表面或隔离图案110的上表面，第二绝缘层260和第三绝缘层270可以堆叠在第一电绝缘层250上。
顺序堆叠的第一绝缘层250、第二绝缘层260以及第三绝缘层270可以共同形成绝缘焊盘层结构280。在示例实施例中，多个绝缘焊盘层结构280可以在第一方向D1和第二方向D2上彼此间隔开。
在示例实施例中，第一绝缘焊盘层250和第三绝缘焊盘层270可以包括绝缘氮化物，例如氮化硅，并且第二绝缘焊盘层260可以包括金属氧化物，例如氧化铪、氧化锆等。
参考图7和图8，第二开口300可以穿过导电焊盘结构230而形成，以暴露有源图案105、隔离图案110和包括在栅极结构170中的栅极掩模160的上表面，并且有源图案105沿第三方向D3的中心部分的上表面可以通过第二开口300暴露。
在示例实施例中，第二开口300的下表面的面积可以大于由第二开口暴露的有源图案105的上表面的面积。因此，第二开口300还可以暴露隔离图案110的与有源图案105相邻的一部分的上表面。
在示例实施例中，填充结构可以形成在第二开口300中，并且可以包括导电填充图案350和覆盖导电填充图案350的侧壁的绝缘填充图案460。
导电填充图案350可以形成在有源图案105在第三方向D3上的中心部分的上表面与位线结构420的下表面之间并与之接触。导电填充图案350可以包括绝缘氮化物，例如氮化硅。
在示例实施例中，位线结构420可以在第二方向D2上延伸，并且多个位线结构420可以在第一方向D1上彼此间隔开。
在示例实施例中，位线结构420可以形成在导电填充图案350和绝缘焊盘结构285上。位线结构420可以在第三方向D3上与每个有源图案105的中心部分重叠。
在示例实施例中，位线结构420可以包括在竖直方向上顺序堆叠的第三导电图案360、第二阻挡图案370、第四导电图案380、第二掩模390、第二蚀刻停止图案400以及第一封盖图案410。顺序堆叠的第三导电图案360、第二阻挡图案370和第四导电图案380可以共同形成导电结构，顺序堆叠的第一掩模390、第二蚀刻停止图案400和第一封盖图案410可以共同形成绝缘结构。在示例实施例中，顺序堆叠的第二掩模390、第二蚀刻停止图案400和第一封盖图案410可以彼此合并以形成单个绝缘结构。
第三导电图案360可包括例如掺杂有n型或p型杂质的多晶硅，第二阻挡图案370可包括金属氮化硅，例如氮化钛硅，第四导电图案380可包括金属，例如钨、钛、钽、钌等，并且第二掩模390、第二蚀刻停止图案400和第一封盖图案410中的每一个可以包括绝缘氮化物，例如氮化硅。
在示例实施例中，第一含氮部分360a、第二含氮部分370a以及第三含氮部分380a可以形成在位线结构420的横向部分处，具体是分别形成在第三导电图案360、第二阻挡图案370和第四导电图案380的横向部分处。第一含氮部分360a、第二含氮部分370a以及第三含氮部分380a可以统称为含氮导电部分430。
例如，第一含氮部分360a可以包括含氮的掺杂多晶硅，第三含氮部分380a可以包括含氮的金属。第二含氮部分370a中包括的氮的浓度可以大于或等于第二阻挡图案370的其它部分中包括的氮的浓度。
间隔物结构490可以包括第一间隔物470和第二间隔物480，第一间隔物470和第二间隔物480在第一方向D1上在位线结构420的相对侧壁中的每一个侧壁上沿水平方向堆叠。第一间隔物470可以覆盖填充结构中包括的绝缘填充图案460的一部分的上表面，第二间隔物480可以覆盖填充结构中包括的绝缘填充图案460的剩余部分的上表面。
第一间隔物470可以包括氧化物，例如氧化硅，第二间隔物480可以包括绝缘氮化物，例如氮化硅。
在示例实施例中，间隔物结构490的上表面可以高于位线结构420中包括的导电结构的上表面。第一间隔物470可以在位线结构420的横向部分处与含氮导电部分430接触。
第三间隔物520可以覆盖位线结构420的上部侧壁，并且可以接触间隔物结构490的上表面。第三间隔物520可以包括绝缘氮化物，例如氮化硅。
在示例实施例中，多个第二封盖图案505可以在第一方向D1上在相邻的位线结构420之间彼此间隔开，并且接触插塞结构可以在第二方向D2上在相邻的第二封盖图案505之间形成。
第二封盖图案505可以包括绝缘氮化物，例如氮化硅。
接触插塞结构可以包括在导电焊盘结构230上沿竖直方向顺序堆叠的下接触插塞510、金属硅化物图案530和上接触插塞565。
下接触插塞510可以接触导电焊盘结构230以电连接到有源图案105。下接触插塞510可以包括例如掺杂多晶硅，并且金属硅化物图案530可以包括金属硅化物，例如硅化钛、硅化钴、硅化镍等。
在示例实施例中，上接触插塞565可以包括第二金属图案555、以及覆盖第二金属图案555的下表面和侧壁的第三阻挡图案545。第二金属图案555可以包括金属，例如钨，并且第三阻挡图案545可以包括金属氮化物，例如氮化钛、氮化钽、氮化钨等。
在示例实施例中，多个上接触插塞565可以在第一方向D1和第二方向D2上彼此间隔开，并且可以布置成蜂窝图案或栅格图案。每个上接触插塞565可以具有圆形、椭圆形或多边形的形状。
参考图22和图23，绝缘图案580可以形成在第七开口570中，第七开口570延伸穿过上接触插塞565、位线结构420中包括的绝缘结构的一部分以及第三间隔物520的一部分，并且在平面图中围绕上接触插塞565。绝缘图案580可以包括绝缘氮化物，例如氮化硅，或氧化物，例如氧化硅。
第三蚀刻停止层590可以形成在绝缘图案580上。第三蚀刻停止层590可以包括绝缘氮化物，例如氮化硼硅(SiBN)。
电容器630可以形成在上接触插塞565上，并且可以包括具有柱形或圆柱形的下电极600、在下电极600的表面上的电介质层610以及在电介质层610上的上电极620。
下电极600可以包括例如金属、金属氮化物、金属硅化物、掺杂多晶硅，介电层610可以包括例如金属氧化物，并且上电极620可以包括例如金属、金属氮化物、金属硅化物、掺杂的硅锗等。在示例实施例中，上电极620可以包括第一电极和第二上电极，第一电极包括金属或金属氮化物，第二上电极包括掺杂的硅锗。
在半导体器件中，含氮导电部分430可以形成在位线结构420中包括的导电结构的横向部分处，并且包括在水平方向上堆叠的第一间隔物470和第二间隔物480的间隔物结构490可以形成在位线结构的侧壁上。
如果在位线结构420的侧壁上形成包括第一间隔物470、第二间隔物480和附加的氮化物间隔物的间隔物结构，则用于在位线结构之间形成接触插塞结构的空间会减小，并且由于添加了具有相对较高介电常数的氮化物间隔物，位线结构420之间的寄生电容会增加。
然而，在示例实施例中，可以在位线结构420的侧壁上形成仅包括第一间隔物470和第二间隔物480的间隔物结构490，因此用于形成接触插塞结构的空间会增加。此外，因为具有相对较高介电常数的氮化物间隔物没有被添加到间隔物结构，所以位线结构420之间的寄生电容会减小。
如下所示，即使在位线结构的侧壁上的间隔物结构上没有形成附加的氮化物间隔物，也可以限制和/或防止位线结构的侧壁的氧化。
图3至图23是示出根据示例实施例的制造半导体器件的方法的平面图和截面图。具体地，图3、图5、图7、图18和图22是平面图，图4包括了沿图3的A-A’线和B-B’线截取的横截面，图6、图8至图17、图19至图21以及图23分别是沿相应平面图的A-A’线截取的截面图。图11B是图11A的区域X的放大截面图。
参考图3和图4，有源图案105可以形成在衬底100上，并且可以形成隔离图案110以覆盖有源图案105的侧壁。
可以通过去除衬底100的上部以形成第一凹槽来形成有源图案105，多个有源图案105(每个有源图案105可以在第三方向D3上延伸)可以形成为在第一方向D1和第二方向D2上彼此间隔开。
有源图案105和隔离图案110可以被部分蚀刻以形成在第一方向D1上延伸的第二凹槽。
栅极结构170可以形成在第二凹槽中。栅极结构170可以包括栅极绝缘图案120、第一阻挡图案130、第一导电图案140、第二导电图案150和栅极掩模160。
在示例实施例中，栅极结构170可以在第一方向D1上延伸，并且多个栅极结构170可以形成为在第二方向D2上彼此间隔开。
参考图5和图6，导电焊盘结构230可以形成在有源图案105和隔离图案110上。
导电焊盘结构230可以包括在竖直方向上顺序堆叠的第一导电焊盘200、第二导电焊盘210和第三导电焊盘220。
导电焊盘结构230可以通过蚀刻工艺被图案化，以形成暴露有源图案105、隔离图案110和栅极结构170的上表面的第一开口240，并且在蚀刻工艺期间，有源图案105和隔离图案110的上部也可以被部分去除。
在示例实施例中，第一开口240可以包括在第一方向D1上延伸的第一部分和在第二方向D2上延伸的第二部分，第一部分和第二部分可以彼此连接。因此，多个导电焊盘结构230可以彼此间隔开，以在平面图中布置成栅格图案。
在示例实施例中，导电焊盘结构230可以在竖直方向上与在第三方向D3上延伸的有源图案105的端部重叠，并与在第一方向D1上与有源图案105相邻的隔离图案110的一部分重叠。
参考图7和图8，绝缘焊盘层结构280可以形成在导电焊盘结构230上以填充第一开口240。
在示例实施例中，绝缘焊盘层结构280可以包括顺序堆叠的第一绝缘焊盘层250、第二绝缘焊盘层260以及第三绝缘焊盘层270，并且第一绝缘焊盘层260可以填充第一开口240。
第一蚀刻停止层290可以形成在绝缘焊盘层结构280上，第一掩模(未示出)可以形成在第一蚀刻停止层290上，可以使用第一掩模作为蚀刻掩模通过蚀刻工艺对第一蚀刻停止层290、绝缘焊盘层结构280、导电焊盘结构230、有源图案105、隔离图案110和栅极结构170中包括的栅极掩模160进行部分蚀刻以形成第二开口300，有源图案105的一部分的上表面可以通过第二开口300暴露。
在示例实施例中，第一掩模在平面图中可以具有例如圆形或椭圆形的形状，并且多个第一掩模可以在第一方向D1和第二方向D2上彼此间隔开。每个第一掩模可以在竖直方向上与在第一方向D1上相邻的有源图案105的端部以及其间的隔离图案110的一部分重叠。
例如，可以对有源图案105的暴露部分执行离子注入工艺以形成杂质区域。可以去除第一掩模。
参考图9，可以在第二开口300的侧壁和底部以及第一蚀刻停止层290的上表面上顺序形成第一牺牲间隔层至第三牺牲间隔层，并且可以对第一牺牲间隔层至第三牺牲间隔层执行各向异性蚀刻工艺。
因此，包括第一牺牲间隔物310、第二牺牲间隔物320以及第三牺牲间隔物330的牺牲间隔物结构可以形成在第二开口300的侧壁上，并且有源图案105的上表面和与之相邻的隔离图案110的一部分可以再次暴露。
在各向异性蚀刻工艺期间，有源图案105的一部分和与之相邻的隔离图案110的一部分可以被部分去除，第一蚀刻停止层290可以被去除以暴露绝缘焊盘层结构280的上表面。
导电填充层可以形成在有源图案105的暴露部分和与之相邻的隔离图案110的一部分以及绝缘焊盘层结构280上，并且可以被平坦化直到暴露绝缘焊盘层结构280的上表面。因此，导电填充图案350可以形成在第二开口300中，第二开口300的侧壁可以被牺牲间隔物结构340覆盖。
导电填充层可以包括掺杂有n型或p型杂质的多晶硅、金属、金属氮化物、金属硅化物等。
导电填充图案350和牺牲间隔物结构340可以形成初步填充结构。
在示例实施例中，平坦化工艺可包括化学机械抛光(CMP)工艺和/或回蚀工艺。
参考图10，可以在绝缘焊盘层结构280和初步填充结构上顺序形成第三导电层、第二阻挡层、第四导电层、第二掩模层、第二蚀刻停止层和第一封盖层，第一封盖层可以被图案化以形成第一封盖图案410，可以使用第一封盖图案410作为蚀刻掩模来依次蚀刻第二蚀刻停止层、第二掩模层、第四导电层、第二阻挡层和第三导电层。
通过蚀刻工艺，包括顺序堆叠的第三导电图案360、第二阻挡图案370、第四导电图案380、第二掩模390、第二蚀刻停止图案400和第一封盖图案410的位线结构420可以形成在绝缘焊盘层结构280和初步填充结构上。
在示例实施例中，第三导电图案360可以包括掺杂有n型或p型杂质的多晶硅，第二阻挡图案370可以包括金属氮化硅，例如氮化钛硅，第四导电图案380可以包括金属，例如钨、钛、钽等，第二掩模390、第二蚀刻停止图案400和第一封盖图案410中的每一个可以包括绝缘氮化物，例如氮化硅、氮氧化硅等。
位线结构420可以包括具有第三导电图案360、第二阻挡图案370和第四导电图案380的导电结构、以及具有第二掩模390、第二蚀刻停止图案400和第一封盖图案410的绝缘结构。在示例实施例中，顺序堆叠的第二掩模390、第二蚀刻停止图案400和第一封盖图案410可以彼此合并以形成单个绝缘结构。
在示例实施例中，位线结构420可以在衬底100上沿第二方向D2延伸，并且多个位线结构420可以在第一方向D1上彼此间隔开。
参考图11A和图11B，可以将氮源气体(例如六氯二硅烷(HCD)气体)供应到位线结构420的表面上。
因此，氮可以渗入位线结构420的横向部分，具体是导电结构的横向部分，即第三导电图案360、第二阻挡图案370和第四导电图案380的横向部分，使得可以形成第一含氮部分360a、第二含氮部分370a以及第三含氮部分380a。第一含氮部分360a、第二含氮部分370a以及第三含氮部分380a可以统称为含氮导电部分430。
例如，第一含氮部分360a可以包括含氮的掺杂多晶硅，第三含氮部分380a可以包括含氮的金属。第二含氮部分370a中包括的氮的浓度可以大于或等于第二阻挡图案370的其它部分中包括的氮的浓度。
包括含氮的掺杂多晶硅或含氮的金属的第四含氮部分350a可以形成在导电填充图案350的表面上。
参考图12，牺牲蚀刻停止层可以形成在位线结构420、导电填充图案350和绝缘焊盘层结构280上，并且可以被各向异性蚀刻。
因此，牺牲蚀刻停止图案440可以保留在位线结构420的侧壁上，并且在导电填充图案350和绝缘焊盘层结构280上的牺牲间隔层的一部分可以被去除。
在示例实施例中，牺牲间隔层可以包括例如碳氧化硅(SiOC)。
在各向异性蚀刻工艺期间，绝缘焊盘层结构280的上部和第四含氮部分350a也可以被去除。
参考图13，可以去除牺牲间隔物结构340中包括的第二牺牲间隔物320。
在示例实施例中，可以通过蚀刻工艺或清洁工艺去除第二牺牲间隔物320，因此可以在第一牺牲间隔物310和第三牺牲间隔物330之间形成间隙325。
在蚀刻工艺或清洁工艺期间，位线结构420的侧壁上的牺牲蚀刻停止图案440可以覆盖并保护位线结构420。
参考图14，可以使用位线结构420和牺牲蚀刻停止图案440作为蚀刻掩模对导电填充图案350执行干法蚀刻工艺。
在干法蚀刻工艺期间，也可以去除第一牺牲间隔物310和第三牺牲间隔物330，因此可以在第二开口300中形成第三凹槽450，以暴露导电填充图案350的侧壁。
参考图15，可以去除牺牲蚀刻停止图案440。
在示例实施例中，可以通过例如使用氧的灰化工艺和/或使用氢氟酸(HF)的剥离工艺来去除牺牲蚀刻停止图案440。
在灰化工艺期间，由于含氮导电部分430形成在位线结构420中包括的导电结构的横向部分处，因此可以限制和/或防止氧的氧化。
参考图16，可以形成绝缘填充图案460以填充第三凹槽450，可以在位线结构420、绝缘填充图案460和绝缘焊盘层结构280上形成第一间隔层，第一间隔层可以被各向异性蚀刻以在位线结构420的侧壁上形成第一间隔物470。第一间隔物470可以接触在位线结构420中包括的导电结构的横向部分处的含氮导电部分430。
第二开口300中的导电填充图案350和绝缘填充图案460可以形成填充结构。
第一间隔层可以包括氧化物，例如氧化硅。
可以使用位线结构420和第一间隔物470作为蚀刻掩模来蚀刻绝缘填充图案460和绝缘焊盘层结构280，以形成暴露导电焊盘结构230的上表面的第三开口475。因此，绝缘焊盘层结构280可以转变为绝缘焊盘结构285，绝缘焊盘结构285包括在竖直方向上顺序堆叠的第一绝缘焊盘255、第二绝缘焊盘265和第三绝缘焊盘275。
第二间隔层可以形成在位线结构420的上表面、第一间隔层470的上表面和外侧壁、绝缘填充图案460的一部分的上表面以及由第三开口475暴露的导电焊盘结构230的上表面上，并且可以被各向异性蚀刻以形成第二间隔物480，第二间隔物480覆盖第一间隔物470的外侧壁和绝缘填充图案460的一部分的上表面。
第二间隔层可以包括绝缘氮化物，例如氮化硅。
堆叠在位线结构420的侧壁上的第一间隔物470和第二间隔物480可以形成间隔物结构490。
参考图17，牺牲层可以形成在衬底100上以填充第三开口475，并且可以被平坦化直到位线结构的上表面被暴露，以形成牺牲图案500。在示例实施例中，牺牲图案500可以在第二方向D2上延伸，并且多个牺牲图案500可以在第一方向D1上彼此间隔开。牺牲图案500可以包括氧化物，例如氧化硅。
参考图18和图19，包括多个第四开口的第三掩模可以形成在位线结构420和牺牲图案500上，每个第四开口可以在第一方向D 1上延伸，在第二方向D2上彼此间隔开。可以使用第三掩模作为蚀刻掩模来蚀刻牺牲图案500以形成第五开口，第五开口暴露栅极结构170的栅极掩模160的上表面。
在示例实施例中，每个第四开口可以在竖直方向上与栅极结构170重叠，并且多个第五开口可以在第一方向D1上相邻的位线结构420之间沿第二方向D2彼此间隔开。
在去除第三掩模之后，可以形成第二封盖图案505以填充第五开口中的每一个。根据第五开口的布局，多个第二封盖图案505可以在第一方向D1上相邻的位线结构420之间沿第二方向D2彼此间隔开。
牺牲图案500可以被划分为在位线结构420之间沿第二方向D2彼此间隔开的多个部分。
可以去除牺牲图案500以形成第六开口，每个第六开口可以部分暴露导电焊盘结构230的上表面。多个第六开口可以在位线结构420之间沿第二方向D2彼此间隔开。
可以形成下接触插塞层以填充第六开口，并且可以平坦化下接触插塞层直到暴露出位线结构420和第二封盖图案505的上表面。因此，下接触插塞层可以被划分为在位线结构420之间通过第二封盖图案505彼此间隔开的多个下接触插塞510。
下接触插塞510可以包括例如掺杂多晶硅，并且可以接触导电焊盘结构230以电连接到有源图案105。
参考图20，可以去除下接触插塞510的上部以暴露位线结构420的侧壁上的间隔物结构490的上部，并且可以去除间隔物结构490的第一间隔物470和第二间隔物480的上部。
下接触插塞510的上部可以通过例如回蚀工艺去除，第一间隔物470和第二间隔物480的上部可以通过例如湿法蚀刻工艺去除。
第三间隔层可以形成在位线结构420、间隔物结构490、下接触插塞510和第二封盖图案505上，并且可以被各向异性蚀刻以在位线结构420的上部侧壁上形成第三间隔物520。第三间隔物520可以覆盖间隔物结构490的至少一部分的上表面。
下接触插塞510可以被进一步去除，因此下接触插塞510的上表面可以低于间隔物结构490的最上表面。
金属硅化物图案530可以形成在下接触插塞510的上表面上。在示例实施例中，可以通过在位线结构420、第三间隔物520、间隔物结构490、下接触插塞510和第二封盖图案505上形成第一金属层，并对第一金属层进行热处理(即，通过执行其中包括金属的第一金属层和包括硅的下接触插塞510彼此反应的硅化工艺，并去除第一金属层的未反应部分)，来形成金属硅化物图案530。
参考图21，第三阻挡层540可以形成在位线结构420、第三间隔物520、间隔物结构490、金属硅化物图案530和第二封盖图案505上，并且第二金属层550可以形成在第三阻挡层540上以填充位线结构420之间的空间。
可以在第二金属层550的上部执行平坦化工艺。平坦化工艺可以包括CMP工艺和/或回蚀工艺。
参考图22和图23，第二金属层550和第三阻挡层540可以被图案化以形成上接触插塞565，并且第七开口570可以形成在多个上接触插塞565之间。
在形成第七开口570期间，不仅第二金属层550和第三阻挡层540，而且位线结构420中包括的绝缘结构的上部、其侧壁上的第三间隔物520以及第二封图案505也可以被部分去除。
当形成第七开口570时，第二金属层550和第三阻挡层540可以分别转变为第二金属图案555和覆盖第二金属图案555的下表面和侧壁的第三阻挡图案545，第二金属图案555和第三阻挡图案545可以形成上接触插塞565。在示例实施例中，多个上接触插塞565可以在第一方向D1和第二方向D2上彼此间隔开，并且在平面图中可以布置成蜂窝图案或栅格图案。每个上接触插塞565在平面图中可以具有圆形、椭圆形或多边形的形状。
顺序堆叠在衬底100上的下接触插塞510、金属硅化物图案530和上接触插塞565可以共同形成接触插塞结构。
再次参考图1、图2A和图2B，可以形成绝缘图案580以填充第七开口570，可以在绝缘图案580上形成第三蚀刻停止层590，可以在第三蚀刻停止层590上形成模制层。
模制层的一部分和其下的第三蚀刻停止层590的一部分可以被部分蚀刻，以形成暴露上接触插塞565的上表面的第八开口。
由于多个上接触插塞565在第一方向D1和第二方向D2上彼此间隔开，并且在平面图中可以布置成蜂窝图案或栅格图案，因此暴露上接触插塞565的第八开口在平面图上也可以布置成蜂窝图案或栅格图案。
可以在第八开口中形成具有柱状形状的下电极600，可以去除模制层，并且可以在下电极600和第三蚀刻停止层590上顺序形成电介质层610和上电极620。下电极600、介电层610和上电极620可以共同形成电容器630。
在一些实施例中，下电极600可以具有圆柱形形状。
可以在电容器630上进一步形成上布线，从而可以完成半导体器件的制造。
如上所述，可将氮供应到位线结构420的侧壁上，以在位线结构420的导电结构的横向部分处形成含氮导电部分430。牺牲蚀刻停止图案440可以形成在位线结构420的侧壁上，以在用于去除第二牺牲间隔物320的蚀刻工艺或清洁工艺期间保护位线结构420，并且可以在蚀刻工艺或清洗工艺之后通过使用氧的灰化工艺来去除牺牲蚀刻停止图案440。
如果未形成含氮导电部分430，则位线结构420的导电结构的侧壁在灰化工艺期间可能被氧化。然而，在示例实施例中，由于含氮导电部分430，位线结构420的导电结构的侧壁在灰化工艺期间不会被氧化。
例如，如果通过沉积工艺将氮化物间隔物添加到位线结构420的侧壁上，以限制和/或防止位线结构420的导电结构的侧壁的氧化，则在位线结构420的侧壁上可以形成包括第一间隔物470和第二间隔物480以及氮化物间隔物的三层间隔物结构，从而用于形成接触插塞结构的空间可能不够。此外，由于位线结构420的侧壁上的具有相对较高介电常数的氮化物间隔物，位线结构420之间的寄生电容可能增加。
然而，在示例实施例中，代替在位线结构420的侧壁上形成氮化物间隔物，可以提供氮以将位线结构420的横向部分转换为含氮导电部分，并在位线结构420的侧壁上可以形成具有双层结构的间隔物结构490。因此，用于形成接触插塞结构的空间会增加。
此外，可以在位线结构420的侧壁上形成仅具有包括氧化物的第一间隔物470和包括氮化物的第二间隔物480在内的间隔物结构490，因此，当与在位线结构420的侧壁上形成除了第一间隔物470和第二间隔物480之外还包括氮化物间隔物在内的间隔物结构的情况相比时，位线结构420之间的寄生电容可以较低。
虽然已经具体示出和描述了示例实施例，但本领域的普通技术人员将理解，在不脱离权利要求的精神和范围的情况下，可以在其中进行形式和细节上的改变。

Claims (20)

1.一种半导体器件，包括：
衬底上的位线结构，所述位线结构包括在垂直于所述衬底的上表面的竖直方向上堆叠的导电结构和绝缘结构；以及
在所述位线结构的侧壁上沿水平方向堆叠的第一间隔物和第二间隔物，其中，
所述水平方向平行于所述衬底的所述上表面，
所述导电结构在其横向部分处包括含氮导电部分，以及
所述第一间隔物接触所述含氮导电部分。
2.根据权利要求1所述的半导体器件，其中，
所述导电结构包括在所述竖直方向上顺序堆叠的第一导电图案、阻挡图案和第二导电图案，以及
所述第一导电图案、所述阻挡图案和所述第二导电图案分别包括掺杂多晶硅、金属氮化硅和金属。
3.根据权利要求2所述的半导体器件，其中，
所述含氮导电部分包括在所述竖直方向上顺序堆叠的第一含氮部分、第二含氮部分和第三含氮部分，
所述第一含氮部分包括含氮的掺杂多晶硅，
所述第二含氮部分包括金属氮化硅，以及
所述第三含氮部分包括含氮的金属。
4.根据权利要求3所述的半导体器件，其中，所述阻挡图案在与所述第一间隔物接触的横向部分处包括所述第二含氮部分，并且
所述第二含氮部分的氮的浓度大于或等于所述阻挡图案中的其它部分的氮的浓度。
5.根据权利要求1所述的半导体器件，其中，
所述第一间隔物包括氧化物，以及
所述第二间隔物包括氮化物。
6.根据权利要求1所述的半导体器件，还包括：
在所述衬底上的隔离图案，所述隔离图案暴露所述衬底的有源图案并覆盖所述有源图案的侧壁；以及
在所述有源图案和所述位线结构之间的导电填充图案，所述导电填充图案包括导电材料。
7.根据权利要求6所述的半导体器件，其中，
所述导电填充图案接触所述有源图案的中心部分的上表面。
8.根据权利要求6所述的半导体器件，还包括：
绝缘填充图案，所述绝缘填充图案覆盖所述导电填充图案的侧壁。
9.根据权利要求6所述的半导体器件，还包括：
在所述有源图案和所述隔离图案上的导电焊盘结构，其中，
所述导电焊盘结构在所述水平方向上与所述导电填充图案的至少一部分重叠。
10.根据权利要求1所述的半导体器件，还包括：
第三间隔物，所述第三间隔物接触所述位线结构的所述侧壁、所述第一间隔物的上表面以及所述第二间隔物的上表面，其中，
所述第三间隔物包括氮化物。
11.一种半导体器件，包括：
衬底上的位线结构，所述位线结构具有包括金属的第一导电图案；
第一间隔物，所述第一间隔物接触所述位线结构的侧壁，所述第一间隔物包括氧化物；以及
第二间隔物，所述第二间隔物接触所述第一间隔物的外侧壁，所述第二间隔物包括氮化物，其中，
所述第一导电图案在与所述第一间隔物接触的横向部分处包括第一含氮部分，以及
所述第一含氮部分包括氮。
12.根据权利要求11所述的半导体器件，其中，
所述位线结构还包括在所述第一导电图案下方的第二导电图案，
所述第二导电图案包括掺杂多晶硅，
所述第二导电图案在与所述第一间隔物接触的横向部分处包括第二含氮部分，以及
所述第二含氮部分包括含氮的掺杂多晶硅。
13.根据权利要求12所述的半导体器件，其中，
所述位线结构还包括位于所述第一导电图案和所述第二导电图案之间的第三导电图案，
所述第三导电图案包括金属氮化硅，
所述第三导电图案在与所述第一间隔物接触的横向部分处包括第三含氮部分，
所述第三含氮部分包括所述金属氮化硅，以及
所述第三含氮部分中氮的浓度大于或等于所述第三导电图案中其它部分的氮的浓度。
14.一种半导体器件，包括：
衬底上的有源图案；
所述衬底上的隔离图案，所述隔离图案覆盖所述有源图案的侧壁；
栅极结构，所述栅极结构在第一方向上延伸，所述第一方向平行于所述衬底的上表面，并且所述栅极结构掩埋在所述有源图案的上部和所述隔离图案的上部中；
位线结构，所述位线结构在所述有源图案的中心部分和所述隔离图案上，所述位线结构在第二方向上延伸，所述第二方向平行于所述衬底的所述上表面并且垂直于所述第一方向，并且所述位线结构包括在竖直方向上堆叠的导电结构和绝缘结构，所述竖直方向垂直于所述衬底的所述上表面；
在所述位线结构的侧壁上沿所述第一方向堆叠的第一间隔物和第二间隔物；
接触插塞结构，在所述有源图案的相对端部中的每一个端部上；以及
在所述接触插塞结构上的电容器，其中，
所述导电结构在其横向部分处具有含氮导电部分，
所述含氮导电部分包括氮，以及
所述第一间隔物接触所述含氮导电部分。
15.根据权利要求14所述的半导体器件，还包括：
导电填充图案，所述导电填充图案位于所述有源图案的所述中心部分与所述位线结构之间。
16.根据权利要求15所述的半导体器件，还包括：
绝缘填充图案，所述绝缘填充图案覆盖所述导电填充图案的侧壁。
17.根据权利要求16所述的半导体器件，还包括：
在所述有源图案和所述隔离图案上的导电焊盘结构，其中，
所述导电焊盘结构接触所述绝缘填充图案。
18.根据权利要求17所述的半导体器件，其中，
所述接触插塞结构接触所述导电焊盘结构的上表面。
19.根据权利要求14所述的半导体器件，其中，
所述导电结构包括在所述竖直方向上顺序堆叠的第一导电图案、阻挡图案和第二导电图案，
所述第一导电图案、所述阻挡图案和所述第二导电图案分别包括掺杂多晶硅、金属氮化硅和金属，
所述含氮导电部分包括在所述竖直方向上顺序堆叠的第一含氮部分、第二含氮部分和第三含氮部分，
所述第一含氮部分包括含氮的掺杂多晶硅，
所述第二含氮部分包括金属氮化硅，以及
所述第三含氮部分包括含氮的金属。
20.根据权利要求14所述的半导体器件，其中，
所述第一间隔物包括氧化物，以及
所述第二间隔物包括氮化物。
CN202310863414.6A 2022-07-27 2023-07-13 半导体器件 Pending CN117479531A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220093433A KR20240015486A (ko) 2022-07-27 2022-07-27 반도체 장치
KR10-2022-0093433 2022-07-27

Publications (1)

Publication Number Publication Date
CN117479531A true CN117479531A (zh) 2024-01-30

Family

ID=89638532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310863414.6A Pending CN117479531A (zh) 2022-07-27 2023-07-13 半导体器件

Country Status (4)

Country Link
US (1) US20240040772A1 (zh)
KR (1) KR20240015486A (zh)
CN (1) CN117479531A (zh)
TW (1) TW202406106A (zh)

Also Published As

Publication number Publication date
US20240040772A1 (en) 2024-02-01
KR20240015486A (ko) 2024-02-05
TW202406106A (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
US11778811B2 (en) Semiconductor memory device and method of fabricating the same
US9543308B2 (en) Semiconductor device
US11152374B2 (en) Semiconductor device having bit line structure with spacer structure and method of manufacturing the same
US9634012B2 (en) Method of forming active patterns, active pattern array, and method of manufacturing a semiconductor device
US10141200B2 (en) Methods of manufacturing semiconductor devices
KR20150044616A (ko) 반도체 소자의 제조 방법
US20200388620A1 (en) Semiconductor devices
CN111199974A (zh) 半导体装置及其制造方法
TWI841912B (zh) 半導體記憶體裝置
TWI830993B (zh) 半導體元件
US11728410B2 (en) Semiconductor device
US20240040772A1 (en) Semiconductor devices
TWI844357B (zh) 半導體元件
TWI846455B (zh) 半導體元件
TWI850827B (zh) 半導體裝置
US20240057321A1 (en) Semiconductor devices
US20230035456A1 (en) Method of forming a wiring and method of manufacturing a semiconductor device using the same
US20230413575A1 (en) 3d ferroelectric memory devices
US20230063527A1 (en) Gate structures and semiconductor devices including the same
CN116896862A (zh) 半导体器件
KR20230065576A (ko) 반도체 장치
CN115497941A (zh) 半导体装置
CN116096079A (zh) 半导体器件
CN118175839A (zh) 半导体器件
CN118057919A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication