TW202406106A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202406106A
TW202406106A TW112122518A TW112122518A TW202406106A TW 202406106 A TW202406106 A TW 202406106A TW 112122518 A TW112122518 A TW 112122518A TW 112122518 A TW112122518 A TW 112122518A TW 202406106 A TW202406106 A TW 202406106A
Authority
TW
Taiwan
Prior art keywords
pattern
conductive
nitrogen
spacer
bit line
Prior art date
Application number
TW112122518A
Other languages
English (en)
Inventor
李敏永
呂晟溱
柳原錫
禹再珉
丁璟鈺
鄭明勳
洪潤基
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202406106A publication Critical patent/TW202406106A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種半導體裝置，可包含在基底上的位元線結構、第一間隔物以及第二間隔物。位元線結構可包含在實質上垂直於基底的上部表面的豎直方向上堆疊的導電結構及絕緣結構。第一間隔物及第二間隔物可在水平方向上堆疊於位元線結構的側壁上。水平方向可實質上平行於基底的上部表面。導電結構可在其側向部分處包含含氮導電部分。第一間隔物可接觸含氮導電部分。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案主張2022年7月27日在韓國智慧財產局申請的韓國專利申請案第10-2022-0093433號的優先權，所述申請案的揭露內容以全文引用的方式併入本文中。
本揭露的實例實施例是關於一種半導體裝置。更特定而言，本揭露的實例實施例是關於一種DRAM裝置。
隨著DRAM裝置的整合度增加，DRAM裝置中的位元線結構之間的距離減小。因此，用於在位元線結構之間形成接觸插塞結構的空間可能並不足夠，且位元線結構之間的寄生電容可能增加。
實例實施例提供一種具有改良特性的半導體裝置。
根據本發明概念的實例實施例，一種半導體裝置可包含在基底上的位元線結構、第一間隔物以及第二間隔物。位元線結構可包含在實質上垂直於基底的上部表面的豎直方向上堆疊的導電結構及絕緣結構。第一間隔物及第二間隔物可在水平方向上堆疊於位元線結構的側壁上。水平方向可實質上平行於基底的上部表面。導電結構可在其側向部分處包含含氮導電部分。第一間隔物可接觸含氮導電部分。
根據本發明概念的實例實施例，一種半導體裝置可包含在基底上的位元線結構、第一間隔物以及第二間隔物。位元線結構可具有包含金屬的第一導電圖案。第一間隔物可接觸位元線結構的側壁，且第一間隔物可包含氧化物。第二間隔物可接觸第一間隔物的外側壁，且第二間隔物可包含氮化物。第一導電圖案可在接觸第一間隔物的側向部分處包含第一含氮部分，且第一含氮部分可包含氮。
根據本發明概念的實例實施例，一種半導體裝置可包含在基底上的主動圖案、隔離圖案、閘極結構、位元線結構、第一間隔物、第二間隔物、接觸插塞結構以及電容器。隔離圖案可覆蓋主動圖案的側壁。閘極結構可在第一方向上延伸。第一方向可實質上平行於基底的上部表面。閘極結構可埋入主動圖案的上部部分及隔離圖案的上部部分中。位元線結構可位於主動圖案的中心部分及隔離圖案上，且位元線結構可在第二方向上延伸。第二方向可實質上平行於基底的上部表面且實質上垂直於第一方向。位元線結構可包含在豎直方向上堆疊的導電結構及絕緣結構。所豎直方向可實質上垂直於基底的上部表面。第一間隔物及第二間隔物可在第一方向上堆疊於位元線結構的側壁上。接觸插塞結構可位於主動圖案的相對端部分中的各者上。電容器可位於接觸插塞結構上。導電結構可在其側向部分處具有含氮導電部分，且含氮導電部分可包含氮。第一間隔物可接觸含氮導電部分。
根據實例實施例的半導體裝置及其形成方法的上述及其他態樣以及特徵將自參考隨附圖式的以下詳細描述變得易於理解。應理解，儘管可在本文中使用術語「第一」、「第二」及/或「第三」來描述各種材料、層（膜）、區、電極、襯墊、圖案、結構以及製程，但此等材料、層（膜）、區、電極、襯墊、圖案、結構以及製程不應受此等術語限制。此等術語僅用於將一種材料、層（膜）、區、電極、襯墊、圖案、結構以及製程與另一材料、層（膜）、區、電極、襯墊、圖案、結構以及製程區分開。因此，在不脫離本發明概念的教示的情況下，下文所論述的第一材料、層（膜）、區、電極、襯墊、圖案、結構以及製程可稱為第二或第三材料、層（膜）、區、電極、襯墊、圖案、結構以及製程。
當術語「約」或「實質上」在本說明書中結合數值使用時，意欲相關聯數值包含圍繞所陳述數值製造或操作容限（例如，±10%）。此外，當字組「通常」及「實質上」與幾何形狀結合使用時，意欲不要求幾何形狀的精確度，但形狀的寬容度在本揭露內容的範圍內。此外，無論數值或形狀是否修飾為「約」或「實質上」，應理解，此等值及形狀應解釋為包含關於所陳述數值或形狀的製造或操作容限（例如，±10%）。
在下文中，在本說明書中（且未必在申請專利範圍中），在實質上平行於基底的上部表面的水平方向當中彼此實質上垂直的兩個方向可分別稱為第一方向D1及第二方向D2，且在水平方向當中相對於第一方向D1及第二方向D2具有銳角的方向可稱為第三方向D3。
圖1為示出根據實例實施例的半導體裝置的平面圖，圖2A為沿著圖1的線A-A'截取的橫截面圖，且圖2B為圖2A中的區X的放大截面圖。
參考圖1、圖2A以及圖2B，半導體裝置可包含主動圖案105、隔離圖案110、閘極結構170、填充結構、位元線結構420、間隔物結構490、第三間隔物520、接觸插塞結構以及電容器630。
半導體裝置可更包含導電襯墊結構230、絕緣襯墊結構285、絕緣圖案580、第三蝕刻終止層590以及第二頂蓋圖案505。
基底100可包含矽、鍺、矽-鍺或第Ⅲ族至第Ⅴ族化合物半導體，諸如GaP、GaAs或GaSb。在實例實施例中，基底100可為絕緣層上矽（silicon-on-insulator；SOI）基底或絕緣層上鍺（germanium-on-insulator；GOI）基底。
在實例實施例中，主動圖案105可在第三方向D3上延伸，且多個主動圖案105可在第一方向D1及第二方向D2上彼此間隔開。主動圖案105可包含與基底100的材料實質上相同的材料。
隔離圖案110可形成於基底100上，且可覆蓋主動圖案105的側壁。隔離圖案110可包含氧化物，例如氧化矽。
參考圖4，閘極結構170可形成於在第一方向D1上延伸穿過主動圖案105及隔離圖案110的上部部分的第二凹槽中。閘極結構170可包含：閘極絕緣圖案120，位於第二凹槽的底部及側壁上；第一障壁圖案130，位於閘極絕緣圖案120的在第二凹槽的底部及下側壁上的部分上；第一導電圖案140，位於第一障壁圖案130上且填充第二凹槽的下部部分；第二導電圖案150，位於第一障壁圖案130及第一導電圖案140的上部表面上；以及閘極罩幕160，位於第二導電圖案150的上部表面及閘極絕緣圖案120的上部內側壁上，且填充第二凹槽的上部部分。第一障壁圖案130、第一導電圖案140以及第二導電圖案150可共同地形成閘極電極。
閘極絕緣圖案120可包含氧化物（例如，氧化矽），第一障壁圖案130可包含金屬氮化物（例如，氮化鈦、氮化鉭等），第一導電圖案140可包含例如金屬、金屬氮化物、金屬矽化物、摻雜多晶矽等，第二導電圖案150可包含例如摻雜多晶矽，且閘極罩幕160可包含氮化物（例如，氮化矽）。
在實例實施例中，閘極結構170可在第一方向D1上延伸，且多個閘極結構170可在第二方向D2上彼此間隔開。
參考圖5及圖6，在實例實施例中，多個導電襯墊結構230可在第一方向D1及第二方向D2上彼此間隔開，且可在平面圖中以晶格圖案配置。
在實例實施例中，導電襯墊結構230可在第三方向上與在第三方向D3上延伸的主動圖案105的末端部分重疊，且與在第一方向D1上鄰近於主動圖案105的末端部分的隔離圖案110的一部分重疊。
在實例實施例中，導電襯墊結構230可包含在實質上垂直於基底100的上部表面的豎直方向上依序堆疊的第一導電襯墊200、第二導電襯墊210以及第三導電襯墊220。在實例實施例中，第一導電襯墊200可包含摻雜多晶矽，第二導電襯墊210可包含金屬矽化物（例如，矽化鈦、矽化鈷、矽化鎳等）、金屬氮化物（例如，氮化鈦、氮化鉭、氮化鎢等）或金屬氮化矽（例如，氮化鈦矽、氮化鉭矽等），且第三導電襯墊220可包含金屬（例如，鎢、釕等）。因此，導電襯墊結構230可具有多層結構。
參考圖7及圖8，第一絕緣層250可形成於延伸穿過導電襯墊結構230以暴露主動圖案105的上部表面或隔離圖案110的上部表面的第一開口240中，且第二絕緣層260及第三絕緣層270可堆疊於第一絕緣層250上。
依序堆疊的第一絕緣層250、第二絕緣層260以及第三絕緣層270可共同地形成絕緣襯墊層結構280。在實例實施例中，多個絕緣襯墊結構280可在第一方向D1及第二方向D2上彼此間隔開。
在實例實施例中，第一絕緣襯墊層250及第三絕緣襯墊層270可包含絕緣氮化物，例如氮化矽，且第二絕緣襯墊層260可包含金屬氧化物，例如氧化鉿、氧化鋯等。
參考圖7及圖8，第二開口300可形成穿過導電襯墊結構230以暴露主動圖案105、隔離圖案110以及包含於閘極結構170中的閘極罩幕160的上部表面，且第二開口300可暴露在第三方向D3上的主動圖案105的中心部分的上部表面。
在實例實施例中，第二開口300的下部表面的面積可大於由第二開口300暴露的主動圖案105的上部表面的面積。因此，第二開口300亦可暴露與鄰近於主動圖案105的隔離圖案110的一部分的上部表面。
在實例實施例中，填充結構可形成於第二開口300中，且可包含導電填充圖案350及覆蓋導電填充圖案350的側壁的絕緣填充圖案460。
導電填充圖案350可形成於在第三方向D3上的主動圖案105的中心部分的上部表面與位元線結構420的下部表面之間且與其接觸。導電填充圖案350可包含絕緣氮化物，例如氮化矽。
在實例實施例中，位元線結構420可在第二方向D2上延伸，且多個位元線結構420可在第一方向D1上彼此間隔開。
在實例實施例中，位元線結構420可形成於導電填充圖案350及絕緣襯墊結構285上。位元線結構420可在第三方向D3上與主動圖案105中的各者的中心部分重疊。
在實例實施例中，位元線結構420可包含在豎直方向上依序堆疊的第三導電圖案360、第二障壁圖案370、第四導電圖案380、第二罩幕390、第二蝕刻終止圖案400以及第一頂蓋圖案410。依序堆疊的第三導電圖案360、第二障壁圖案370以及第四導電圖案380可共同地形成導電結構，且依序堆疊的第二罩幕390、第二蝕刻終止圖案400以及第一頂蓋圖案410可共同地形成絕緣結構。在實例實施例中，依序堆疊的第二罩幕390、第二蝕刻終止圖案400以及第一頂蓋圖案410可彼此合併以形成單一絕緣結構。
第三導電圖案360可包含例如摻雜有n型或p型雜質的多晶矽，第二障壁圖案370可包含金屬氮化矽（例如，氮化鈦矽），第四導電圖案380可包含金屬（例如，鎢、鈦、鉭、釕等），且第二罩幕390、第二蝕刻終止圖案400以及第一頂蓋圖案410中的各者可包含絕緣氮化物（例如，氮化矽）。
在實例實施例中，第一含氮部分360a、第二含氮部分370a以及第三含氮部分380a可分別形成於位元線結構420的側向部分處，尤其在第三導電圖案360、第二障壁圖案370以及第四導電圖案380的側向部分處。第一含氮部分360a、第二含氮部分370a以及第三含氮部分380a可統稱為含氮導電部分430。
舉例而言，第一含氮部分360a可包含含有氮的摻雜多晶矽，第三含氮部分380a可包含含有氮的金屬。包含於第二含氮部分370a中的氮濃度可大於或等於包含於第二障壁圖案370的其他部分中的氮濃度。
間隔物結構490可包含在水平方向上堆疊於在第一方向D1上的位元線結構420的相對側壁中的各者上的第一間隔物470及第二間隔物480。第一間隔物470可覆蓋包含於填充結構中的絕緣填充圖案460的一部分的上部表面，且第二間隔物480可覆蓋包含於填充結構中的絕緣填充圖案460的其餘部分的上部表面。
第一間隔物470可包含氧化物，例如氧化矽，且第二間隔物480可包含絕緣氮化物，例如氮化矽。
在實例實施例中，間隔物結構490的上部表面可高於包含於位元線結構420中的導電結構的上部表面。第一間隔物470可在位元線結構420的側向部分處接觸含氮導電部分430。
第三間隔物520可覆蓋位元線結構420的上部側壁，且可接觸間隔物結構490的上部表面。第三間隔物520可包含絕緣氮化物，例如氮化矽。
在實例實施例中，多個第二頂蓋圖案505可在第一方向D1上在位元線結構420的相鄰者之間彼此間隔開，且接觸插塞結構可在第二方向D2上形成於第二頂蓋圖案505的相鄰者之間。
第二頂蓋圖案505可包含絕緣氮化物，例如氮化矽。
接觸插塞結構可包含在豎直方向上依序堆疊於導電襯墊結構230上的下部接觸插塞510、金屬矽化物圖案530以及上部接觸插塞565。
下部接觸插塞510可接觸待電連接至主動圖案105的導電襯墊結構230。下部接觸插塞510可包含例如摻雜多晶矽，且金屬矽化物圖案530可包含金屬矽化物，例如矽化鈦、矽化鈷、矽化鎳等。
在實例實施例中，上部接觸插塞565可包含第二金屬圖案555及覆蓋第二金屬圖案555的下部表面及側壁的第三障壁圖案545。第二金屬圖案555可包含金屬，例如鎢，且第三障壁圖案545可包含金屬氮化物，例如氮化鈦、氮化鉭、氮化鎢等。
在實例實施例中，多個上部接觸插塞565可在第一方向D1及第二方向D2上彼此間隔開，且可以蜂巢圖案或晶格圖案配置。上部接觸插塞565中的各者可具有圓形、橢圓形或多邊形的形狀。
參考圖22及圖23，絕緣圖案580可形成於第七開口570中，所述第七開口570延伸穿過上部接觸插塞565、包含於位元線結構420中的絕緣結構的一部分以及第三間隔物520的一部分，且在平面圖中圍繞上部接觸插塞565。絕緣圖案580可包含絕緣氮化物，例如氮化矽，或氧化物，例如氧化矽。
第三蝕刻終止層590可形成於絕緣圖案580上。第三蝕刻終止層590可包含絕緣氮化物，例如氮化矽硼（SiBN）。
電容器630可形成於上部接觸插塞565上，且可包含具有柱形狀或圓柱形形狀的下部電極600、下部電極600的表面上的介電層610以及介電層610上的上部電極620。
下部電極600可包含例如金屬、金屬氮化物、金屬矽化物、摻雜多晶矽，介電層610可包含例如金屬氧化物，且上部電極620可包含例如金屬、金屬氮化物、金屬矽化物、摻雜矽-鍺等。在實例實施例中，上部電極620可包含：包含金屬或金屬氮化物的第一電極以及包含摻雜矽-鍺的第二上部電極。
在半導體裝置中，含氮導電部分430可形成於包含於位元線結構420中的導電結構的側向部分處，且包含在水平方向上堆疊的第一間隔物470及第二間隔物480的間隔物結構490可形成於位元線結構的側壁上。
若包含第一間隔物470及第二間隔物480以及額外氮化物間隔物的間隔物結構形成於位元線結構420的側壁上，則用於在位元線結構之間形成接觸插塞結構的空間可減小，且位元線結構420之間的寄生電容可歸因於添加具有相對較高介電常數的氮化物間隔物而增加。
然而，在實例實施例中，僅包含第一間隔物470及第二間隔物480的間隔物結構490可形成於位元線結構420的側壁上，且因此用於形成接觸插塞結構的空間可增加。另外，位元線結構420之間的寄生電容可減小，因為未將具有相對較高介電常數的氮化物間隔物添加至間隔物結構。
如下文所示出，即使額外氮化物間隔物並未形成於位元線結構的側壁上的間隔物結構上，但可限制及/或防止位元線結構的側壁的氧化。
圖3至圖23為示出製造根據實例實施例的半導體裝置的方法的平面圖及橫截面圖。特定而言，圖3、圖5、圖7、圖18以及圖22為平面圖，圖4包含沿著圖3的線A-A'及線B-B'截取的橫截面，且圖6、圖8至圖17、圖19至圖21以及圖23分別為沿著對應平面圖的線A-A'截取的橫截面圖。圖11B為圖11A的區X的放大橫截面圖。
參考圖3及圖4，主動圖案105可形成於基底100上，且可形成隔離圖案110以覆蓋主動圖案105的側壁。
可藉由移除基底100的上部部分以形成第一凹槽來形成主動圖案105，且多個主動圖案105（其中的各者可在第三方向D3上延伸）可形成為在第一方向D1及第二方向D2上彼此間隔開。
主動圖案105及隔離圖案110可經部分蝕刻以形成在第一方向D1上延伸的第二凹槽。
閘極結構170可形成於第二凹槽中。閘極結構170可包含閘極絕緣圖案120、第一障壁圖案130、第一導電圖案140、第二導電圖案150以及閘極罩幕160。
在實例實施例中，閘極結構170可在第一方向D1上延伸，且多個閘極結構170可形成為在第二方向D2上彼此間隔開。
參考圖5及圖6，導電襯墊結構230可形成於主動圖案105及隔離圖案110上。
導電襯墊結構230可包含在豎直方向上依序堆疊的第一導電襯墊200、第二導電襯墊210以及第三導電襯墊220。
導電襯墊結構230可藉由蝕刻製程圖案化以形成暴露主動圖案105、隔離圖案110以及閘極結構170的上部表面的第一開口240，且在蝕刻製程期間，亦可部分移除主動圖案105及隔離圖案110的上部部分。
在實例實施例中，第一開口240可包含在第一方向D1上延伸的第一部分及在第二方向D2上延伸的可彼此連接的第二部分。因此，多個導電襯墊結構230可彼此間隔開以在平面圖中以晶格圖案配置。
在實例實施例中，導電襯墊結構230可在豎直方向上與在第三方向D3上延伸的主動圖案105的末端部分重疊，且與在第一方向D1上鄰近於所述末端部分的隔離圖案110的一部分重疊。
參考圖7及圖8，絕緣襯墊層結構280可形成於導電襯墊結構230上以填充第一開口240。
在實例實施例中，絕緣襯墊層結構280可包含依序堆疊的第一絕緣襯墊層250、第二絕緣襯墊層260以及第三絕緣襯墊層270，且第一絕緣襯墊層250可填充第一開口240。
第一蝕刻終止層290可形成於絕緣襯墊層結構280上，第一罩幕（未繪示）可形成於第一蝕刻終止層290上，且第一蝕刻終止層290、絕緣襯墊層結構280、包含導電襯墊結構230、主動圖案105、隔離圖案110以及含於閘極結構170中的閘極罩幕160可藉由使用第一罩幕作為蝕刻罩幕的蝕刻製程進行部分蝕刻以形成第二開口300，且主動圖案105的一部分的上部表面可由第二開口300暴露。
在實例實施例中，第一罩幕在平面圖中可具有例如圓形或橢圓形的形狀，且多個第一罩幕可在第一方向D1及第二方向D2上彼此間隔開。第一罩幕中的各者可在豎直方向上與在第一方向D1上的主動圖案105的相鄰者的末端部分以及主動圖案之間的隔離圖案110的一部分重疊。
舉例而言，可對主動圖案105的暴露部分執行離子植入製程以形成雜質區。可移除第一罩幕。
參考圖9，第一犧牲間隔物層至第三犧牲間隔物層可依序形成於第二開口300的側壁及底部以及第一蝕刻終止層290的上部表面上，且可對第一犧牲間隔物層至第三犧牲間隔物層執行非等向性蝕刻製程。
因此，包含第一犧牲間隔物310、第二犧牲間隔物320以及第三犧牲間隔物330的犧牲間隔物結構可形成於第二開口300的側壁上，且可再次暴露主動圖案105的上部表面及鄰近於所述主動圖案105的隔離圖案110的一部分。
在非等向性蝕刻製程期間，可部分地移除主動圖案105的一部分及鄰近於其的隔離圖案110的一部分，且可移除第一蝕刻終止層290以暴露絕緣襯墊層結構280的上部表面。
導電填充層可形成於主動圖案105的暴露部分及鄰近於其的隔離圖案110的一部分以及絕緣襯墊層結構280上，且可經平坦化直至暴露絕緣襯墊層結構280的上部表面。因此，導電填充圖案350可形成於第二開口300中，所述第二開口300的側壁可由犧牲間隔物結構340覆蓋。
導電填充層可包含摻雜有n型或p型雜質的多晶矽、金屬、金屬氮化物、金屬矽化物等。
導電填充圖案350及犧牲間隔物結構340可形成初步填充結構。
在實例實施例中，平坦化製程可包含化學機械研磨（chemical mechanical polishing；CMP）製程及/或回蝕製程。
參考圖10，第三導電層、第二障壁層、第四導電層、第二罩幕層、第二蝕刻終止層以及第一頂蓋層可依序形成於絕緣襯墊層結構280及初步填充結構上，第一頂蓋層可經圖案化以形成第一罩頂蓋圖案410，且可使用第一頂蓋圖案410作為蝕刻罩幕來依序蝕刻第二蝕刻終止層、第二罩幕層、第四導電層、第二障壁層以及第三導電層。
藉由蝕刻製程，包含依序堆疊的第三導電圖案360、第二障壁圖案370、第四導電圖案380、第二罩幕390、第二蝕刻終止圖案400以及第一頂蓋圖案410的位元線結構420可形成於絕緣襯墊層結構280及初步填充結構上。
在實例實施例中，第三導電圖案360可包含摻雜有n型或p型雜質的多晶矽，第二障壁圖案370可包含金屬氮化矽（例如，氮化鈦矽），第四導電圖案380可包含金屬（例如，鎢、鈦、鉭等），且第二罩幕390、第二蝕刻終止圖案400以及第一頂蓋圖案410中的各者可包含絕緣氮化物（例如，氮化矽、氮氧化矽等）。
位元線結構420可包含具有第三導電圖案360、第二障壁圖案370以及第四導電圖案380的導電結構，以及具有第二罩幕390、第二蝕刻終止圖案400以及第一頂蓋圖案410的絕緣結構。在實例實施例中，依序堆疊的第二罩幕390、第二蝕刻終止圖案400以及第一頂蓋圖案410可彼此合併以形成單一絕緣結構。
在實例實施例中，位元線結構420可在第二方向D2上在基底100上延伸，且多個位元線結構420可在第一方向D1上彼此間隔開。
參考圖11A及圖11B，可將例如六氯二矽烷（HCD）氣體的氮源氣體提供至位元線結構420的表面上。
因此，氮可穿透至位元線結構420的側向部分（特定而言，導電結構的側向部分）中，亦即，穿透至第三導電圖案360、第二障壁圖案370以及第四導電圖案380的側向部分中，使得可形成第一含氮部分360a、第二含氮部分370a以及第三含氮部分380a。第一含氮部分360a、第二含氮部分370a以及第三含氮部分380a可統稱為含氮導電部分430。
舉例而言，第一含氮部分360a可包含含有氮的摻雜多晶矽，第三含氮部分380a可包含含有氮的金屬。包含於第二含氮部分370a中的氮濃度可大於或等於包含於第二障壁圖案370的其他部分中的氮濃度。
包含含有氮的摻雜多晶矽或含有氮的金屬的第四含氮部分350a可形成於導電填充圖案350的表面上。
參考圖12，犧牲蝕刻終止層可形成於位元線結構420、導電填充圖案350以及絕緣襯墊層結構280上，且可非等向性地蝕刻。
因此，犧牲蝕刻終止圖案440可保留於位元線結構420的側壁上，且可移除導電填充圖案350及絕緣襯墊層結構280上的犧牲間隔物層的一部分。
在實例實施例中，犧牲間隔物層可包含例如碳氧化矽（SiOC）。
在非等向性蝕刻製程期間，亦可移除絕緣襯墊層結構280的上部部分及第四含氮部分350a。
參考圖13，可移除包含於犧牲間隔物結構340中的第二犧牲間隔物320。
在實例實施例中，可藉由蝕刻製程或清潔製程移除第二犧牲間隔物320，且因此可在第一犧牲間隔物310與第三犧牲間隔物330之間形成間隙325。
在蝕刻製程或清潔製程期間，位元線結構420的側壁上的犧牲蝕刻終止圖案440可覆蓋且保護位元線結構420。
參考圖14，可使用位元線結構420及犧牲蝕刻終止圖案440作為蝕刻罩幕對導電填充圖案350執行乾式蝕刻製程。
在乾式蝕刻製程期間，亦可移除第一犧牲間隔物310及第三犧牲間隔物330，且因此可在第二開口300中形成第三凹槽450以暴露導電填充圖案350的側壁。
參考圖15，可移除犧牲蝕刻終止圖案440。
在實例實施例中，可藉由例如使用氧的灰化製程及/或使用氫氟酸（HF）的剝離製程來移除犧牲蝕刻終止圖案440。
在灰化製程期間，由於含氮導電部分430形成於包含於位元線結構420中的導電結構的側向部分處，因此可限制及/或防止藉由氧進行的氧化。
參考圖16，絕緣填充圖案460可經形成以填充第三凹槽450，第一間隔物層可形成於位元線結構420、絕緣填充圖案460以及絕緣襯墊層結構280上，且可非等向性地蝕刻以在位元線結構420的側壁上形成第一間隔物470。第一間隔物470可在包含於位元線結構420中的導電結構的側向部分處接觸含氮導電部分430。
第二開口300中的導電填充圖案350及絕緣填充圖案460可形成填充結構。
第一間隔物層可包含氧化物，例如氧化矽。
絕緣填充圖案460及絕緣襯墊層結構280可使用位元線結構420及第一間隔物470作為蝕刻罩幕來蝕刻以形成暴露導電襯墊結構230的上部表面的第三開口475。因此，絕緣襯墊層結構280可轉變成包含在豎直方向上依序堆疊的第一絕緣襯墊255、第二絕緣襯墊265以及第三絕緣襯墊275的絕緣襯墊結構285。
第二間隔物層可形成於位元線結構420的上部表面、第一間隔物470的上部表面及外側壁、絕緣填充圖案460的一部分的上部表面以及由第三開口475暴露的導電襯墊結構230的上部表面上，且可非等向性地蝕刻以形成覆蓋第一間隔物470的外側壁及絕緣填充圖案460的一部分的上部表面的第二間隔物480。
第二間隔物層可包含絕緣氮化物，例如氮化矽。
堆疊於位元線結構420的側壁上的第一間隔物470及第二間隔物480可形成間隔物結構490。
參考圖17，犧牲層可形成於基底100上以填充第三開口475，且可經平坦化直至暴露位元線結構的上部表面以形成犧牲圖案500。在實例實施例中，犧牲圖案500可在第二方向D2上延伸，且多個犧牲圖案500可在第一方向D1上彼此間隔開。犧牲圖案500可包含氧化物，例如氧化矽。
參考圖18及圖19，包含多個第四開口（其中的各者可在第一方向D1上延伸，在第二方向D2上彼此間隔開）的第三罩幕可形成於位元線結構420及犧牲性圖案500上，且可使用第三罩幕作為蝕刻罩幕來蝕刻犧牲圖案500以形成暴露閘極結構170的閘極罩幕160的上部表面的第五開口。
在實例實施例中，第四開口中的各者可在豎直方向上與閘極結構170重疊，且多個第五開口可在第二方向D2上在第一方向D1上的位元線結構420的鄰近者之間彼此間隔開。
在移除第三罩幕之後，第二頂蓋圖案505可經形成以填充第五開口中的各者。根據第五開口的佈局，多個第二頂蓋圖案505可在第二方向D2上在第一方向D1上的位元線結構420的相鄰者之間彼此間隔開。
可將犧牲圖案500劃分成在第二方向D2上在位元線結構420之間彼此間隔開的多個部分。
可移除犧牲圖案500以形成第六開口，所述第六開口中的各者可部分地暴露導電襯墊結構230的上部表面。多個第六開口可在第二方向D2上在位元線結構420之間彼此間隔開。
下部接觸插塞層可經形成以填充第六開口，且可經平坦化直至暴露位元線結構420及第二頂蓋圖案505的上部表面。因此，可將下部接觸插塞層劃分成藉由位元線結構420之間的第二頂蓋圖案505彼此間隔開的多個下部接觸插塞510。
下部接觸插塞510可包含例如摻雜多晶矽，且可接觸待電連接至主動圖案105的導電襯墊結構230。
參考圖20，可移除下部接觸插塞510的上部部分以暴露位元線結構420的側壁上的間隔物結構490的上部部分，且可移除間隔物結構490的第一間隔物470及第二間隔物480的上部部分。
下部接觸插塞510的上部部分可藉由例如回蝕製程移除，且第一間隔物470及第二間隔物480的上部部分可藉由例如濕式蝕刻製程移除。
第三間隔物層可形成於位元線結構420、間隔物結構490、下部接觸插塞510以及第二頂蓋圖案505上，且可非等向性地刻蝕以在位元線結構420的上部側壁上形成第三間隔物520。第三間隔物520可覆蓋間隔物結構490的至少一部分的上部表面。
可進一步移除下部接觸插塞510，且因此下部接觸插塞510的上部表面可低於間隔物結構490的最上部表面。
金屬矽化物圖案530可形成於下部接觸插塞510的上部表面上。在實例實施例中，金屬矽化物圖案530可藉由以下操作形成：在位元線結構420、第三間隔物520、間隔物結構490、下部接觸插塞510以及第二頂蓋圖案505上形成第一金屬層；以及對第一金屬層執行熱處理，亦即藉由執行矽化製程，其中包含金屬的第一金屬層及包含矽的下部接觸插塞510彼此反應；以及移除第一金屬層的未反應部分。
參考圖21，第三障壁層540可形成於位元線結構420、第三間隔物520、間隔物結構490、金屬矽化物圖案530以及第二頂蓋圖案505上，且第二金屬層550可形成於第三障壁層540上以填充位元線結構420之間的空間。
可對第二金屬層550的上部部分執行平坦化製程。平坦化製程可包含CMP製程及/或回蝕製程。
參考圖22及圖23，第二金屬層550及第三障壁層540可經圖案化以形成上部接觸插塞565，且第七開口570可形成於多個上部接觸插塞565之間。
在形成第七開口570期間，除第二金屬層550及第三障壁層540以外，亦部分地移除包含於位元線結構420中的絕緣結構的上部部分、其側壁上的第三間隔物520以及第二頂蓋圖案505。
當形成第七開口570時，第二金屬層550及第三障壁層540可分別轉變成覆蓋第二金屬圖案555的下部表面及側壁的第二金屬圖案555及第三障壁圖案545，所述圖案可形成上部接觸插塞565。在實例實施例中，多個上部接觸插塞565可在第一方向D1及第二方向D2上彼此間隔開，且可在平面圖中以蜂巢圖案或晶格圖案配置。上部接觸插塞565中的各者在平面圖中可具有圓形、橢圓形或多邊形的形狀。
依序堆疊於基底100上的下部接觸插塞510、金屬矽化物圖案530以及上部接觸插塞565可共同地形成接觸插塞結構。
再次參考圖1及圖2，絕緣圖案580可經形成以填充第七開口570，第三蝕刻終止層590可形成於絕緣圖案580上，且模製層可形成於第三蝕刻終止層590上。
模製層的一部分及其下的第三蝕刻終止層590的一部分可部分地蝕刻以形成暴露上部接觸插塞565的上部表面的第八開口。
當多個上部接觸插塞565在第一方向D1及第二方向D2上彼此間隔開，且可在平面圖中以蜂巢圖案或晶格圖案配置時，暴露上部接觸插塞565的第八開口亦可在平面圖中以蜂巢圖案或晶格圖案配置。
具有柱形狀的下部電極600可形成於第八開口中，可移除模製層，且介電層610及上部電極620可依序形成於下部電極600及第三蝕刻終止層590上。下部電極600、介電層610以及上部電極620可共同地形成電容器630。
在一些實施例中，下部電極600可具有圓柱形形狀。
上部佈線可進一步形成於電容器630上，使得可完成半導體裝置的製造。
如上文所示出，可將氮提供至位元線結構420的側壁上以在位元線結構420的導電結構的側向部分處形成含氮導電部分430。犧牲蝕刻終止圖案440可形成於位元線結構420的側壁上以在用於移除第二犧牲間隔物320的蝕刻製程或清潔製程期間保護位元線結構420，且可在蝕刻製程或清潔製程之後藉由使用氧的灰化製程來移除。
若並未形成含氮導電部分430，則可在灰化製程期間氧化位元線結構420的導電結構的側壁。然而，在實例實施例中，由於含氮導電部分430，位元線結構420的導電結構的側壁在灰化製程期間可不被氧化。
若例如藉由沈積製程將氮化物間隔物添加至位元線結構420的側壁上以便限制及/或防止位元線結構420的導電結構的側壁的氧化，則包含第一間隔物470及第二間隔物480以及氮化物間隔物的三層間隔物結構可形成於位元線結構420的側壁上，且因此用於形成接觸插塞結構的空間可能不足夠。另外，位元線結構420之間的寄生電容可歸因於位元線結構420的側壁上具有相對較高介電常數的氮化物間隔物而增加。
然而，在實例實施例中，代替在位元線條結構420的側壁上形成氮化物間隔物，可提供氮以將位元線條結構420的側向部分轉換成含氮導電部分，且具有雙層結構的間隔物結構490可形成於位元線結構420的側壁上。因此，用於形成接觸插塞結構的空間可增加。
另外，僅具有包含氧化物的第一間隔物470及包含氮化物的第二間隔物480的間隔物結構490可形成於位元線結構420的側壁上，且因此，當與除第一間隔物470及第二間隔物480以外進一步包含氮化物間隔物的間隔物結構形成於位元線結構420的側壁上時，位元線結構420之間的寄生電容可較低。
儘管已具體繪示及描述實例實施例，但所屬領域中具有通常知識者將理解，在不脫離申請專利範圍的精神及範疇的情況下可進行形式及細節的變化。
100:基底 105:主動圖案 110:隔離圖案 120:閘極絕緣圖案 130:第一障壁圖案 140:第一導電圖案 150:第二導電圖案 160:閘極罩幕 170:閘極結構 200:第一導電襯墊 210:第二導電襯墊 220:第三導電襯墊 230:導電襯墊結構 240:第一開口 250:第一絕緣層 255:第一絕緣襯墊 260:第二絕緣層 265:第二絕緣襯墊 270:第三絕緣層 275:第三絕緣襯墊 280:絕緣襯墊層結構 285:絕緣襯墊結構 300:第二開口 310:第一犧牲間隔物 320:第二犧牲間隔物 325:間隙 330:第三犧牲間隔物 350:導電填充圖案 350a:第四含氮部分 360:第三導電圖案 360a:第一含氮部分 370:第二障壁圖案 370a:第二含氮部分 380:第四導電圖案 380a:第三含氮部分 390:第二罩幕 400:第二蝕刻終止圖案 410:第一頂蓋圖案 420:位元線結構 430:含氮導電部分 440:犧牲蝕刻終止圖案 450:第三凹槽 460:絕緣填充圖案 470:第一間隔物 475:第三開口 480:第二間隔物 490:間隔物結構 500:犧牲圖案 505:第二頂蓋圖案 510:下部接觸插塞 520:第三間隔物 530:金屬矽化物圖案 540:第三障壁層 545:第三障壁圖案 550:第二金屬層 555:第二金屬圖案 565:上部接觸插塞 570:第七開口 580:絕緣圖案 590:第三蝕刻終止層 600:下部電極 610:介電層 620:上部電極 630:電容器 A-A'、B-B':線 D1:第一方向 D2:第二方向 D3:第三方向 X:區
圖1為示出根據實例實施例的半導體裝置的平面圖。 圖2A為沿著圖1的線A-A'截取的橫截面圖。 圖2B為圖2A中的區X的放大橫截面圖。 圖3至圖23為示出製造根據實例實施例的半導體裝置的方法的平面圖及橫截面圖。
100:基底
105:主動圖案
110:隔離圖案
200:第一導電襯墊
210:第二導電襯墊
220:第三導電襯墊
230:導電襯墊結構
255:第一絕緣襯墊
265:第二絕緣襯墊
275:第三絕緣襯墊
285:絕緣襯墊結構
350:導電填充圖案
350a:第四含氮部分
360:第三導電圖案
360a:第一含氮部分
370:第二障壁圖案
370a:第二含氮部分
380:第四導電圖案
380a:第三含氮部分
390:第二罩幕
400:第二蝕刻終止圖案
410:第一頂蓋圖案
420:位元線結構
430:含氮導電部分
460:絕緣填充圖案
470:第一間隔物
475:第三開口
480:第二間隔物
490:間隔物結構
510:下部接觸插塞
520:第三間隔物
530:金屬矽化物圖案
545:第三障壁圖案
555:第二金屬圖案
565:上部接觸插塞
580:絕緣圖案
590:第三蝕刻終止層
600:下部電極
610:介電層
620:上部電極
630:電容器
A-A':線
D1:第一方向
D2:第二方向
X:區

Claims (10)

  1. 一種半導體裝置，包括： 位元線結構，位於基底上，所述位元線結構包含在實質上垂直於所述基底的上部表面的豎直方向上堆疊的導電結構及絕緣結構；以及 第一間隔物及第二間隔物，在水平方向上堆疊於所述位元線結構的側壁上，其中 所述水平方向實質上平行於所述基底的所述上部表面， 所述導電結構在其側向部分處包含含氮導電部分，以及 所述第一間隔物接觸所述含氮導電部分。
  2. 如請求項1所述的半導體裝置，其中 所述導電結構包含在所述豎直方向上依序堆疊的第一導電圖案、障壁圖案以及第二導電圖案，以及 所述第一導電圖案、所述障壁圖案以及所述第二導電圖案分別包含摻雜多晶矽、金屬氮化矽以及金屬。
  3. 如請求項2所述的半導體裝置，其中 所述含氮導電部分包含在所述豎直方向上堆疊的第一含氮部分、第二含氮部分以及第三含氮部分， 所述第一含氮部分包含含有氮的摻雜多晶矽， 所述第二含氮部分包含所述金屬氮化矽，以及 所述第三含氮部分包含含有氮的金屬。
  4. 如請求項3所述的半導體裝置，其中所述第二含氮部分的氮濃度大於或等於所述障壁圖案中的其他部分的氮濃度。
  5. 如請求項1所述的半導體裝置，其中 所述第一間隔物包含氧化物，以及 所述第二間隔物包含氮化物。
  6. 如請求項1所述的半導體裝置，更包括： 隔離圖案，位於所述基底上，所述隔離圖案暴露所述基底的主動圖案且覆蓋所述主動圖案的側壁；以及 導電填充圖案，位於所述主動圖案與所述位元線結構之間，所述導電填充圖案包含導電材料。
  7. 如請求項6所述的半導體裝置，其中 所述導電填充圖案接觸所述主動圖案的中心部分的上部表面。
  8. 一種半導體裝置，包括： 位元線結構，位於基底上，所述位元線結構具有包含金屬的第一導電圖案； 第一間隔物，接觸所述位元線結構的側壁，所述第一間隔物包含氧化物；以及 第二間隔物，接觸所述第一間隔物的外側壁，所述第二間隔物包含氮化物，其中 所述第一導電圖案在接觸所述第一間隔物的側向部分處包含第一含氮部分，以及 所述第一含氮部分包含氮。
  9. 如請求項8所述的半導體裝置，其中 所述位元線結構更包含在所述第一導電圖案下的第二導電圖案， 所述第二導電圖案包含摻雜多晶矽， 所述第二導電圖案在接觸所述第一間隔物的側向部分處包含第二含氮部分，以及 所述第二含氮部分包含含有氮的摻雜多晶矽。
  10. 一種半導體裝置，包括： 主動圖案，位於基底上； 隔離圖案，位於所述基底上，所述隔離圖案覆蓋所述主動圖案的側壁； 閘極結構，在第一方向上延伸，所述第一方向實質上平行於所述基底的上部表面，且閘極結構埋入所述主動圖案的上部部分及所述隔離圖案的上部部分中； 位元線結構，位於所述主動圖案的中心部分及所述隔離圖案上，所述位元線結構在第二方向上延伸，所述第二方向實質上平行於所述基底的所述上部表面且實質上垂直於所述第一方向，且所述位元線結構包含在豎直方向上堆疊的導電結構及絕緣結構，所述豎直方向實質上垂直於所述基底的所述上部表面； 第一間隔物及第二間隔物，在所述第一方向上堆疊於所述位元線結構的側壁上； 接觸插塞結構，位於所述主動圖案的相對端部分中的各者上；以及 電容器，位於所述接觸插塞結構上，其中 所述導電結構在其側向部分處具有含氮導電部分， 所述含氮導電部分包含氮，以及 所述第一間隔物接觸所述含氮導電部分。
TW112122518A 2022-07-27 2023-06-16 半導體裝置 TW202406106A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0093433 2022-07-27
KR1020220093433A KR20240015486A (ko) 2022-07-27 2022-07-27 반도체 장치

Publications (1)

Publication Number Publication Date
TW202406106A true TW202406106A (zh) 2024-02-01

Family

ID=89638532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112122518A TW202406106A (zh) 2022-07-27 2023-06-16 半導體裝置

Country Status (4)

Country Link
US (1) US20240040772A1 (zh)
KR (1) KR20240015486A (zh)
CN (1) CN117479531A (zh)
TW (1) TW202406106A (zh)

Also Published As

Publication number Publication date
CN117479531A (zh) 2024-01-30
US20240040772A1 (en) 2024-02-01
KR20240015486A (ko) 2024-02-05

Similar Documents

Publication Publication Date Title
KR102606784B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US9543308B2 (en) Semiconductor device
KR102407069B1 (ko) 반도체 장치 및 그 제조 방법
US10141200B2 (en) Methods of manufacturing semiconductor devices
US20220028740A1 (en) Vertical memory devices and methods of manufacturing the same
US11778826B2 (en) Vertical memory devices
US11037930B2 (en) Semiconductor devices
KR20150044616A (ko) 반도체 소자의 제조 방법
TWI830993B (zh) 半導體元件
TW202406106A (zh) 半導體裝置
TWI831402B (zh) 半導體裝置
US20230006050A1 (en) Gate structures and semiconductor devices including the same
TWI841912B (zh) 半導體記憶體裝置
TWI838893B (zh) 半導體裝置
TWI819787B (zh) 半導體裝置
US20230063527A1 (en) Gate structures and semiconductor devices including the same
TWI844357B (zh) 半導體元件
TW202401764A (zh) 半導體元件
TW202331944A (zh) 半導體裝置
TW202407975A (zh) 半導體裝置
TW202301651A (zh) 半導體裝置
KR20230059272A (ko) 반도체 장치
JP2024061654A (ja) キャパシタ構造物、及び当該キャパシタ構造物を含む半導体装置
KR20230065576A (ko) 반도체 장치
KR20230046783A (ko) 반도체 장치 및 그 제조 방법