TWI830194B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI830194B
TWI830194B TW111113601A TW111113601A TWI830194B TW I830194 B TWI830194 B TW I830194B TW 111113601 A TW111113601 A TW 111113601A TW 111113601 A TW111113601 A TW 111113601A TW I830194 B TWI830194 B TW I830194B
Authority
TW
Taiwan
Prior art keywords
pattern
conductive
spacer
substrate
cap
Prior art date
Application number
TW111113601A
Other languages
English (en)
Other versions
TW202301651A (zh
Inventor
崔峻榮
金榮祐
金台勳
韓相然
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202301651A publication Critical patent/TW202301651A/zh
Application granted granted Critical
Publication of TWI830194B publication Critical patent/TWI830194B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種半導體裝置包括：基板，包括胞元區及周邊電路區；導電結構，位於胞元區及周邊電路區上，所述導電結構在平行於基板的上表面的第一方向上延伸；閘極結構，位於周邊電路區上，所述閘極結構在第一方向上與導電結構間隔開；間隔件，接觸閘極結構的側壁；以及第一頂蓋圖案，接觸導電結構在第一方向上的端部部分的側壁以及間隔件的側壁，其中所述間隔件與所述第一頂蓋圖案包含不同的絕緣材料。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案主張於2021年6月17日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0078666號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
本揭露的示例性實施例是有關於一種半導體裝置。更具體而言，本揭露的示例性實施例是有關於一種包括位元線結構的動態隨機存取記憶體(dynamic random access memory，DRAM)裝置。
在動態隨機存取記憶體(DRAM)裝置中，可與位元線結構相鄰地形成接觸插塞結構，且可改善DRAM裝置的積體度。因此，可能無法確保接觸插塞結構之間足夠的分離距離，且因此可能在其間發生電短路(electric short)。
示例性實施例提供一種具有改善的特性的半導體裝置。
根據本發明概念的至少一些示例性實施例，一種半導體裝置包括：基板，包括胞元區及周邊電路區；導電結構，位於胞元 區及周邊電路區上，所述導電結構在平行於基板的上表面的第一方向上延伸；閘極結構，位於周邊電路區上，所述閘極結構在第一方向上與導電結構間隔開；間隔件，接觸閘極結構的側壁；以及第一頂蓋圖案，接觸導電結構在第一方向上的端部部分的側壁以及間隔件的側壁，其中所述間隔件與所述第一頂蓋圖案包含不同的絕緣材料。
根據本發明概念的至少一些示例性實施例，一種半導體裝置包括：基板，包括胞元區及周邊電路區；導電結構，位於胞元區及周邊電路區上，所述導電結構在平行於基板的上表面的第一方向上延伸；閘極結構，位於周邊電路區上，所述閘極結構在第一方向上與導電結構間隔開；間隔件，接觸閘極結構的側壁；以及第一頂蓋圖案，接觸導電結構在第一方向上的端部部分的側壁以及間隔件的側壁，其中所述間隔件的上表面是凹的。
根據本發明概念的至少一些示例性實施例，一種半導體裝置包括：基板，包括胞元區及周邊電路區；第一主動圖案，位於基板的胞元區上；第二主動圖案，位於基板的周邊電路區上；隔離圖案結構，位於基板上，所述隔離圖案結構位於第一主動圖案與第二主動圖案之間；第一閘極結構，位於第一主動圖案的上部部分中，所述第一閘極結構在平行於基板的上表面的第一方向上延伸；第二閘極結構，位於第二主動圖案以及隔離圖案結構的一部分上，所述第二閘極結構包括在垂直於基板的上表面的垂直方向上依序堆疊的第一導電圖案、第一障壁圖案、第二導電圖案及第一頂蓋圖 案；間隔件，接觸第二閘極結構的側壁；導電結構，位於第一主動圖案以及隔離圖案結構的一部分上，所述導電結構在第二方向上延伸，所述第二方向是平行於基板的上表面且與第一方向交叉的方向，所述導電結構包括在垂直方向上依序堆疊的第三導電圖案、第二障壁圖案、第四導電圖案及第二頂蓋圖案；蝕刻終止圖案，位於導電結構的上表面、第二閘極結構的上表面及間隔件的上表面上；第三頂蓋圖案，位於蝕刻終止圖案上，所述第三頂蓋圖案接觸導電結構在第二方向上的端部部分的側壁以及間隔件的側壁；接觸插塞結構，位於第一主動圖案上且與導電結構相鄰；以及電容器，位於接觸插塞結構上，其中間隔件與第三頂蓋圖案包含不同的絕緣材料。
在半導體裝置中，可防止接觸插塞結構之間的電短路，且因此半導體裝置可具有改善的電性特性。
100:基板
103:第一主動圖案
105:第二主動圖案
110:隔離圖案結構
112:第一劃分圖案
114:第二劃分圖案
116:第三劃分圖案
130:第一閘極絕緣圖案
140:第一閘電極
150:閘極遮罩
160:第一閘極結構
170:第一絕緣層
175:第一絕緣圖案
180:第二絕緣層
185:第二絕緣圖案
190:第三絕緣層
195:第三絕緣圖案
200:絕緣層結構
205:絕緣圖案結構
210:第二閘極絕緣層
220:第一開口
230:第一導電層
235:第三導電圖案
240:第一障壁層
245:第二障壁圖案
250:第二導電層
255:第四導電圖案
260:第一頂蓋層
265:第三頂蓋圖案
267:導電結構
270:第二閘極絕緣圖案
280:第一導電圖案/導電圖案
290:第一障壁圖案
300:第二導電圖案
310:第一頂蓋圖案
320:第二閘極結構
330:第二開口
340:第一間隔件/間隔件
350:第一蝕刻終止層
355:第一蝕刻終止圖案
360:第一層間絕緣層
375:第一遮罩圖案
377:第二遮罩圖案
380:第三開口
390:第二頂蓋層
395:第二頂蓋圖案
405:位元線結構
410:第二間隔件
420:第四絕緣圖案
430:第五絕緣圖案
440:第三間隔件
445:空氣間隙
450:第四開口
460:第四間隔件
470:初步間隔件結構
475:間隔件結構
480:下部接觸插塞層
485:下部接觸插塞
490:第四頂蓋圖案
500:第五間隔件
510:金屬矽化物圖案
520:第七開口
530:第二障壁層
535:第三障壁圖案
537:第四障壁圖案
540:第二金屬層
545:第二金屬圖案
547:第三金屬圖案
555:配線
557:上部接觸插塞
560:第八開口
570:第六絕緣層
580:第七絕緣層
590:第二蝕刻終止層
600:下部電極
610:介電層
620:上部電極
625:電容器
630:第三層間絕緣層
A-A’、B-B’、C-C’、D-D’:線
D1:第一方向
D2:第二方向
D3:第三方向
I:第一區
II:第二區
藉由參照隨附圖式來詳細闡述本發明概念的示例性實施例，本發明概念的示例性實施例的以上及其他特徵及優點將變得更顯而易見。隨附圖式旨在繪示發明概念的示例性實施例，且不應被解釋為限制申請專利範圍的預期範圍。除非明確指出，否則隨附圖式不應被視為按比例繪製。
圖1至圖39是示出根據示例性實施例的製造半導體裝置的方法的平面圖及剖視圖。
作為本發明概念的至少一些示例性實施例的領域中的傳統，根據功能區塊、單元及/或模組來闡述實施例並在圖式中示出實施例。熟習此項技術者將理解，該些區塊、單元及/或模組是由電子(或光學)電路(例如邏輯電路、分立組件、微處理器、硬連線電路、記憶體元件、配線連接及類似物)實體地實施，所述電子(或光學)電路可使用基於半導體的製作技術或其他製造技術形成。在區塊、單元及/或模組由微處理器或相似物實施的情形中，其可使用軟體(例如，微代碼)來程式化以實行本文中論述的各種功能，且可可選地由韌體及/或軟體驅動。作為另一選擇，每一區塊、單元及/或模組可由專用硬體實施，或者作為實行一些功能的專用硬體與實行其他功能的處理器(例如，一或多個程式化的微處理器及相關聯電路系統)的組合來實施。此外，在不背離本發明概念的至少一些示例性實施例的範圍的情況下，實施例的每一區塊、單元及/或模組可被實體地分離成二或更多個相互作用且分立的區塊、單元及/或模組。此外，在不背離本發明概念的至少一些示例性實施例的範圍的情況下，實施例的區塊、單元及/或模組可被實體地組合成更複雜的區塊、單元及/或模組。
圖1至圖39是示出根據示例性實施例的製造半導體裝置的方法的平面圖及剖視圖。具體而言，圖1、圖4、圖9、圖15、圖19、圖25、圖29及圖33是平面圖，圖2、圖5、圖7、圖10、圖11、圖13、圖16、圖17、圖20、圖30、圖31、圖34及圖37 分別是沿對應平面圖的線A-A’截取的剖視圖，圖3、圖6、圖8、圖12、圖14、圖18、圖21、圖23、圖24、圖26、圖28、圖32、圖35及圖38中的每一者包括沿對應平面圖的線B-B’及C-C’截取的剖視圖，且圖22、圖27、圖36及圖39中的每一者包括沿對應平面圖的線D-D’截取的剖視圖。
在下文中，在說明書中(但未必在申請專利範圍中)，實質上平行於基板100的上表面且實質上彼此垂直的兩個方向可分別稱為第一方向D1與第二方向D2，且實質上平行於基板100的上表面且相對於第一方向D1及第二方向D2具有銳角的方向可稱為第三方向D3。
參照圖1至圖3，可在包括第一區I及第二區II的基板100上形成第一主動圖案103及第二主動圖案105，且可形成隔離圖案結構110以覆蓋第一主動圖案103及第二主動圖案105的側壁。
基板100可包含例如矽、鍺、矽鍺或者例如GaP、GaAs或GaSb等III-V族化合物半導體。根據本發明概念的至少一些示例性實施例，基板100可為絕緣體上矽(silicon-on-insulator，SOI)基板或絕緣體上鍺(germanium-on-insulator，GOI)基板。
基板100的第一區I可為其中可形成記憶體胞元的胞元區。基板100的第二區II可環繞基板100的第一區I，且可為其中可形成用於驅動記憶體胞元的周邊電路圖案的周邊電路區。
可藉由移除基板100的上部部分以形成第一凹陷來形成 第一主動圖案103及第二主動圖案105，且可使多個第一主動圖案103在第一方向D1及第二方向D2中的一者上或者在第一方向D1與第二方向D2兩者上彼此間隔開，所述多個第一主動圖案103中的每一者可在第三方向D3上延伸。另外，可使多個第二主動圖案105在第一方向D1及第二方向D2中的一者上或者在第一方向D1與第二方向D2兩者上彼此間隔開。在圖式(例如，圖1)中，示出第二主動圖案105中被佈置成在第一方向D1上延伸的鄰近的兩個第二主動圖案105。
根據本發明概念的至少一些示例性實施例，隔離圖案結構110可包括自第一凹陷的內壁依序堆疊的第一劃分圖案112、第二劃分圖案114及第三劃分圖案116。所述第一凹陷中形成於基板100的第一區I上的第一凹陷可具有相對小的寬度，且因此僅第一劃分圖案112可形成於其中。然而，所述第一凹陷中形成於基板100的第二區II上或形成於基板的第一區I與第二區II之間的區域上的第一凹陷可具有相對大的寬度，且因此第一劃分圖案至第三劃分圖案112、114及116中的所有者可形成於其中。
第一劃分圖案至第三劃分圖案112、114及116可包含例如氧化物(例如，氧化矽)，且第二劃分圖案114可包含例如氮化物(例如，氮化矽)。
可局部地移除位於基板100的第一區I上的第一主動圖案103及隔離圖案結構110，以形成在第一方向D1上延伸的第二凹陷。
可在第二凹陷中形成第一閘極結構160。第一閘極結構160可包括第一閘極絕緣圖案130、第一閘電極140及閘極遮罩150，第一閘極絕緣圖案130位於第二凹陷的底部及側壁上，第一閘電極140位於第一閘極絕緣圖案130上且填充第二凹陷的下部部分，閘極遮罩150位於第一閘電極140上且填充第二凹陷的上部部分。第一閘極結構160可在基板100的第一區I上在第一方向D1上延伸，且可使多個第一閘極結構160在第二方向D2上彼此間隔開。
第一閘極絕緣圖案130可包含例如氧化物(例如，氧化矽)，第一閘電極140可包含例如金屬、金屬氮化物、金屬矽化物、經摻雜多晶矽等中的一或多者，且閘極遮罩150可包含例如氮化物(例如，氮化矽)。
參照圖4至圖6，可在基板100的第一區I及第二區II上形成絕緣層結構200，可移除絕緣層結構200的位於基板100的第二區II上的一部分，且可藉由例如熱氧化製程(thermal oxidation process)在位於基板100的第二區II上的第二主動圖案105上形成第二閘極絕緣層210。
絕緣層結構200可包括例如依序堆疊的第一絕緣層170、第二絕緣層180及第三絕緣層190，第一絕緣層170及第三絕緣層190可包含例如氧化物(例如，氧化矽)，且第二絕緣層180可包含氮化物(例如，氮化矽)。
可對絕緣層結構200進行圖案化，且可使用經圖案化的 絕緣層結構200作為蝕刻遮罩來局部地蝕刻第一主動圖案103、隔離圖案結構110及第一閘極結構160，以形成第一開口220。根據本發明概念的至少一些示例性實施例，在蝕刻製程之後餘留的絕緣層結構200在平面圖中可具有圓或橢圓的形狀，且可使多個絕緣層結構200在基板100的第一區I上在第一方向D1及第二方向D2中的一者上或在第一方向D1與第二方向D2二者上彼此間隔開。絕緣層結構200中的每一者可在實質上垂直於基板100的上表面的垂直方向上與彼此相鄰的第一主動圖案103在第三方向D3上的端部部分交疊。如本說明書中使用的關於基板100或者直接或間接堆疊於基板100上的元件(或多個元件)的用語「垂直方向」指代垂直於或實質上垂直於基板100的上表面的方向。
參照圖7及圖8，可在絕緣層結構200、藉由第一開口220而暴露出的第一主動圖案103、位於基板100的第一區I上的隔離圖案結構110及第一閘極結構160以及位於基板100的第二區II上的第二閘極絕緣層210及隔離圖案結構110上依序堆疊第一導電層230、第一障壁層240、第二導電層250及第一頂蓋層260，此可形成導電層結構。第一導電層230可填充第一開口220。
第一導電層230可包含例如經摻雜多晶矽，第一障壁層240可包含例如金屬矽氮化物(例如，鈦矽氮化物)，第二導電層250可包含例如金屬(例如，鎢)，且第一頂蓋層260可包含例如氮化物(例如，氮化矽)。
參照圖9及圖10，可形成第二開口330，從而蝕刻導電 層結構的在基板100的第二區II上與第二主動圖案105相鄰的部分。可藉由第二開口330來暴露出隔離圖案結構110的位於基板100的第二區II上的一部分的上表面，且可在基板100的第二區II上形成第二閘極結構320。
第二閘極結構320可包括在垂直方向上依序堆疊的第二閘極絕緣圖案270、導電圖案280、第一障壁圖案290、第二導電圖案300及第一頂蓋圖案310，且第一導電圖案280、第一障壁圖案290及第二導電圖案300可形成第二閘電極。
第二閘極結構320可在基板100的第二區II上在垂直方向上與第二主動圖案105局部地交疊。在圖式中，示出在第二方向D2上彼此間隔開的三個第二閘極結構320，然而，本發明概念的至少一些示例性實施例可不限於此。
參照圖11及圖12，可藉由在導電層結構、第二閘極結構320及隔離圖案結構110上形成第一間隔件層，且各向異性地蝕刻第一間隔件層來形成第一間隔件340。
根據本發明概念的至少一些示例性實施例，可形成第一間隔件層以填充第二開口330的一部分，且第一間隔件層的位於第二開口330中的一部分的上表面可為凹的。
第一間隔件340可包含例如氧化物(例如，氧化矽)。
可在導電層結構、第二閘極結構320及第一間隔件340上形成第一蝕刻終止層350。第一蝕刻終止層350可包含例如氮化物(例如，氮化矽)。
可在第一蝕刻終止層350上形成第一層間絕緣層360，可對第一層間絕緣層360的上部部分進行平坦化，直至位於第二閘極結構320的上表面及導電層結構的上表面上的第一蝕刻終止層350的上表面被暴露出為止。因此，第一層間絕緣層360可填充第二開口330的其餘部分。
第一層間絕緣層360可包含例如氧化物(例如，氧化矽)。
參照圖13及圖14，可在第一蝕刻終止層350及第一層間絕緣層360上形成遮罩圖案結構。可將遮罩圖案結構形成為暴露出第一蝕刻終止層350的位於導電層結構在第二方向D2上的端部部分上的一部分的上表面，且可包括在垂直方向上依序堆疊的第一遮罩圖案375及第二遮罩圖案377。
在依序堆疊的第一層間絕緣層360上形成第一遮罩層及第二遮罩層之後，可在第二遮罩層上形成光阻圖案(未示出)，且可將第一遮罩圖案375及第二遮罩圖案377形成為對第一遮罩層及第二遮罩層的藉由光阻圖案而暴露出的一部分進行圖案化。
第一遮罩圖案375可包含例如碳(C)，且第二遮罩圖案377可包含例如氮氧化物(例如，氮氧化矽)。
然而，遮罩圖案結構的配置可不限於以上內容，且遮罩圖案結構可包括單一遮罩圖案，或者可包括經堆疊的三或更多個遮罩圖案。
可移除所述光阻圖案。
參照圖15及圖16，可對導電層結構的藉由遮罩圖案結 構而暴露出的一部分及絕緣層結構200的藉由遮罩圖案結構而暴露出的一部分進行圖案化，以在隔離圖案結構110上形成第三開口380。可藉由第三開口380來暴露出隔離圖案結構110的位於基板100的第二區II上的一部分的上表面。
可移除所述遮罩圖案結構。
參照圖17及圖18，可在第一蝕刻終止層350上形成第二頂蓋層390以填充第三開口380。
第二頂蓋層390可包含例如氮化物(例如，氮化矽)。
參照圖19至圖22，可蝕刻第二頂蓋層390的位於基板100的第一區I以及第二區II的與第一區I相鄰的一部分上的一部分，以形成第二頂蓋圖案395。第二頂蓋層390的與隔離圖案結構110的上表面接觸的一部分亦可被一起蝕刻。
在一個實施例中，在第二頂蓋層390的與隔離圖案結構110的上表面接觸的部分中，可不蝕刻第二頂蓋層390的與第一間隔件340的側壁接觸的一部分。
可使用第二頂蓋圖案395作為蝕刻遮罩來依序蝕刻第一蝕刻終止層350、第一頂蓋層260、第二導電層250、第一障壁層240及第一導電層230。
藉由蝕刻製程，在基板100的第一區I以及第二區II的與第一區I相鄰的部分上，可在第一開口220上依序堆疊第三導電圖案235、第二障壁圖案245、第四導電圖案255、第三頂蓋圖案265、第一蝕刻終止圖案355及第二頂蓋圖案395，且可在第二 絕緣層180上在第一開口220的外側處依序堆疊第三絕緣圖案195、第三導電圖案235、第二障壁圖案245、第四導電圖案255、第三頂蓋圖案265、第一蝕刻終止圖案355及第二頂蓋圖案395。
在下文中，依序堆疊於基板100的第一區I以及第二區II的與第一區I相鄰的部分上的第三導電圖案235、第二障壁圖案245、第四導電圖案255及第三頂蓋圖案265可稱為導電結構267，且依序堆疊的導電結構267、第一蝕刻終止圖案355及第二頂蓋圖案395可稱為位元線結構405。
可在基板100的第二區II的與第一區I相鄰的部分上形成與隔離圖案結構110的上表面接觸的第二頂蓋圖案395。
根據本發明概念的至少一些示例性實施例，位元線結構405以及與隔離圖案結構110的上表面接觸的第二頂蓋圖案395的一部分可在基板100的第一區I以及第二區II的與第一區I相鄰的部分上在第二方向D2上延伸，且可使多個位元線結構405與和隔離圖案結構110的上表面接觸的第二頂蓋圖案395的部分在第一方向D1上彼此間隔開。
根據本發明概念的至少一些示例性實施例，可藉由例如使用鎢(W)、氧(O)及氯(Cl)作為蝕刻氣體的乾式蝕刻製程(dry etching process)來實行蝕刻製程。在蝕刻製程中，包含金屬的第二導電層250的蝕刻速率與包含氮化物的第二頂蓋圖案395的蝕刻速率可彼此相同或相似。因此，第二導電層250在第一方向D1上的寬度與和隔離圖案結構110的上表面接觸的第二頂蓋圖案395 的所述部分在第一方向D1上的寬度可彼此相同或相似。即，導電結構267在第一方向D1上的寬度與和隔離圖案結構110的上表面接觸的第二頂蓋圖案395的所述部分在第一方向D1上的寬度可彼此相同或相似。
參照圖23，可在上面具有位元線結構405及第二頂蓋圖案395的基板100上形成第二間隔件層，且可在所述第二間隔件層上依序形成第四絕緣層及第五絕緣層。
第二間隔件層可覆蓋位於位元線結構405的在第二絕緣層180上的一部分下方的第三絕緣圖案195的側壁，且第五絕緣層可填充第一開口220的其餘部分。
第二間隔件層可包含例如氮化物(例如，氮化矽)，第四絕緣層可包含例如氧化物(例如，氧化矽)，且第五絕緣層可包含例如氮化物(例如，氮化矽)。
可藉由蝕刻製程來蝕刻第四絕緣層及第五絕緣層。根據本發明概念的至少一些示例性實施例，可藉由使用磷酸(H3PO4)、SCl溶液及氟化氫(hydrogen fluoride，HF)作為蝕刻溶液的濕式蝕刻製程(wet etching process)來實行所述蝕刻製程，且因此可移除第四絕緣層及第五絕緣層的除所述第四絕緣層及所述第五絕緣層的位於第一開口220中的一部分以外的所有部分。因此，可暴露出第二間隔件層的幾乎整個表面，即，第二間隔件層的除位於第一開口220中的表面以外的整個表面，且餘留於第一開口220中的第四絕緣層及第五絕緣層可分別轉變成第四絕緣圖案420及 第五絕緣圖案430。
可在位於第二間隔件層的被暴露出的表面上以及第一開口220中的第四絕緣圖案420及第五絕緣圖案430上形成第三間隔件層，且可各向異性地蝕刻所述第三間隔件層以在第二間隔件層的表面以及第四絕緣圖案420及第五絕緣圖案430上形成覆蓋位元線結構405的側壁的第三間隔件440。亦可在與隔離圖案結構110的上表面接觸的第二頂蓋圖案395的所述部分的側壁上形成第三間隔件440。第三間隔件層可包含例如氧化物(例如，氧化矽)。
可使用第二頂蓋圖案395及第三間隔件440作為蝕刻遮罩來實行乾式蝕刻製程，以形成暴露出第一主動圖案103的上表面的第四開口450，且亦可藉由第二開口330來暴露出隔離圖案結構110的上表面及閘極遮罩150的上表面。
藉由乾式蝕刻製程，第二間隔件層的位於第二頂蓋圖案395及第二絕緣層180的上表面上的部分可被移除，且因此可形成第二間隔件410以覆蓋位元線結構405的側壁。第二間隔件410亦可覆蓋與隔離圖案結構110的上表面接觸的第二頂蓋圖案395的所述部分的側壁。
另外，藉由乾式蝕刻製程，第一絕緣層170及第二絕緣層180可被局部地移除，以便分別作為第一絕緣圖案175及第二絕緣圖案185而餘留於位元線結構405下方。依序堆疊於位元線結構405下方的第一絕緣圖案至第三絕緣圖案175、185及195可 形成絕緣圖案結構205。
參照圖24，可在第二頂蓋圖案395的上表面、第三間隔件440的外側壁、第四絕緣圖案420及第五絕緣圖案430的上表面以及第一主動圖案103、隔離圖案結構110及閘極遮罩150的藉由第四開口450而暴露出的上表面上形成第四間隔件層，且各向異性地蝕刻所述第四間隔件層以形成覆蓋位元線結構405的側壁的第三間隔件440。第四間隔件層可包含例如氮化物(例如，氮化矽)。
在基板100的第一區I以及第二區II的和第一區I相鄰的部分上自位元線結構405的側壁及與隔離圖案結構110的上表面接觸的第二頂蓋圖案395的所述部分的側壁在水平方向上依序堆疊的第二間隔件至第四間隔件410、440及460可稱為初步間隔件結構(preliminary spacer structure)470。
可在基板100的第一區I以及第二區II的與第一區I相鄰的部分上形成下部接觸插塞層480以填充第四開口450，且可對下部接觸插塞層480進行平坦化，直至暴露出第二頂蓋圖案395的上表面為止。
在示例性實施例中，下部接觸插塞層480可在第二方向D2上延伸，且可藉由位元線結構405及與隔離圖案結構110的上表面接觸的第二頂蓋圖案395的所述部分來使多個下部接觸插塞層480在第一方向D1上彼此間隔開。下部接觸插塞層480可包含例如經摻雜多晶矽。
參照圖25至圖27，可在基板100的第一區I以及第二區II的與第一區I相鄰的部分上在第二頂蓋圖案395及下部接觸插塞層480上形成包括在第二方向D2上彼此間隔開的第五開口的第三遮罩(未示出)，所述第五開口中的每一者可在第一方向D1上延伸，且可使用所述第三遮罩作為蝕刻遮罩來蝕刻下部接觸插塞層480。
根據本發明概念的至少一些示例性實施例，第五開口中的每一者可在基板100的第一區I上在垂直方向上與第一閘極結構160交疊。藉由蝕刻製程，可在基板100的第一區I以及第二區II的與第一區I相鄰的部分上在位元線結構405之間以及與隔離圖案結構110的上表面接觸的第二頂蓋圖案395的所述部分之間形成第六開口，以暴露出第一閘極結構160的閘極遮罩150的上表面。
在移除第三遮罩之後，可在基板100的第一區I以及第二區II的與第一區I相鄰的部分上形成第四頂蓋圖案490，以填充第六開口。第四頂蓋圖案490可包含例如氮化物(例如，氮化矽)。根據本發明概念的至少一些示例性實施例，第四頂蓋圖案490可在位元線結構405之間以及與隔離圖案結構110的上表面接觸的第二頂蓋圖案395的所述部分之間在第一方向D1上延伸，且可在第二方向D2上形成多個第四頂蓋圖案490。
因此，可在基板100的第一區I以及第二區II的與第一區I相鄰的部分上藉由第四頂蓋圖案490將在位元線結構405之 間以及與隔離圖案結構110的上表面接觸的第二頂蓋圖案395的所述部分之間在第二方向D2上延伸的下部接觸插塞層480劃分成在第二方向D2上彼此間隔開的多個下部接觸插塞485。
參照圖28，可移除下部接觸插塞485的上部部分，以暴露出初步間隔件結構470的位於位元線結構405的側壁上的上部部分，且可移除被暴露出的初步間隔件結構470的第三間隔件440及第四間隔件460的上部部分。
可進一步移除下部接觸插塞485的上部部分。因此，下部接觸插塞485的上表面可低於第三間隔件440及第四間隔件460的最上表面。
可在位元線結構405、初步間隔件結構470及下部接觸插塞485上形成第五間隔件層，且可各向異性地蝕刻所述第五間隔件層，使得可形成第五間隔件500以覆蓋初步間隔件結構470的位於位元線結構405及與隔離圖案結構110的上表面接觸的第二頂蓋圖案395的所述部分在第一方向D1上的相對側壁中的每一者上的上部部分，且使得可暴露出下部接觸插塞485的上表面。
可在下部接觸插塞485的被暴露出的上表面上形成金屬矽化物圖案510。根據本發明概念的至少一些示例性實施例，可藉由以下方式來形成金屬矽化物圖案510：在第二頂蓋圖案395及第四頂蓋圖案490、第五間隔件500及下部接觸插塞485上形成第一金屬層；對第一金屬層進行熱處理；以及移除第一金屬層的未反應部分。金屬矽化物圖案510可包含例如矽化鈷、矽化鎳、矽化鈦 等。
參照圖29及圖30，可在第二頂蓋圖案395及第四頂蓋圖案490、第五間隔件500、金屬矽化物圖案510及下部接觸插塞485上形成第一犧牲層，且可對所述第一犧牲層進行平坦化，直至暴露出第二頂蓋圖案395及第四頂蓋圖案490的上表面為止。
第一犧牲層可包括例如硬遮罩上矽(silicon-on-hardmask，SOH)、非晶碳層(amorphous carbon layer，ACL)等。
可形成局部地穿過位元線結構405的位於基板100的第二區II上的一部分的第七開口520。
在示例性實施例中，可將第七開口520形成至第三導電圖案235的上表面或第四導電圖案255的上表面。
參照圖31及圖32，在移除第一犧牲層之後，可在第二頂蓋圖案395及第四頂蓋圖案490、第五間隔件500、金屬矽化物圖案510、下部接觸插塞485以及第七開口520的側壁及下表面上形成第二障壁層530，且可在第二障壁層530上形成第二金屬層540以填充位元線結構405之間的空間、和隔離圖案結構110的上表面接觸的第二頂蓋圖案395的所述部分與第七開口520之間的空間。
可對第二金屬層540進一步實行平坦化製程。平坦化製程可包括化學機械研磨(chemical mechanical polishing，CMP)製程及/或回蝕製程(etch back process)。
參照圖33至圖36，可對第二金屬層540及第二障壁層 530進行圖案化以形成配線555、上部接觸插塞557及第八開口560。
可藉由不僅局部地移除第二金屬層540及第二障壁層530、且亦局部地移除第二頂蓋圖案至第四頂蓋圖案395、265及490、初步間隔件結構470、第五間隔件500及第一蝕刻終止層350來形成第八開口560，且因此可暴露出第三間隔件440的上表面。
隨著第八開口560的形成，第二金屬層540及第二障壁層530可轉變成第二金屬圖案545及第三金屬圖案547以及分別覆蓋第二金屬圖案545及第三金屬圖案547的下表面的第三障壁圖案535及第四障壁圖案537。
第二金屬圖案545與第三障壁圖案535可一起形成配線555，且第三金屬圖案547與第四障壁圖案537可一起形成上部接觸插塞557。
根據本發明概念的至少一些示例性實施例，可使多個上部接觸插塞557在第一方向D1及第二方向D2中的一者上或者在第一方向D1與第二方向D2二者上彼此間隔開，且可使所述多個上部接觸插塞557在平面圖中佈置成蜂巢圖案(honeycomb pattern)。上部接觸插塞557中的每一者可在平面圖中具有圓、橢圓或多邊形的形狀。
依序堆疊的下部接觸插塞485、金屬矽化物圖案510及上部接觸插塞557可一起形成接觸插塞結構。
參照圖37至圖39，可移除被暴露出的第三間隔件440， 以形成連接至第六開口的空氣間隙(air gap)445。可藉由例如濕式蝕刻製程來移除第三間隔件440。
根據本發明概念的至少一些示例性實施例，不僅可移除第三間隔件440的藉由第八開口560而被直接暴露出的一部分(其在位元線結構405的側壁以及與隔離圖案結構110的上表面接觸的第二頂蓋圖案395的所述部分上在第二方向D2上延伸)，且亦可移除第三間隔件440的在水平方向上與其被直接暴露出的部分平行的其他部分。即，不僅可移除第三間隔件440的藉由第八開口560暴露出而未被上部接觸插塞557覆蓋的部分，且亦可移除第三間隔件440的被上部接觸插塞557覆蓋的一部分。
可形成第二層間絕緣層以填充第八開口560。
根據本發明概念的至少一些示例性實施例，第二層間絕緣層可包括依序堆疊的第六絕緣層570及第七絕緣層580。第六絕緣層570可包含具有低間隙填充特性的材料，且因此位於第八開口560下方的空氣間隙445可不被填充。空氣間隙445亦可稱為空氣間隔件445，且可與第二間隔件410及第四間隔件460一起形成間隔件結構475。即，空氣間隙445可為包括空氣的間隔件。第七絕緣層580可包含例如氧化物(例如，氧化矽)或氮化物(例如，氮化矽)。
可在上部接觸插塞557的上表面上形成電容器625。
即，可在上部接觸插塞557、第二層間絕緣層及配線555上依序形成第二蝕刻終止層590及模製層(未示出)，且局部地蝕 刻第二蝕刻終止層590及所述模製層(未示出)以形成局部地暴露出上部接觸插塞557的上表面的第九開口。第二蝕刻終止層590可包含例如氮化物(例如，氮化矽)。
可在第九開口的側壁、上部接觸插塞557的被暴露出的上表面以及模製層上形成下部電極層(未示出)，可在下部電極層上形成第二犧牲層(未示出)以填充第九開口，且可對下部電極層及第二犧牲層進行平坦化，直至暴露出模製層的上表面以劃分所述下部電極層為止。可藉由例如濕式蝕刻製程來移除第二犧牲層及模製層，且因此可在上部接觸插塞557的被暴露出的上表面上形成具有圓柱形形狀的下部電極600。作為另一選擇，下部電極600可具有填充第九開口的柱形狀。下部電極600可包含例如金屬、金屬氮化物、金屬矽化物、經摻雜多晶矽等。
可在下部電極600及第二蝕刻終止層590的表面上形成介電層610，且可在介電層610上形成上部電極620，使得可在基板100的第一區I上形成包括下部電極600、介電層610及上部電極620的電容器625。
介電層610可包含例如金屬氧化物，且上部電極620可包含例如金屬、金屬氮化物、金屬矽化物、經摻雜多晶矽等。
可在基板100的第一區I上的電容器625及基板100的第二區II上的第二蝕刻終止層590上形成第三層間絕緣層630，使得可完成所述半導體裝置的製作。第三層間絕緣層630可包含例如氧化物(例如，氧化矽)。
如上所述，可使用第二頂蓋圖案395作為蝕刻遮罩來依序蝕刻第一蝕刻終止層350、第一頂蓋層260、第二導電層250、第一障壁層240及第一導電層230，且與隔離圖案結構110的上表面接觸的第二頂蓋層390的部分亦可被一起蝕刻。即，可在導電結構267在第二方向D2上的端部部分的側壁上形成包含氮化物的第二頂蓋圖案395。可將接觸插塞結構形成為相鄰於位於導電結構267在第二方向D2上的端部部分的側壁上的第二頂蓋圖案395的一部分。
若導電結構267在第二方向D2上的端部部分的側壁上形成有包含氧化物的間隔件，則所述間隔件亦可在蝕刻製程中被一起蝕刻，且所述間隔件的蝕刻速率可快於包含金屬的第二導電層250的蝕刻速率。因此，間隔件在第一方向D1上的寬度可小於第四導電圖案255的寬度。因此，可能無法確保與間隔件相鄰的接觸插塞結構之間足夠的分離距離，使得其間可能發生電短路。
然而，在示例性實施例中，第二頂蓋圖案395可包含例如氮化物，且因此第二頂蓋圖案395的蝕刻速率可與第二導電層250的蝕刻速率實質上相同。因此，位於導電結構267在第二方向D2上的端部部分的側壁上的第二頂蓋圖案395的所述部分在第一方向D1上的寬度可與導電結構267在第一方向D1上的寬度實質上相同。因此，可確保與位於導電結構267在第二方向D2上的端部部分的側壁上的第二頂蓋圖案395的所述部分相鄰的接觸插塞結構之間足夠的分離距離，使得其間可能不發生電短路。
藉由以上製程而製造的所述半導體裝置可具有以下結構性特性。
參照圖33及圖37至圖39，所述半導體裝置可包括：基板100，包括第一區I及環繞第一區I的第二區II；第一主動圖案103及第二主動圖案105，分別位於基板100的第一區I及第二區II上；第一閘極結構160及第二閘極結構320，位於基板100中或基板100上；位元線結構405，在基板100的第一區I以及第二區II的一部分上在第二方向D2上延伸；第一蝕刻終止圖案355；第二頂蓋圖案395；第一間隔件340；間隔件結構475；第一層間絕緣層360；接觸插塞結構；配線555；以及電容器625。所述半導體裝置可更包括第四頂蓋圖案490、絕緣圖案結構205、第四絕緣圖案420及第五絕緣圖案430、第二蝕刻終止層590、第二層間絕緣層以及第三層間絕緣層630。
間隔件340可接觸第二閘極結構320的側壁。根據本發明概念的至少一些示例性實施例，第一間隔件340的上表面可為凹的。
第二頂蓋圖案395可接觸導電結構267在第二方向D2上的端部部分的側壁、第一間隔件340的側壁及隔離圖案結構110的上表面。根據本發明概念的至少一些示例性實施例，第二頂蓋圖案395在第一方向D1上的寬度可與導電結構267在第一方向D1上的寬度實質上相同。
亦可在導電結構267及第二閘極結構320上形成第二頂 蓋圖案395。導電結構267的上表面的高度可與第二閘極結構320的高度實質上相同，且因此第二頂蓋圖案395的位於導電結構267上的一部分的高度可與第二頂蓋圖案395的位於第二閘極結構320上的一部分的高度實質上相同。
第一蝕刻終止圖案355可形成於第二頂蓋圖案395與每一導電結構267的第三頂蓋圖案265之間以及第二頂蓋圖案395與每一第二閘極結構320的第一頂蓋圖案310之間。第一蝕刻終止圖案355亦可形成於第二頂蓋圖案395與第一間隔件340之間。
第一層間絕緣層360可形成於第二頂蓋圖案395與第一蝕刻終止圖案355的位於第一間隔件340上的一部分之間。根據本發明概念的至少一些示例性實施例，第一層間絕緣層360的下表面可為凸的。
已闡述了本發明概念的示例性實施例，將顯而易見的是，可以諸多方式對其進行改變。此種變型不應被視為背離本發明概念的示例性實施例的預期精神及範圍，且對熟習此項技術者而言將顯而易見的所有此種潤飾皆旨在包括於以下申請專利範圍的範圍內。
100:基板
103:第一主動圖案
105:第二主動圖案
110:隔離圖案結構
112:第一劃分圖案
114:第二劃分圖案
116:第三劃分圖案
130:第一閘極絕緣圖案
140:第一閘電極
150:閘極遮罩
160:第一閘極結構
170:第一絕緣層
180:第二絕緣層
195:第三絕緣圖案
235:第三導電圖案
245:第二障壁圖案
255:第四導電圖案
265:第三頂蓋圖案
267:導電結構
270:第二閘極絕緣圖案
280:第一導電圖案/導電圖案
290:第一障壁圖案
300:第二導電圖案
310:第一頂蓋圖案
320:第二閘極結構
340:第一間隔件/間隔件
355:第一蝕刻終止圖案
360:第一層間絕緣層
395:第二頂蓋圖案
405:位元線結構
535:第三障壁圖案
545:第二金屬圖案
555:配線
570:第六絕緣層
580:第七絕緣層
590:第二蝕刻終止層
610:介電層
620:上部電極
630:第三層間絕緣層
A-A’:線
D1:第一方向
D2:第二方向
I:第一區
II:第二區

Claims (10)

  1. 一種半導體裝置，包括：基板，包括胞元區及周邊電路區；導電結構，位於所述胞元區及所述周邊電路區上，所述導電結構在平行於所述基板的上表面的第一方向上延伸；閘極結構，位於所述周邊電路區上，所述閘極結構在所述第一方向上與所述導電結構間隔開；間隔件，接觸所述閘極結構的側壁；以及第一頂蓋圖案，接觸所述導電結構在所述第一方向上的端部部分的側壁以及所述間隔件的側壁，其中所述間隔件與所述第一頂蓋圖案包含不同的絕緣材料。
  2. 如請求項1所述的半導體裝置，其中所述第一頂蓋圖案包含氮化物，且其中所述間隔件包含氧化物。
  3. 如請求項1所述的半導體裝置，其中所述第一頂蓋圖案形成於所述導電結構及所述閘極結構上。
  4. 如請求項3所述的半導體裝置，其中所述導電結構包括在垂直於所述基板的所述上表面的垂直方向上依序堆疊的第一導電圖案、第一障壁圖案及第二導電圖案，其中所述閘極結構包括在所述垂直方向上依序堆疊的第三導電圖案、第二障壁圖案及第四導電圖案，且 其中所述第一頂蓋圖案的位於所述導電結構上的一部分的上表面的高度與所述第一頂蓋圖案的位於所述閘極結構上的一部分的上表面的高度實質上相同。
  5. 如請求項4所述的半導體裝置，其中所述導電結構更包括位於所述第二導電圖案上的第二頂蓋圖案，其中所述閘極結構更包括位於所述第四導電圖案上的第三頂蓋圖案，且其中所述第一頂蓋圖案形成於所述第二頂蓋圖案及所述第三頂蓋圖案上。
  6. 如請求項5所述的半導體裝置，更包括：蝕刻終止圖案，位於所述第一頂蓋圖案與所述第二頂蓋圖案之間以及所述第一頂蓋圖案與所述第三頂蓋圖案之間。
  7. 一種半導體裝置，包括：基板，包括胞元區及周邊電路區；導電結構，位於所述胞元區及所述周邊電路區上，所述導電結構在平行於所述基板的上表面的第一方向上延伸；閘極結構，位於所述周邊電路區上，所述閘極結構在所述第一方向上與所述導電結構間隔開；間隔件，接觸所述閘極結構的側壁；以及第一頂蓋圖案，接觸所述導電結構在所述第一方向上的端部部分的側壁以及所述間隔件的側壁， 其中所述間隔件的上表面是凹的。
  8. 如請求項7所述的半導體裝置，其中所述間隔件包含氧化物，且其中所述第一頂蓋圖案包含氮化物。
  9. 如請求項7所述的半導體裝置，其中所述導電結構包括在垂直於所述基板的所述上表面的垂直方向上依序堆疊的第一導電圖案、第一障壁圖案及第二導電圖案，其中所述閘極結構包括在所述垂直方向上依序堆疊的第三導電圖案、第二障壁圖案及第四導電圖案。
  10. 一種半導體裝置，包括：基板，包括胞元區及周邊電路區；第一主動圖案，位於所述基板的所述胞元區上；第二主動圖案，位於所述基板的所述周邊電路區上；隔離圖案結構，位於所述基板上，所述隔離圖案結構位於所述第一主動圖案與所述第二主動圖案之間，第一閘極結構，位於所述第一主動圖案的上部部分中，所述第一閘極結構在平行於所述基板的上表面的第一方向上延伸；第二閘極結構，位於所述第二主動圖案以及所述隔離圖案結構的一部分上，所述第二閘極結構包括在垂直於所述基板的所述上表面的垂直方向上依序堆疊的第一導電圖案、第一障壁圖案、第二導電圖案及第一頂蓋圖案；間隔件，接觸所述第二閘極結構的側壁； 導電結構，位於所述第一主動圖案以及所述隔離圖案結構的一部分上，所述導電結構在第二方向上延伸，所述第二方向是平行於所述基板的所述上表面且與所述第一方向交叉的方向，所述導電結構包括在所述垂直方向上依序堆疊的第三導電圖案、第二障壁圖案、第四導電圖案及第二頂蓋圖案；蝕刻終止圖案，位於所述導電結構的上表面、所述第二閘極結構的上表面及所述間隔件的上表面上；第三頂蓋圖案，接觸所述導電結構在所述第二方向上的端部部分的側壁以及所述間隔件的側壁；接觸插塞結構，位於所述第一主動圖案上且與所述導電結構相鄰；以及電容器，位於所述接觸插塞結構上，其中所述間隔件與所述第三頂蓋圖案包含不同的絕緣材料。
TW111113601A 2021-06-17 2022-04-11 半導體裝置 TWI830194B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0078666 2021-06-17
KR1020210078666A KR20220168766A (ko) 2021-06-17 2021-06-17 반도체 장치

Publications (2)

Publication Number Publication Date
TW202301651A TW202301651A (zh) 2023-01-01
TWI830194B true TWI830194B (zh) 2024-01-21

Family

ID=84464227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113601A TWI830194B (zh) 2021-06-17 2022-04-11 半導體裝置

Country Status (4)

Country Link
US (1) US20220406713A1 (zh)
KR (1) KR20220168766A (zh)
CN (1) CN115497941A (zh)
TW (1) TWI830194B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130256793A1 (en) * 2007-09-18 2013-10-03 Dae-Ik Kim Semiconductor devices having bit line insulating capping patterns and multiple conductive patterns thereon
US20190363088A1 (en) * 2012-11-13 2019-11-28 Samsung Electronics Co., Ltd. Semiconductor devices
TW202032770A (zh) * 2019-02-26 2020-09-01 日商東芝記憶體股份有限公司 半導體記憶裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102152798B1 (ko) * 2014-03-05 2020-09-07 에스케이하이닉스 주식회사 라인형 에어갭을 구비한 반도체장치 및 그 제조 방법
CN111435658B (zh) * 2019-01-14 2023-05-23 联华电子股份有限公司 形成存储器堆叠结构的方法
US11652047B2 (en) * 2019-06-28 2023-05-16 Intel Corporation Intermediate separation layers at the back-end-of-line
US11309312B2 (en) * 2019-12-04 2022-04-19 Nanya Technology Corporation Semiconductor device
US20220139918A1 (en) * 2020-10-29 2022-05-05 Sang-Yun Lee Novel Three-Dimensional DRAM Structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130256793A1 (en) * 2007-09-18 2013-10-03 Dae-Ik Kim Semiconductor devices having bit line insulating capping patterns and multiple conductive patterns thereon
US20190363088A1 (en) * 2012-11-13 2019-11-28 Samsung Electronics Co., Ltd. Semiconductor devices
TW202032770A (zh) * 2019-02-26 2020-09-01 日商東芝記憶體股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
KR20220168766A (ko) 2022-12-26
CN115497941A (zh) 2022-12-20
US20220406713A1 (en) 2022-12-22
TW202301651A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
US11678478B2 (en) Semiconductor devices
KR20170010498A (ko) 액티브 패턴들 형성 방법, 액티브 패턴 어레이, 및 반도체 장치 제조 방법
US10103030B2 (en) Methods of fabricating semiconductor devices
US20240172417A1 (en) Semiconductor devices
TWI830993B (zh) 半導體元件
TWI843223B (zh) 去耦電容結構和包括其的半導體裝置
TWI830194B (zh) 半導體裝置
US20230320074A1 (en) Semiconductor devices
TWI850827B (zh) 半導體裝置
TWI819787B (zh) 半導體裝置
TWI844357B (zh) 半導體元件
TWI852415B (zh) 半導體裝置
TWI814592B (zh) 半導體裝置
US20240172421A1 (en) Semiconductor devices
US20240040772A1 (en) Semiconductor devices
TW202331944A (zh) 半導體裝置
KR20230059272A (ko) 반도체 장치
KR20220070713A (ko) 반도체 장치의 제조 방법
KR20220116927A (ko) 반도체 장치