TWI852415B - 半導體裝置 - Google Patents

Abstract

一種半導體裝置包括：金屬矽化物層，位於基板上；以及接觸插塞結構，位於金屬矽化物層上。接觸插塞結構包括：金屬圖案，包含第一金屬；以及第一障壁圖案，覆蓋金屬圖案的下表面及側壁且與金屬矽化物層接觸。第一障壁圖案包含第二金屬。金屬矽化物層包含矽、第二金屬及不同於第二金屬的第三金屬。

Description

半導體裝置

[相關申請案的交叉參考]

本申請案主張於2022年4月12日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0045009號的優先權，所述韓國專利申請案的揭露內容特此全文併入本案供參考。

本揭露實例性實施例是有關於一種半導體裝置。更具體而言，本揭露實例性實施例是有關於一種包括接觸插塞結構的動態隨機存取記憶體(dynamic random access memory，DRAM)裝置。

可在包含矽的基板與包含金屬的接觸插塞之間形成金屬矽化物層，以提高歐姆接觸特性(ohmic contact characteristic)。

然而，在用於形成金屬矽化物層的熱處理製程期間，金屬矽化物層可能會過度生長而導致漏電流。

實例性實施例提供一種具有改善特性的半導體裝置。

根據本發明概念實例性實施例，一種半導體裝置包括：金屬矽化物層，位於基板上；以及接觸插塞結構，位於金屬矽化物層上。接觸插塞結構包括：金屬圖案，包含第一金屬；以及第一障壁圖案，覆蓋金屬圖案的下表面及側壁且與金屬矽化物層接觸。第一障壁圖案包含第二金屬。金屬矽化物層包含矽、第二金屬及不同於第二金屬的第三金屬。

根據本發明概念實例性實施例，一種半導體裝置包括：金屬矽化物層，位於基板上，所述金屬矽化物層包含矽化鈷鈦(CoTi_xSi_y)，x及y是實數；以及接觸插塞結構，位於金屬矽化物層上。接觸插塞結構包括：金屬圖案，包含第一金屬；第一障壁圖案，加襯於金屬圖案的下表面及側壁上，第一障壁圖案包含第二金屬的氮化物；以及第二障壁圖案，加襯於第一障壁圖案的下表面及側壁上且與金屬矽化物層接觸，第二障壁圖案包含鈦。

根據本發明概念實例性實施例，一種半導體裝置包括：基板，包括胞元區及周邊電路區；第一閘極結構，在胞元區中在與基板的上表面實質上平行的第一方向上延伸；位元線結構，位於基板的胞元區上，位元線結構在與基板的上表面實質上平行且與第一方向交叉的第二方向上延伸；第一接觸插塞結構，位於基板的與位元線結構相鄰的部分上；電容器，位於第一接觸插塞結構上；第二閘極結構，位於基板的周邊電路區上；第二接觸插塞結構，位於基板的與第二閘極結構相鄰的部分上；以及金屬矽化物層，位於基板上，金屬矽化物層與第二接觸插塞結構的下表面 接觸。第二接觸插塞結構包括：金屬圖案，包含第一金屬；以及第一障壁圖案，覆蓋金屬圖案的下表面及側壁且與金屬矽化物層接觸，第一障壁圖案包含第二金屬。金屬矽化物層包含矽、第二金屬及不同於第二金屬的第三金屬。

在根據實例性實施例的半導體裝置中，位於接觸插塞結構與基板之間的金屬矽化物層無法過量地生長至基板的下部部分中，且與接觸插塞結構的下表面的接觸面積可增大。因此，穿過金屬矽化物層的漏電流可減小，且金屬矽化物層與接觸插塞結構之間的接觸電阻可減小。

10、100:基板

20:第一絕緣間層

30:凹槽

40:第一金屬層

50:第一頂蓋層

60:初步金屬矽化物層

72:第一障壁層

74:第二障壁層

76:第一障壁圖案

78:第二障壁圖案

80:第一金屬矽化物層

92:第二金屬圖案

95:接觸插塞結構

103:第一主動圖案

105:第二主動圖案

110:隔離圖案結構

112:第一隔離圖案

114:第二隔離圖案

116:第三隔離圖案

120:第一閘極絕緣圖案

130:第三障壁圖案

140:第一導電圖案

150:第二導電圖案

160:第一閘極罩幕

170:第一閘極結構

180:第一絕緣層

185:第一絕緣圖案

190:第二絕緣層

195:第二絕緣圖案

200:第三絕緣層

205:第三絕緣圖案

210:絕緣層結構

215:絕緣圖案結構

220:第二閘極絕緣層

230:第一開口

240:第三導電層

245:第三導電圖案

247:第七導電圖案

250:第四障壁層

255:第四障壁圖案

257:第六障壁圖案

260:第四導電層

265:第四導電圖案

267:第八導電圖案

270:第一罩幕層

275:第一罩幕

277:第二罩幕

280:第二閘極絕緣圖案

290:第五導電圖案

300:第五障壁圖案

310:第六導電圖案

320:第二閘極罩幕

330:第二閘極結構

340:第一間隔件

345:第二間隔件

350:第三間隔件

355:第四間隔件

360:第一蝕刻終止層

365:第一蝕刻終止圖案

370:第二絕緣間層

380:第二頂蓋層

385:第二頂蓋圖案

395:位元線結構

400:第五間隔件

410:第四絕緣圖案

420:第五絕緣圖案

430:第六間隔件

440:第二開口

450:第七間隔件

460:第三間隔件結構

475:下部接觸插塞/第二接觸插塞結構

480:第三頂蓋圖案

490:第八間隔件

500:第三金屬矽化物層/第二接觸插塞結構

520:第五開口

525:第六開口

530:第七障壁層

532:第八障壁層

535:第七障壁圖案

537:第八障壁圖案

540:第三金屬層

545:第三金屬圖案

547:第七開口

549:上部接觸插塞/第二接觸插塞結構

550:第十三障壁圖案

555:第十四障壁圖案

560:第六金屬圖案

570:第三接觸插塞結構

580:第九障壁圖案

582:第十障壁圖案

586:第十一障壁圖案

588:第十二障壁圖案

590:第四金屬圖案

598:第五金屬圖案

600:配線

608:導電接墊

620:第六絕緣層

630:第二蝕刻終止層

700:下部電極

710:介電層

720:上部電極

730:電容器

900:第二金屬矽化物層

910:第十五障壁圖案

920:第十六障壁圖案

930:第七金屬圖案

940:第一接觸插塞結構

A-A'、B-B'、C-C'、D-D':線

D1:第一方向

D2:第二方向

D3:第三方向

I:第一區/胞元區

II:第二區/周邊電路區

圖1至圖6是示出根據實例性實施例的製造包括接觸插塞結構的半導體裝置的方法的剖視圖。

圖7是示出根據實例性實施例的半導體裝置中的第一障壁圖案及第二障壁圖案以及與第一障壁圖案及第二障壁圖案相鄰的第一金屬矽化物層中所包含的鈦、鈷及矽的濃度的曲線圖。

圖8及圖9是示出根據實例性實施例的製造包括接觸插塞結構的半導體裝置的方法的剖視圖。

圖10至圖46是示出根據實例性實施例的製造半導體裝置的方法的平面圖及剖視圖。

圖47是示出根據實例性實施例的半導體裝置的剖視圖。

參照附圖閱讀以下詳細說明，將容易地理解根據實例性實施例的半導體裝置以及其製造方法的上述及其他態樣及特徵。應理解，儘管本文中可使用用語「第一」、「第二」及/或「第三」來闡述各種元件、組件、區、層及/或區段，然而該些元件、組件、區、層及/或區段不應受該些用語限制。該些用語僅用於區分一個元件、組件、區、層或區段與另一元件、組件、區、層或區段。因此，在不背離本發明概念的教示的條件下，下文所論述的第一元件、組件、區、層或區段亦可被稱為第二或第三元件、組件、區、層或區段。

圖1至圖6是示出根據實例性實施例的製造包括接觸插塞結構的半導體裝置的方法的剖視圖。

參照圖1，可在基板10上形成第一絕緣間層20，且可對第一絕緣間層20及基板10的上部部分進行部分蝕刻以形成凹槽30。

基板10可包含矽、鍺、矽-鍺等或者可由矽、鍺、矽-鍺等形成，而第一絕緣間層20可包含氧化物(例如，氧化矽)或氮化物(例如，氮化矽)或者可由氧化物或氮化物形成。

可在凹槽30的底部及第一絕緣間層20的上表面上形成第一金屬層40，且可在凹槽30的側壁及第一金屬層40的上表面上形成第一頂蓋層50。

可藉由具有低間隙填充特性的沈積製程(例如，物理氣相沈積(physical vapor deposition，PVD)製程)來形成第一金屬層40，且因此第一金屬層40可不形成於凹槽30的側壁上，而是可僅形成於凹槽30的底部及第一絕緣間層20的上表面上。在實施例中，可藉由化學氣相沈積(chemical vapor deposition，CVD)製程或原子層沈積(atomic layer deposition，ALD)製程來形成第一金屬層40。

第一金屬層40可包含金屬(例如，鈷、鎳、鈦、鉑、鉬、鈉、錳、鎢、鋯等)或者可由金屬形成。

可藉由例如CVD製程、ALD製程、PVD製程等來形成第一頂蓋層50。第一頂蓋層50可包含金屬氮化物(例如，氮化鈦、氮化鉭等)或者可由金屬氮化物形成。

參照圖2，可對上面具有第一金屬層40及第一頂蓋層50的基板10實行第一熱處理製程。

在實例性實施例中，可在約450℃與約600℃之間的溫度下藉由快速熱退火(rapid thermal annealing，RTA)製程來實行第一熱處理製程。例如「約」或「近似」等用語可反映僅以相對小的方式及/或以不顯著地變更特定元件的操作、功能或結構的方式變化的量、大小、定向或佈局。舉例而言，介於「約0.1至約1」的範圍可囊括例如在0.1左右偏差0%至5%且在1左右偏差0%至5%的範圍，在此種偏差維持與所列範圍相同的效果的情況下尤其如此。

藉由第一熱處理製程，第一金屬層40中所包含的金屬與基板10中所包含的例如矽可彼此反應以形成初步金屬矽化物層60。

舉例而言，若第一金屬層40包含鈷或者由鈷形成，則初步金屬矽化物層60可包含單矽化鈷(CoSi)及/或二矽化鈷(CoSi₂)或者可由單矽化鈷(CoSi)及/或二矽化鈷(CoSi₂)形成。初步金屬矽化物層60可形成於基板10的與凹槽30的底部相鄰的部分處。

參照圖3，可移除第一頂蓋層50及第一金屬層40，以暴露出初步金屬矽化物層60的上表面及第一絕緣間層20的上表面。

在實例性實施例中，可藉由例如剝離製程來移除第一頂蓋層50及第一金屬層40，且可暴露出初步金屬矽化物層60。

參照圖4，可在初步金屬矽化物層60的被暴露出的上表面及第一絕緣間層20的被暴露出的上表面以及凹槽30的側壁上依序形成第一障壁層72及第二障壁層74。

在實例性實施例中，第一障壁層72可包含金屬(例如，鈦、鉭等)或者可由金屬形成，第二障壁層74可包含金屬氮化物(例如，氮化鈦、氮化鉭等)或者可由金屬氮化物形成。

第一障壁層72可提高第二障壁層74與第一絕緣間層20之間的黏著力。

參照圖5，可對具有初步金屬矽化物層60的基板10以 及第一障壁層72及第二障壁層74實行第二熱處理製程。

在實例性實施例中，可在約600℃與約800℃之間的溫度下藉由RTA製程來實行第二熱處理製程。

藉由第二熱處理製程，可將初步金屬矽化物層60轉換成第一金屬矽化物層80。可將初步金屬矽化物層60中所包含的單矽化鈷(CoSi)轉換成二矽化鈷(CoSi₂)。

當實行第二熱處理製程時，第一障壁層72中所包含的與初步金屬矽化物層60的上表面接觸的金屬可擴散至初步金屬矽化物層60中，且因此可與初步金屬矽化物層60中所包含的金屬矽化物結合。除非上下文另有指示，否則本文中使用的用語「接觸」是指直接連接(即，觸及)。

舉例而言，若初步金屬矽化物層60包含單矽化鈷(CoSi)及/或二矽化鈷(CoSi₂)或者由單矽化鈷(CoSi)及/或二矽化鈷(CoSi₂)形成，且第一障壁層72包含鈦或者由鈦形成，則第一障壁層72中所包含的鈦與初步金屬矽化物層60中所包含的鈷可彼此結合(即，反應)以形成矽化鈷鈦(CoTi_xSi_y)，其中x及y是實數。

由於鈦與鈷在第二熱處理製程期間彼此結合(即，反應)，因此初步金屬矽化物層60中所包含的鈷無法過量地設置於基板10的下部部分中，以防止第一金屬矽化物層80在基板10的下部部分處過量地生長。舉例而言，在第二熱處理製程期間，第一障壁層72的鈦可擴散至初步金屬矽化物層60中，以與初步金屬矽 化物層60的鈷反應。鈦與鈷的反應可防止初步金屬矽化物層60中所包含的鈷過量地擴散至基板10中，藉此防止第一金屬矽化物層80過量地生長至基板10中(此可為引起漏電流的原因)。

由於初步金屬矽化物層60中所包含的鈷與第一障壁層72中所包含的鈦結合，因此鈷無法設置於基板10的下部部分中，而是可設置於基板10的與凹槽30相鄰的上部部分(即，基板10的與第一障壁層72接觸的部分)中，且因此可在基板10的與第一障壁層72接觸的部分中形成二矽化鈷(CoSi₂)及矽化鈷鈦(CoTi_xSi_y)。因此，第一金屬矽化物層80與第一障壁層72之間的接觸面積可增大，使得第一障壁層72與第一金屬矽化物層80之間的接觸電阻可減小。

舉例而言，若在形成第一障壁層72及第二障壁層74之前實行第二熱處理製程，則舉例而言，初步金屬矽化物層60中所包含的鈷可藉由第二熱處理製程而設置於基板10的下部部分中，且因此第一金屬矽化物層80可在基板10的位於凹槽30下方的下部部分處具有相對大的體積。因此，穿過第一金屬矽化物層80的漏電流會增加。

另外，當在形成第一障壁層72及第二障壁層74之前實行第二熱處理製程時，初步金屬矽化物層60中所包含的鈷主要設置於基板10的位於凹槽30下方的下部部分中，進而不設置於基板10的與凹槽30相鄰的上部部分中。因此，第一金屬矽化物層80可幾乎不形成於基板10的上部部分處。因此，第一金屬矽化物 層80與第一障壁層72之間的接觸面積可能不足以確保使接觸電阻減小。

然而，在實例性實施例中，可在形成第一障壁層72及第二障壁層74之後實行第二熱處理製程，第一障壁層72中所包含的金屬可與初步金屬矽化物層60中所包含的金屬及矽結合，使得可防止第一金屬矽化物層80在凹槽30下方過量地生長，且初步金屬矽化物層60中所包含的金屬可設置於基板10的與第一障壁層接觸的上部部分中，以具有與第一障壁層72接觸的大面積。因此，穿過第一金屬矽化物層80的漏電流可減小，且第一金屬矽化物層80與第一障壁層72及第二障壁層74之間的接觸電阻可減小。

參照圖6，可在第二障壁層74上形成第二金屬層以填充凹槽30，且可對第二金屬層以及第一障壁層72及第二障壁層74進行平坦化以暴露出第一絕緣間層20的上表面。

第二金屬層可包含金屬(例如，鎢、鈦、鉭等)或者可由金屬形成。

因此，可在凹槽30中形成第二金屬圖案92、覆蓋第二金屬圖案92的下表面及側壁的第二障壁圖案78以及覆蓋第二障壁圖案78的下表面及側壁的第一障壁圖案76，第二金屬圖案92、第二障壁圖案78與第一障壁圖案76可形成接觸插塞結構95。

藉由上述製程，可製造包括位於包含半導體材料的基板10上的接觸插塞結構95以及位於基板10與接觸插塞結構95之間 的第一金屬矽化物層80的半導體裝置。

所述半導體裝置可具有以下結構特性。

在實施例中，所述半導體裝置可包括：第一金屬矽化物層80，在基板10的與位於基板10上的凹槽30的底部相鄰的部分處包含金屬矽化物；及接觸插塞結構95，與第一金屬矽化物層80接觸。接觸插塞結構95的下部部分可填充凹槽30。

在實例性實施例中，接觸插塞結構95可包括：第二金屬圖案92，包含第一金屬；第二障壁圖案78，覆蓋第二金屬圖案92的下表面及側壁且包含第二金屬的氮化物；以及第一障壁圖案76，覆蓋第二障壁圖案78的下表面及側壁，與第一金屬矽化物層80接觸且包含第三金屬。

在實例性實施例中，第一金屬矽化物層80可包含第三金屬、不同於第三金屬的第四金屬及矽或者可由第三金屬、不同於第三金屬的第四金屬及矽形成。在實例性實施例中，第三金屬可為鈦，而第四金屬可包含鈷或者可由鈷形成，使得第一金屬矽化物層80可包含矽化鈷鈦(CoTi_xSi_y)，其中x及y是實數。

在實例性實施例中，第二金屬與第三金屬可實質上彼此相同，且因此第一障壁圖案76可包含鈦或者可由鈦形成，而第二障壁圖案78可包含氮化鈦或者可由氮化鈦形成。本文中使用的例如「相同」、「相等」、「平面」或「共面」等用語囊括包括例如由於製造製程而可能發生的變化的近似同一性(near identicality)。除非上下文或其他陳述另有指示，否則在本文中可使用用語「實 質上」來強調此含義。

在實例性實施例中，第一金屬可包括鎢或者可由鎢形成。

圖7是示出根據實例性實施例的半導體裝置中的第一障壁圖案76及第二障壁圖案78以及與第一障壁圖案76及第二障壁圖案78相鄰的第一金屬矽化物層80中所包含的鈦、鈷及矽的濃度的曲線圖。

參照圖7，第一障壁圖案76及第二障壁圖案78中所包含的鈦擴散至包含矽化鈷的第一金屬矽化物層80中，使得鈦保留於第一金屬矽化物層80中。

因此，第一金屬矽化物層80的與第一障壁圖案76相鄰的部分的鈦濃度可大於第一金屬矽化物層80的與基板10相鄰的部分的鈦濃度。

圖8及圖9是示出根據實例性實施例的製造包括接觸插塞結構的半導體裝置的方法的剖視圖。此方法可包括與參照圖1至圖6所示的製程實質上相同或相似的製程，且本文中不再對其重複闡釋予以贅述。

參照圖8，可實行與參照圖1至圖5所示的製程實質上相同或相似的製程。

然而，不同於參照圖5所示的第二障壁層74，可將第二障壁層74形成為完全地填充凹槽30，且可對具有初步金屬矽化物層60的基板10以及第一障壁層72及第二障壁層74實行第二熱 處理製程。

在實施例中，可不實行第二熱處理製程，然而，用於形成第二障壁層74的沈積製程可在高溫下實行且可實行足夠長的時間，使得第二障壁層74可完全地填充凹槽30，此可替代第二熱處理製程。

參照圖9，可實行與參照圖6所示的製程實質上相同或相似的製程，以在凹槽30中形成接觸插塞結構95。

在實施例中，不同於圖6中所示的接觸插塞結構95，接觸插塞結構95可不包括第二金屬圖案92，而是可僅包括第一障壁圖案76及第二障壁圖案78，且第二障壁圖案78亦可充當第二金屬圖案92。

圖10至圖46是示出根據實例性實施例的製造半導體裝置的方法的平面圖及剖視圖。具體而言，圖10、圖13、圖18、圖22、圖29、圖33及圖39是平面圖，圖11、圖14、圖16、圖19、圖21、圖23、圖25、圖27、圖30、圖34、圖36及圖40是分別沿著對應平面圖的線A-A'截取的剖視圖，圖12、圖15、圖17、圖20、圖24、圖26、圖28、圖31至圖32、圖37、圖41、圖43及圖45中的每一者包括沿著對應平面圖的線B-B'及線C-C'截取的橫截面，且圖35、圖38、圖42、圖44及圖46是分別沿著對應平面圖的線D-D'截取的剖視圖。

此方法可為根據參照圖1至圖6所示實例性實施例的製造包括接觸插塞結構的半導體裝置的方法在製造DRAM裝置的方 法上的應用。因此，本文中不再對其重複闡釋予以贅述。

在下文中，在本說明書中(且未必在申請專利範圍中)，與基板100的上表面實質上平行且實質上彼此垂直的兩個方向可分別被稱為第一方向D1及第二方向D2，而與基板100的上表面實質上平行且相對於第一方向D1及第二方向D2具有銳角的方向可被稱為第三方向D3。

參照圖10至圖12，可在包括第一區I及第二區II的基板100上形成第一主動圖案103及第二主動圖案105，且可形成隔離圖案結構110以覆蓋第一主動圖案103的側壁及第二主動圖案105的側壁。

基板100可包含矽、鍺、矽-鍺或III-V族化合物半導體(例如，GaP、GaAs或GaSb)或者可由矽、鍺、矽-鍺或III-V族化合物半導體形成。在實例性實施例中，基板100可為絕緣體上矽(silicon-on-insulator，SOI)基板或絕緣體上鍺(germanium-on-insulator，GOI)基板。

基板100的第一區I可為上面形成有記憶體胞元的胞元區，而基板100的環繞基板100的第一區I的第二區II可為上面形成有用於驅動記憶體胞元的周邊電路圖案的周邊電路區。圖10至圖12僅示出基板100的第一區I的部分及第二區II的部分。

可藉由移除基板100的上部部分以形成第一凹槽來形成第一主動圖案103及第二主動圖案105。第一主動圖案103可在第三方向D3上延伸，且多個第一主動圖案103可在第一方向D1及 第二方向D2中的每一者上彼此間隔開。另外，多個第二主動圖案105可在第一方向D1及第二方向D2上彼此間隔開，且圖1示出一些第二主動圖案105。

在實例性實施例中，隔離圖案結構110可包括依序堆疊於第一凹槽的內壁上的第一隔離圖案至第三隔離圖案112、114及116。第一凹槽的位於基板100的第一區I中的部分可具有相對小的寬度，且因此第一凹槽的所述部分中可僅形成有第一隔離圖案112。然而，第一凹槽的位於第二區II中或者位於基板100的第一區I與第二區II之間的部分可具有相對大的寬度，且因此第一凹槽的所述部分中可形成有第一隔離圖案至第三隔離圖案112、114及116。

第一隔離圖案112及第三隔離圖案116可具有氧化物(例如，氧化矽)，而第二隔離圖案114可包含氮化物(例如，氮化矽)或者可由氮化物形成。

可部分地移除位於基板100的第一區I中的第一主動圖案103及隔離圖案結構110，以形成在第一方向D1上延伸的第二凹槽。

可在第二凹槽中形成第一閘極結構170。第一閘極結構170可包括：第一閘極絕緣圖案120，位於第二凹槽的底部及側壁上；第三障壁圖案130，位於第一閘極絕緣圖案120的位於第二凹槽的底部及下側壁上的部分上；第一導電圖案140，位於第三障壁圖案130上且填充第二凹槽的下部部分；第二導電圖案150，位於 第三障壁圖案130及第一導電圖案140上；以及第一閘極罩幕160，位於第二導電圖案150的上表面及第一閘極絕緣圖案120的上部內側壁上且填充第二凹槽的上部部分。第三障壁圖案130、第一導電圖案140與第二導電圖案150可形成第一閘極電極。

第一閘極絕緣圖案120可包含氧化物(例如，氧化矽)或者可由氧化物形成，第三障壁圖案130可包含金屬氮化物(例如，氮化鈦、氮化鉭等)或者可由金屬氮化物形成，第一導電圖案140可包含金屬、金屬氮化物、金屬矽化物、經摻雜複晶矽等或者可由金屬、金屬氮化物、金屬矽化物、經摻雜複晶矽等形成，第二導電圖案150可包含經摻雜複晶矽或者可由經摻雜複晶矽形成，而第一閘極罩幕160可包含氮化物(例如，氮化矽)或者可由氮化物形成。

在實施例中，第一閘極結構170可不包括第三障壁圖案130，但可包括第一閘極絕緣圖案120、第一導電圖案140、第二導電圖案150及第一閘極罩幕160。在此種情形中，第一導電圖案140可包含金屬氮化物(例如，氮化鈦)或者可由金屬氮化物形成。

在實例性實施例中，第一閘極結構170可在基板100的第一區I上在第一方向D1上延伸，且多個第一閘極結構170可在第二方向D2上彼此間隔開。第一閘極結構170在第一方向D1上的端部部分可在第二方向D2上彼此對齊。

參照圖13至圖15，可在基板100的第一區I及第二區II上形成絕緣層結構210，可移除絕緣層結構210的位於基板100 的第二區II上的部分，且可對位於基板100的第二區II上的第二主動圖案105實行例如熱氧化製程以形成第二閘極絕緣層220。

絕緣層結構210可包括彼此依序堆疊的第一絕緣層至第三絕緣層180、190及200。第一絕緣層180及第三絕緣層200可包含氧化物(例如，氧化矽)或者可由氧化物形成，而第二絕緣層190可包含氮化物(例如，氮化矽)或者可由氮化物形成。

在實施例中，可移除絕緣層結構210之中的位於基板100的第二區II上的第二絕緣層190及第三絕緣層200，且保留於基板100的第二區II上的第一絕緣層180可充當第二閘極絕緣層220。在此種情形中，可在基板100的第二區II上形成第二閘極絕緣層220。舉例而言，可在基板100的第二區II中的第二主動圖案105及基板100的第二區II上的隔離圖案結構110上形成第二閘極絕緣層220。

可對絕緣層結構210進行圖案化，且可使用經圖案化的絕緣層結構210作為蝕刻罩幕對第一主動圖案103、隔離圖案結構110及第一閘極結構170的第一閘極罩幕160進行部分蝕刻，以形成第一開口230。在實例性實施例中，當在平面圖中觀察時，經圖案化的絕緣層結構210可具有圓形形狀或橢圓形形狀，且多個絕緣層結構210可在基板100的第一區I上在第一方向D1及第二方向D2上彼此間隔開。絕緣層結構210中的每一者可在與基板100的上表面實質上垂直的垂直方向上與第一主動圖案103在第三方向D3上的相對端部部分交疊。

參照圖16及圖17，可在基板100的第一區I及第二區II上依序地堆疊第三導電層240、第四障壁層250、第四導電層260與第一罩幕層270。舉例而言，可在形成於基板100的第一區I上的絕緣層結構210、第一主動圖案103、隔離圖案結構110及藉由第一開口230而被暴露出的第一閘極結構170上形成第三導電層240、第四障壁層250、第四導電層260與第一罩幕層270的堆疊結構。所述堆疊結構可形成於在基板100的第二區II上形成的第二閘極絕緣層220及隔離圖案結構110上。第三導電層240、第四障壁層250、第四導電層260與第一罩幕層270的堆疊結構可形成導電結構層。第三導電層240可填充第一開口230。

第三導電層240可包含經摻雜複晶矽或者可由經摻雜複晶矽形成，第四障壁層250可包含金屬矽氮化物(例如，氮化鈦矽)或者可由金屬矽氮化物形成，第四導電層260可包含金屬(例如，鎢)或者可由金屬形成，而第一罩幕層270可包含氮化物(例如，氮化矽)或者可由氮化物形成。

參照圖18至圖20，可對導電結構層及第二閘極絕緣層220進行圖案化以在基板100的第二區II上形成第二閘極結構330。

第二閘極結構330可包括在與基板100的上表面實質上垂直的垂直方向上依序堆疊的第二閘極絕緣圖案280、第五導電圖案290、第五障壁圖案300、第六導電圖案310與第二閘極罩幕320。第五導電圖案290、第五障壁圖案300與第六導電圖案310可形成 第二閘極電極。

第二閘極結構330可在基板100的第二區II上在垂直方向上與第二主動圖案105部分地交疊。圖18示出在第二方向D2上彼此間隔開的4個第二閘極結構330。所述4個第二閘極結構330中的每一第二閘極結構可在第一方向D1上延伸。然而，本發明概念可並非僅限於此。

亦可移除導電結構層的位於基板100的第一區I的與基板100的第二區II相鄰的邊緣部分上的部分，且因此亦可部分地暴露出絕緣層結構210、以及第一主動圖案103的上表面、隔離圖案結構110的上表面及藉由第一開口230而被暴露出的第一閘極結構170的上表面。

可在第二閘極結構330的側壁上形成第一間隔件結構，且可在保留於基板100的第一區I上的導電結構層的側壁上形成第二間隔件結構。第一間隔件結構可包括在與基板100的上表面實質上平行的水平方向上堆疊於第二閘極結構330的側壁上的第一間隔件340及第三間隔件350，而第二間隔件結構可包括在水平方向上堆疊於導電結構層的側壁上的第二間隔件345及第四間隔件355。

可藉由在基板100上形成第一間隔件層以覆蓋導電結構層及第二閘極結構330且對第一間隔件層進行各向異性蝕刻來形成第一間隔件340及第二間隔件345。可藉由在基板100上形成第二間隔件層以覆蓋導電結構層、第二閘極結構330以及第一間隔 件340及第二間隔件345且對第二間隔件層進行各向異性蝕刻來形成第三間隔件350及第四間隔件355。

第一間隔件340及第二間隔件345可包含氮化物(例如，氮化矽)或者可由氮化物形成，而第三間隔件350及第四間隔件355可包含氧化物(例如，氧化矽)或者可由氧化物形成。

然而，第一間隔件結構的結構及第二間隔件結構的結構可並非僅限於此，且第一間隔件結構及第二間隔件結構中的每一者可包括單個間隔件或者彼此依序堆疊的多於兩個的間隔件。

在實例性實施例中，可向第二主動圖案105的與第二閘極結構330相鄰的上部部分中植入或摻雜雜質，以形成源極/汲極層，且第二閘極結構330與源極/汲極層可形成電晶體。

可在基板100上形成第一蝕刻終止層360，以覆蓋導電結構層、第二閘極結構330、第一間隔件結構及第二間隔件結構以及隔離圖案結構110。第一蝕刻終止層360可包含氮化物(例如，氮化矽)或者可由氮化物形成。

參照圖21，可在第一蝕刻終止層360上將第二絕緣間層370形成至足夠的高度，且可對第二絕緣間層370進行平坦化以暴露出第二閘極結構330的上表面及第一蝕刻終止層360的位於導電結構層上的部分的上表面。可在第二絕緣間層370及第一蝕刻終止層360上形成第二頂蓋層380。

因此，第二絕緣間層370可填充位於第二閘極結構330的側壁上的第一間隔件結構之間的空間，以及位於第二閘極結構 330的側壁上的第一間隔件結構與位於導電結構層的側壁上的第二間隔件結構之間的空間。

第二絕緣間層370可包含氧化物(例如，氧化矽)或者可由氧化物形成，而第二頂蓋層380可包含氮化物(例如，氮化矽)或者可由氮化物形成。

參照圖22至圖24，可對第二頂蓋層380的位於基板100的第一區I上的部分進行蝕刻以形成第二頂蓋圖案385。可使用第二頂蓋圖案385作為蝕刻罩幕來依次地對第一蝕刻終止層360、第一罩幕層270、第四導電層260、第四障壁層250及第三導電層240進行蝕刻。

在實例性實施例中，第二頂蓋圖案385可在基板100的第一區I上在第二方向D2上延伸，且多個第二頂蓋圖案385可被形成為在第一方向D1上彼此間隔開。第二頂蓋層380可保留於基板100的第二區II上。

藉由蝕刻製程，在基板100的第一區I上，可在第一開口230上依序地堆疊第三導電圖案245、第四障壁圖案255、第四導電圖案265、第一罩幕275、第一蝕刻終止圖案365與第二頂蓋圖案385，而可在第一開口230的外側處在絕緣層結構210的第二絕緣層190上依序地堆疊第三絕緣圖案205、第三導電圖案245、第四障壁圖案255、第四導電圖案265、第一罩幕275、第一蝕刻終止圖案365及第二頂蓋圖案385。

在下文中，依序堆疊的第三導電圖案245、第四障壁圖 案255、第四導電圖案265、第一罩幕275、第一蝕刻終止圖案365與第二頂蓋圖案385可被稱為位元線結構395。在實例性實施例中，位元線結構395可在基板100的第一區I上在第二方向D2上延伸，且多個位元線結構395可在第一方向D1上彼此間隔開。

可在基板100的第一區I的在第一方向D1上與基板100的第二區II相鄰的部分上形成虛設位元線結構，所述虛設位元線結構包括彼此依序堆疊且在第二方向D2上延伸的第七導電圖案247、第六障壁圖案257、第八導電圖案267與第二罩幕277。第一蝕刻終止層360可保留於第二閘極結構330、虛設位元線結構、第一間隔件結構及第二間隔件結構、絕緣層結構210的部分以及隔離圖案結構110上。第二頂蓋層380可保留於第一蝕刻終止層360的部分以及第二閘極結構330的上表面、虛設位元線結構的上表面及第二絕緣間層370的上表面上。

參照圖25及圖26，可在基板100上形成第五間隔件層以覆蓋位元線結構395、虛設位元線結構及第二頂蓋層380，且可在第五間隔件層上依序形成第四絕緣層與第五絕緣層。

第五間隔件層亦可覆蓋位於第二絕緣層190與位元線結構395之間的第三絕緣圖案205的側壁，且第五絕緣層可填充第一開口230。

第五間隔件層可包含氮化物(例如，氮化矽)或者可由氮化物形成，第四絕緣層可包含氧化物(例如，氧化矽)或者可由氧化物形成，而第五絕緣層可包含氮化物(例如，氮化矽)或 者可由氮化物形成。

可藉由蝕刻製程對第四絕緣層及第五絕緣層進行蝕刻。在實例性實施例中，可藉由使用包括亞磷酸(H₃PO₄)、SCl或氟化氫(HF)的蝕刻溶液的濕式蝕刻製程來實行所述蝕刻製程，且可移除第四絕緣層及第五絕緣層的除第一開口230中的部分以外的其他部分。因此，第五間隔件層的整個表面的大部分(即，除第五間隔件層的在第一開口230中的部分以外的整個表面)可被暴露出，且第四絕緣層及第五絕緣層的保留於第一開口230中的部分可分別形成第四絕緣圖案410及第五絕緣圖案420。

可在第一開口230中在第五間隔件層的被暴露表面以及第四絕緣圖案410及第五絕緣圖案420上形成第六間隔件層，且可對第六間隔件層進行各向異性蝕刻以在第五間隔件層的表面以及第四絕緣圖案410及第五絕緣圖案420上形成第六間隔件430，以覆蓋位元線結構395的側壁。第六間隔件層亦可形成於虛設位元線結構的側壁上。第六間隔件層可包含氧化物(例如，氧化矽)或者可由氧化物形成。

可使用第二頂蓋圖案385及第六間隔件430作為蝕刻罩幕來實行乾式蝕刻製程，以形成暴露出第一主動圖案103的上表面的第二開口440。隔離圖案結構110的第一隔離圖案112的上表面及第一閘極罩幕160的上表面亦可藉由第二開口440而被暴露出。

藉由乾式蝕刻製程，可移除第五間隔件層的位於第二頂 蓋圖案385的上表面、第二絕緣層190的上表面及第二頂蓋層380的上表面上的部分，且因此可形成覆蓋位元線結構395的側壁的第五間隔件400。第五間隔件400亦可覆蓋虛設位元線結構的側壁。

在乾式蝕刻製程期間，可部分地移除第一絕緣層180及第二絕緣層190，且可將第一絕緣圖案185及第二絕緣圖案195保留於位元線結構395下方。依序堆疊於位元線結構395下方的第一絕緣圖案至第三絕緣圖案185、195及205可形成絕緣圖案結構215。

參照圖27及圖28，可在第二頂蓋圖案385的上表面、第二頂蓋層380的上表面、第六間隔件430的外側壁、第四絕緣圖案410的上表面的部分及第五絕緣圖案420的上表面的部分以及第一主動圖案103的上表面、第一隔離圖案112的上表面及藉由第二開口440而被暴露出的第一閘極罩幕160的上表面上形成第七間隔件層，且可對第七間隔件層進行各向異性蝕刻以形成對位元線結構395的側壁進行覆蓋的第七間隔件450。第七間隔件層可包含氮化物(例如，氮化矽)或者可由氮化物形成。

在基板100的第一區I上自位元線結構395的側壁在水平方向上依序堆疊的第五間隔件至第七間隔件400、430及450可被稱為第三間隔件結構460。

可在基板100的第一區I上形成下部接觸插塞層以填充第二開口440，且可對下部接觸插塞層進行平坦化以暴露出第二頂 蓋圖案385的上表面及第二頂蓋層380的上表面。

在實例性實施例中，下部接觸插塞層可在第二方向D2上延伸，且多個下部接觸插塞層可藉由位元線結構395而在第一方向D1上彼此間隔開。下部接觸插塞層可包含例如經摻雜複晶矽或者可由例如經摻雜複晶矽形成。

參照圖29至圖31，可在第二頂蓋圖案385、第二頂蓋層380及下部接觸插塞層上形成具有第三開口的第三罩幕。第三罩幕的第三開口可在第二方向D2上彼此間隔開，且第三開口中的每一者可在基板100的第一區I上在第一方向D1上延伸。可使用第三罩幕作為蝕刻罩幕而對下部接觸插塞層實行蝕刻製程。

在實例性實施例中，第三開口中的每一者可在垂直方向上與基板100的第一區I上的第一閘極結構170交疊。隨著蝕刻製程的實行，可形成第四開口以在基板100的第一區I上暴露出第一閘極結構170的第一閘極罩幕160的位於位元線結構395之間的上表面。

在移除第三罩幕之後，可在基板100的第一區I上形成第三頂蓋圖案480以填充第四開口。第三頂蓋圖案480可包含氮化物(例如，氮化矽)或者可由氮化物形成。在實例性實施例中，第三頂蓋圖案480可在位元線結構395之間在第一方向D1上延伸，且多個第三頂蓋圖案480可在第二方向D2上彼此間隔開。

因此，在基板100的第一區I上的位元線結構395之間在第二方向D2上延伸的下部接觸插塞層470可被分成藉由第三頂 蓋圖案480而在第二方向D2上彼此間隔開的多個下部接觸插塞475。

參照圖32，可移除下部接觸插塞475的上部部分，以暴露出位於位元線結構395的側壁上的第三間隔件結構460的上部部分，且可移除被暴露出的第三間隔件結構460的第六間隔件430的上部部分及第七間隔件450的上部部分。

可進一步實行回蝕(etch back)製程以移除下部接觸插塞475的上部部分。因此，下部接觸插塞475的上表面可低於第六間隔件430的最上部表面及第七間隔件450的最上部表面。

可在位元線結構395、第三間隔件結構460、第三頂蓋圖案480、第二頂蓋層380及下部接觸插塞475上形成第八間隔件層，且可對第八間隔件層進行各向異性蝕刻，使得可形成第八間隔件490以覆蓋位於位元線結構395在第一方向D1上的相對側壁中的每一者上的第三間隔件結構460。下部接觸插塞475的上表面可被暴露出而不被第八間隔件490覆蓋。

參照圖33至圖35，可在第二頂蓋圖案385及第三頂蓋圖案480、第八間隔件490及下部接觸插塞475上形成第一犧牲層。可對第一犧牲層的上部部分進行平坦化以暴露出第二頂蓋圖案385的上表面及第三頂蓋圖案480的上表面以及第二頂蓋層380的上表面。

第一犧牲層可包含例如旋塗硬罩幕(spin-on-hardmask，SOH)或非晶碳層(amorphous carbon layer，ACL)等或者可由例 如SOH、ACL等形成。

可在基板100的第一區I與第二區II之間的邊界處形成第五開口520，第五開口520延伸穿過第二頂蓋層380的部分、位於第二頂蓋層380的所述部分下方的第二絕緣間層370、第一蝕刻終止層360、絕緣層結構210、第一閘極罩幕160、第二導電圖案150及隔離圖案結構110，以暴露出第一導電圖案140。第五開口520亦可暴露出位於第一導電圖案140的側壁上的第三障壁圖案130及第一閘極絕緣圖案120。

亦可在基板100的第二區II中形成第六開口(未示出)，第六開口延伸穿過第二頂蓋層380的部分、第二絕緣間層370、第一蝕刻終止層360及位於第二閘極結構330之間的第二主動圖案105的上部部分。

參照圖36至圖38，可藉由例如灰化製程及/或剝離製程來移除第一犧牲層，且可實行與參照圖1至圖5所示的製程實質上相同或相似的製程。

舉例而言，在基板100的第二區II上，可在第二主動圖案105的與第六開口525的底部相鄰的部分上形成第二金屬矽化物層900，且可在第二金屬矽化物層900的上表面、第六開口525的側壁及第二頂蓋層380的上表面上依序形成第七障壁層530及第八障壁層532。與如圖5中所示的第一金屬矽化物層相同，第二金屬矽化物層900可包含例如矽化鈷鈦(CoTi_xSi_y)或者可由例如矽化鈷鈦(CoTi_xSi_y)形成，其中x及y是實數。

在基板100的第一區I上，可在下部接觸插塞475上形成第三金屬矽化物層500，且可在第五開口520的底部及側壁、以及第三金屬矽化物層500的上表面、第二頂蓋圖案385的上表面及第三頂蓋圖案480的上表面以及第八間隔件490的上表面上依序形成第七障壁層530及第八障壁層532。

可在第八障壁層532上形成第三金屬層540，以填充位於位元線結構395與第五開口520及第六開口525之間的空間。

第七障壁層530可包含金屬(例如，鈦、鉭等)或者可由金屬形成，第八障壁層532可包含金屬氮化物(例如，氮化鈦、氮化鉭等)或者可由金屬氮化物形成，而第三金屬層540可包含金屬(例如，鎢、鈦、鉭等)或者可由金屬形成。

可進一步對第三金屬層540實行平坦化製程。所述平坦化製程可包括化學機械研磨(chemical-mechanical polishing，CMP)製程及/或回蝕製程。

參照圖39至圖42，可對第三金屬層540以及第七障壁層530及第八障壁層532進行圖案化以形成上部接觸插塞549。

可在基板100的第一區I上形成上部接觸插塞549。可在基板100的第一區I與第二區II之間的邊界處形成配線600。可在基板100的第一區I的在第一方向D1上與基板100的第二區II相鄰的部分上形成導電接墊608，且可在基板100的第二區II上形成第一接觸插塞結構940。可在上部接觸插塞549、配線600、導電接墊608及第一接觸插塞結構940之中形成第七開口547。

可藉由不僅移除第三金屬層540以及第七障壁層530及第八障壁層532且亦移除第二頂蓋圖案385及第三頂蓋圖案480、第二頂蓋層380、第三間隔件結構460、第八間隔件490、第一蝕刻終止層360、第一蝕刻終止圖案365、第一罩幕275、第二閘極罩幕320以及第一間隔件結構及第二間隔件結構來形成第七開口547。

隨著第七開口547的形成，第三金屬層540以及第七障壁層530及第八障壁層532可被轉變成第三金屬圖案545以及覆蓋第三金屬圖案545的下表面的第七障壁圖案535及第八障壁圖案537，第三金屬圖案545與第七障壁圖案535及第八障壁圖案537可形成上部接觸插塞549。在實例性實施例中，多個上部接觸插塞549可被形成為在第一方向D1及第二方向D2上彼此間隔開，且當在平面圖中觀察時可被排列成蜂巢式圖案(honeycomb pattern)或晶格圖案(lattice pattern)。當在平面圖中觀察時，上部接觸插塞549中的每一者可具有圓形形狀、橢圓形形狀或多邊形形狀。

在基板100的第一區I上依序堆疊的下部接觸插塞475、第三金屬矽化物層500與上部接觸插塞549可形成第二接觸插塞結構。

配線600可包括第四金屬圖案590以及覆蓋第四金屬圖案590的下表面的第九障壁圖案580及第十障壁圖案582。導電接墊608可包括第五金屬圖案598以及覆蓋第五金屬圖案598的下表面的第十一障壁圖案586及第十二障壁圖案588。可在第五開口 520中形成包括第六金屬圖案560以及第十三障壁圖案550及第十四障壁圖案555的第三接觸插塞結構570。

在實例性實施例中，配線600可在第一方向D1上自基板100的第一區I與第二區II之間的邊界朝向基板100的第二區II延伸，且多條配線600可在第二方向D2上彼此間隔開。在實例性實施例中，配線600可在垂直方向上與第五開口520交疊。

配線600中的至少一者可連接至第一接觸插塞結構940。在實例性實施例中，第一接觸插塞結構940可包括第七金屬圖案930以及覆蓋第七金屬圖案930的下表面的第十五障壁圖案910及第十六障壁圖案920。

在一些實施例中，可移除第六間隔件430以形成連接至第七開口547的空氣隙。在此種情形中，可藉由例如濕式蝕刻製程來移除第六間隔件430。

參照圖43及圖44，可形成第六絕緣層620以填充第七開口547。可在第六絕緣層620、上部接觸插塞549、配線600、導電接墊608及第一接觸插塞結構940上形成第二蝕刻終止層630。

第六絕緣層620可包含氮化物(例如，氮化矽)或者可由氮化物形成，而第二蝕刻終止層630可包含氮化物(例如，硼氮化矽、碳氮化矽等)或者可由氮化物形成。

若形成連接至第七開口547的空氣隙，則第六絕緣層620可包含具有低間隙填充特性的材料或者可由具有低間隙填充 特性的材料形成，且因此空氣隙可不被第六絕緣層620填充而是被保留下來。空氣隙亦可被稱為空氣間隔件。

參照圖45及圖46，可在第二蝕刻終止層630上形成模具層，且可對模具層的部分及第二蝕刻終止層630的位於模具層的所述部分下方的部分進行蝕刻，以形成暴露出上部接觸插塞549的上表面的第八開口。

可形成下部電極層以填充第八開口，且可對下部電極層進行平坦化以暴露出模具層的上表面，藉此在第八開口中形成具有柱形狀的下部電極700。在實施例中，下部電極700可具有含有封閉底端的杯形狀或中空圓柱形形狀。在實例性實施例中，當在平面圖中觀察時，多個下部電極700可被排列成蜂巢式圖案。

可藉由使用蝕刻溶液(例如，低氟化銨液體(low ammoniumfluoride liquid，LAL))的濕式蝕刻製程來移除模具層。可在下部電極700的上表面及側壁上形成介電層710。可在介電層710上形成上部電極720。因此，可形成包括依序堆疊的下部電極700、介電層710與上部電極720的電容器730。

下部電極700可包含例如金屬、金屬氮化物、金屬矽化物等或者可由例如金屬、金屬氮化物、金屬矽化物等形成，介電層710可包含金屬氧化物(例如，氧化鉿、氧化鋯等)或者可由金屬氧化物形成，而上部電極720可包含金屬氮化物(例如，氮化鈦或經摻雜矽-鍺)或者可由金屬氮化物形成。

藉由上述製程，可製造半導體裝置。

所述半導體裝置可具有以下結構特性。

在實施例中，半導體裝置可包括：第一閘極結構170，掩埋於包括胞元區I及周邊電路區II的基板100的胞元區I中且在第一方向D1上延伸；位元線結構395，位於基板100的胞元區上且在第二方向D2上延伸；第二接觸插塞結構475、第二接觸插塞結構500及第二接觸插塞結構549，位於與位元線結構395相鄰的第一主動圖案103上；電容器730，位於第二接觸插塞結構475、第二接觸插塞結構500及第二接觸插塞結構549上；第二閘極結構330，位於基板100的周邊電路區II上；第一接觸插塞結構940，位於與第二閘極結構330相鄰的第二主動圖案105上；以及第二金屬矽化物層900，位於第二主動圖案105上且與第一接觸插塞結構940的下表面接觸。

在實例性實施例中，第一接觸插塞結構940的下部部分可填充第二主動圖案105上的第六開口525，且可包括第七金屬圖案930、第十六障壁圖案920及第十五障壁圖案910，第七金屬圖案930包含第一金屬，第十六障壁圖案920覆蓋第七金屬圖案930的下表面及側壁且包含第二金屬的氮化物，第十五障壁圖案910覆蓋第十六障壁圖案920的下表面及側壁且與第二金屬矽化物層900接觸並包含第三金屬。第二金屬矽化物層900可包含第三金屬、不同於第三金屬的第四金屬及矽或者可由第三金屬、不同於第三金屬的第四金屬及矽形成。

在實例性實施例中，第三金屬可為鈦，第四金屬可為鈷， 且因此第二金屬矽化物層900可包含矽化鈷鈦(CoTi_xSi_y)或者可由矽化鈷鈦(CoTi_xSi_y)形成，其中x及y是實數。

在實例性實施例中，第二金屬與第三金屬可彼此相同，且因此第十五障壁圖案910可包含鈦或者可由鈦形成，而第十六障壁圖案920可包含氮化鈦或者可由氮化鈦形成。

在實例性實施例中，第一金屬可為鎢。

圖47是示出根據實例性實施例的半導體裝置的剖視圖，其可對應於圖46。

除第一接觸插塞結構940不包括第七金屬圖案930而是僅包括第十六障壁圖案920及覆蓋第十六障壁圖案920的下表面的第十五障壁圖案910以外，此半導體裝置可與圖46所示半導體裝置實質上相同或相似。

儘管已參照本發明概念實例性實施例示出並闡述了本發明概念，然而此項技術中具有通常知識者應理解，在不背離本發明概念的由隨附申請專利範圍所陳述的精神及範圍的條件下，可對其作出形式及細節上的各種改變。

10:基板

20:第一絕緣間層

76:第一障壁圖案

78:第二障壁圖案

80:第一金屬矽化物層

92:第二金屬圖案

95:接觸插塞結構

Claims (7)

1. 一種半導體裝置，包括：金屬矽化物層，位於基板上；以及接觸插塞結構，位於所述金屬矽化物層上，其中所述接觸插塞結構包括：金屬圖案，包含第一金屬；以及第一障壁圖案，覆蓋所述金屬圖案的下表面及側壁且與所述金屬矽化物層接觸，其中所述第一障壁圖案包含第二金屬，其中所述金屬矽化物層包含矽、所述第二金屬及不同於所述第二金屬的第三金屬，其中所述第二金屬包括鈦，且所述第三金屬包括鈷，其中所述金屬矽化物層包含矽化鈷鈦(CoTi_xSi_y)，x及y是實數，且其中所述金屬矽化物層的與所述第一障壁圖案相鄰的部分處的鈦濃度大於所述金屬矽化物層的與所述基板相鄰的部分處的鈦濃度。
2. 如請求項1所述的半導體裝置，其中所述第三金屬包括鈷、鎳、鈦、鉑、鉬、鈉、錳、鎢或鋯。
3. 如請求項1所述的半導體裝置，其中所述第一金屬包括鎢、鈦或鉭。
4. 如請求項1所述的半導體裝置，其中所述金屬圖案包含所述第一金屬的氮化物。
5. 一種半導體裝置，包括：金屬矽化物層，位於基板上，所述金屬矽化物層包含矽化鈷鈦(CoTi_xSi_y)，其中x及y是實數；以及接觸插塞結構，位於所述金屬矽化物層上，其中所述接觸插塞結構包括：金屬圖案，包含第一金屬；第一障壁圖案，加襯於所述金屬圖案的下表面及側壁上，所述第一障壁圖案包含第二金屬的氮化物；以及第二障壁圖案，加襯於所述第一障壁圖案的下表面及側壁上且與所述金屬矽化物層接觸，所述第二障壁圖案包含鈦，其中所述金屬矽化物層的與所述第一障壁圖案相鄰的部分的鈦濃度大於所述金屬矽化物層的與所述基板相鄰的部分的鈦濃度。
6. 一種半導體裝置，包括：基板，包括胞元區及周邊電路區；第一閘極結構，在所述胞元區中在與所述基板的上表面實質上平行的第一方向上延伸；位元線結構，位於所述基板的所述胞元區上，所述位元線結構在與所述基板的所述上表面實質上平行且與所述第一方向交叉的第二方向上延伸； 第一接觸插塞結構，位於所述基板的與所述位元線結構相鄰的部分上；電容器，位於所述第一接觸插塞結構上；第二閘極結構，位於所述基板的所述周邊電路區上；第二接觸插塞結構，位於所述基板的與所述第二閘極結構相鄰的部分上；以及金屬矽化物層，位於所述基板上，所述金屬矽化物層與所述第二接觸插塞結構的下表面接觸，其中所述第二接觸插塞結構包括：金屬圖案，包含第一金屬；以及第一障壁圖案，覆蓋所述金屬圖案的下表面及側壁且與所述金屬矽化物層接觸，所述第一障壁圖案包含第二金屬，且其中所述金屬矽化物層包含矽、所述第二金屬及不同於所述第二金屬的第三金屬。
7. 如請求項6所述的半導體裝置，其中所述第二金屬包括鈦，且所述第三金屬包括鈷，且其中所述金屬矽化物層包含矽化鈷鈦(CoTi_xSi_y)，x及y是實數。