JP2012235059A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012235059A
JP2012235059A JP2011104407A JP2011104407A JP2012235059A JP 2012235059 A JP2012235059 A JP 2012235059A JP 2011104407 A JP2011104407 A JP 2011104407A JP 2011104407 A JP2011104407 A JP 2011104407A JP 2012235059 A JP2012235059 A JP 2012235059A
Authority
JP
Japan
Prior art keywords
film
silicon
metal element
inorganic polymer
containing inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011104407A
Other languages
English (en)
Inventor
Hirosuke Nakazawa
啓輔 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011104407A priority Critical patent/JP2012235059A/ja
Priority to US13/309,730 priority patent/US8659114B2/en
Publication of JP2012235059A publication Critical patent/JP2012235059A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

【課題】半導体基板の転移を防止しつつ、絶縁膜の埋め込み性を確保するとともに、エッチング耐性を向上させる。
【解決手段】シリコン含有無機ポリマー膜８にアルカリ金属元素またはアルカリ土類金属元素を含有させ、塗布法などの方法にてトレンチ６内に埋め込まれるようにしてシリコン含有無機ポリマー膜８をライナー膜７上に形成し、水蒸気を含む雰囲気中でシリコン含有無機ポリマー膜８の酸化処理を行うことにより、シリコン含有無機ポリマー膜８をシリコン酸化膜９に変化させる。
【選択図】 図１

Description

本発明の実施形態は半導体装置および半導体装置の製造方法に関する。
半導体集積回路の微細化に伴って、ＣＶＤ法では絶縁膜の埋め込みが困難になっている。絶縁膜の埋め込み性を確保するために、塗布法にてポリシラザンを埋め込む方法が検討されている。ポリシラザンは−ＳｉＨ２−ＮＨ−の基本構造を有するポリマーで、水蒸気雰囲気でアニールすることによってシリコン酸化膜に転換できる。水蒸気温度は高い方が二酸化ケイ素の性質に近くなるが、Ｓｉ側壁が同時に酸化され易くなり、Ｓｉの転移を引き起すことがある。水蒸気温度を低くすると、Ｓｉ側壁の酸化は抑制されるが、エッチング液によるエッチング速度が速くなり、所望の形状を得ることが難しくなる。
特開２００６−２９１１０７号公報
本発明の一つの実施形態の目的は、半導体基板の転移を防止しつつ、絶縁膜の埋め込み性を確保するとともに、エッチング耐性を向上させることが可能な半導体装置および半導体装置の製造方法を提供することである。
実施形態の半導体装置によれば、半導体基板と、トレンチと、シリコン酸化膜とが設けられている。トレンチは、前記半導体基板の素子分離領域に形成されている。シリコン酸化膜は、アルカリ金属元素またはアルカリ土類金属元素を含有し、前記トレンチに埋め込まれている。
図１（ａ）〜図１（ｅ）は、第１実施形態に係る半導体装置の製造方法を示す断面図である。 図２（ａ）〜図２（ｅ）は、第１実施形態に係る半導体装置の製造方法を示す断面図である。 図３は、実施形態に係る半導体装置に適用されるアルカリ金属元素およびアルカリ土類金属元素の活性化エネルギーを示す図である。 図４（ａ）は、アルカリ金属元素およびアルカリ土類金属元素の１価イオンの活性化エネルギーと拡散係数との関係を示す図、図４（ｂ）は、アルカリ金属元素およびアルカリ土類金属元素の中性原子の活性化エネルギーと拡散係数との関係を示す図である。 図５（ａ）〜図５（ｅ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。 図６（ａ）〜図６（ｅ）は、第３実施形態に係る半導体装置の製造方法を示す断面図である。 図７（ａ）〜図７（ｃ）は、第４実施形態に係る半導体装置の製造方法を示す断面図である。
以下、実施形態に係る半導体装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１（ａ）〜図１（ｅ）および図２（ａ）〜図２（ｅ）は、第１実施形態に係る半導体装置の製造方法を示す断面図である。なお、第１実施形態では、半導体装置としてＮＡＮＤメモリを例にとる。
図１（ａ）において、熱酸化などの方法にて半導体基板１上にゲート絶縁膜２を形成する。なお、半導体基板１の材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどを用いることができる。ゲート絶縁膜２としては、シリコン酸化膜を用いるようにしてもよいし、高誘電体膜を用いるようにしてもよい。また、ゲート絶縁膜２の膜厚は、例えば、８ｎｍ程度に設定することができる。
次に、ＣＶＤなどの方法にてゲート絶縁膜２上に浮遊ゲート電極膜３を形成する。なお、浮遊ゲート電極膜３としては、多結晶シリコン膜を用いるようにしてもよいし、ＷＳｉまたはＣｏＳｉなどの合金膜を用いるようにしてもよい。また、浮遊ゲート電極膜３の膜厚は、例えば、１００〜２００ｎｍの範囲内に設定することができる。
次に、減圧ＣＶＤなどの方法にて浮遊ゲート電極膜３上にＣＭＰストッパ膜４を形成する。なお、ＣＭＰストッパ膜４としては、シリコン窒化膜を用いるようにしてもよいし、多結晶シリコン膜を用いるようにしてもよい。また、ＣＭＰストッパ膜４の膜厚は、例えば、１００〜２００ｎｍの範囲内に設定することができる。
次に、ＬＰＣＶＤなどの方法にて上にハードマスク５を形成する。なお、ハードマスク５としては、例えば、ＴＥＯＳ膜を用いることができる。また、ハードマスク５の膜厚は、例えば、３００ｎｍ程度に設定することができる。
次に、図１（ｂ）に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、ハードマスク５、ＣＭＰストッパ膜４、浮遊ゲート電極膜３およびゲート絶縁膜２を貫通して半導体基板１内に達するトレンチ６を素子分離領域に形成する。この時、ハードマスク５は薄膜化され、ＣＭＰストッパ膜４上にハードマスク５が薄く残される。なお、このトレンチ６は、ＮＡＮＤメモリにおけるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）として用いることができる。また、トレンチ６の幅は１０〜１００ｎｍ程度の範囲内、トレンチ６の深さは２００〜５００ｎｍ程度の範囲内に設定することができる。
次に、図１（ｃ）に示すように、ＣＶＤなどの方法にてトレンチ６の側壁が覆われるようにしてハードマスク５上にライナー膜７を形成する。なお、ライナー膜７としては、例えば、ＴＥＯＳ膜またはＨＴＯ膜を用いることができ、アルカリ金属元素およびアルカリ土類金属元素を含有しないようにすることができる。また、ライナー膜７の膜厚は、１〜２０ｎｍ程度の範囲内に設定することができる。また、ライナー膜７は省略するようにしてもよい。
次に、図１（ｄ）に示すように、塗布法などの方法にてトレンチ６内に埋め込まれるようにしてシリコン含有無機ポリマー膜８をライナー膜７上に形成する。この時、シリコン含有無機ポリマー膜８には、アルカリ金属元素またはアルカリ土類金属元素を含有させる。このアルカリ金属元素またはアルカリ土類金属元素は、Ｋ、Ｒｂ、Ｃｓ、ＭｇおよびＳｒから選択されることが好ましく、特に、Ｃｓが最も好ましい。これらの元素は１種類だけ使用してもよいし、複数の元素を組み合わせて使用するようにしてもよい。また、このアルカリ金属元素またはアルカリ土類金属元素の濃度は、半導体基板１上に成膜した酸化物の表面濃度として、１０１０ａｔｏｍｓ／ｃｍ２以上に設定することが好ましい。
また、シリコン含有無機ポリマー膜８は、Ｓｉ−Ｏ結合またはＳｉ−Ｎ結合を基本構造とする高分子から構成することができる。例えば、シリコン含有無機ポリマー膜８としては、例えば、ペルヒドロポリシラザン（ＰＨＰＳ）膜またはハイドロジェンシルセスキオキサン（ＨＳＱ）膜を用いることができる。
メチル基など有機物を官能基として有するシリコン含有ポリマー膜（有機ＳＯＧ）をＰＨＰＳ膜やＨＳＱ膜の代わりに用いると、有機物が400℃から600℃程度の温度において分解を始めるので、これより高温の製造工程が入る部分には使用することが出来ない。特にＳＴＩにおいては有機ＳＯＧ中の炭素が固定電荷として働き、半導体デバイスの閾値に悪影響を及ぼす。それに対して、シリコン含有無機ポリマー膜（無機ＳＯＧ）では、そのような影響を低減することが出来る。
また、有機ＳＯＧは電気的な耐圧が低く、5ＭＶ/ｃｍ程度である。10〜20ＭＶ/ｃｍ程度の高電界がかかるような箇所（例えば、ＮＡＮＤメモリのＳＴＩなど）には有機ＳＯＧは使用できず、有機ＳＯＧよりも電気的な耐圧が高い無機ＳＯＧが使用される。
ここで、シリコン含有無機ポリマー膜８にアルカリ金属元素またはアルカリ土類金属元素を含有させる方法としては、アルカリ金属元素またはアルカリ土類金属元素から構成される塩類をシリコン含有無機ポリマー溶液に添加してからライナー膜７上に塗布することができる。この時、シリコン含有無機ポリマー溶液中のアルカリ金属元素またはアルカリ土類金属元素の濃度は、Ｓｉ基板上に成膜したときの表面濃度として１０１０ａｔｏｍｓ／ｃｍ２以上に設定することが好ましい。そして、シリコン含有無機ポリマー溶液を塗布した後、熱処理を行うことで溶媒を揮発させ、シリコン含有無機ポリマー膜８を形成することができる。なお、この熱処理は、例えば、ホットプレート上で８０〜３００℃程度の範囲内で数十秒間行うことができる。また、アルカリ金属元素またはアルカリ土類金属元素の添加剤としては、アルカリ金属元素またはアルカリ土類金属元素の硝酸塩、硫酸塩、炭酸塩、酸化物、塩化物、臭化物、弗化物、ヨウ化物、水酸化物などを挙げることができる。
次に、図１（ｅ）に示すように、水蒸気を含む雰囲気中でシリコン含有無機ポリマー膜８の酸化処理を行うことにより、シリコン含有無機ポリマー膜８をシリコン酸化膜９に変化させる。なお、酸化処理は、２３０℃以上かつ９００℃以下の温度で行うことが好ましい。ここで、酸化処理の温度を２３０℃以上に設定することにより、シリコン酸化膜９を緻密化させることができる。このため、フッ酸などのエッチング液によるエッチング速度を遅くすることができ、所望の形状を得やすくすることができる。また、酸化処理の温度を９００℃以下に設定することにより、半導体基板１の側壁の酸化を抑制することができ、半導体基板１の転移を抑制することができる。また、酸化炉内の雰囲気および温度を安定化させるために、酸化処理は、５分以上行うことが好ましい。ただし、過剰に長時間の酸化が行われると、半導体基板１の側壁が厚く酸化されるため、酸化処理に時間は、６０分以下に設定することが好ましい。
ここで、シリコン含有無機ポリマー膜８にアルカリ金属元素またはアルカリ土類金属元素を含有させることで、シリコン含有無機ポリマー膜８をシリコン酸化膜９に転換させる反応を促進させることができる。このため、シリコン含有無機ポリマー膜８の酸化処理の温度を低下させつつ、シリコン酸化膜９の元素濃度や密度などの膜質を二酸化ケイ素に近づけることができ、半導体基板１の転移を防止しつつ、トレンチ６でのシリコン酸化膜９の埋め込み性を確保するとともに、エッチング耐性を向上させることが可能となる。
また、トレンチ６とシリコン酸化膜９との間にライナー膜７を設けることにより、シリコン含有無機ポリマー膜８にアルカリ金属元素またはアルカリ土類金属元素が含有されている場合においても、アルカリ金属元素またはアルカリ土類金属元素が半導体基板１およびゲート絶縁膜２に拡散するのを抑制することができる。このため、アルカリ金属元素またはアルカリ土類金属元素が半導体基板１およびゲート絶縁膜２で固定電荷として作用するのを抑制することができ、シリコン酸化膜９を用いたデバイスの信頼性の低下を抑制することができる。
次に、図２（ａ）に示すように、ＣＭＰなどの方法にてＣＭＰストッパ膜４が露出するまでシリコン酸化膜９、ライナー膜７およびハードマスク５を薄膜化することにより、トレンチ６の周辺のシリコン酸化膜９、ライナー膜７およびハードマスク５を除去する。
なお、このＣＭＰを行う前または後に不活性雰囲気中でシリコン酸化膜９の熱処理を行うようにしてもよい。この熱処理は、７００℃以上かつ１１００℃以下の温度で行うことが好ましい。ここで、熱処理の温度を７００℃以上に設定することにより、シリコン酸化膜９を十分に緻密化させることができる。また、熱処理の温度を１１００℃以下に設定することにより、デバイスによってはイオン注入で既に形成されたチャネル層の拡散深さが増大するのを抑制することができる。この熱処理によってシリコン酸化膜９から水分が除去され、シリコン酸化膜９を緻密化させることが可能となり、デバイスの電機特性を向上させることができる。
次に、図２（ｂ）に示すように、フッ化物を用いたドライエッチングまたは希フッ酸を用いたウェットエッチングにてシリコン酸化膜９およびライナー膜７の上部を除去することにより、ＣＭＰストッパ膜４に対して段差１０を形成する。
次に、図２（ｃ）に示すように、リン酸溶液を用いたウェットエッチングにてＣＭＰストッパ膜４を除去し、浮遊ゲート電極膜３を露出させる。
次に、図２（ｄ）に示すように、フッ化物を用いたドライエッチングまたは希フッ酸を用いたウェットエッチングにてシリコン酸化膜９およびライナー膜７の上部を除去することにより、浮遊ゲート電極膜３に対して段差１１を形成する。この時、シリコン酸化膜９およびライナー膜７はゲート絶縁膜２上に突出させることが好ましい。
ここで、アルカリ金属元素またはアルカリ土類金属元素をシリコン含有無機ポリマー膜８に含有させることにより、シリコン含有無機ポリマー膜８からシリコン酸化膜９への転換速度を向上させることができ、元素組成や密度などの膜質が二酸化ケイ素に近づく。そのため、シリコン酸化膜９のエッチング速度をライナー膜７のエッチング速度と同等にすることができる。このため、シリコン酸化膜９およびライナー膜７の上部を除去する際にライナー膜７に対してシリコン酸化膜９が過度にエッチングされるのを防止することができ、ライナー膜７とシリコン酸化膜９との高さを揃えることができる。なお、ライナー膜７とシリコン酸化膜９との高さの差は１０ｎｍ以下にすることが好ましい。
次に、図２（ｅ）に示すように、ＣＶＤなどの方法にて段差１１の側壁が覆われるようにして浮遊ゲート電極膜３、ライナー膜７およびシリコン酸化膜９上に電極間絶縁膜１２を形成する。なお、電極間絶縁膜１２としては、例えば、ＯＮＯ（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜）膜を用いることができる。また、電極間絶縁膜１２の膜厚は、例えば、２０ｎｍ程度に設定することができる。
次に、ＣＶＤなどの方法にて電極間絶縁膜１２上に制御ゲート電極膜１３を形成する。なお、制御ゲート電極膜１３としては、例えば、多結晶シリコン膜およびタングステン膜を用いることができる。また、制御ゲート電極膜１２の膜厚は、例えば、５０ｎｍ程度に設定することができる。
図３は、実施形態に係る半導体装置に適用されるアルカリ金属元素およびアルカリ土類金属元素の活性化エネルギーを示す図である。なお、Ｅａ（Ｍ＋）およびＥａ（Ｍ０）はそれぞれ１価イオンおよび中性原子がシリコン格子中を移動する際の活性化エネルギー（計算値）である。また、活性化エネルギーＥａ（Ｍ＋）、Ｅａ（Ｍ０）それぞれについて、１．５ｅＶ以上の元素を薄いハッチ、２．０ｅＶ以上の元素を濃いハッチで示した。
図３において、アルカリ金属元素では、原子半径やイオン半径が大きくなるにしたがって活性化エネルギーＥａが大きくなり、拡散するのに大きなエネルギーを必要とする。アルカリ土類金属元素に関しては、活性化エネルギーＥａ（Ｍ０）はアルカリ金属よりも全体的に大きいが、活性化エネルギーＥａ（Ｍ＋）が小さい傾向にあることが分かる。
図４（ａ）は、アルカリ金属元素およびアルカリ土類金属元素の１価イオンの活性化エネルギーと拡散係数との関係を示す図、図４（ｂ）は、アルカリ金属元素およびアルカリ土類金属元素の中性原子の活性化エネルギーと拡散係数との関係を示す図である。なお、ここでは活性化エネルギーと、シリコン原子中およびシリコン酸化膜中の拡散係数（計算値）の関係を示した。
図４において、活性化エネルギーＥａ（Ｍ＋）、Ｅａ（Ｍ０）が小さくなるに従って、拡散係数が大きくなることが分かる。拡散しにくい元素は、活性化エネルギーＥａ（Ｍ＋）、Ｅａ（Ｍ０）がともに１．５ｅＶ以上、安全を見ると２．０ｅＶ以上である。活性化エネルギーＥａ（Ｍ＋）、Ｅａ（Ｍ０）の両者が１．５ｅＶ以上の元素はＫ、Ｒｂ、Ｃｓ、Ｍｇ、Ｓｒの５元素である。特に、ＣｓはＥａ（Ｍ＋）とＥａ（Ｍ０）両者共に２．５ｅＶ程度もあり、非常に拡散しにくい元素である。
アルカリ金属元素やアルカリ土類金属元素は、ゾルゲル法などによるガラスの製造において、反応を促進させる触媒として利用されている。また、これらの元素は、ガラス転移温度を低下させて低温での流動性を高めることができる。これらの元素を、シリコン酸化物薄膜作成のための薬液に添加することで、薄膜形成を促進することが可能となるとともに、流動性を高めることができ、熱処理過程で生じるシリコン酸化膜９の収縮や応力が原因となって生じるＳｉ基板の結晶転移を減少させることができる。
また、アルカリ金属元素またはアルカリ土類金属元素を含む塗布液は酸化物へ転換する反応を促進させることができ、無機ＳＯＧ膜の元素組成や密度などの膜質をＣＶＤ酸化膜の膜質に近づけることができる。このため、無機ＳＯＧ膜をＣＶＤ酸化膜と同程度のエッチング速度にすることができ、ライナー膜７とシリコン酸化膜９との高さを揃えることができる。
（第２実施形態）
図５（ａ）〜図５（ｅ）は、第２実施形態に係る半導体装置の製造方法を示す断面図である。なお、第２実施形態では、半導体装置としてフィン型トランジスタを例にとる。
図５（ａ）において、ＣＶＤなどの方法にて半導体基板２１上にＣＭＰストッパ膜２３を形成する。なお、半導体基板２１上にＣＭＰストッパ膜２３を形成する前に、酸素雰囲気中で半導体基板２１を熱処理することにより、半導体基板２１上に酸化膜を形成するようにしてもよい。また、ＣＭＰストッパ膜２３は、例えば、１００〜２００ｎｍ程度に設定することができる。
そして、フォトリソグラフィー技術およびドライエッチング技術を用いてＣＭＰストッパ膜２３を貫通して半導体基板２１内に達するトレンチを形成することにより、半導体基板２１上にフィン２２を形成する。なお、フィン２２の高さは、１００〜３００ｎｍの範囲内に設定することができる。フィン２２の幅は、５０ｎｍ以下に設定することができる。
次に、図５（ｂ）に示すように、ＣＶＤなどの方法にてフィン２２およびＣＭＰストッパ膜２３が覆われるようにして半導体基板２１上にライナー膜２４を形成する。なお、ライナー膜２４としては、例えば、ＴＥＯＳ膜またはＨＴＯ膜を用いることができ、アルカリ金属元素およびアルカリ土類金属元素を含有しないようにすることができる。また、ライナー膜２４の膜厚は、２〜３０ｎｍ程度の範囲内に設定することができる。また、ライナー膜２４は省略してもよい。
次に、塗布法などの方法にてフィン２２の周囲が平坦化されるようにしてシリコン含有無機ポリマー膜２５をライナー膜２４上に形成する。この時、シリコン含有無機ポリマー膜２４には、アルカリ金属元素またはアルカリ土類金属元素を含有させる。このシリコン含有無機ポリマー膜２４は、シリコン含有無機ポリマー膜７と同様に構成することができる。
次に、図５（ｃ）に示すように、水蒸気を含む雰囲気中でシリコン含有無機ポリマー膜２５の酸化処理を行うことにより、シリコン含有無機ポリマー膜２５をシリコン酸化膜２６に変化させる。この酸化処理は、図１（ｅ）の酸化処理と同様に行うことができる。
次に、図５（ｄ）に示すように、ＣＭＰなどの方法にてＣＭＰストッパ膜２３が露出するまでシリコン酸化膜２６およびライナー膜２４を薄膜化することにより、フィン２２上のシリコン酸化膜２６およびライナー膜２４を除去する。
次に、図５（ｅ）に示すように、フッ化物を用いたドライエッチングまたは希フッ酸を用いたウェットエッチングにてシリコン酸化膜２６およびライナー膜２４の上部を除去することにより、シリコン酸化膜２６およびライナー膜２４上にフィン２２の一部を突出させる。そして、ゲート絶縁膜を介してフィン２２の側壁にゲート電極を形成することにより、ダブルゲート型トランジスタを形成することができる。
ここで、シリコン含有無機ポリマー膜２５にアルカリ金属元素またはアルカリ土類金属元素を含有させることで、シリコン含有無機ポリマー膜２５をシリコン酸化膜２６に転換させる反応を促進させることができる。このため、シリコン含有無機ポリマー膜２５の酸化処理の温度を低下させつつ、シリコン酸化膜２６の元素濃度や密度などの膜質をライナー膜２４に近づけることができ、半導体基板２１の転移を防止しつつ、フィン２２間でのシリコン酸化膜２６の埋め込み性を確保するとともに、エッチング耐性を向上させることが可能となる。
（第３実施形態）
図６（ａ）〜図６（ｅ）は、第３実施形態に係る半導体装置の製造方法を示す断面図である。なお、第３実施形態では、半導体装置としてＰＭＤ（Ｐｒｅ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）を例にとる。
図６（ａ）において、半導体基板３１上にゲート絶縁膜３４を介してゲート電極３５を形成した後、ゲート電極３５の両側に配置されるようにして半導体基板３１に不純物拡散層３２、３３を形成する。次に、ＣＶＤなどの方法にて半導体基板３１上に層間絶縁膜３６を形成する。なお、層間絶縁膜３６としては、シリコン酸化膜を用いることができる。
次に、図６（ｂ）に示すように、塗布法などの方法にてゲート電極３５の周囲が平坦化されるようにしてシリコン含有無機ポリマー膜３７を層間絶縁膜３６上に形成する。この時、シリコン含有無機ポリマー膜３７には、アルカリ金属元素またはアルカリ土類金属元素を含有させる。このシリコン含有無機ポリマー膜３７は、シリコン含有無機ポリマー膜７と同様に構成することができる。
次に、図６（ｃ）に示すように、水蒸気を含む雰囲気中でシリコン含有無機ポリマー膜３７の酸化処理を行うことにより、シリコン含有無機ポリマー膜３７をシリコン酸化膜３８に変化させる。この酸化処理は、図１（ｅ）の酸化処理と同様に行うことができる。
次に、ＣＶＤなどの方法にてシリコン酸化膜３８上にＣＭＰストッパ膜３９を形成する。なお、ＣＭＰストッパ膜３９としては、シリコン窒化膜を用いるようにしてもよいし、多結晶シリコン膜を用いるようにしてもよい。また、ＣＭＰストッパ膜３９の膜厚は、例えば、１００〜２００ｎｍの範囲内に設定することができる。
次に、図６（ｄ）に示すように、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、不純物拡散層３２、３３を露出させる開口部４０をＣＭＰストッパ膜３９、シリコン酸化膜３８および層間絶縁膜３６に形成する。
次に、図６（ｅ）に示すように、開口部４０に埋め込まれるようにして不純物拡散層３２、３３に接続された配線４１をＣＭＰストッパ膜３９上に形成する。そして、ＣＶＤなどの方法にて配線４１上に層間絶縁膜４２を形成する。なお、配線４１としては、ＡｌまたはＣｕなどの金属を用いることができる。層間絶縁膜４２としては、シリコン酸化膜を用いることができる。
ここで、シリコン含有無機ポリマー膜３７にアルカリ金属元素またはアルカリ土類金属元素を含有させることで、シリコン含有無機ポリマー膜３７をシリコン酸化膜３８に転換させる反応を促進させることができる。このため、シリコン含有無機ポリマー膜３７の酸化処理の温度を低下させつつ、シリコン酸化膜３８の元素濃度や密度などの膜質を二酸化ケイ素に近づけることができ、半導体基板３１の転移を防止しつつ、シリコン酸化膜３８のエッチング耐性を向上させることが可能となる。
（第４実施形態）
図７（ａ）〜図７（ｃ）は、第４実施形態に係る半導体装置の製造方法を示す断面図である。なお、第４実施形態では、半導体装置としてＩＭＤ（Ｉｎｔｅｒ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）を例にとる。
図７（ａ）において、層間絶縁膜５１に配線５２を埋め込んだ後、ＣＶＤなどの方法にて層間絶縁膜５１上に保護膜５３を形成する。なお、層間絶縁膜５１としては、シリコン酸化膜を用いることができる。保護膜５３としては、シリコン窒化膜を用いることができる。次に、塗布法などの方法にてシリコン含有無機ポリマー膜５４を保護膜５３上に形成する。この時、シリコン含有無機ポリマー膜５４には、アルカリ金属元素またはアルカリ土類金属元素を含有させる。このシリコン含有無機ポリマー膜５４は、シリコン含有無機ポリマー膜７と同様に構成することができる。
次に、図７（ｂ）に示すように、水蒸気を含む雰囲気中でシリコン含有無機ポリマー膜５４の酸化処理を行うことにより、シリコン含有無機ポリマー膜５４をシリコン酸化膜５５に変化させる。この酸化処理は、図１（ｅ）の酸化処理と同様に行うことができる。そして、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、配線５２を露出させる開口部５６をシリコン酸化膜５５および保護膜５３に形成する。
次に、図７（ｃ）に示すように、配線５２に接続された配線５７を開口部５６に埋め込む。
ここで、シリコン含有無機ポリマー膜５４にアルカリ金属元素またはアルカリ土類金属元素を含有させることで、シリコン含有無機ポリマー膜５４をシリコン酸化膜５５に転換させる反応を促進させることができ、シリコン酸化膜５５のエッチング耐性を向上させることが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２１、３１ 半導体基板、２、３４ ゲート絶縁膜、３ 浮遊ゲート電極膜、４、２３、３９ ＣＭＰストッパ膜、５ ハードマスク、６ トレンチ、７、２４ ライナー膜、８、２５、３７、５４ シリコン含有無機ポリマー膜、９、２６、３８、５５ シリコン酸化膜、１０、１１ 段差、１２ 電極間絶縁膜、１３ 制御ゲート電極膜、２２ フィン、３２、３３ 不純物拡散層、３５ ゲート電極、３６、４２、５１ 層間絶縁膜、４０、５６ 開口部、４１、５２、５７ 配線、５３ 保護膜

Claims (5)

  1. 半導体基板と、
    前記半導体基板の素子分離領域に形成されたトレンチと、
    前記トレンチに埋め込まれ、アルカリ金属元素またはアルカリ土類金属元素を含有するシリコン酸化膜とを備えることを特徴とする半導体装置。
  2. 前記トレンチと前記シリコン酸化膜との間に形成され、アルカリ金属元素およびアルカリ土類金属元素を含有しないライナー膜をさらに備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記アルカリ金属元素またはアルカリ土類金属元素は、Ｋ、Ｒｂ、Ｃｓ、ＭｇおよびＳｒから選択されることを特徴とする請求項１または２に記載の半導体装置。
  4. 半導体基板にトレンチを形成する工程と、
    アルカリ金属元素またはアルカリ土類金属元素を含有するシリコン含有無機ポリマー膜を前記トレンチに埋め込む工程と、
    前記シリコン含有無機ポリマー膜の熱処理にて前記シリコン含有無機ポリマー膜をシリコン酸化膜に変化させる工程とを備えることを特徴とする半導体装置の製造方法。
  5. 前記シリコン含有無機ポリマー膜は、Ｓｉ−Ｏ結合またはＳｉ−Ｎ結合を基本構造とする高分子からなることを特徴とする請求項４に記載の半導体装置の製造方法。
JP2011104407A 2011-05-09 2011-05-09 半導体装置および半導体装置の製造方法 Withdrawn JP2012235059A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011104407A JP2012235059A (ja) 2011-05-09 2011-05-09 半導体装置および半導体装置の製造方法
US13/309,730 US8659114B2 (en) 2011-05-09 2011-12-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011104407A JP2012235059A (ja) 2011-05-09 2011-05-09 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012235059A true JP2012235059A (ja) 2012-11-29

Family

ID=47141320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011104407A Withdrawn JP2012235059A (ja) 2011-05-09 2011-05-09 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8659114B2 (ja)
JP (1) JP2012235059A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147417A (ja) * 2016-02-19 2017-08-24 東京エレクトロン株式会社 基板処理方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253881A (ja) * 2010-06-01 2011-12-15 Toshiba Corp 不揮発性半導体記憶装置
US8987835B2 (en) 2012-03-27 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with a buried semiconductor material between two fins
JP5985406B2 (ja) 2013-01-31 2016-09-06 株式会社東芝 半導体装置の製造方法及び半導体装置の製造装置
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
US9882053B2 (en) * 2013-12-23 2018-01-30 Intel Corporation Molded dielectric fin-based nanostructure

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04176523A (ja) 1990-11-09 1992-06-24 Suzuki Motor Corp ワークの支持装置
JPH0727896A (ja) 1993-07-12 1995-01-31 Mitsubishi Heavy Ind Ltd 放射性物質等収納容器及びその製造方法
JP4840547B2 (ja) 2000-04-17 2011-12-21 Ｊｓｒ株式会社 絶縁膜形成用組成物、絶縁膜の形成方法およびシリカ系膜
KR100362834B1 (ko) 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
KR100476934B1 (ko) * 2002-10-10 2005-03-16 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체소자 형성방법
JP2004152538A (ja) * 2002-10-29 2004-05-27 Toshiba Corp メタルバック付き蛍光面とその形成方法および画像表示装置
JP4176523B2 (ja) 2003-03-25 2008-11-05 独立行政法人科学技術振興機構 半導体装置の製造方法および半導体装置
JP2005116546A (ja) 2003-10-02 2005-04-28 Toshiba Corp 半導体装置およびその製造方法
JP2005350284A (ja) 2004-06-08 2005-12-22 Hitachi Chem Co Ltd 組成物及びシリカ含有ガラス
JP4672400B2 (ja) * 2005-03-09 2011-04-20 株式会社東芝 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法
JP4757525B2 (ja) 2005-04-13 2011-08-24 東京応化工業株式会社 シリカ系被膜形成用組成物
JP4621613B2 (ja) 2006-03-09 2011-01-26 株式会社東芝 半導体装置の製造方法
JP4965953B2 (ja) 2006-09-29 2012-07-04 株式会社東芝 ポリシラザンまたはポリシラザン溶液の取り扱い方法、ポリシラザン溶液、半導体装置の製造方法
US7994020B2 (en) * 2008-07-21 2011-08-09 Advanced Micro Devices, Inc. Method of forming finned semiconductor devices with trench isolation
US8080463B2 (en) 2009-01-23 2011-12-20 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and silicon oxide film forming method
JP2010283256A (ja) 2009-06-08 2010-12-16 Toshiba Corp 半導体装置およびｎａｎｄ型フラッシュメモリの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147417A (ja) * 2016-02-19 2017-08-24 東京エレクトロン株式会社 基板処理方法
WO2017141773A1 (ja) * 2016-02-19 2017-08-24 東京エレクトロン株式会社 基板処理方法
US10923358B2 (en) 2016-02-19 2021-02-16 Tokyo Electron Limited Substrate processing method

Also Published As

Publication number Publication date
US8659114B2 (en) 2014-02-25
US20120286346A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
US7858492B2 (en) Method of filling a trench and method of forming an isolating layer structure using the same
CN110634942B (zh) 半导体器件及其制造方法
JP2005251973A (ja) 半導体装置の製造方法と半導体装置
US8659114B2 (en) Semiconductor device
JP4855958B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2007227901A (ja) 半導体素子の素子分離膜形成方法
JP2009099909A (ja) 半導体装置の製造方法
KR101002474B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
JP2009010316A (ja) フラッシュメモリ素子の形成方法
JP2008235399A (ja) トレンチ型電力用半導体装置及びその製造方法
JP2008124144A (ja) 半導体装置
US7858491B2 (en) Method of fabricating semiconductor device
JP2008294445A (ja) Ｓｔｉ構造を有する半導体素子及びその製造方法
US20080227268A1 (en) Method of forming an isolation layer in a semiconductor memory device
KR100745954B1 (ko) 플래쉬 메모리 소자의 제조방법
JP4770347B2 (ja) 半導体装置及びその製造方法
JP2008294394A (ja) フラッシュメモリ素子の素子分離膜形成方法
KR100994891B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
JP7180425B2 (ja) 炭化珪素半導体装置
KR20090078101A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090053036A (ko) 플래시 메모리 소자의 제조 방법
KR20090063657A (ko) 소자 분리막 형성 방법
JP2010123747A (ja) 酸化膜の作成方法及び半導体装置の製造方法
JP2011166179A (ja) 半導体装置
JP2009070949A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805