JP2017147417A - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP2017147417A
JP2017147417A JP2016030365A JP2016030365A JP2017147417A JP 2017147417 A JP2017147417 A JP 2017147417A JP 2016030365 A JP2016030365 A JP 2016030365A JP 2016030365 A JP2016030365 A JP 2016030365A JP 2017147417 A JP2017147417 A JP 2017147417A
Authority
JP
Japan
Prior art keywords
gas
wafer
sio
film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016030365A
Other languages
English (en)
Other versions
JP6601257B2 (ja
Inventor
宗幸 今井
Muneyuki Imai
宗幸 今井
清水　昭貴
Akitaka Shimizu
昭貴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016030365A priority Critical patent/JP6601257B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to PCT/JP2017/004431 priority patent/WO2017141773A1/ja
Priority to SG11201806972RA priority patent/SG11201806972RA/en
Priority to KR1020187026810A priority patent/KR102244356B1/ko
Priority to CN201780011940.2A priority patent/CN108701599B/zh
Priority to TW106104923A priority patent/TWI702647B/zh
Priority to US15/999,361 priority patent/US10923358B2/en
Publication of JP2017147417A publication Critical patent/JP2017147417A/ja
Application granted granted Critical
Publication of JP6601257B2 publication Critical patent/JP6601257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

【課題】ウエハの表面に形成されたＳｉＯ２膜を下層に到達する前の途中段階までエッチングするにあたり、ラフネスを改善すること。
【解決手段】
ウエハＷの表面に形成されたＳｉＯ２膜１を下層に到達する前の途中段階までエッチングするにあたりＳｉＯ２膜１の表面に酸素ラジカル１０２を照射して親水化した後、ＮＨ３ガスとＨＦガスとにより、前記ＳｉＯ２膜１をエッチングしている。そのためＳｉＯ２膜１の表面にＮＨ３ガスとＨＦガスとを均一に吸着させることができる。従ってＳｉＯ２膜１の表面が一様にエッチングされ、ＳｉＯ２膜１を下層に到達する前の途中段階までエッチングしたときにも表面の荒れ（ラフネス）を改善することができる。
【選択図】図４

Description

本発明は、被処理基板の表面に処理ガスを供給して、エッチング処理を行う基板処理方法に関する。
半導体デバイスは多様化、立体化が進んでいることからデバイス構造が複雑化、微細化しており、半導体製造工程における各プロセスにおいても、種々の新しい表面構造、膜種に対応していく必要がある。例えば三次元構造におけるトランジスタを制作する工程において、各トランジスタを分離する絶縁層であるＳｉＯ２（シリコン酸化）膜をトランジスタの前駆構造部分を含めて形成した後、当該ＳｉＯ２（シリコン酸化）膜を当該前駆構造部分を露出するまでエッチングする工程がある。
ＳｉＯ２膜をエッチングする手法としては、例えば特許文献１に記載されているようにＨＦ（フッ化水素）ガスとＮＨ３（アンモニア）ガスによる化学的酸化物除去処理（Chemical Oxide Removal）を用いた手法が知られている。この手法は半導体ウエハ（以下「ウエハ」という）の表面に形成されたＳｉＯ２膜をエッチングするために、処理容器内にＨＦガスとＮＨ３ガスとを供給する手法である。これらのガスはＳｉＯ２と反応し（ＮＨ４）２ＳｉＦ６（珪フッ化アンモニウム）を生成させるので、この（ＮＨ４）２ＳｉＦ６を、例えば同じ処理容器にてウエハを加熱して昇華させることによりＳｉＯ２が除去される。
ところで回路パターンの微細化が進むと、例えばトランジスタ同士の間を絶縁するためのＳｉＯ２膜にあっては、ＳｉＯ２膜の表面のラフネスの程度がリーク特性に大きく影響してくる。このためＳｉＯ２膜の表面のラフネスを今まで以上に良好なものとする要請がある。
特許文献２には、基板表面に形成された酸化膜を除去するにあたって、エッチングの際の濡れ性を向上させるためにＯ２を活性化したプラズマを用いたプラズマ処理を行う技術が記載されているが、エッチング後の表面のラフネスについては、考慮していない。
特開２００９−１５６７７４号公報 特開２００３−６８７６６号公報
本発明はこのような事情の下になされたものであり、その目的は、基板の表面に形成されたＳｉＯ２層の一部をエッチングするにあたり、ラフネスの悪化を抑制することのできる技術を提供することにある。
本発明の基板処理方法は、基板の表面部に形成されたシリコン酸化層をエッチングする基板処理方法において、
前記シリコン酸化層の表面を親水化処理する第１の工程と、
次いでハロゲンを含むガスを前記基板に供給し、前記シリコン酸化層と反応して生成された反応生成物を昇華させることにより、前記シリコン酸化層をエッチングする第２の工程と、を含むことを特徴とする。
本発明は、基板の表面に形成されたシリコン酸化層をエッチングするにあたり、シリコン酸化層の表面を親水化処理した後、ハロゲンを含むガスにより、前記シリコン酸化層をエッチングしている。そのためシリコン酸化層表面が一様にエッチングされ、表面の粗さ（ラフネス）が改善される。このメカニズムの推測については、後述する。
エッチング処理前のウエハの表面付近を示す断面斜視図である。 ウエハ表面におけるエッチングの様子を示す説明図である。 ウエハ表面におけるエッチングの様子を示す説明図である。 エッチング処理後のウエハの表面付近を示す断面斜視図である。 エッチング処理前のウエハの表面を模式的に示す説明図である。 酸素ラジカル処理を行ったウエハの表面を模式的に示す説明図である。 酸素ラジカル処理を行ったウエハの表面を模式的に示す説明図である。 ウエハ表面におけるエッチングの様子を示す説明図である。 ウエハに酸素ラジカルを供給するラジカル処理装置を示す断面図である。 ＳｉＯ２膜をＣＯＲによりエッチングするＣＯＲ処理装置の断面図である。 真空処理装置を示す平面図である。 実施例、比較例及び参考例における二乗平均粗さを示す特性図である。 実施例、比較例及び参考例におけるウエハの表面を示す写真である。
本発明の実施の形態に係る基板処理方法により処理される被処理基板であるウエハＷの表面構造の一例について説明する。図１は半導体デバイスの製造工程の途中段階におけるウエハＷの表面構造を示す。この表面構造はＳｉ（シリコン）層１０がエッチングされて互いに平行に伸びる複数の突壁部１１が形成されていて、これら突壁部１１の間が溝部１２となっている。そしてウエハＷを酸化雰囲気にて加熱することにより溝部１２の内側を含むウエハＷの表面全体に亘って、ＳｉＯ２の熱酸化膜（第１のＳｉＯ２膜）１３を形成する。その後、溝部１２の内部を含むウエハＷの表面全体に対して、例えば有機原料ガスおよび酸化ガスを用いたＣＶＤ（Chemical Vaper Deposition）により第２のＳｉＯ２膜１４が成膜される。
次いで真空雰囲気中でＮ２ガスによりパージしながらウエハＷを４００〜１０００℃で加熱するアニール処理を行い第２のＳｉＯ２膜１４の焼き締めを行う。その後ＣＭＰ（Chemical Mechanical Polishing）によりウエハＷの表面を研磨する。これによりウエハＷの表面に突壁部１１の上面が露出する。図１は研磨処理後のウエハＷの表面構造を示す断面斜視図である。図１では、第１のＳｉＯ２膜１３の厚さを誇張して描いているが、第１のＳｉＯ２膜１３は厚さが薄いため表面にはほとんど露出していない。以下の明細書中においては、第１のＳｉＯ２膜１３及び第２のＳｉＯ２膜１４を併せてＳｉＯ２膜１として示す。また本発明の実施の形態においては、ＳｉＯ２膜１は、シリコン酸化層に相当する。
その後、ウエハＷをラジカル処理装置に搬送し、ウエハＷの表面に向けて酸素ラジカル１０２を供給する。具体的には、例えば後述のようにＯ２（酸素）を活性化して得たプラズマをイオントラップ板を通してから供給する手法を採用することができる。
続いてウエハＷを公知のＣＯＲ処理装置に搬送する。そしてＳｉＯ２膜１と、ＨＦ分子１０４及びＮＨ３分子１０５とを反応させてＳｉＯ２膜１を除去するＣＯＲ（Chemical Oxide Removal）法によりエッチングを行う。ＣＯＲ処理装置においては、後述するようにウエハＷにＨＦガス及びＮＨ３ガスを供給する。これにより、ＨＦ分子１０４及びＮＨ３分子１０５がＳｉＯ２膜１の表面に吸着する。
ＳｉＯ２膜１の表面にＨＦ分子１０４及びＮＨ３分子１０５が吸着すると、図２に示すようにＳｉＯ２膜１とＨＦ分子１０４及びＮＨ３分子１０５とが反応して、例えば（ＮＨ４）２ＳｉＦ６や水などの反応生成物１０６が生成される。そしてウエハＷを例えば１１５℃に加熱することにより、図３に示すように（ＮＨ４）２ＳｉＦ６や水などの反応生成物１０６が揮発（昇華）して除去される。その後ＮＨ３ガス及びＨＦガスの供給を停止してパージガスを流す。これにより昇華した（ＮＨ４）２ＳｉＦ６や水などの反応生成物がパージガスより排気されると共に、未反応のＨＦ分子１０４及びＮＨ３分子１０５がパージガスにより除去される。従ってＳｉＯ２膜１と、ＨＦ分子１０４及びＮＨ３分子１０５との反応が停止し、エッチングが停止する。この結果反応生成物１０６となったＳｉＯ２膜１が除去されて、図４に示すように溝部１２にＳｉＯ２膜１を残すようにエッチングされる。
このようにＳｉＯ２膜１を成膜したウエハＷをＣＯＲ法によりエッチングする前に、ＳｉＯ２膜１に向けて酸素ラジカルを供給することにより、後述の実験例からわかるようにラフネスが良好になる。
ラフネスが良好になる理由については、次のように推測される。図１に示すＣＭＰを行ったウエハＷにおけるＳｉＯ２膜１の表面においては、図５に示すようにアニール処理及びＣＭＰ処理の少なくとも一方の要因により、水酸基（ＯＨ基）１０１の多くが除去されて、ＳｉＯ２分子の未結合手１００が並んだ状態となっている。
その後ラジカル処理装置にて、ウエハＷに酸素ラジカル供給すると、図６に示すようにウエハＷの表面におけるＳｉＯ２分子の未結合手１００に酸素ラジカル１０２が結合する。そしてウエハＷの表面に結合した酸素ラジカル１０２は、図７に示すように周囲のＨ２Ｏ（水）分子１０３と反応しＯＨ基１０１となる。この結果ＳｉＯ２膜１の表面全体が一様に親水化され、ＯＨ基１０１が分布する。
続いてＣＯＲ処理装置にて、ＨＦガス及びＮＨ３ガスを供給するが、ＨＦ分子１０４及びＮＨ３分子１０５は、ＯＨ基１０１に吸着しやすい性質がある。そのためＨＦ分子１０４及びＮＨ３分子１０５はウエハＷの表面におけるＯＨ基１０１の近辺に吸着しようとする。
アニール処理及びＣＭＰ処理を行った後においては、図５に示すようにウエハＷの表面のＯＨ基１０１がまばらになっている。そのためＨＦガス及びＮＨ３ガスを供給したときに、ウエハＷの表面においてＯＨ基１０１が結合している部位に局所的にＨＦ分子１０４及びＮＨ３分子１０５が吸着してしまう。これに対してＳｉＯ２膜１の表面の表面に向けて酸素ラジカルを供給して、表面全体に一様にＯＨ基１０１を分布させることにより、図８に示すようにＨＦ分子１０４及びＮＨ３分子１０５が均一に分布する。
そして既述のようにＨＦ分子１０４及びＮＨ３分子１０５がＳｉＯ２膜１と反応し、加熱されて昇華され、ＳｉＯ２膜１がエッチングされて除去される。この時ＳｉＯ２膜１の表面において、ＨＦ分子１０４及びＮＨ３分子１０５が局所的に付着してしまうと、ＨＦ分子１０４及びＮＨ３分子１０５が局所的に付着した部位でエッチングの進行が速くなってしまい均一にエッチングされない。そのため溝部１２にＳｉＯ２膜１を残すようにエッチングしたときにエッチング後のウエハＷの表面のラフネス（表面の粗さ）が悪くなる。
これに対してＳｉＯ２膜１の表面を一様に親水化させて、ＨＦ分子１０４及びＮＨ３分子１０５を一様に吸着させることにより、ＳｉＯ２膜１は、均一にエッチングされる。従ってＳｉＯ２膜１を残すようにエッチングしたときにエッチング後のＳｉＯ２膜１の表面のラフネス（表面の粗さ）の悪化が抑制されると推測される。
続いてウエハＷの表面に酸素ラジカル１０２を照射する処理を行うラジカル処理装置について説明する。ラジカル処理装置は、図９に示すように、接地された例えばステンレス製の処理容器２０を備えており、処理容器２０の内部には、ウエハＷを載置する円筒形の載置部２１が設けられている。例えば載置部２１には温調流路３９が形成され、後述するプラズマにより加熱されるウエハＷを例えば１０〜１２０℃に温度調整する。なおウエハＷの受け渡し用の昇降ピンや昇降ピンを昇降させる昇降機構については図示を省略した。処理容器２０の底面には、排気口２２が形成されており、排気口２２には、圧力調整バルブ３５、開閉バルブ３６が介設された排気管３４が接続され、真空排気部３７を介して排気されるように構成されている。また処理容器２０の側壁にはウエハＷを搬入出するための搬入口３０が設けられ、搬入口３０には、ゲートバルブ７０が設けられている。
処理容器２０の天板部分には、載置部２１に載置されたウエハＷを対向するように例えば石英板などで構成された誘電体窓２３が設けられている。誘電体窓２３の上面側には、渦巻き状の平面コイルで構成された高周波アンテナ２４が載置されている。コイル状の高周波アンテナ２４の中心側の端部には、整合器２５を介して例えば２００〜１２００Ｗの高周波を出力する高周波電源２６が接続され、高周波アンテナ２４の外周側の端部は、接地されている。
また処理容器２０におけるガス供給口２７より下方であって、載置部２１及び搬入口３０の上方には、縦横に貫通孔３３が配置された、例えばパンチングプレートで構成された例えば導電性部材からなるイオントラップ板３２が設けられている。イオントラップ板３２は、貫通孔３３を通過しようとするプラズマに含まれるイオンを吸着してトラップする。
また処理容器２０の側壁には、イオントラップ板３２と誘電体窓２３との間にＯ２ガス及びＡｒガスを供給するための処理容器２０の内部に向かって開口した複数のガス供給口２７が形成されている。ガス供給口２７には、ガス供給管２８が接続され、このガス供給管２８は、例えばバルブＶ１１、流量調整部Ｍ１１を介してＯ２ガス供給源２９に、バルブＶ１２、流量調整部Ｍ１２を介して添加ガスであるＡｒガス供給源３８に各々接続されている。
上述ラジカル処理装置では、ウエハＷを載置部２１に載置した後、処理容器２０内の圧力を１３．３Ｐａ〜１３３Ｐａ（１００〜１０００ｍＴｏｒｒ）例えば２０Ｐａに設定し、Ｏ２ガスを１００〜８００ｓｃｃｍの流量、添加ガスであるＡｒガスを５０〜８００ｓｃｃｍの流量で供給する。これにより処理容器２０におけるイオントラップ板３２と誘電体窓２３との間にＯ２ガス及びＡｒガスが満たされる。その後高周波電源２６から高周波アンテナに２００〜１２００Ｗの高周波電力を印加すると、イオントラップ板３２と誘電体窓２３との間のＯ２ガス及びＡｒガスが励起されてプラズマ化する。プラズマはそのまま下降するが、イオントラップ板３２を通過するときにプラズマに含まれるイオンが除去され、主たる活性種は、酸素ラジカルとなり、ウエハＷに供給される。そしてウエハＷを例えば１０〜１８０秒間酸素ラジカルに曝す。この時ウエハＷは、１０℃〜１２０℃程度に設定される。これにより既述のようにＳｉＯ２膜１の表面全体が親水化される。
続いてウエハＷに酸素ラジカルを供給する処理を行った後、ＳｉＯ２膜１をエッチングする、この例ではＣＯＲ処理装置について説明する。図１０に示すように、ＣＯＲ処理装置は、真空チャンバである処理容器４０を備えており、処理容器４０の内部には、内部には加熱部をなすヒータ５６が設けられたウエハＷの載置部である円柱形状の載置台４２が設けられている。載置台４２には、周方向等間隔に３か所の貫通孔５７が形成され、各貫通孔５７には、昇降ピン５１が設けられている。昇降ピン５１は、処理容器４０の下方に設けられた昇降機構５２により昇降自在に構成され、ウエハＷは、昇降ピン５１と外部の搬送機構と協働作用により載置台４２に受け渡される。また処理容器２０の側壁にはウエハＷを搬入出するための搬入口５３が設けられ、搬入口３０には、ゲートバルブ７０が設けられている。
処理容器４０の上部側には、ガスシャワーヘッド４３が設けられている。ガスシャワーヘッド４３は、内部に設けられた分散室４４にて分散されたガスが拡散板６０を介してウエハＷに向けて供給されるように構成されている。また分散室４４に連通するようにガス供給路５９が形成されており、ガス供給路５９の上流側端部は二本に分岐して夫々ガス供給管４５、４６が接続されている。なお図１０中の５８は、ガス供給路５９から分散室４４内に供給されるガスを拡散するための拡散部である。
一方のガス供給管４５の上流側は、分岐されてアンモニア（ＮＨ３）ガス供給源４７、及び希釈ガス（キャリアガス）である窒素（Ｎ２）ガスを供給するＮ２ガス供給源４８が接続されている。また他方のガス供給管４６の上流側は、分岐されてＨＦガス供給源４９及び希釈ガス（キャリアガス）であるアルゴン（Ａｒ）ガスを供給するためのＡｒ供給源５０が接続されている。なお図１０中のＶ１〜Ｖ４はバルブであり、Ｍ１〜Ｍ４は流量調整部である。また処理容器４０の底面には処理容器４０内の雰囲気を排気するための排気口４１が設けられている。排気口４１には、排気管７１が接続され、真空排気部７４を介して排気されるように構成されている。なお図１０中の７２及び７３は夫々圧力調整バルブ及び開閉バルブである。
上述ＣＯＲ処理装置では、ウエハＷは載置台４２に載置されると、例えば１１５℃に加熱される。さらに処理容器４０内の圧力が２５０Ｐａ（１．８８Ｔｏｒｒ）に設定され、ウエハＷに向けてＨＦガスとＮＨ３ガスとを含むガスを供給する。これにより既述のようにウエハＷに形成したＳｉＯ２膜１がＨＦガスとＮＨ３ガスと反応して反応生成物１０６となり、加熱されることにより反応生成物１０６が昇華して除去される。
ラジカル処理装置及びＣＯＲ処理装置は、例えばマルチチャンバーシステムの真空処理装置に設けられる。図１１に示すように、真空処理装置は、例えばＮ２ガスにより常圧雰囲気とされる横長の常圧搬送室６２を備えている。常圧搬送室６２の手前には、例えばウエハＷを搬入するための搬送容器Ｃに対してウエハＷの受け渡しを行うためのロードポート６１が設置されている。図１１中の６７は常圧搬送室６２の正面壁に設けられた開閉ドアである。常圧搬送室６２内には、ウエハＷを搬送するための搬送アーム６５が設けられている。また常圧搬送室６２のロードポート６１側から見て左側壁には、ウエハＷの向きや偏心の調整を行うアライメント室６６が設けられている。
常圧搬送室６２におけるロードポート６１の反対側には、ウエハＷを待機させた状態で内部の雰囲気を常圧雰囲気と真空雰囲気との間で切り替える、例えば２個のロードロック室６３が左右に並ぶように配置されている。ロードロック室６３の常圧搬送室６２側から見て奥側には、真空搬送室６４が配置されている。真空搬送室６４には、ロードロック室６３と、ラジカル処理装置８と、ＣＯＲ処理装置９と、がゲートバルブ７０を介して接続されている。真空搬送室６４には、搬送アーム６９が設けられており、搬送アーム６９により、各ロードロック室６３、ラジカル処理装置８、ＣＯＲ処理装置９間でウエハＷの受け渡しが行われる。
真空処理装置には、例えばコンピュータからなる制御部９０が設けられている。この制御部９０は、プログラム、メモリ、ＣＰＵからなるデータ処理部などを備えており、プログラムには、制御部９０から真空処理装置の各部に制御信号を送り、例えばラジカル処理や、エッチング処理を実行する各ステップを進行させるように命令（各ステップ）が組み込まれている。このプログラムは、コンピュータ記憶媒体、例えばフレキシブルディスク、コンパクトディスク、ハードディスク、ＭＯ（光磁気ディスク）などの記憶部に格納されて制御部９０にインストールされる。
例えば図１に示した表面構造を有するウエハＷを収納した搬送容器Ｃが、真空処理装置のロードポート６１に搬入されると、ウエハＷは、搬送容器Ｃから取り出され、常圧搬送室６２を介して、アライメント室６６に搬入されてアライメントが行われ、次いでロードロック室６３を介して、真空搬送室６４に搬送される。続いてウエハは、搬送アーム６９よりラジカル処理装置８に搬送され、既述のラジカル処理が行われる。その後ウエハＷは搬送アーム６９により取り出されＣＯＲ処理装置９に搬送され、既述のＣＯＲ法によるエッチング処理が行われる。こうしてＳｉＯ２膜１がエッチングされたウエハＷを第２の搬送アーム６９により、真空雰囲気のロードロック室６３に搬送し、次いでロードロック室を大気雰囲気に切り替えた後、ウエハＷを搬送アーム６５により、例えば元のキャリアＣに戻す。
なおＣＯＲ処理装置９から搬出されたウエハＷを真空搬送室６４に接続された加熱処理室に搬入し、ここで例えばＣＯＲ処理装置９における加熱温度よりも高い温度でウエハＷを加熱して、反応生成物１０６をより確実に昇華させるようにしてもよい。
上述の実施の形態によれば、ウエハＷの表面に形成されたＳｉＯ２膜１を下層に到達する前の途中段階までエッチングするにあたり、ＳｉＯ２膜１の表面にＯ２ラジカルを照射して親水化した後、ＮＨ３ガスとＨＦガスとにより、前記ＳｉＯ２膜１をエッチングしている。そのためＳｉＯ２膜１の表面にＮＨ３ガスとＨＦガスとが均一に吸着する。従ってＳｉＯ２膜１の表面が一様にエッチングされ、表面の粗さ（ラフネス）が改善される。
またＳｉＯ２膜１の表面に酸素ラジカルを供給する手法としては、Ｏ２ガスを活性化する代わりにＯ３（オゾン）ガス、あるいは、Ｏ２ガスとＯ３ガスとの混合ガスを活性化し、得られたプラズマをイオントラップ板３２を通した後ウエハＷに供給してもよい。更にまたＳｉＯ２膜１の表面を親水化する手法としては、プラズマに対してイオントラップ処理をすることなく、例えば電子温度の低い酸素の活性種を含む、いわゆるソフトなプラズマを用いてもよい。そして親水化の手法としては、プラズマの供給に限らず、水蒸気を図１に示したウエハＷの表面に向けて供給する手法であってもよい。
また、ＳｉＯ２膜１をエッチングするにあたって、例えば図１０に示したＣＯＲ処理装置において、ウエハＷにＮＨ３ガスとＨＦガスとを供給して、ＮＨ３ガス及びＨＦガスとＳｉＯ２膜１を反応させて反応生成物１０６を生成する。その後ＣＯＲ処理装置から取り出したウエハＷを加熱装置に搬送し、当該ウエハＷを加熱して反応生成物１０６を昇華させてエッチングしてもよい。
更にＳｉＯ２膜１は、窒素、水素、フッ素を含む化合物を含む処理ガス、例えばフッ化アンモニウム（ＮＨ４Ｆ）ガスを用いてエッチングすることができ、この場合にもこのガスがＳｉＯ２膜１と反応して（ＮＨ４）２ＳｉＦ６を生成する。従って、ＳｉＯ２膜１を有するウエハＷをエッチングするにあたってフッ化アンモニウム（ＮＨ４Ｆ）（または、ＮＨ４ＦＨＦ）ガスを供給してもよい。なお、処理ガスがＮＨ３ガス、ＨＦガス及びＮＨ４Ｆガス（または、ＮＨ４ＦＨＦ）の混合ガスであってもよい。
またＳｉＯ２膜１をエッチングする手法としては、ＣＯＲに限らずプラズマエッチングを行ってもよく、例えばＮＦ３ガスとＮＨ３ガスとを含む処理ガス、あるいはＨＦガスとＮＨ３ガスをプラズマ化し、例えばプラズマをイオントラップ板３２を通過させた後、ウエハＷに供給するようにしてもよい。またエッチングにおいて、ＮＨ３ガスと共に用いられるガスとしては、ＨＢｒガスなどＦ以外のハロゲンを含むガスを用いてもよい。さらにＮＨ３ガスに代えて、エタノール（Ｃ２Ｈ５ＯＨ）や水（Ｈ２Ｏ）を使用することもできる。
またＳｉＯ２膜１をすべて除去して、下層を露出させる場合においてもＳｉＯ２膜１のエッチングの際のラフネスが下層の表面に転写される可能性がある。そのためＳｉＯ２膜１をすべて除去する場合にも効果はある。
本発明の効果を検証するためにウエハＷにエッチング処理を行い、表面の均一性の評価を行った。
実施例として、ウエハＷの表面に例えば有機原料ガスと、酸化ガスと、を用いたＣＶＤによりＳｉＯ２膜を成膜し、次いで真空雰囲気中でＮ２ガスによりパージしながらウエハＷを４００〜１０００℃で加熱してアニール処理を行う。さらにＣＭＰにより表面の研磨を行って図１に示す試料を作成した。そして実施の形態と同様に図９に示すラジカル処理装置において試料に酸素ラジカルを１８０秒間供給する。その後図１０に示すＣＯＲ処理装置を用いて、ＨＦガス及びＮＨ３ガスによりエッチング処理を行い、ＳｉＯ２膜１に対して途中までエッチング処理を行った。また比較例として酸素ラジカルの照射を行わないことを除いて実施例と同様の処理を行った。
実施例及び比較例の各々において、エッチング処理後のウエハＷの表面のラフネス（二乗平均粗さ）を測定した。また参考例として、ＣＶＤによりＳｉＯ２膜１を成膜し、アニール処理及びＣＭＰによる研磨を行った後、ウエハＷの表面のラフネス（二乗平均粗さ）を測定した。
二乗平均粗さ（以下「平均粗さＲＭＳ」という）とは、粗さ曲線からその平均線の方向に基準長さｌだけを抜き取り、基準長さｌの平均線の方向にＸ軸を、縦倍率の方向にＹ軸を夫々取って、基準長さｌの平均線から測定曲線までの偏差の二乗平均を合計した値である。粗さ曲線をｙ＝ｆ（ｘ）で表すと、次式により求められる。
実施例、比較例及び参考例の各々１つのサンプルを作成して、夫々平均粗さＲＭＳを測定した。
図１２はこの結果を示し、実施例、比較例及び参考例における表面の平均粗さＲＭＳの値を示す。なお図１２中の誤差線は、ＡＦＭ（原子間力顕微鏡）測定時の系統偏差を示す。また図１３は、夫々参考例、比較例及び実施例におけるウエハＷの表面を示す写真である。図１２に示すように参考例においては、ウエハＷの表面の平均粗さＲＭＳは、０．２９８であったが、比較例では、３．１０８、実施例では、１．３１３であった。また図１２に示すように参考例では、ほとんど凹凸が見られないのに対し、比較例では、大きな凹凸が見られ、実施例では、比較例よりも凹凸が小さくなっていることがわかる。
この結果によれば、ＣＭＰによりＳｉＯ２膜１を研磨した後、表面をＨＦガス及びＮＨ３ガスにより、途中までエッチングすることにより表面のラフネスは、悪化するが、ＨＦガス及びＮＨ３ガスによりエッチングを行う前にＯ２ラジカルの照射を行うことにより、表面のラフネスの悪化が５８％改善していることが分かる。
従って本発明によれば、ＳｉＯ２膜１の表面をエッチングするにあたって、表面のラフネスの悪化を抑制することができると言える。
１ ＳｉＯ２膜
１０ シリコン層
１１ 突壁部
１２ 溝部
１３ 第１のＳｉＯ２膜
１４ 第２のＳｉＯ２膜
１０１ ＯＨ基
１０２ Ｏ２ラジカル
１０４ ＨＦ分子
１０５ ＮＨ３分子
１０６ 反応生成物
Ｗ ウエハ

Claims (8)

  1. 基板の表面部に形成されたシリコン酸化層をエッチングする基板処理方法において、
    前記シリコン酸化層の表面を親水化処理する第１の工程と、
    次いでハロゲンを含むガスを前記基板に供給し、前記シリコン酸化層と反応して生成された反応生成物を昇華させることにより、前記シリコン酸化層をエッチングする第２の工程と、を含むことを特徴とする基板処理方法。
  2. 前記第１の工程は、酸素の活性種を前記シリコン酸化層の表面に供給する工程であることを特徴とする請求項１に記載の基板処理方法。
  3. 前記酸素の活性種は酸素ラジカルであることを特徴とする請求項１または２に記載の基板処理方法。
  4. 前記第１の工程は、酸素ガス及びオゾンガスの少なくとも一方を活性化して得たプラズマを、複数のガス通過用の開口部が形成されたイオントラップ部材を通過させた後に前記シリコン酸化層の表面に供給する工程であることを特徴とする請求項２または３に記載の基板処理方法。
  5. 前記第２の工程は、フッ化水素ガスとアンモニアガスとを含む処理ガス、及び窒素、水素、フッ素を含む化合物を含む処理ガスのうちの少なくとも一方の処理ガスに基板の表面を曝す工程であることを特徴とする請求項１ないし４のいずれか一項に記載の基板処理方法。
  6. 前記第２の工程は、三フッ化窒素ガスまたはフッ化水素ガスと、アンモニアガスと、の混合ガスを活性化して得られたプラズマにより前記基板に対してエッチングを行うことを特徴とする請求項１ないし４のいずれか一項に記載の基板処理方法。
  7. 前記シリコン酸化層は、原料ガスと酸化ガスとを反応させて堆積したものであることを特徴とする請求項１ないし６のいずれか一項に記載の基板処理方法
  8. 前記シリコン酸化層の表面を親水化処理する工程の前に、
    前記シリコン酸化層をアニール処理する工程と、
    次いで前記シリコン酸化層を研磨して平坦化する平坦化処理と、を含むことを特徴とする請求項１ないし７のいずれか一項に記載の基板処理方法。
JP2016030365A 2016-02-19 2016-02-19 基板処理方法 Active JP6601257B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016030365A JP6601257B2 (ja) 2016-02-19 2016-02-19 基板処理方法
SG11201806972RA SG11201806972RA (en) 2016-02-19 2017-02-07 Substrate treatment method
KR1020187026810A KR102244356B1 (ko) 2016-02-19 2017-02-07 기판 처리 방법
CN201780011940.2A CN108701599B (zh) 2016-02-19 2017-02-07 基板处理方法
PCT/JP2017/004431 WO2017141773A1 (ja) 2016-02-19 2017-02-07 基板処理方法
TW106104923A TWI702647B (zh) 2016-02-19 2017-02-15 基板處理方法
US15/999,361 US10923358B2 (en) 2016-02-19 2017-02-17 Substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016030365A JP6601257B2 (ja) 2016-02-19 2016-02-19 基板処理方法

Publications (2)

Publication Number Publication Date
JP2017147417A true JP2017147417A (ja) 2017-08-24
JP6601257B2 JP6601257B2 (ja) 2019-11-06

Family

ID=59625859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016030365A Active JP6601257B2 (ja) 2016-02-19 2016-02-19 基板処理方法

Country Status (7)

Country Link
US (1) US10923358B2 (ja)
JP (1) JP6601257B2 (ja)
KR (1) KR102244356B1 (ja)
CN (1) CN108701599B (ja)
SG (1) SG11201806972RA (ja)
TW (1) TWI702647B (ja)
WO (1) WO2017141773A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020008954A1 (ja) * 2018-07-04 2020-01-09 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7459720B2 (ja) 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム
TWI838381B (zh) 2018-07-04 2024-04-11 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200060559A (ko) * 2018-11-20 2020-06-01 세메스 주식회사 본딩 장치 및 본딩 방법
JP7414593B2 (ja) * 2020-03-10 2024-01-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2023184336A (ja) * 2022-06-17 2023-12-28 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327959A (ja) * 1994-06-30 1996-12-13 Seiko Epson Corp ウエハ及び基板の処理装置及び処理方法、ウエハ及び基板の移載装置
JP2009545460A (ja) * 2006-08-02 2009-12-24 ポイント ３５ マイクロストラクチャーズ リミテッド 犠牲酸化ケイ素層をエッチングする方法
JP2012235059A (ja) * 2011-05-09 2012-11-29 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2016025111A (ja) * 2014-07-16 2016-02-08 東京エレクトロン株式会社 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845054A (en) * 1985-06-14 1989-07-04 Focus Semiconductor Systems, Inc. Low temperature chemical vapor deposition of silicon dioxide films
JP3237743B2 (ja) 1996-02-15 2001-12-10 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
DE10109218A1 (de) * 2001-02-26 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines Speicherkondensators
JP2003068766A (ja) 2001-08-28 2003-03-07 Murata Mfg Co Ltd 電界効果トランジスタの製造方法
KR100628888B1 (ko) * 2004-12-27 2006-09-26 삼성전자주식회사 샤워 헤드 온도 조절 장치 및 이를 갖는 막 형성 장치
JP5374039B2 (ja) 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP2009156774A (ja) 2007-12-27 2009-07-16 Chugoku Electric Power Co Inc:The 流量監視方法、流量監視装置
EP2409313A1 (de) * 2009-03-17 2012-01-25 Roth & Rau AG Substratbearbeitungsanlage und substratbearbeitungsverfahren
JP5522979B2 (ja) * 2009-06-16 2014-06-18 国立大学法人東北大学 成膜方法及び処理システム
US20110139748A1 (en) * 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
JP5701654B2 (ja) * 2011-03-23 2015-04-15 東京エレクトロン株式会社 基板処理方法
JP5926527B2 (ja) * 2011-10-17 2016-05-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
JP5398853B2 (ja) * 2012-01-26 2014-01-29 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
TWI604528B (zh) * 2012-10-02 2017-11-01 應用材料股份有限公司 使用電漿預處理與高溫蝕刻劑沉積的方向性二氧化矽蝕刻
JP6211999B2 (ja) * 2014-06-25 2017-10-11 株式会社東芝 窒化物半導体層、窒化物半導体装置及び窒化物半導体層の製造方法
US9431268B2 (en) 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327959A (ja) * 1994-06-30 1996-12-13 Seiko Epson Corp ウエハ及び基板の処理装置及び処理方法、ウエハ及び基板の移載装置
JP2009545460A (ja) * 2006-08-02 2009-12-24 ポイント ３５ マイクロストラクチャーズ リミテッド 犠牲酸化ケイ素層をエッチングする方法
JP2012235059A (ja) * 2011-05-09 2012-11-29 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2016025111A (ja) * 2014-07-16 2016-02-08 東京エレクトロン株式会社 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020008954A1 (ja) * 2018-07-04 2020-01-09 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2020009835A (ja) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20210024108A (ko) * 2018-07-04 2021-03-04 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
JP7137976B2 (ja) 2018-07-04 2022-09-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR102571843B1 (ko) * 2018-07-04 2023-08-28 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
TWI838381B (zh) 2018-07-04 2024-04-11 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
JP7459720B2 (ja) 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム

Also Published As

Publication number Publication date
US10923358B2 (en) 2021-02-16
KR102244356B1 (ko) 2021-04-23
US20190109012A1 (en) 2019-04-11
KR20180116327A (ko) 2018-10-24
JP6601257B2 (ja) 2019-11-06
CN108701599A (zh) 2018-10-23
WO2017141773A1 (ja) 2017-08-24
TW201742134A (zh) 2017-12-01
TWI702647B (zh) 2020-08-21
SG11201806972RA (en) 2018-09-27
CN108701599B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
TWI648791B (zh) Etching method
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
JP6601257B2 (ja) 基板処理方法
US10256107B2 (en) Substrate processing method
US8956546B2 (en) Substrate processing method and substrate processing apparatus
KR102441239B1 (ko) 에칭 방법
CN110783188B (zh) 蚀刻方法和蚀刻装置
TW201608605A (zh) 改質處理方法及半導體裝置之製造方法
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
CN110663098A (zh) 利用聚合物结构去活化工艺的选择性沉积工艺
US11996296B2 (en) Substrate processing method and substrate processing system
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
JP7294999B2 (ja) エッチング方法
US9646818B2 (en) Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
WO2011055671A1 (ja) 成膜方法およびキャパシタの形成方法
TWI751326B (zh) 自對準通孔處理流程
JP7209567B2 (ja) エッチング方法およびエッチング装置
US20220189783A1 (en) Etching method and etching apparatus
WO2024070685A1 (ja) 成膜方法、成膜装置、および成膜システム
JP2022094914A (ja) エッチング方法およびエッチング装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190923

R150 Certificate of patent or registration of utility model

Ref document number: 6601257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250