KR101974715B1 - 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템 - Google Patents

산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템 Download PDF

Info

Publication number
KR101974715B1
KR101974715B1 KR1020170056296A KR20170056296A KR101974715B1 KR 101974715 B1 KR101974715 B1 KR 101974715B1 KR 1020170056296 A KR1020170056296 A KR 1020170056296A KR 20170056296 A KR20170056296 A KR 20170056296A KR 101974715 B1 KR101974715 B1 KR 101974715B1
Authority
KR
South Korea
Prior art keywords
oxide film
silicon
film
carbon
pattern
Prior art date
Application number
KR1020170056296A
Other languages
English (en)
Other versions
KR20170131219A (ko
Inventor
다카시 고바야시
세이시 무라카미
다카시 사쿠마
마사히코 도미타
다카미치 기쿠치
아키타케 시미즈
다카유키 가마이시
에이노스케 츠다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170131219A publication Critical patent/KR20170131219A/ko
Application granted granted Critical
Publication of KR101974715B1 publication Critical patent/KR101974715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

패턴 바닥부의 실리콘 부분에 형성된 실리콘 함유 산화막을 제거할 때에 CD 로스를 억제한다.
소정 패턴이 형성된 절연막을 가지며, 패턴의 바닥부의 실리콘 부분에 형성된 실리콘 함유 산화막을 갖는 피처리 기판에 있어서, 실리콘 함유 산화막을 제거하는 산화막 제거 방법은, 절연막의 패턴을 포함하는 전면에, 카본 원료 가스를 이용한 ALD에 의해 카본계 보호막을 성막하는 공정과, 절연막의 상면과 패턴의 바닥부의 상기 카본계 보호막을 이방성 플라즈마 처리에 의해 선택적으로 제거하는 공정과, 패턴의 바닥부에 형성된 상기 실리콘 함유 산화막을 에칭에 의해 제거하는 공정과, 카본계 보호막의 잔존 부분을 제거하는 공정을 갖는다.

Description

산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템{OXIDE FILM REMOVING METHOD, OXIDE FILM REMOVING APPARATUS, CONTACT FORMING METHOD, AND CONTACT FORMING SYSTEM}
본 발명은, 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템에 관한 것이다.
예컨대, 삼차원 디바이스인 핀형 채널 전계 효과 트랜지스터(핀 FET)에 있어서는, 절연막(SiO2막 및 SiN막)에 형성된 미세 트렌치의 바닥부에, 복수의 Si 핀을 갖는 핀형 채널이 형성되고, 그 소스 및 드레인 부분에 콘택 메탈로서 예컨대 Ti막이 성막되고, 콘택이 형성된다. 핀형 채널의 소스 및 드레인 부분은 Si핀에 Si 또는 SiGe를 에피택셜 성장시킴으로써 형성되어 있고, 콘택 성능을 양호하게 하는 관점에서, 콘택 메탈을 성막하기 전에, 소스 및 드레인 부분의 표면에 형성된 자연 산화막(SiO2막)을 제거하는 공정이 행해진다.
이러한 핀 FET의 소스 및 드레인의 자연 산화막을 제거하는 기술로서, 이온성 에칭에 의한 이방성 에칭이 알려져 있다.
또한, 핀 FET의 소스 및 드레인 부분은 구조가 복잡하기 때문에, 이온이 도달하기 어려운 부분의 자연 산화막도 제거 가능한 처리로서, COR(Chemical Oxide Removal) 처리가 검토되고 있다. COR 처리는, HF 가스 및 NH3 가스를 이용하여 플라즈마리스의 드라이 에칭에 의해 산화막을 제거하는 처리이며, 예컨대 특허문헌 1 등에 기재되어 있다.
특허문헌 1 : 국제 공개 제2007/049510호 팜플렛
그런데, COR 처리는 등방적인 처리이므로, 트렌치 바닥부의 자연 산화막의 제거에 COR 처리를 이용하면, 트렌치 측벽의 절연막도 에칭되어 버려 CD 로스가 생긴다. 최근, 디바이스가 미세화가 진행되어, 트렌치와 트렌치 사이의 절연막의 폭이 10 nm보다 작은 것이 요구되고 있고, 트렌치 측벽의 절연막이 에칭되어 CD 로스가 생기면, 누설의 문제가 생길 가능성이 있다. 이 때문에, CD 로스를 최대한 억제할 필요가 있다. 또한, 디바이스의 미세화가 더욱 진행되면, 이온성 에칭에 의한 이방성 에칭을 이용한 경우조차도 CD 로스의 영향을 무시할 수 없게 된다.
따라서, 본 발명은, 트렌치와 같은 패턴의 바닥부의 실리콘 부분에 형성된 실리콘 함유 산화막을 제거할 때에, CD 로스를 억제할 수 있는 산화막 제거 방법 및 제거 장치를 제공하는 것, 및 그와 같은 산화막 제거 방법을 이용한 콘택 형성 방법 및 콘택 형성 시스템을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해, 본 발명의 제1 관점은, 소정 패턴이 형성된 절연막을 가지며, 상기 패턴의 바닥부의 실리콘 부분에 형성된 실리콘 함유 산화막을 갖는 피처리 기판에 있어서, 상기 실리콘 함유 산화막을 제거하는 산화막 제거 방법으로서, 상기 절연막의 상기 패턴을 포함하는 전면(全面)에, 카본 원료 가스를 이용한 ALD에 의해 카본계 보호막을 성막하는 공정과, 상기 절연막의 상면과 상기 패턴의 바닥부의 상기 카본계 보호막을 이방성 플라즈마 처리에 의해 선택적으로 제거하는 공정과, 상기 패턴의 바닥부에 형성된 상기 실리콘 함유 산화막을 에칭에 의해 제거하는 공정과, 상기 카본계 보호막의 잔존 부분을 제거하는 공정을 갖는 것을 특징으로 하는 산화막 제거 방법을 제공한다.
상기 산화막 제거 방법에 있어서, 상기 패턴의 바닥부의 상기 실리콘 함유 산화막은, 상기 패턴의 바닥부의 상기 실리콘 부분의 표면에 형성된 자연 산화막이면 좋다.
또한, 상기 피처리 기판은, 핀 FET을 형성하기 위한 것이며, 실리콘핀과, 그 실리콘핀의 선단 부분에 형성된 Si 또는 SiGe로 이루어진 에피택셜 성장부를 갖고 있고, 상기 에피택셜 성장부가 상기 실리콘 부분을 구성하는 것이면 좋다.
상기 카본계 보호막을 성막하는 공정은, 상기 카본계 원료 가스의 공급과, 플라즈마의 공급을 교대로 반복하여 행하고, 카본 원료 가스의 흡착과, 플라즈마에 의한 흡착한 상기 카본 원료 가스의 분해를 반복하는 것에 의해 실시할 수 있다.
상기 이방성 플라즈마 처리에 의한 선택적 제거 공정은, 아르곤 플라즈마 또는 수소/질소 플라즈마에 의해 행하는 것이 바람직하다. 또한, 상기 실리콘 함유 산화막을 에칭에 의해 제거하는 공정은, NH3 가스 및 HF 가스를 이용한 가스 처리에 의해 행하는 것이 바람직하다. 또한, 상기 카본계 보호막의 잔존 부분을 제거하는 공정은, 수소 플라즈마에 의해 행하는 것이 바람직하다.
상기 카본계 보호막을 성막하는 공정에 앞서, 상기 패턴 측벽의 상기 절연막 부분에 선택적으로 상기 카본계막을 성막시키기 위한 처리를 행하는 공정을 더 가져도 좋다. 또한, 상기 카본계 보호막의 잔존 부분을 제거하는 공정의 후에, 상기 카본계 보호막의 잔존 부분을 제거하는 공정에 의해 상기 절연막에 생긴 데미지층을 에칭 제거하는 공정을 더 가져도 좋다.
상기 절연막은 SiO2막을 포함하는 것이면 좋다. 또한, 상기 각 공정을 30∼150℃의 범위 내의 동일 온도에서 행하는 것이 바람직하다. 또한, 상기 각 공정을, 하나의 처리 용기 내에서 연속하여 행하는 것이 바람직하다.
본 발명의 제2 관점은, 소정 패턴이 형성된 절연막을 가지며, 상기 패턴의 바닥부의 실리콘 부분에 형성된 실리콘 함유 산화막을 갖는 피처리 기판에 있어서, 상기 실리콘 함유 산화막을 제거하는 산화막 제거 장치로서, 상기 피처리 기판을 수용하는 처리 용기와, 상기 처리 용기 내에 소정의 처리 가스를 공급하는 처리 가스 공급 기구와, 상기 처리 용기 내를 배기하는 배기 기구와, 상기 처리 용기 내에 플라즈마를 생성하는 플라즈마 생성 기구와, 상기 처리 가스 공급 기구, 상기 배기 기구 및 상기 플라즈마 생성 기구를 제어하는 제어부를 가지며, 상기 제어부는, 상기 제1 관점의 산화막 제거 방법이 행해지도록, 상기 처리 가스 공급 기구, 상기 배기 기구 및 상기 플라즈마 생성 기구를 제어하는 것을 특징으로 하는 산화막 제거 장치를 제공한다.
본 발명의 제3 관점은, 소정 패턴이 형성된 절연막을 가지며, 상기 패턴의 바닥부의 실리콘 부분에 형성된 실리콘 함유 산화막을 갖는 피처리 기판에 있어서, 상기 제1 관점의 방법에 의해 상기 실리콘 함유 산화막을 제거하는 공정과, 상기 실리콘 함유 산화막을 제거한 후에 금속막을 성막하는 공정과, 상기 실리콘 부분과 상기 금속막을 반응시켜, 상기 패턴의 바닥부에 콘택을 형성하는 공정을 갖는 것을 특징으로 하는 콘택 형성 방법을 제공한다.
상기 금속막을 성막하는 공정은, CVD 또는 ALD에 의해 행할 수 있다.
본 발명의 제4 관점은, 소정 패턴이 형성된 절연막을 가지며, 상기 패턴의 바닥부의 실리콘 부분에 형성된 실리콘 함유 산화막을 갖는 피처리 기판에 있어서, 상기 실리콘 함유 산화막을 제거하고, 상기 실리콘 부분에 콘택을 형성하는 콘택 형성 시스템으로서, 상기 피처리 기판의 상기 실리콘 함유 산화막을 제거하는 제2 실시형태의 산화막 제거 장치와, 상기 실리콘 함유 산화막을 제거한 후에 금속막을 성막하는 금속막 성막 장치와, 상기 산화막 제거 장치와 상기 금속막 성막 장치가 접속되는 진공 반송실과, 상기 진공 반송실 내에 설치된 반송 기구를 갖는 것을 특징으로 하는 콘택 형성 시스템을 제공한다.
상기 금속막 성막 장치로서, CVD 또는 ALD에 의해 금속막을 성막하는 것을 이용할 수 있다.
본 발명의 제5 관점은, 컴퓨터 상에서 동작하며, 산화막 제거 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행시에 상기 제1 관점의 산화막 제거 방법이 행해지도록, 컴퓨터에 상기 산화막 제거 장치를 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.
본 발명의 제6의 관점은, 컴퓨터 상에서 동작하며, 콘택 형성 시스템을 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행시에 상기 제3 관점의 콘택 형성 방법이 행해지도록, 컴퓨터에 상기 콘택 형성 시스템을 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.
본 발명에 의하면, 패턴 바닥부의 실리콘 부분에 형성된 실리콘 함유 산화막을 에칭 제거하기에 앞서, 절연막의 패턴을 포함하는 전면에, 카본 원료 가스를 이용한 ALD에 의해 카본계 보호막을 성막한다. 이에 따라, 카본계 보호막을 얇고 컨포멀하게 성막할 수 있고, 실리콘 함유 산화막의 에칭을 방해하지 않고, 에칭시의 CD 로스를 저감할 수 있다.
도 1은 본 발명에 관한 산화막 제거 방법의 일실시형태를 나타내는 플로우차트이다.
도 2는 본 발명에 관한 산화막 제거 방법의 일실시형태를 나타내는 공정 단면도이다.
도 3은 본 발명에 관한 산화막 제거 방법의 일실시형태가 적용되는, 핀 FET을 형성하기 위한 구조체를 나타내는, 트렌치에 직교하는 방향을 따르는 단면도이다.
도 4는 본 발명에 관한 산화막 제거 방법의 일실시형태가 적용되는, 핀 FET을 형성하기 위한 구조체를 나타내는, 트렌치의 방향을 따르는 단면도이다.
도 5는 ALD에 의해 카본계 보호막을 성막할 때의 시퀀스의 일례를 나타내는 타이밍차트이다.
도 6은 CVD에 의해 카본계 보호막을 성막할 때의 성막 상태를 모식적으로 나타내는 도면이다.
도 7은 본 발명에 관한 산화막 제거 방법의 다른 실시형태를 나타내는 플로우차트이다.
도 8은 본 발명에 관한 산화막 제거 방법의 또 다른 실시형태를 나타내는 플로우차트이다.
도 9는 콘택 형성 방법의 일실시형태를 나타내는 플로우차트이다.
도 10은 콘택 형성 방법의 일실시형태를 나타내는 공정 단면도이다.
도 11은 산화막 제거 장치의 일례를 나타내는 단면도이다.
도 12는 산화막 제거 장치를 구비한 콘택 형성 시스템을 개략적으로 나타내는 수평 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시형태에 관해 구체적으로 설명한다.
<산화막 제거 방법>
우선, 본 발명에 관한 산화막 제거 방법의 일실시형태에 관해 도 1의 플로우차트 및 도 2의 공정 단면도를 참조하여 설명한다.
본 실시형태에서는, 소정 패턴으로서 트렌치가 형성된 피처리체에 있어서, 트렌치 바닥부의 실리콘 부분에 콘택 메탈을 성막하여 콘택을 형성하기 전에, 실리콘 부분의 표면에 형성된 자연 산화막을 제거하는 경우에 관해 설명한다.
처음에, 실리콘 기체(1)에 절연막(2)이 형성되고, 절연막(2)에 소정 패턴으로서 트렌치(3)가 형성된 피처리 기판(실리콘 웨이퍼)을 준비한다(단계 1; 도 2의 (a)). 트렌치(3)의 바닥부의 실리콘 부분에는 자연 산화막(실리콘 함유 산화막)(4)이 형성되어 있다. 절연막(2)은 주로 SiO2막으로 구성되어 있다. 일부가 SiN막이어도 좋다.
이러한 피처리 기판(실리콘 웨이퍼)으로는, 예컨대 핀 FET을 형성하기 위한 것을 들 수 있다. 도 3 및 도 4는 핀 FET을 형성하기 위한 피처리 기판의 일례를 나타내는 단면도이다. 또, 도 3은 트렌치(3)에 직교하는 방향을 따르는 단면도이며, 도 4는 트렌치(3)의 방향을 따르는 단면도이다. 본 예에서는, 트렌치(3)의 바닥부에, 실리콘 부분으로서, Si 핀(7)의 선단 부분에 형성된 Si 또는 SiGe로 이루어진 다각형의 에피택셜 성장부(8)를 갖고 있고, 이 에피택셜 성장부(8)가 소스 및 드레인을 구성한다. 그리고, 이 에피택셜 성장부(8)의 표면에 자연 산화막(4)이 형성되어 있다. 본 예에서는, 절연막(2)은, 주요부인 SiO2막(9)과, 바닥부를 구성하는 SiN막(10)으로 이루어진다. 또, 도 4에서는 에피택셜 성장부(8)를 오각형으로 나타내고 있지만, 사각형이어도 좋다.
핀 FET의 트렌치는, 예컨대 TopCD가 8∼10 nm, 깊이가 100∼120 nm이고, 애스펙트비는 12∼15이다.
다음으로, 절연막(2)의 전면에 카본계 보호막(5)을 형성한다(단계 2; 도 2의 (b)).
카본계 보호막(5)은, 그 후의 자연 산화막 에칭 공정시에, 절연막(2)을 보호하여 절연막(2)의 막감소, 즉 CD 로스를 억제하는 효과를 갖는다.
카본계 보호막(5)은, 카본 원료 가스를 순차적으로 공급하는 ALD(Atomic Layer Deposition)에 의해 형성한다. ALD를 이용하는 것에 의해, 카본막을 1원자층씩 형성할 수 있기 때문에, 미세하고 애스펙트비가 큰 트렌치에, 카본계 보호막(5)을 2 nm 이하, 예컨대 1 nm 정도의 얇은 막두께로 컨포멀하게 성막할 수 있다.
ALD에 의한 카본계 보호막(5)의 성막은, 도 5에 도시한 바와 같이, 카본 원료 가스의 공급(S1)과, 플라즈마의 공급(S2)을 교대로 반복하는 것에 의해 행할 수 있다. 플라즈마 생성 가스로는 예컨대 Ar 가스를 이용할 수 있다.
이와 같이, 카본 원료 가스의 공급(S1)과, 플라즈마의 공급(S2)을 교대로 반복하는 것에 의해, 카본 원료 가스의 흡착과, 플라즈마에 의한 흡착한 카본 원료 가스의 분해가 반복하여 행해져, 소정 막두께의 카본계 보호막(5)을 얻을 수 있다.
카본 원료 가스로는, CH4 등의 탄화수소(CxHy), CF4 등의 불화탄소(CxFy), CH2F2 등의 불소화탄화수소(CxHyFz)를 이용할 수 있다. 이들 중에서, 불소화탄화수소는 극성을 갖기 때문에, 단원자 흡착하기 쉽고 컨포멀한 성막을 보다 행하기 쉽다.
카본계 보호막(5)을 CVD(Chemical Vapor Deposition)로 성막하는 경우는, 도 6에 도시한 바와 같이, 카본 원료가 트렌치(3)의 개구에 퇴적되기 쉽고, 바닥부에는 퇴적되기 어려워져, 카본계 보호막(5)의 컨포멀한 성막은 어렵다. 이 때문에, 트렌치(3)의 개구가 좁아져, 에칭시에 에칭 가스가 트렌치 내부에 들어가기 어려워지고, 자연 산화막(4)의 에칭 제거를 행하기 어려워진다.
단계 2를 행할 때에는, 압력이 1∼2 Torr(133∼267 Pa) 정도, 온도가 30∼150℃ 정도가 바람직하다.
다음으로, 절연막(2)의 상면과 트렌치(3)의 바닥부의 카본계 보호막(5)을 이방성 플라즈마에 의한 처리에 의해 선택적으로 제거한다(단계 3; 도 2의 (c)). 이에 따라, 카본계 보호막은 트렌치(3)의 측벽에만 잔존한다.
이 때의 이방성 플라즈마에 의한 처리는, 아르곤 플라즈마에 의해 적합하게 행할 수 있다. 아르곤 플라즈마 중의 Ar 이온은 직진성이 높기 때문에, 이방성이 높은 처리를 할 수 있고, 절연막(2)의 상면과 트렌치(3)의 바닥부의 카본계 보호막(5)을 선택적으로 제거하는 것이 가능하다.
이방성 플라즈마에 의한 처리는, 수소/질소 플라즈마에 의해서도 행할 수 있다. 수소/질소 플라즈마에 있어서도, 이온을 직진시켜 이방성이 높은 처리를 행할 수 있다.
단계 3을 행할 때에는, 압력은, 이온의 직진성을 확보하기 위해, 최대한 저압인 것이 바람직하고, 0.1 Torr(13.3 Pa) 이하 정도로 설정된다. 또한, 온도는 단계 2와 마찬가지로, 30∼150℃ 정도의 범위로 할 수 있고, 단계 2와 동일한 온도로 설정하는 것이 바람직하다.
다음으로, 트렌치(3)의 바닥부에 존재하는 자연 산화막(4)을 에칭에 의해 제거한다(단계 4; 도 2의 (d)).
이 때의 에칭으로는, NH3 가스와 HF 가스를 이용한 플라즈마리스의 드라이 에칭인 COR 처리가 바람직하다. 이러한 가스 에칭은 등방적인 에칭이므로, 도 4에 도시한 바와 같은, 핀 FET의 트렌치 바닥부의 복잡한 형상을 갖는 에피택셜 성장부(8) 표면의 자연 산화막(4)을 제거할 수 있다.
COR 처리에 있어서는, NH3 가스와 HF 가스 외에, 희석 가스로서 Ar 가스나 N2 가스 등의 불활성 가스를 가해도 좋다.
종래에는, 트렌치 바닥부의 자연 산화막을 제거할 때에 COR 처리를 이용하면, 트렌치의 측벽 부분의 막감소가 생겨, CD 로스가 문제가 되었다. 이것에 대하여, 본 실시형태에서는, 트렌치(3)의 측벽에, NH3 가스 및 HF 가스에 대하여 무반응인 카본계 보호막(5)을 형성하기 때문에, 카본계 보호막 제거면인 절연막(2)의 상면 및 트렌치(3)의 바닥부의 자연 산화막(4)만 NH3 가스 및 HF 가스와 반응하여 에칭된다. 이 때, 주로 플루오로규산암모늄((NH4)2SiF6; AFS)으로 이루어진 반응 생성물(6)이 형성된다. AFS는 트렌치 측벽에서는 생성되지 않기 때문에, AFS에 의해 트렌치(3)가 폐색될 우려는 없다.
단계 4를 행할 때에는, 처리 압력은 1∼2 Torr(133∼267 Pa) 정도가 바람직하다. 또한, 온도는 단계 2, 3과 마찬가지로 30∼150℃ 정도의 범위로 할 수 있고, 단계 2, 3과 동일한 온도로 설정하는 것이 바람직하다.
다음으로, 트렌치(3)의 측벽 부분에 잔존한 카본계 보호막(5)을 제거한다(단계 5; 도 2의 (e). 이 때, 주로 AFS로 이루어진 반응 생성물(6)도 함께 제거된다.
또, 단계 4의 온도가 어느 정도 높은 경우에는, 단계 4의 처리 중에 반응 생성물인 AFS의 일부는 기화하여 제거된다.
단계 5의 카본계 보호막(5)의 제거 처리는 수소 플라즈마로 행하는 것이 바람직하다. 카본계막은, 산소 가스(O2)의 플라즈마나 오존(O3)에 의해 제거하는 것이 가능하지만, 이들을 이용하면 트렌치(3)의 바닥부가 재산화할 우려가 있다. 이것에 대하여, 수소 플라즈마를 이용하는 것에 의해, 플라즈마 중의 수소 이온(H+)이나 수소 라디칼(H*)에 의해, 재산화를 억제하면서 측벽의 카본계 보호막(5)을 제거할 수 있다.
단계 5로서 수소 플라즈마를 이용하는 경우에는, 플라즈마에 의한 제거 처리이므로, 처리 압력이 어느 정도 낮은 것이 바람직하지만, 단계 2 정도의 이온의 직진성은 요구되지 않는다. 이 때문에, 단계 5의 처리 압력은 0.5 Torr(66.5 Pa) 이하 정도가 바람직하다. 또한, 처리 온도는 단계 2∼4와 마찬가지로, 30∼150℃ 정도의 범위로 할 수 있고, 단계 2∼4와 동일한 온도로 설정하는 것이 바람직하다.
이상과 같이, 본 실시형태에서는, 트렌치(3) 바닥부의 자연 산화막(SiO2막)(4)의 에칭에 앞서, 트렌치(3)의 내벽에 ALD에 의해 카본계 보호막(5)을 형성하기 때문에, 카본계 보호막(5)을 얇게 컨포멀하게 형성할 수 있다. 이 때문에, 트렌치(3) 바닥부의 자연 산화막을 에칭할 때에, 카본계 보호막(5)에 의해 에칭 가스가 트렌치(3) 바닥부에 도달하는 것이 방해되지 않고, 카본계 보호막(5)에 의해 절연막(2) 측벽의 에칭을 억제하여 CD 로스를 저감할 수 있다.
특히, 핀 FET을 형성하기 위한 구조체와 같이, 트렌치(3) 바닥부의 반도체 부분인 소스 및 드레인이 복잡한 형상을 갖고 있는 경우에, 그 부분에 형성된 자연 산화막을 제거하기 위해 유효한 등방적인 에칭 처리인 COR 처리를 이용하더라도, 카본계 보호막(5)의 존재에 의해 CD 로스를 저감할 수 있다.
또한, 단계 2∼5를 동일한 온도로 행하는 것에 의해, 자연 산화막의 처리를 단시간에 행할 수 있고, 스루풋을 높게 유지할 수 있다.
이상의 단계 1∼5가 기본적인 공정이지만, 부가적인 공정으로서 이하의 공정을 가해도 좋다.
예컨대, 절연막(2)의 상면과 트렌치(3)의 바닥부의 카본계 보호막(5)은, 그 후 제거되는 것이기 때문에, 도 7에 도시한 바와 같이, 단계 2의 카본계 보호막(5)의 성막에 앞서, 단계 2′로서, 트렌치(3)의 측벽의 절연막(2) 부분에 선택적으로 카본계 보호막을 성막시키기 위한 처리 공정을 행해도 좋다. 이러한 처리로는, 플라즈마 트리트먼트를 들 수 있다. 플라즈마 트리트먼트에 의해 절연막(2)의 상면과 트렌치(3)의 바닥부만을 처리하는 이방성 처리를 행할 수 있고, 절연막(2)의 측벽에만 카본계 보호층을 두껍게 형성할 수 있다.
또한, 단계 5의 수소 플라즈마 처리시에, 절연막(2)에 플라즈마 데미지층이 형성되는 경우가 있지만, 그 경우는, 도 8에 도시한 바와 같이, 단계 5의 후에, 단계 4와 동일한 에칭 처리로 데미지층을 제거하는 단계 5′를 행할 수 있다. 이 단계 5′의 에칭은 플라즈마 데미지층을 제거하는 것이며, 단시간으로 충분하다. 따라서, 이 단계 5′의 에칭에 의한 트렌치 측벽의 막감소는 거의 생기지 않는다.
또, 단계 1∼5에, 상기 단계 2′ 및 단계 5′를 모두 가해도 좋다.
<콘택 형성 방법>
다음으로, 콘택 형성 방법의 일실시형태에 관해 도 9의 플로우차트 및 도 10의 공정 단면도를 참조하여 설명한다.
본 실시형태에 관한 콘택 형성 방법은, 상기 단계 1∼5에 의해, 또는 이들 단계 1∼5에 단계 2′ 및/또는 단계 5′를 가한 공정에 의해, 도 10의 (a)에 도시한 바와 같이, 트렌치(3) 바닥부의 자연 산화막의 제거(단계 11)를 행한 후, 도 10의 (b)에 도시한 바와 같이, 콘택 메탈인 금속막(11)을 CVD 또는 ALD에 의해 성막한다(단계 12). 금속막으로는, Ti막이나 Ta막 등을 이용할 수 있다.
그리고, 도 10의 (c)에 도시한 바와 같이, 금속막(11)은 트렌치(3)의 바닥부에 있어서 실리콘과 반응하여, 자기 정합적으로 금속 실리케이트(예컨대 TiSi)로 이루어진 콘택(12)이 형성된다(단계 13).
<산화막 제거 장치>
다음으로, 상기 산화막 제거 방법의 실시에 이용되는 산화막 제거 장치의 일례에 관해 설명한다. 도 11은, 산화막 제거 장치의 일례를 나타내는 단면도이다.
산화막 제거 장치(100)는, 대략 원통형의 챔버(처리 용기)(101)를 갖고 있다. 챔버(101)는, 예컨대 내벽면이 OGF(Out Gas Free) 양극 산화 처리가 실시된 알루미늄으로 구성되어 있다.
챔버(101)의 내부에는, 도 2의 (a)에 나타내는 구조가 전면에 형성된 구조체인 실리콘 웨이퍼(피처리 기판)(W)를 수평으로 지지하기 위한 서셉터(102)가, 중앙 하부에 설치된 원통형의 지지 부재(103)에 의해 지지된 상태로 배치되어 있다. 챔버(101)의 바닥부의 중앙에는 개구부가 형성되어 있고, 개구부의 하부에 원통형의 돌출부(101b)가 접속되어 있고, 지지 부재(103)는 돌출부(101b)의 바닥부에 지지되어 있다.
서셉터(102)는, 예컨대 본체부가 알루미늄으로 이루어지고, 그 외주에 절연 링(도시하지 않음)이 형성되어 있다. 서셉터(102)의 내부에는, 그 위의 실리콘 웨이퍼(W)의 온도 조절을 행하기 위한 온도 조절 기구(104)가 설치되어 있다. 온도 조절 기구(104)는, 예컨대 서셉터(102)에 형성된 유로에 온도 제어된 온도 조절 매체를 통류시킴으로써, 실리콘 웨이퍼(W)를 예컨대 30∼150℃의 범위의 적절한 온도에 온도 조절하도록 되어 있다.
서셉터(102)에는, 실리콘 웨이퍼(W)를 반송하기 위한 3개의 승강핀(도시하지 않음)이, 서셉터(102)의 표면에 대하여 출몰 가능하게 설치되어 있다. 서셉터(102)의 상면에, 실리콘 웨이퍼(W)를 정전 흡착하기 위한 정전척이 설치되어 있어도 좋다.
챔버(101)의 상부에는 샤워 헤드(105)가 설치되어 있다. 샤워 헤드(105)는, 챔버(101)의 천장벽(101a)의 바로 아래에 설치되고 원반형을 이루며 다수의 가스 토출 구멍(107)이 형성된 샤워 플레이트(106)를 갖고 있다. 샤워 플레이트(106)로는, 예컨대 알루미늄으로 이루어진 본체의 표면에 산화이트륨으로 이루어진 용사 피막이 형성된 것이 이용된다. 샤워 플레이트(106)와 챔버(101)는 링형의 절연 부재(106a)에 의해 절연되어 있다.
챔버(101)의 천장벽(101a)의 중앙에는 가스 도입구(108)가 설치되고, 천장벽(101a)과 샤워 플레이트(106) 사이는 가스 확산 공간(109)으로 되어 있다.
가스 도입구(108)에는, 가스 공급 기구(110)의 가스 배관(110a)이 접속되어 있다. 그리고, 후술하는 가스 공급 기구(110)로부터 공급된 가스가 가스 도입구(108)로부터 도입되고, 가스 확산 공간(109) 내에 확산되어 샤워 플레이트(106)의 가스 토출 구멍(107)으로부터 챔버(101) 내에 토출된다.
가스 공급 기구(110)는, HF 가스, NH3 가스, 카본 원료 가스, Ar 가스, N2 가스, H2 가스를 개별적으로 공급하는 복수의 가스 공급원과, 이들 복수의 가스 공급원으로부터 각 가스를 공급하기 위한 복수의 가스 공급 배관을 갖고 있다(모두 도시하지 않음). 각 가스 공급 배관에는, 개폐 밸브와, 매스플로우 컨트롤러와 같은 유량 제어기가 설치되어 있고(모두 도시하지 않음), 이들에 의해, 상기 가스를 적절하게 전환하는 것 및 각 가스의 유량 제어를 행할 수 있게 되어 있다. 이들 가스 공급 배관으로부터의 가스는, 전술한 가스 배관(110a)을 거쳐 샤워 헤드(105)에 공급된다.
샤워 플레이트(106)에는, 정합기(114)를 통해 제1 고주파 전원(113)이 접속되어 있고, 제1 고주파 전원(113)으로부터 샤워 플레이트(106)에 고주파 전력이 인가된다. 샤워 플레이트(106)는 상부 전극으로서 기능하고, 서셉터(102)는 하부 전극으로서 기능하여 한쌍의 평행 평판 전극을 구성하고, 샤워 플레이트(106)에 고주파 전력이 인가되는 것에 의해, 챔버(101) 내에 용량 결합 플라즈마가 생성된다. 제1 고주파 전원(113)으로부터 출력되는 고주파 전력의 주파수는, 450 kHz∼13.56 MHz로 설정되는 것이 바람직하고, 예컨대 450 kHz가 이용된다.
한편, 서셉터(102)에는, 정합기(116)를 통해 제2 고주파 전원(115)이 접속되어 있고, 제2 고주파 전원(115)으로부터 서셉터(102)에 바이어스용의 고주파 전력이 인가된다. 서셉터(102)에 바이어스용의 고주파를 인가함으로써, 실리콘 웨이퍼(W)에 플라즈마 중의 이온이 인입된다.
챔버(101)의 바닥부에는 배기 기구(120)가 설치되어 있다. 배기 기구(120)는, 챔버(101)의 바닥부에 형성된 배기구(121 및 122)에 설치된 제1 배기 배관(123) 및 제2 배기 배관(124)과, 제1 배기 배관(123)에 설치된 제1 압력 제어 밸브(125) 및 드라이 펌프(126)와, 제2 배기 배관(124)에 설치된 제2 압력 제어 밸브(127) 및 터보 펌프(128)를 갖고 있다. 그리고, 챔버(101) 내가 고압으로 설정되는 성막 처리시에는 드라이 펌프(126)만으로 배기되고, 챔버(101) 내가 저압으로 설정되는 플라즈마 처리시에는 드라이 펌프(126)와 터보 펌프(128)가 병용된다. 챔버(101) 내의 압력 제어는, 챔버(101)에 설치된 압력 센서(도시하지 않음)의 검출치에 기초하여 압력 제어 밸브(125 및 127)의 개방도를 제어함으로써 이루어진다.
챔버(101)의 측벽에는, 챔버(101)가 접속되는 도시하지 않은 진공 반송실과의 사이에서 실리콘 웨이퍼(W)의 반입 반출을 행하기 위한 반입 반출구(130)와, 이 반입 반출구(130)를 개폐하는 게이트 밸브(G)가 설치되어 있다. 실리콘 웨이퍼(W)의 반송은, 진공 반송실에 설치된 반송 기구(도시하지 않음)에 의해 행해진다.
산화막 제거 장치(100)는 제어부(140)를 갖고 있다. 제어부(140)는, 산화막 제거 장치(100)의 각 구성부, 예컨대 가스 공급 기구의 밸브나 매스플로우 컨트롤러, 고주파 전원(113, 115), 배기 기구(120), 온도 조절 기구(104), 반송 기구, 게이트 밸브(G) 등을 제어하는 CPU(컴퓨터)를 갖는 주제어부와, 입력 장치(키보드, 마우스 등), 출력 장치(프린터 등), 표시 장치(디스플레이 등), 기억 장치(기억 매체)를 갖고 있다. 제어부(140)의 주제어부는, 예컨대 기억 장치에 내장된 기억 매체, 또는 기억 장치에 셋팅된 기억 매체에 기억된 처리 레시피에 기초하여, 산화막 제거 장치(100)에 소정의 동작을 실행시킨다.
다음으로, 이상과 같이 구성되는 산화막 제거 장치의 처리 동작에 관해 설명한다. 이하의 처리 동작은 제어부(140)에서의 기억 매체에 기억된 처리 레시피에 기초하여 실행된다.
처음에, 게이트 밸브(G)를 열고, 반송 기구(도시하지 않음)에 의해, 진공 반송실(도시하지 않음)로부터 반입 반출구(130)를 통해, 도 2의 (a)에 나타내는 구조가 전면에 형성된 구조체인 실리콘 웨이퍼(W)를 챔버(101) 내에 반입하고, 서셉터(102) 상에 재치시킨다. 이 상태로, 반송 기구를 챔버(101)로부터 후퇴시키고, 게이트 밸브(G)를 닫는다.
이어서, 배기 기구(120)에 의해, 챔버(101) 내의 압력을 1∼2 Torr(133∼267 Pa)의 범위 내의 소정치로 조정하고, 서셉터(102)의 온도 조절 기구(104)에 의해 실리콘 웨이퍼(W)의 온도(서셉터(102)의 온도)를 30∼150℃의 범위의 소정치로 조정한다. 이 때, 챔버(101) 내의 압력은 비교적 고압이기 때문에, 드라이 펌프(126)만으로 배기하는 것이 가능하다.
이 상태로, 가스 공급 기구(110)로부터 카본 원료 가스, 예컨대 CH4 등의 탄화수소(CxHy), CF4 등의 불화탄소(CxFy), 또는 CH2F2 등의 불소화탄화수소(CxHyFz)를 소정 유량으로 샤워 헤드(105)를 통해 챔버(101) 내에 순차적으로 공급하고, ALD에 의해 실리콘 웨이퍼(W)에 카본계 보호막을 성막한다. 구체적으로는, Ar 가스를 소정 유량으로 계속적으로 공급한 상태로, 카본 원료 가스의 공급과, 제1 고주파 전원(113)에 의한 플라즈마 생성을 교대로 반복한다. 카본 원료 가스의 흡착과, 플라즈마에 의한 흡착한 카본 원료 가스의 분해가 반복하여 행해져, 1∼2 nm로 얇고 컨포멀한 카본계 보호막이 성막된다. 이 때, 제1 고주파 전원(113)을 온으로 하고 있는 동안, 이온 인입을 위해 제2 고주파 전원(115)을 온으로 해도 좋다.
카본계 보호막의 성막후, 챔버(101) 내를 배기 기구(120)에 의해 배기하면서 Ar 가스로 퍼지한다.
퍼지 종료후, 실리콘 웨이퍼(W)를 동일한 온도로 유지한 채, 배기 기구(120)에 의해 챔버(101) 내의 압력을 0.1 Torr(13.3 Pa) 이하의 저압으로 조정하고, 가스 공급 기구(110)로부터 예컨대 Ar 가스를 소정 유량으로 샤워 헤드(105)를 통해 챔버(101) 내에 공급하면서, 제1 고주파 전원(113) 및 제2 고주파 전원(115)을 온으로 한다. 이 때, 챔버(101) 내의 압력은 저압이기 때문에, 드라이 펌프(126)에 더하여 터보 펌프(128)도 이용하여 챔버(101) 내를 배기한다.
이에 따라, 챔버(101) 내에 아르곤 플라즈마가 생성되고, 서셉터(102)에 인가된 고주파 바이어스에 의해, 플라즈마 중의 Ar 이온(Ar+)이 실리콘 웨이퍼(W)에 인입된다. 이에 따라, Ar 이온이 직진하여 실리콘 웨이퍼 표면에 작용하고, 이방성 플라즈마 처리가 행해져, 실리콘 웨이퍼(W)의 절연막의 상면 및 트렌치의 바닥부의 카본계 보호막이 선택적으로 제거된다. 또, 이방성 플라즈마 처리는, 챔버(101) 내에 H2 가스 및 N2 가스를 도입하고, H2/N2 플라즈마를 생성하여 행해도 좋다.
이방성 플라즈마 처리후, 챔버(101) 내를 배기 기구(120)에 의해 배기하면서 Ar 가스 또는 N2 가스로 퍼지한다.
퍼지 종료후, 실리콘 웨이퍼(W)를 동일한 온도로 유지한 채로, 배기 기구(120)에 의해 챔버(101) 내의 압력을 1∼2 Torr(133∼267 Pa)의 범위의 소정 압력으로 조정하고, 가스 공급 기구(110)로부터 NH3 가스 및 HF 가스를 소정 유량으로 샤워 헤드(105)를 통해 챔버(101) 내에 공급한다. NH3 가스 및 HF 가스와 함께, 희석 가스로서 N2 가스 및 Ar 가스의 적어도 한쪽을 공급해도 좋다. 이 때, 챔버(101) 내의 압력은 비교적 고압이기 때문에, 드라이 펌프(126)만으로 배기하는 것이 가능하다.
이에 따라, 트렌치 바닥부의 자연 산화막이 제거된다. 이 때의 처리는, 플라즈마를 이용하지 않는 가스 처리이므로, 등방적인 에칭을 행할 수 있고, 복잡 형상의 실리콘 영역에 형성된 자연 산화막이라도 유효하게 제거할 수 있다. 또한, 트렌치 측벽에 카본계 보호막이 형성되어 있기 때문에 CD 로스가 억제된다.
이러한 자연 산화막의 에칭 처리의 후, 챔버(101) 내를 배기 기구(120)에 의해 배기하면서 Ar 가스로 퍼지한다.
퍼지 종료후, 실리콘 웨이퍼(W)를 동일한 온도로 유지한 채로, 배기 기구(120)에 의해 챔버(101) 내의 압력을 0.5 Torr(665 Pa) 이하로 조정하고, 가스 공급 기구(110)로부터 H2 가스를 소정 유량으로 샤워 헤드(105)를 통해 챔버(101) 내에 공급하면서, 제1 고주파 전원(113)을 온으로 하고, 수소 플라즈마 처리를 행한다. 이 때, 챔버(101) 내의 압력은 비교적 저압이기 때문에, 드라이 펌프(126) 외에 터보 펌프(128)를 이용한다. 또한, 처리 가스로는, H2 가스 외에 Ar 가스를 공급해도 좋다. 또한, 이온 인입을 위해 제2 고주파 전원(115)을 온으로 해도 좋다.
이 수소 플라즈마 처리에 의해, 트렌치 측벽에 잔존하고 있는 카본계 보호막이 제거된다.
이러한 수소 플라즈마 처리의 후, 챔버(101) 내를 N2 가스로 퍼지하고, 게이트 밸브(G)를 열어 반송 기구에 의해 서셉터(102) 상의 실리콘 웨이퍼(W)를 반출한다.
이상의 일련의 처리에 의해 CD 로스를 억제하면서 트렌치 바닥부의 자연 산화막을 확실하게 제거할 수 있다.
또한, 상기 일련의 처리를 챔버(101) 내에서 연속적으로 행할 수 있기 때문에 고효율로 처리를 행할 수 있다. 또한, 상기 일련의 처리를 동일한 온도에서 행하기 때문에 처리 시간이 단축되고, 고스루풋을 얻을 수 있다.
또, 산화막 제거 장치(100)에 있어서, 카본계 보호막의 성막에 앞서, 아르곤 플라즈마 처리 등의 플라즈마 트리트먼트에 의해 이방성 처리를 행해도 좋다. 또한, 수소 플라즈마 처리의 후에, NH3 가스 및 HF 가스에 의해 플라즈마 데미지층을 에칭 제거하는 처리를 행해도 좋다.
<콘택 형성 시스템>
다음으로, 상기 산화막 제거 장치(100)를 구비한 콘택 형성 시스템에 관해 설명한다.
도 12는, 콘택 형성 시스템을 개략적으로 나타내는 수평 단면도이다.
콘택 형성 시스템(300)은, 전술한 산화막 제거 처리를 행하고, 그 후, 콘택 메탈로서 예컨대 Ti막을 형성하여, 콘택을 형성하기 위한 것이다.
도 12에 도시한 바와 같이, 콘택 형성 시스템(300)은, 2개의 산화막 제거 장치(100)와 2개의 금속막 성막 장치(200)를 갖는다. 이들은, 평면형상이 칠각형을 이루는 진공 반송실(301)의 4개의 벽부에 각각 게이트 밸브(G)를 통해 접속되어 있다. 진공 반송실(301) 내는, 진공 펌프에 의해 배기되어 소정의 진공도로 유지된다.
산화막 제거 장치(100)의 구성은 전술한 바와 같다. 금속막 성막 장치는, 예컨대 진공 분위기의 챔버 내에서 CVD 또는 ALD에 의해 실리콘 웨이퍼(W)에 금속막, 예컨대 Ti막, Ta막을 성막하는 장치이다.
또한, 진공 반송실(301)의 다른 3개의 벽부에는 3개의 로드록실(302)이 게이트 밸브(G1)를 통해 접속되어 있다. 로드록실(302)을 사이에 두고 진공 반송실(301)의 반대측에는 대기 반송실(303)이 설치되어 있다. 3개의 로드록실(302)은, 게이트 밸브(G2)를 통해 반출 반입실(303)에 접속되어 있다. 로드록실(302)은, 대기 반송실(303)과 진공 반송실(301) 사이에서 실리콘 웨이퍼(W)를 반송할 때에, 대기압과 진공의 사이에서 압력 제어하는 것이다.
대기 반송실(303)의 로드록실(302) 부착 벽부와는 반대측의 벽부에는 웨이퍼(W)를 수용하는 캐리어(FOUP 등)(C)를 부착하는 3개의 캐리어 부착 포트(305)를 갖고 있다. 또한, 대기 반송실(303)의 측벽에는, 실리콘 웨이퍼(W)의 얼라인먼트를 행하는 얼라인먼트 챔버(304)가 설치되어 있다. 대기 반송실(303) 내에는 청정 공기의 다운플로우가 형성되도록 되어 있다.
진공 반송실(301) 내에는 반송 기구(306)가 설치되어 있다. 반송 기구(306)는, 산화막 제거 장치(100), 금속막 성막 장치(200), 로드록실(302)에 대하여 실리콘 웨이퍼(W)를 반송한다. 반송 기구(306)는, 독립적으로 이동 가능한 2개의 반송 아암(307a, 307b)을 갖고 있다.
대기 반송실(303) 내에는 반송 기구(308)가 설치되어 있다. 반송 기구(308)는, 캐리어(C), 로드록실(302), 얼라인먼트 챔버(304)에 대하여 실리콘 웨이퍼(W)를 반송하도록 되어 있다.
콘택 형성 시스템(300)은 전체 제어부(310)를 갖고 있다. 전체 제어부(310)는, 산화막 제거 장치(100) 및 금속막 성막 장치(200)의 각 구성부, 진공 반송실(301)의 배기 기구나 반송 기구(306), 로드록실(302)의 배기 기구나 가스 공급 기구, 대기 반송실(303)의 반송 기구(308)의 반송 기구(308), 게이트 밸브(G, G1, G2)의 구동계 등을 제어하는 CPU(컴퓨터)를 갖는 주제어부와, 입력 장치(키보드, 마우스 등), 출력 장치(프린터 등), 표시 장치(디스플레이 등), 기억 장치(기억 매체)를 갖고 있다. 전체 제어부(310)의 주제어부는, 예컨대 기억 장치에 내장된 기억 매체, 또는 기억 장치에 셋팅된 기억 매체에 기억된 처리 레시피에 기초하여, 콘택 형성 시스템(300)에 소정의 동작을 실행시킨다. 또, 전체 제어부(310)는, 상기 제어부(140)와 같은 각 유닛의 제어부의 상위의 제어부이어도 좋다.
다음으로, 이상과 같이 구성되는 콘택 형성 시스템의 동작에 관해 설명한다. 이하의 처리 동작은 전체 제어부(310)에서의 기억 매체에 기억된 처리 레시피에 기초하여 실행된다.
우선, 반송 기구(308)에 의해 대기 반송실(303)에 접속된 캐리어(C)로부터 실리콘 웨이퍼(W)를 꺼내고, 어느 하나의 로드록실(302)의 게이트 밸브(G2)를 열어 그 실리콘 웨이퍼(W)를 그 로드록실(302) 내에 반입한다. 게이트 밸브(G2)를 닫은 후 로드록실(302) 내를 진공 배기한다.
그 로드록실(302)이 소정의 진공도가 된 시점에서 게이트 밸브(G1)를 열고, 반송 기구(306)의 반송 아암(307a, 307b)의 어느 하나에 의해 로드록실(302)로부터 실리콘 웨이퍼(W)를 꺼낸다.
그리고, 어느 하나의 산화막 제거 장치(100)의 게이트 밸브(G)를 열고, 반송 기구(306)의 어느 하나의 반송 아암이 유지하는 실리콘 웨이퍼(W)를 그 산화막 제거 장치(100)에 반입하고, 비어 있는 반송 아암을 진공 반송실(301)로 복귀시킴과 함께 게이트 밸브(G)를 닫고, 그 산화막 제거 장치(100)에 의해 산화막 제거 처리를 행한다.
산화막 제거 처리의 종료후, 그 산화막 제거 장치(100)의 게이트 밸브(G)를 열고, 반송 기구(306)의 반송 아암(307a, 307b)의 어느 하나에 의해, 그 중의 실리콘 웨이퍼(W)를 반출한다. 그리고, 어느 하나의 금속막 성막 장치(200)의 게이트 밸브(G)를 열고, 반송 아암에 유지된 실리콘 웨이퍼(W)를 그 금속막 성막 장치(200)에 반입하고, 비어 있는 반송 아암을 진공 반송실(301)로 복귀시킴과 함께 게이트 밸브(G)를 닫고, 그 금속막 성막 장치(200)에 의해, CVD 또는 ALD에 의해 콘택 메탈이 되는 금속막, 예컨대 Ti막, Ta막 등의 성막을 행한다. 이 때, 금속막은 트렌치 바닥부의 실리콘과 반응하여, 금속 실리케이트(예컨대 TiSi)로 이루어진 콘택이 형성된다.
이와 같이 금속막 성막 및 콘택 형성이 이루어진 후, 그 금속막 성막 장치(200)의 게이트 밸브(G)를 열고, 반송 기구(306)의 반송 아암(307a, 307b)의 어느 하나에 의해, 그 중의 실리콘 웨이퍼(W)를 반출한다. 그리고, 어느 하나의 로드록실(302)의 게이트 밸브(G1)를 열고, 반송 아암 상의 실리콘 웨이퍼(W)를 그 로드록실(302) 내에 반입한다. 그리고, 그 로드록실(302) 내를 대기로 되돌리고, 게이트 밸브(G2)를 열어, 반송 기구(308)로 로드록실(302) 내의 실리콘 웨이퍼(W)를 캐리어(C)로 복귀시킨다.
이상과 같은 처리를, 복수의 실리콘 웨이퍼(W)에 관해 동시 병행적으로 행하여, 소정 매수의 실리콘 웨이퍼(W)의 콘택 형성 처리가 완료한다.
전술한 바와 같이, 산화막 제거 장치(100)는, 카본계 보호막의 형성, 트렌치 바닥부의 카본계 보호막 제거, 자연 산화막의 에칭 제거, 잔존하는 카본계 보호막의 제거를 하나의 챔버로 고효율로 행할 수 있기 때문에, 이와 같은 산화막 제거 장치(100) 및 금속막 성막 장치(200)를 2개씩 탑재한 콘택 형성 시스템(300)을 실현할 수 있고, 이와 같은 콘택 형성 시스템(300)에 의해, 산화막 제거 및 금속막 성막에 의한 콘택 형성의 처리를 고스루풋으로 실현할 수 있다.
<다른 적용>
이상, 본 발명의 실시형태에 관해 설명했지만, 본 발명은 상기 실시형태에 한정되지 않고 다양하게 변형 가능하다.
예컨대, 상기 실시형태에서는, 핀 FET의 트렌치 바닥부의 콘택 부분에서의 자연 산화막 제거에 본 발명을 이용한 경우에 관해 설명했지만, 이것에 한정되지 않고, 미세 패턴의 바닥부에 형성된 산화막의 제거에 적용할 수 있다. 또한, 패턴으로서 트렌치의 경우를 예시했지만, 트렌치에 한정되지 않고, 비아홀 등 다른 형상이어도 좋다.
또한, 상기 실시형태에서는, 산화막을 제거하는 에칭 처리로서, 등방적인 에칭을 행할 수 있는 가스 처리를 이용한 예를 나타냈지만, 플라즈마를 이용한 이방성 에칭을 행하는 경우에도 적용 가능하다. 플라즈마 에칭에 있어서도 CD 로스가 생기기 때문에, 본 발명은 유효하다.
또한, 상기 실시형태에서는, 카본계 보호막을 성막한 후, 트렌치 바닥부의 카본계 보호막의 제거에 아르곤 플라즈마 처리를 이용한 예를 나타냈지만, 이방성이 높은 제거 처리라면 이것에 한정되지 않는다.
또한, 상기 실시형태에서는, 산화막 제거후에 잔존한 카본계 보호막의 제거를 수소 플라즈마를 이용하여 행한 예를 나타냈지만, 이것에 한정되지 않는다. 예컨대, 산화막을 제거한 후, 재산화의 우려가 작은 경우에는, 산소 플라즈마나 오존을 이용해도 좋다.
또한, 상기 실시형태에서는 피처리 기판으로서 실리콘 웨이퍼를 이용한 경우에 관해 나타냈지만, 이것에 한정되지 않고, 트렌치의 바닥부에 실리콘 함유 산화막이 존재하는 경우라면, 화합물 반도체, 유리 기판, 세라믹스 기판 등 어떠한 기판이어도 좋다.
1 : 실리콘 기판
2 : 절연막
3 : 트렌치(패턴)
4 : 자연 산화막(실리콘 산화막)
5 : 카본계 보호막
6 : 반응 생성물(플루오로규산암모늄; AFS)
11 : 금속막
12 : 콘택
100 : 산화막 제거 장치
101 : 챔버
102 : 서셉터
105 : 샤워 헤드
110 : 가스 공급 기구
113 : 제1 고주파 전원
115 : 제2 고주파 전원
120 : 배기 기구
140 : 제어부
200 : 금속막 성막 장치
300 : 콘택 형성 시스템
301 : 진공 반송실
302 : 로드록실
303 : 대기 반송실
306, 308 : 반송 기구
W : 실리콘 웨이퍼(피처리 기판)

Claims (19)

  1. 미리 정해진 패턴이 형성된 절연막을 가지며, 상기 패턴의 바닥부의 실리콘 부분에 형성된 실리콘 함유 산화막을 갖는 피처리 기판에서, 상기 실리콘 함유 산화막을 제거하는 산화막 제거 방법에 있어서,
    상기 절연막의 상기 패턴을 포함하는 전면(全面)에, 카본 원료 가스를 이용한 ALD에 의해 카본계 보호막을 성막하는 공정과;
    상기 절연막의 상면과 상기 패턴의 바닥부의 상기 카본계 보호막을 이방성 플라즈마 처리에 의해 선택적으로 제거하는 공정과;
    상기 패턴의 바닥부에 형성된 상기 실리콘 함유 산화막을 에칭에 의해 제거하는 공정과;
    상기 카본계 보호막의 잔존 부분을 제거하는 공정
    을 포함하고,
    상기 카본계 보호막의 잔존 부분을 제거하는 공정은, 수소 플라즈마에 의해 행해지는 것을 특징으로 하는 산화막 제거 방법.
  2. 제1항에 있어서,
    상기 패턴의 바닥부의 상기 실리콘 함유 산화막은, 상기 패턴의 바닥부의 상기 실리콘 부분의 표면에 형성된 자연 산화막인 것을 특징으로 하는 산화막 제거 방법.
  3. 제2항에 있어서,
    상기 피처리 기판은, 핀 FET을 형성하기 위한 것이며, 실리콘핀과, 그 실리콘핀의 선단 부분에 형성된 Si 또는 SiGe로 이루어진 에피택셜 성장부를 갖고 있고, 상기 에피택셜 성장부가 상기 실리콘 부분을 구성하는 것을 특징으로 하는 산화막 제거 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 카본계 보호막을 성막하는 공정은, 상기 카본 원료 가스의 공급과, 플라즈마의 공급을 교대로 반복하여 행하고, 카본 원료 가스의 흡착과, 플라즈마에 의한 흡착한 상기 카본 원료 가스의 분해를 반복하는 것을 특징으로 하는 산화막 제거 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 이방성 플라즈마 처리에 의한 선택적 제거 공정은, 아르곤 플라즈마 또는 수소 및 질소 플라즈마에 의해 행해지는 것을 특징으로 하는 산화막 제거 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 실리콘 함유 산화막을 에칭에 의해 제거하는 공정은, NH3 가스 및 HF 가스를 이용한 가스 처리에 의해 행해지는 것을 특징으로 하는 산화막 제거 방법.
  7. 삭제
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 카본계 보호막을 성막하는 공정에 앞서, 상기 패턴 측벽의 상기 절연막 부분에 선택적으로 상기 카본계 보호막을 성막시키기 위한 처리를 행하는 공정을 더 포함하는 것을 특징으로 하는 산화막 제거 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 카본계 보호막의 잔존 부분을 제거하는 공정 후에, 상기 카본계 보호막의 잔존 부분을 제거하는 공정에 의해 상기 절연막에 생긴 데미지층을 에칭 제거하는 공정을 더 포함하는 것을 특징으로 하는 산화막 제거 방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 절연막은 SiO2막을 포함하는 것을 특징으로 하는 산화막 제거 방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 각 공정을 30℃∼150℃의 범위 내의 동일 온도에서 행하는 것을 특징으로 하는 산화막 제거 방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 각 공정을 하나의 처리 용기 내에서 연속하여 행하는 것을 특징으로 하는 산화막 제거 방법.
  13. 미리 정해진 패턴이 형성된 절연막을 가지며, 상기 패턴의 바닥부의 실리콘 부분에 형성된 실리콘 함유 산화막을 갖는 피처리 기판에서, 상기 실리콘 함유 산화막을 제거하는 산화막 제거 장치에 있어서,
    상기 피처리 기판을 수용하는 처리 용기와;
    상기 처리 용기 내에 미리 정해진 처리 가스를 공급하는 처리 가스 공급 기구와;
    상기 처리 용기 내를 배기하는 배기 기구와;
    상기 처리 용기 내에 플라즈마를 생성하는 플라즈마 생성 기구와;
    상기 처리 가스 공급 기구, 상기 배기 기구 및 상기 플라즈마 생성 기구를 제어하는 제어부
    를 포함하며,
    상기 제어부는, 제1항 내지 제3항 중 어느 하나의 산화막 제거 방법이 행해지도록, 상기 처리 가스 공급 기구, 상기 배기 기구 및 상기 플라즈마 생성 기구를 제어하는 것을 특징으로 하는 산화막 제거 장치.
  14. 콘택 형성 방법에 있어서,
    미리 정해진 패턴이 형성된 절연막을 가지며, 상기 패턴의 바닥부의 실리콘 부분에 형성된 실리콘 함유 산화막을 갖는 피처리 기판에서, 제1항 내지 제3항 중 어느 하나의 방법에 의해 상기 실리콘 함유 산화막을 제거하는 공정과;
    상기 실리콘 함유 산화막을 제거한 후에 금속막을 성막하는 공정과;
    상기 실리콘 부분과 상기 금속막을 반응시켜, 상기 패턴의 바닥부에 콘택을 형성하는 공정
    을 포함하는 것을 특징으로 하는 콘택 형성 방법.
  15. 제14항에 있어서,
    상기 금속막을 성막하는 공정은, CVD 또는 ALD에 의해 행해지는 것을 특징으로 하는 콘택 형성 방법.
  16. 미리 정해진 패턴이 형성된 절연막을 가지며, 상기 패턴의 바닥부의 실리콘 부분에 형성된 실리콘 함유 산화막을 갖는 피처리 기판에서, 상기 실리콘 함유 산화막을 제거하고, 상기 실리콘 부분에 콘택을 형성하는 콘택 형성 시스템에 있어서,
    상기 피처리 기판의 상기 실리콘 함유 산화막을 제거하는 제13항에 기재된 산화막 제거 장치와;
    상기 실리콘 함유 산화막을 제거한 후에 금속막을 성막하는 금속막 성막 장치와;
    상기 산화막 제거 장치와 상기 금속막 성막 장치가 접속되는 진공 반송실과;
    상기 진공 반송실 내에 설치된 반송 기구
    를 포함하는 것을 특징으로 하는 콘택 형성 시스템.
  17. 제16항에 있어서,
    상기 금속막 성막 장치는, CVD 또는 ALD에 의해 금속막을 성막하는 것을 특징으로 하는 콘택 형성 시스템.
  18. 컴퓨터 상에서 동작하며, 산화막 제거 장치를 제어하기 위한 프로그램이 기억된 기억 매체에 있어서,
    상기 프로그램은, 실행 시에 제1항 내지 제3항 중 어느 하나의 산화막 제거 방법이 행해지도록, 컴퓨터에 상기 산화막 제거 장치를 제어시키는 것을 특징으로 하는 기억 매체.
  19. 컴퓨터 상에서 동작하며, 콘택 형성 시스템을 제어하기 위한 프로그램이 기억된 기억 매체에 있어서,
    상기 프로그램은, 실행시에 제14항의 콘택 형성 방법이 행해지도록, 컴퓨터에 상기 콘택 형성 시스템을 제어시키는 것을 특징으로 하는 기억 매체.
KR1020170056296A 2016-05-19 2017-05-02 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템 KR101974715B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016100389A JP6656082B2 (ja) 2016-05-19 2016-05-19 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JPJP-P-2016-100389 2016-05-19

Publications (2)

Publication Number Publication Date
KR20170131219A KR20170131219A (ko) 2017-11-29
KR101974715B1 true KR101974715B1 (ko) 2019-05-02

Family

ID=60330317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170056296A KR101974715B1 (ko) 2016-05-19 2017-05-02 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템

Country Status (4)

Country Link
US (1) US9984892B2 (ko)
JP (1) JP6656082B2 (ko)
KR (1) KR101974715B1 (ko)
TW (1) TW201810414A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
WO2019151022A1 (ja) * 2018-02-02 2019-08-08 東京エレクトロン株式会社 半導体装置及びその製造方法
WO2019151024A1 (ja) * 2018-02-02 2019-08-08 東京エレクトロン株式会社 半導体装置及びその製造方法
WO2019151018A1 (ja) * 2018-02-02 2019-08-08 東京エレクトロン株式会社 半導体装置の製造方法
JP7195060B2 (ja) 2018-05-17 2022-12-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置
TWI812762B (zh) * 2018-07-30 2023-08-21 日商東京威力科創股份有限公司 處理被處理體之方法、處理裝置及處理系統
JP2020047838A (ja) 2018-09-20 2020-03-26 キオクシア株式会社 半導体デバイス
US20230369064A1 (en) * 2022-05-12 2023-11-16 Tokyo Electron Limited Pre-etch treatment for metal etch

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015111607A (ja) * 2013-12-06 2015-06-18 大日本印刷株式会社 パターン形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762998B2 (ja) 2005-10-27 2011-08-31 東京エレクトロン株式会社 処理方法及び記録媒体
JP2008305921A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 半導体装置及びその製造方法
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
CN103168344A (zh) * 2010-11-03 2013-06-19 应用材料公司 用于沉积碳化硅和碳氮化硅膜的设备和方法
WO2012122052A2 (en) * 2011-03-04 2012-09-13 Applied Materials, Inc. Methods for contact clean
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
US9385197B2 (en) * 2014-08-29 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with contact over source/drain structure and method for forming the same
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015111607A (ja) * 2013-12-06 2015-06-18 大日本印刷株式会社 パターン形成方法

Also Published As

Publication number Publication date
JP6656082B2 (ja) 2020-03-04
US20170338120A1 (en) 2017-11-23
US9984892B2 (en) 2018-05-29
JP2017208469A (ja) 2017-11-24
KR20170131219A (ko) 2017-11-29
TW201810414A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
KR102629835B1 (ko) 기판 처리 장치
CN108573866B (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
KR102118784B1 (ko) 산화막 제거 방법 및 제거 장치, 그리고 컨택트 형성 방법 및 컨택트 형성 시스템
KR20200019983A (ko) 에칭 방법 및 에칭 장치
KR102441239B1 (ko) 에칭 방법
US11024514B2 (en) Etching method and etching apparatus
US10553442B2 (en) Etching method
US10923358B2 (en) Substrate processing method
JP2023026624A (ja) 基板処理システム
US20220157616A1 (en) Substrate processing method and substrate processing system
KR102149082B1 (ko) 실리콘 산화막을 제거하는 방법
US20110303639A1 (en) Methods for processing substrates having metal hard masks
CN112635317A (zh) 蚀刻方法、损伤层的去除方法和存储介质
TWI756425B (zh) 蝕刻方法
US11562909B2 (en) Directional selective junction clean with field polymer protections
US11393696B2 (en) Method of controlling substrate treatment apparatus, substrate treatment apparatus, and cluster system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant