JP6656082B2 - 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム - Google Patents

酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム Download PDF

Info

Publication number
JP6656082B2
JP6656082B2 JP2016100389A JP2016100389A JP6656082B2 JP 6656082 B2 JP6656082 B2 JP 6656082B2 JP 2016100389 A JP2016100389 A JP 2016100389A JP 2016100389 A JP2016100389 A JP 2016100389A JP 6656082 B2 JP6656082 B2 JP 6656082B2
Authority
JP
Japan
Prior art keywords
oxide film
film
silicon
carbon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016100389A
Other languages
English (en)
Other versions
JP2017208469A (ja
Inventor
小林　岳志
岳志 小林
村上　誠志
誠志 村上
佐久間　隆
隆 佐久間
正彦 冨田
正彦 冨田
貴倫 菊地
貴倫 菊地
清水　昭貴
昭貴 清水
貴之 釜石
貴之 釜石
津田　栄之輔
栄之輔 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016100389A priority Critical patent/JP6656082B2/ja
Priority to KR1020170056296A priority patent/KR101974715B1/ko
Priority to US15/596,060 priority patent/US9984892B2/en
Priority to TW106116241A priority patent/TW201810414A/zh
Publication of JP2017208469A publication Critical patent/JP2017208469A/ja
Application granted granted Critical
Publication of JP6656082B2 publication Critical patent/JP6656082B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システムに関する。
例えば、三次元デバイスであるフィン型チャネル電界効果トランジスタ（フィンＦＥＴ）においては、絶縁膜（ＳｉＯ２膜およびＳｉＮ膜）に形成された微細トレンチの底部に、複数のＳｉフィンを有するフィン型チャネルが形成され、そのソースおよびドレイン部分にコンタクトメタルとして例えばＴｉ膜が成膜され、コンタクトが形成される。フィン型チャネルのソースおよびドレイン部分はＳｉフィンにＳｉまたはＳｉＧｅをエピタキシャル成長させることにより形成されており、コンタクト性能を良好にする観点から、コンタクトメタルを成膜する前に、ソースおよびドレイン部分の表面に形成された自然酸化膜（ＳｉＯ２膜）を除去する工程が行われる。
このようなフィンＦＥＴのソースおよびドレインの自然酸化膜を除去する技術として、イオン性エッチングによる異方性エッチングが知られている。
また、フィンＦＥＴのソースおよびドレイン部分は構造が複雑であるため、イオンが届きにくい部分の自然酸化膜も除去可能な処理として、ＣＯＲ（Ｃｈｅｍｉｃａｌ Ｏｘｉｄｅ Ｒｅｍｏｖａｌ）処理が検討されている。ＣＯＲ処理は、ＨＦガスおよびＮＨ３ガスを用いてプラズマレスのドライエッチングにより酸化膜を除去する処理であり、例えば特許文献１等に記載されている。
国際公開第２００７／０４９５１０号パンフレット
ところで、ＣＯＲ処理は等方的な処理であるため、トレンチ底部の自然酸化膜の除去にＣＯＲ処理を用いると、トレンチ側壁の絶縁膜もエッチングされてしまい、ＣＤロスが生じる。近時、デバイスの微細化が進み、トレンチとトレンチとの間の絶縁膜の幅が１０ｎｍよりも小さいことが要求されつつあり、トレンチ側壁の絶縁膜がエッチングされてＣＤロスが生じると、リークの問題が生じる可能性がある。このため、ＣＤロスを極力抑制する必要がある。また、デバイスの微細化がさらに進むと、イオン性エッチングによる異方性エッチングを用いた場合でさえもＣＤロスの影響が無視できなくなる。
したがって、本発明は、トレンチのようなパターンの底部のシリコン部分に形成されたシリコン含有酸化膜を除去する際に、ＣＤロスを抑制することができる酸化膜除去方法および除去装置を提供すること、ならびにそのような酸化膜除去方法を用いたコンタクト形成方法およびコンタクト形成システムを提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、所定パターンが形成された絶縁膜を有し、前記パターンの底部のシリコン部分に形成されたシリコン含有酸化膜を有する被処理基板において、前記シリコン含有酸化膜を除去する酸化膜除去方法であって、前記絶縁膜の前記パターンを含む全面に、カーボン原料ガスを用いたＡＬＤによりカーボン系保護膜を成膜する工程と、前記絶縁膜の上面と前記パターンの底部の前記カーボン系保護膜を異方性プラズマ処理により選択的に除去する工程と、前記パターンの底部に形成された前記シリコン含有酸化膜をエッチングにより除去する工程と、前記カーボン系保護膜の残存部分を除去する工程とを有し、前記カーボン系保護膜を成膜する工程は、前記カーボン原料ガスの供給と、プラズマの供給とを交互に繰り返し行い、カーボン原料ガスの吸着と、プラズマによる、吸着した前記カーボン原料ガスの分解とを繰り返すことを特徴とする酸化膜除去方法を提供する。
上記酸化膜除去方法において、前記パターンの底部の前記シリコン含有酸化膜は、前記パターンの底部の前記シリコン部分の表面に形成された自然酸化膜であってよい。
また、前記被処理基板は、フィンＦＥＴを形成するためのものであり、シリコンフィンと、該シリコンフィンの先端部分に形成されたＳｉまたはＳｉＧｅからなるエピタキシャル成長部を有しており、前記エピタキシャル成長部が前記シリコン部分を構成するものであってよい。
前記異方性プラズマ処理による選択的除去工程は、アルゴンプラズマまたは水素／窒素プラズマにより行うことが好ましい。また、前記シリコン含有酸化膜をエッチングにより除去する工程は、ＮＨ３ガスおよびＨＦガスを用いたガス処理により行うことが好ましい。さらに、前記カーボン系保護膜の残存部分を除去する工程は、水素プラズマにより行うことが好ましい。
前記カーボン系保護膜を成膜する工程に先立って、前記パターン側壁の前記絶縁膜部分に選択的に前記カーボン系膜を成膜させるための処理を行う工程をさらに有してもよい。また、前記カーボン系保護膜の残存部分を除去する工程の後に、前記カーボン系保護膜の残存部分を除去する工程により前記絶縁膜に生じたダメージ層をエッチング除去する工程をさらに有してもよい。
前記絶縁膜は、ＳｉＯ２膜を含むものであってよい。また、前記各工程を、３０〜１５０℃の範囲内の同一温度で行うことが好ましい。また、前記各工程を、一つの処理容器内で連続して行うことが好ましい。
本発明の第２の観点は、所定パターンが形成された絶縁膜を有し、前記パターンの底部のシリコン部分に形成されたシリコン含有酸化膜を有する被処理基板において、前記シリコン含有酸化膜を除去する酸化膜除去装置であって、前記被処理基板を収容する処理容器と、前記処理容器内に所定の処理ガスを供給する処理ガス供給機構と、前記処理容器内を排気する排気機構と、前記処理容器内にプラズマを生成するプラズマ生成機構と、前記処理ガス供給機構、前記排気機構、および前記プラズマ生成機構を制御する制御部とを有し、前記制御部は、上記第１の観点の酸化膜除去方法が行われるように、前記処理ガス供給機構、前記排気機構、および前記プラズマ生成機構を制御することを特徴とする酸化膜除去装置を提供する。
本発明の第３の観点は、所定パターンが形成された絶縁膜を有し、前記パターンの底部のシリコン部分に形成されたシリコン含有酸化膜を有する被処理基板において、上記第１の観点の方法により前記シリコン含有酸化膜を除去する工程と、前記シリコン含有酸化膜を除去後に金属膜を成膜する工程と、前記シリコン部分と前記金属膜とを反応させて、前記パターンの底部にコンタクトを形成する工程とを有することを特徴とするコンタクト形成方法を提供する。
前記金属膜を形成する工程は、ＣＶＤまたはＡＬＤにより行うことができる。
本発明の第４の観点は、所定パターンが形成された絶縁膜を有し、前記パターンの底部のシリコン部分に形成されたシリコン含有酸化膜を有する被処理基板において、前記シリコン含有酸化膜を除去し、前記シリコン部分にコンタクトを形成するコンタクト形成システムであって、前記被処理基板の前記シリコン含有酸化膜を除去する第２の実施形態の酸化膜除去装置と、前記シリコン含有酸化膜を除去後に金属膜を成膜する金属膜成膜装置と、前記酸化膜除去装置と前記金属膜成膜装置とが接続される真空搬送室と、前記真空搬送室内に設けられた搬送機構とを有することを特徴とするコンタクト形成システムを提供する。
前記金属膜成膜装置として、ＣＶＤまたはＡＬＤにより金属膜を成膜するものを用いることができる。
本発明の第５の観点は、コンピュータ上で動作し、酸化膜除去装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の観点の酸化膜除去方法が行われるように、コンピュータに前記酸化膜除去装置を制御させることを特徴とする記憶媒体を提供する。
本発明の第６の観点は、コンピュータ上で動作し、コンタクト形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第３の観点のコンタクト形成方法が行われるように、コンピュータに前記コンタクト形成システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、パターン底部のシリコン部分に形成されたシリコン含有酸化膜をエッチング除去するに先立って、絶縁膜のパターンを含む全面に、カーボン原料ガスを用いたＡＬＤによりカーボン系保護膜を成膜する。これにより、カーボン系保護膜を薄くかつコンフォーマルに成膜することができ、シリコン含有酸化膜のエッチングを妨げることなく、エッチングの際のＣＤロスを低減することができる。
本発明に係る酸化膜除去方法の一実施形態を示すフローチャートである。 本発明に係る酸化膜除去方法の一実施形態を示す工程断面図である。 本発明に係る酸化膜除去方法の一実施形態が適用される、フィンＦＥＴを形成するための構造体を示す、トレンチに直交する方向に沿った断面図である。 本発明に係る酸化膜除去方法の一実施形態が適用される、フィンＦＥＴを形成するための構造体を示す、トレンチの方向に沿った断面図である。 ＡＬＤによりカーボン系保護膜を成膜する際のシーケンスの一例を示すタイミングチャートである。 ＣＶＤによりカーボン系保護膜を成膜する際の成膜状態を模式的に示す図である。 本発明に係る酸化膜除去方法の他の実施形態を示すフローチャートである。 本発明に係る酸化膜除去方法のさらに他の実施形態を示すフローチャートである。 コンタクト形成方法の一実施形態を示すフローチャートである。 コンタクト形成方法の一実施形態を示す工程断面図である。 酸化膜除去装置の一例を示す断面図である。 酸化膜除去装置を備えたコンタクト形成システムを概略的に示す水平断面図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜酸化膜除去方法＞
最初に、本発明に係る酸化膜除去方法の一実施形態について図１のフローチャートおよび図２の工程断面図を参照して説明する。
本実施形態では、所定パターンとしてトレンチが形成された被処理体において、トレンチ底部のシリコン部分にコンタクトメタルを成膜してコンタクトを形成する前に、シリコン部分の表面に形成された自然酸化膜を除去する場合について説明する。
最初に、シリコン基体１に絶縁膜２が形成され、絶縁膜２に所定パターンとしてトレンチ３が形成された被処理基板（シリコンウエハ）を準備する（ステップ１；図２（ａ））。トレンチ３の底部のシリコン部分には自然酸化膜（シリコン含有酸化膜）４が形成されている。絶縁膜２は、主にＳｉＯ２膜で構成されている。一部がＳｉＮ膜であってもよい。
このような被処理基板（シリコンウエハ）としては、例えばフィンＦＥＴを形成するためのものを挙げることができる。図３および図４はフィンＦＥＴを形成するための被処理基板の一例を示す断面図である。なお、図３はトレンチ３に直交する方向に沿った断面図であり、図４はトレンチ３の方向に沿った断面図である。本例では、トレンチ３の底部に、シリコン部分として、Ｓｉフィン７の先端部分に形成されたＳｉまたはＳｉＧｅからなる多角形のエピタキシャル成長部８を有しており、このエピタキシャル成長部８がソースおよびドレインを構成する。そして、このエピタキシャル成長部８の表面に自然酸化膜４が形成されている。本例では、絶縁膜２は、主要部であるＳｉＯ２膜９と、底部を構成するＳｉＮ膜１０からなる。なお、図４ではエピタキシャル成長部８を五角形で示しているが、四角形であってもよい。
フィンＦＥＴのトレンチは、例えば、ＴｏｐＣＤが８〜１０ｎｍ、深さが１００〜１２０ｎｍであり、アスペクト比は１２〜１５である。
次に、絶縁膜２の全面にカーボン系保護膜５を形成する（ステップ２；図２（ｂ））。
カーボン系保護膜５は、その後の自然酸化膜エッチング工程の際に、絶縁膜２を保護して絶縁膜２の膜減り、すなわちＣＤロスを抑制する効果を有する。
カーボン系保護膜５は、カーボン原料ガスをシーケンシャルに供給するＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成する。ＡＬＤを用いることにより、カーボン膜を一原子層ずつ形成することができるので、微細でアスペクト比が大きいトレンチに、カーボン系保護膜５を２ｎｍ以下、例えば１ｎｍ程度の薄い膜厚でコンフォーマルに成膜することができる。
ＡＬＤによるカーボン系保護膜５の成膜は、図５に示すように、カーボン原料ガスの供給（Ｓ１）と、プラズマの供給（Ｓ２）とを交互に繰り返すことにより行うことができる。プラズマ生成ガスとしては例えばＡｒガスを用いることができる。
このように、カーボン原料ガスの供給（Ｓ１）と、プラズマの供給（Ｓ２）とを交互に繰り返すことにより、カーボン原料ガスの吸着と、プラズマによる、吸着したカーボン原料ガスの分解とが繰り返し行われ、所定膜厚のカーボン系保護膜５が得られる。
カーボン原料ガスとしては、ＣＨ４等の炭化水素（ＣｘＨｙ）、ＣＦ４等のフッ化炭素（ＣｘＦｙ）、ＣＨ２Ｆ２等のフッ素化炭化水素（ＣｘＨｙＦｚ）を用いることができる。これらの中で、フッ素化炭化水素は極性を有するので、単原子吸着しやすく、コンフォーマルな成膜をより行いやすい。
カーボン系保護膜５をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で成膜する場合は、図６に示すように、カーボン原料がトレンチ３の間口に堆積しやすく、底部には堆積し難くなり、カーボン系保護膜５のコンフォーマルな成膜は困難である。このため、トレンチ３の間口が狭まって、エッチングの際にエッチングガスがトレンチ内部に入り込み難くなり、自然酸化膜４のエッチング除去が行い難くなる。
ステップ２を行う際には、圧力が１〜２Ｔｏｒｒ（１３３〜２６７Ｐａ）程度、温度が３０〜１５０℃程度が好ましい。
次に、絶縁膜２の上面とトレンチ３の底部のカーボン系保護膜５を異方性プラズマによる処理により選択的に除去する（ステップ３；図２（ｃ））。これにより、カーボン系保護膜はトレンチ３の側壁にのみ残存する。
この際の異方性プラズマによる処理は、アルゴンプラズマにより好適に行うことができる。アルゴンプラズマ中のＡｒイオンは直進性が高いので、異方性の高い処理を行うことができ、絶縁膜２の上面とトレンチ３の底部のカーボン系保護膜５を選択的に除去することが可能である。
異方性プラズマによる処理は、水素／窒素プラズマによっても行うことができる。水素／窒素プラズマにおいても、イオンを直進させて異方性の高い処理を行うことができる。
ステップ３を行う際には、圧力は、イオンの直進性を確保するために、極力低圧のほうが好ましく、０．１Ｔｏｒｒ（１３．３Ｐａ）以下程度に設定される。また、温度はステップ２と同様、３０〜１５０℃程度の範囲とすることができ、ステップ２と同じ温度に設定することが好ましい。
次に、トレンチ３の底部に存在する自然酸化膜４をエッチングにより除去する（ステップ４；図２（ｄ））。
この際のエッチングとしては、ＮＨ３ガスとＨＦガスを用いたプラズマレスのドライエッチングであるＣＯＲ処理が好ましい。このようなガスエッチングは、等方的なエッチングであるため、図４に示すような、フィンＦＥＴのトレンチ底部の複雑な形状を有するエピタキシャル成長部８表面の自然酸化膜４を除去可能である。
ＣＯＲ処理に際しては、ＮＨ３ガスとＨＦガスの他に、希釈ガスとしてＡｒガスやＮ２ガス等の不活性ガスを加えてもよい。
従来は、トレンチ底部の自然酸化膜を除去する際にＣＯＲ処理を用いると、トレンチの側壁部分の膜減りが生じ、ＣＤロスが問題となっていた。これに対し、本実施形態では、トレンチ３の側壁に、ＮＨ３ガスおよびＨＦガスに対して無反応なカーボン系保護膜５を形成するため、カーボン系保護膜除去面である絶縁膜２の上面およびトレンチ３の底部の自然酸化膜４のみＮＨ３ガスおよびＨＦガスと反応しエッチングされる。このとき、主にフルオロケイ酸アンモニウム（（ＮＨ４）２ＳｉＦ６；ＡＦＳ）からなる反応生成物６が形成される。ＡＦＳはトレンチ側壁では生成されないため、ＡＦＳによりトレンチ３が閉塞される懸念はない。
ステップ４を行う際には、処理圧力は１〜２Ｔｏｒｒ（１３３〜２６７Ｐａ）程度が好ましい。また、温度はステップ２、３と同様、３０〜１５０℃程度の範囲とすることができ、ステップ２、３と同じ温度に設定することが好ましい。
次に、トレンチ３の側壁部分に残存したカーボン系保護膜５を除去する（ステップ５；図２（ｅ）。このとき、主にＡＦＳからなる反応生成物６も併せて除去される。
なお、ステップ４の温度がある程度高い場合には、ステップ４の処理中に反応生成物であるＡＦＳの一部は気化して除去される。
ステップ５のカーボン系保護膜５の除去処理は、水素プラズマで行うことが好ましい。カーボン系膜は、酸素ガス（Ｏ２）のプラズマやオゾン（Ｏ３）により除去することが可能であるが、これらを用いるとトレンチ３の底部が再酸化するおそれがある。これに対し、水素プラズマを用いることにより、プラズマ中の水素イオン（Ｈ＋）や水素ラジカル（Ｈ＊）によって、再酸化を抑制しつつ側壁のカーボン系保護膜５を除去することができる。
ステップ５として水素プラズマを用いる場合には、プラズマによる除去処理であるため、処理圧力がある程度低いほうが好ましいが、ステップ２ほどのイオンの直進性は要求されない。このため、ステップ５の処理圧力は０．５Ｔｏｒｒ（６６．５Ｐａ）以下程度が好ましい。また、処理温度はステップ２〜４と同様、３０〜１５０℃程度の範囲とすることができ、ステップ２〜４と同じ温度に設定することが好ましい。
以上のように、本実施形態では、トレンチ３底部の自然酸化膜（ＳｉＯ２膜）４のエッチングに先立って、トレンチ３の内壁にＡＬＤによりカーボン系保護膜５を形成するので、カーボン系保護膜５を薄くコンフォーマルに形成することができる。このため、トレンチ３底部の自然酸化膜をエッチングする際に、カーボン系保護膜５によってエッチングガスがトレンチ３底部に到達することを妨げられることがなく、カーボン系保護膜５により絶縁膜２側壁のエッチングを抑制してＣＤロスを低減することができる。
特に、フィンＦＥＴを形成するための構造体のように、トレンチ３底部の半導体部分であるソースおよびドレインが複雑な形状を有している場合に、その部分に形成された自然酸化膜を除去するために有効な等方的なエッチング処理であるＣＯＲ処理を用いても、カーボン系保護膜５の存在によりＣＤロスを低減することができる。
また、ステップ２〜５を同じ温度で行うことにより、自然酸化膜の処理を短時間で行うことができ、スループットを高く維持することができる。
以上のステップ１〜５が基本的な工程であるが、付加的な工程として以下の工程を加えてもよい。
例えば、絶縁膜２の上面とトレンチ３の底部のカーボン系保護膜５は、その後除去されるものであるから、図７に示すように、ステップ２のカーボン系保護膜５の成膜に先立って、ステップ２′として、トレンチ３の側壁の絶縁膜２部分に選択的にカーボン系保護膜を成膜させるための処理工程を行ってもよい。このような処理としては、プラズマトリートメントを挙げることができる。プラズマトリートメントにより絶縁膜２の上面とトレンチ３の底部のみを処理する異方性処理を行うことができ、絶縁膜２の側壁にのみカーボン系保護層を厚く形成することができる。
また、ステップ５の水素プラズマ処理の際に、絶縁膜２にプラズマダメージ層が形成される場合があるが、その場合は、図８に示すように、ステップ５の後に、ステップ４と同様のエッチング処理でダメージ層を除去するステップ５′を行うことができる。このステップ５′のエッチングは、プラズマダメージ層を除去するものであり、短時間で十分である。したがって、このステップ５′のエッチングによるトレンチ側壁の膜減りはほとんど生じない。
なお、ステップ１〜５に、上記ステップ２′およびステップ５′の両方を加えてもよい。
＜コンタクト形成方法＞
次に、コンタクト形成方法の一実施形態について図９のフローチャートおよび図１０の工程断面図を参照して説明する。
本実施形態に係るコンタクト形成方法は、上記ステップ１〜５により、またはこれらステップ１〜５にステップ２′および／またはステップ５′を加えた工程により、図１０（ａ）に示すように、トレンチ３底部の自然酸化膜の除去（ステップ１１）を行った後、図１０（ｂ）に示すように、コンタクトメタルである金属膜１１をＣＶＤまたはＡＬＤにより成膜する（ステップ１２）。金属膜としては、Ｔｉ膜やＴａ膜等を用いることができる。
そして、図１０（ｃ）に示すように、金属膜１１はトレンチ３の底部においてシリコンと反応し、自己整合的に金属シリケート（例えばＴｉＳｉ）からなるコンタクト１２が形成される（ステップ１３）。
＜酸化膜除去装置＞
次に、上記酸化膜除去方法の実施に用いられる酸化膜除去装置の一例について説明する。図１１は、酸化膜除去装置の一例を示す断面図である。
酸化膜除去装置１００は、略円筒状のチャンバー（処理容器）１０１を有している。チャンバー１０１は、例えば内壁面がＯＧＦ（Ｏｕｔ Ｇａｓ Ｆｒｅｅ）陽極酸化処理が施されたアルミニウムで構成されている。
チャンバー１０１の内部には、図２（ａ）に示す構造が全面に形成された構造体であるシリコンウエハ（被処理基板）Ｗを水平に支持するためのサセプタ１０２が、中央下部に設けられた円筒状の支持部材１０３により支持された状態で配置されている。チャンバー１０１の底部の中央には開口部が形成されており、開口部の下部に円筒状の突出部１０１ｂが接続されていて、支持部材１０３は突出部１０１ｂの底部に支持されている。
サセプタ１０２は、例えば、本体部がアルミニウムからなり、その外周に絶縁リング（図示せず）が形成されている。サセプタ１０２の内部には、その上のシリコンウエハＷの温調を行うための温調機構１０４が設けられている。温調機構１０４は、例えばサセプタ１０２に形成された流路に温度制御された温調媒体を通流させることにより、シリコンウエハＷを例えば３０〜１５０℃の範囲の適宜の温度に温調するようになっている。
サセプタ１０２には、シリコンウエハＷを搬送するための３本の昇降ピン（図示せず）が、サセプタ１０２の表面に対して突没可能に設けられている。サセプタ１０２の上面に、シリコンウエハＷを静電吸着するための静電チャックが設けられていてもよい。
チャンバー１０１の上部にはシャワーヘッド１０５が設けられている。シャワーヘッド１０５は、チャンバー１０１の天壁１０１ａの直下に設けられた、円盤状をなし、多数のガス吐出孔１０７が形成されたシャワープレート１０６を有している。シャワープレート１０６としては、例えば、アルミニウムからなる本体の表面にイットリアからなる溶射皮膜が形成されたものが用いられる。シャワープレート１０６とチャンバー１０１とはリング状の絶縁部材１０６ａにより絶縁されている。
チャンバー１０１の天壁１０１ａの中央にはガス導入口１０８が設けられ、天壁１０１ａとシャワープレート１０６との間はガス拡散空間１０９となっている。
ガス導入口１０８には、ガス供給機構１１０のガス配管１１０ａが接続されている。そして、後述するガス供給機構１１０から供給されたガスが、ガス導入口１０８から導入され、ガス拡散空間１０９内に拡散されてシャワープレート１０６のガス吐出孔１０７からチャンバー１０１内に吐出される。
ガス供給機構１１０は、ＨＦガス、ＮＨ３ガス、カーボン原料ガス、Ａｒガス、Ｎ２ガス、Ｈ２ガスを個別的に供給する複数のガス供給源と、これら複数のガス供給源から各ガスを供給するための複数のガス供給配管とを有している（いずれも図示せず）。各ガス供給配管には、開閉バルブと、マスフローコントローラのような流量制御器とが設けられており（いずれも図示せず）、これらにより、上記ガスを適宜切り替えること、および各ガスの流量制御を行うことができるようになっている。これらのガス供給配管からのガスは、上述のガス配管１１０ａを経てシャワーヘッド１０５に供給される。
シャワープレート１０６には、整合器１１４を介して第１の高周波電源１１３が接続されており、第１の高周波電源１１３からシャワープレート１０６に高周波電力が印加される。シャワープレート１０６は上部電極として機能し、サセプタ１０２は下部電極として機能して一対の平行平板電極を構成し、シャワープレート１０６に高周波電力が印加されることにより、チャンバー１０１内に容量結合プラズマが生成される。第１の高周波電源１１３から出力される高周波電力の周波数は、４５０ｋＨｚ〜１３．５６ＭＨｚに設定されることが好ましく、例えば４５０ｋＨｚが用いられる。
一方、サセプタ１０２には、整合器１１６を介して第２の高周波電源１１５が接続されており、第２の高周波電源１１５からサセプタ１０２にバイアス用の高周波電力が印加される。サセプタ１０２にバイアス用の高周波を印加することにより、シリコンウエハＷにプラズマ中のイオンが引き込まれる。
チャンバー１０１の底部には、排気機構１２０が設けられている。排気機構１２０は、チャンバー１０１の底部に形成された排気口１２１および１２２に設けられた第１排気配管１２３および第２排気配管１２４と、第１排気配管１２３に設けられた第１圧力制御バルブ１２５およびドライポンプ１２６と、第２排気配管１２４に設けられた第２圧力制御バルブ１２７およびターボポンプ１２８とを有している。そして、チャンバー１０１内が高圧に設定される成膜処理の際にはドライポンプ１２６のみで排気され、チャンバー１０１内が低圧に設定されるプラズマ処理の際にはドライポンプ１２６とターボポンプ１２８とが併用される。チャンバー１０１内の圧力制御は、チャンバー１０１に設けられた圧力センサー（図示せず）の検出値に基づいて圧力制御バルブ１２５および１２７の開度を制御することによりなされる。
チャンバー１０１の側壁には、チャンバー１０１が接続される図示しない真空搬送室との間でシリコンウエハＷの搬入出を行うための搬入出口１３０と、この搬入出口１３０を開閉するゲートバルブＧとが設けられている。シリコンウエハＷの搬送は、真空搬送室に設けられた搬送機構（図示せず）により行われる。
酸化膜除去装置１００は制御部１４０を有している。制御部１４０は、酸化膜除去装置１００の各構成部、例えばガス供給機構のバルブやマスフローコントローラ、高周波電源１１３，１１５、排気機構１２０、温調機構１０４、搬送機構、ゲートバルブＧ等を制御するＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。制御部１４０の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、酸化膜除去装置１００に、所定の動作を実行させる。
次に、以上のように構成される酸化膜除去装置の処理動作について説明する。以下の処理動作は制御部１４０における記憶媒体に記憶された処理レシピに基づいて実行される。
最初に、ゲートバルブＧを開け、搬送機構（図示せず）により、真空搬送室（図示せず）から搬入出口１３０を介して、図２（ａ）のに示す構造が全面に形成された構造体であるシリコンウエハＷをチャンバー１０１内に搬入し、サセプタ１０２上に載置させる。この状態で、搬送機構をチャンバー１０１から退避させ、ゲートバルブＧを閉じる。
次いで、排気機構１２０により、チャンバー１０１内の圧力を１〜２Ｔｏｒｒ（１３３〜２６７Ｐａ）の範囲内の所定値に調整し、サセプタ２の温調機構１０４によりシリコンウエハＷの温度（サセプタ１０２の温度）を３０〜１５０℃の範囲の所定値に調整する。このとき、チャンバー１０１内の圧力は比較的高圧であるから、ドライポンプ１２６のみで排気することが可能である。
この状態で、ガス供給機構１１０からカーボン原料ガス、例えば、ＣＨ４等の炭化水素（ＣｘＨｙ）、ＣＦ４等のフッ化炭素（ＣｘＦｙ）、またはＣＨ２Ｆ２等のフッ素化炭化水素（ＣｘＨｙＦｚ）を所定流量でシャワーヘッド１０５を介してチャンバー１０１内にシーケンシャルに供給し、ＡＬＤによりシリコンウエハＷにカーボン系保護膜を成膜する。具体的には、Ａｒガスを所定流量で継続的に供給した状態で、カーボン原料ガスの供給と、第１の高周波電源１１３によるプラズマ生成とを交互に繰り返す。カーボン原料ガスの吸着と、プラズマによる、吸着したカーボン原料ガスの分解とが繰り返し行われ、１〜２ｎｍと薄くコンフォーマルなカーボン系保護膜が成膜される。このとき、第１の高周波電源１１３をオンにしている間、イオン引き込みのために第２の高周波電源１１５をオンにしてもよい。
カーボン系保護膜の成膜後、チャンバー１０１内を排気機構１２０により排気しつつＡｒガスでパージする。
パージ終了後、シリコンウエハＷを同じ温度に維持したまま、排気機構１２０によりチャンバー１０１内の圧力を０．１Ｔｏｒｒ（１３．３Ｐａ）以下の低圧に調整し、ガス供給機構１１０から例えばＡｒガスを所定流量でシャワーヘッド１０５を介してチャンバー１０１内に供給しつつ、第１の高周波電源１１３および第２の高周波電源１１５をオンにする。このとき、チャンバー１０１内の圧力は低圧であるから、ドライポンプ１２６に加えてターボポンプ１２８も用いてチャンバー１０１内を排気する。
これにより、チャンバー１０１内にアルゴンプラズマが生成され、サセプタ１０２に印加された高周波バイアスにより、プラズマ中のＡｒイオン（Ａｒ＋）がシリコンウエハＷに引き込まれる。これにより、Ａｒイオンが直進してシリコンウエハ表面に作用し、異方性プラズマ処理が行われ、シリコンウエハＷの絶縁膜の上面およびトレンチの底部のカーボン系保護膜が選択的に除去される。なお、異方性プラズマ処理は、チャンバー１０１内にＨ２ガスおよびＮ２ガスを導入し、Ｈ２／Ｎ２プラズマを生成して行ってもよい。
異方性プラズマ処理の後、チャンバー１０１内を排気機構１２０により排気しつつＡｒガスまたはＮ２ガスでパージする。
パージ終了後、シリコンウエハＷを同じ温度に維持したまま、排気機構１２０によりチャンバー１０１内の圧力を１〜２Ｔｏｒｒ（１３３〜２６７Ｐａ）の範囲の所定圧力に調整し、ガス供給機構１１０からＮＨ３ガスおよびＨＦガスを所定流量でシャワーヘッド１０５を介してチャンバー１０１内に供給する。ＮＨ３ガスおよびＨＦガスとともに、希釈ガスとしてＮ２ガスおよびＡｒガスの少なくとも一方を供給してもよい。このとき、チャンバー１０１内の圧力は比較的高圧であるから、ドライポンプ１２６のみで排気することが可能である。
これにより、トレンチ底部の自然酸化膜が除去される。このときの処理は、プラズマを用いないガス処理であるため、等方的なエッチングを行うことができ、複雑形状のシリコン領域に形成された自然酸化膜であっても有効に除去することができる。また、トレンチ側壁にカーボン系保護膜が形成されているため、ＣＤロスが抑制される。
このような自然酸化膜のエッチング処理の後、チャンバー１０１内を排気機構１２０により排気しつつＡｒガスでパージする。
パージ終了後、シリコンウエハＷを同じ温度に維持したまま、排気機構１２０によりチャンバー１０１内の圧力を０．５Ｔｏｒｒ（６６５Ｐａ）以下に調整し、ガス供給機構１１０からＨ２ガスを所定流量でシャワーヘッド１０５を介してチャンバー１０１内に供給しつつ、第１の高周波電源１１３をオンにし、水素プラズマ処理を行う。このとき、チャンバー１０１内の圧力は比較的低圧であるから、ドライポンプ１２６の他にターボポンプ１２８を用いる。また、処理ガスとしては、Ｈ２ガスの他Ａｒガスを供給してもよい。また、イオン引き込みのために第２の高周波電源１１５をオンにしてもよい。
この水素プラズマ処理により、トレンチ側壁に残存しているカーボン系保護膜が除去される。
このような水素プラズマ処理の後、チャンバー１０１内をＮ２ガスでパージし、ゲートバルブＧを開けて搬送機構によりサセプタ１０２上のシリコンウエハＷを搬出する。
以上の一連の処理によりＣＤロスを抑制しつつトレンチ底部の自然酸化膜を確実に除去することができる。
また、上記一連の処理をチャンバー１０１内で連続的に行うことができるので高効率で処理を行うことができる。さらに、上記一連の処理を同じ温度で行うので処理時間が短縮され、高スループットを得ることができる。
なお、酸化膜除去装置１００において、カーボン系保護膜の成膜に先立って、アルゴンプラズマ処理等のプラズマトリートメントにより異方性処理を行ってもよい。また、水素プラズマ処理の後に、ＮＨ３ガスおよびＨＦガスによりプラズマダメージ層をエッチング除去する処理を行ってもよい。
＜コンタクト形成システム＞
次に、上記酸化膜除去装置１００を備えたコンタクト形成システムについて説明する。
図１２は、コンタクト形成システムを概略的に示す水平断面図である。
コンタクト形成システム３００は、上述した酸化膜除去処理を行い、その後、コンタクトメタルとして例えばＴｉ膜を形成し、コンタクトを形成するためのものである。
図１２に示すように、コンタクト形成システム３００は、２つの酸化膜除去装置１００と２つの金属膜成膜装置２００とを有する。これらは、平面形状が七角形をなす真空搬送室３０１の４つの壁部にそれぞれゲートバルブＧを介して接続されている。真空搬送室３０１内は、真空ポンプにより排気されて所定の真空度に保持される。
酸化膜除去装置１００の構成は上述した通りである。金属膜成膜装置は、例えば、真空雰囲気のチャンバー内でＣＶＤまたはＡＬＤによりシリコンウエハＷに金属膜、例えばＴｉ膜、Ｔａ膜を成膜する装置である。
また、真空搬送室３０１の他の３つの壁部には３つのロードロック室３０２がゲートバルブＧ１を介して接続されている。ロードロック室３０２を挟んで真空搬送室３０１の反対側には大気搬送室３０３が設けられている。３つのロードロック室３０２は、ゲートバルブＧ２を介して搬入出室３０３に接続されている。ロードロック室３０２は、大気搬送室３０３と真空搬送室３０１との間でシリコンウエハＷを搬送する際に、大気圧と真空との間で圧力制御するものである。
大気搬送室３０３のロードロック室３０２取り付け壁部とは反対側の壁部にはウエハＷを収容するキャリア（ＦＯＵＰ等）Ｃを取り付ける３つのキャリア取り付けポート３０５を有している。また、大気搬送室３０３の側壁には、シリコンウエハＷのアライメントを行うアライメントチャンバ３０４が設けられている。大気搬送室３０３内には清浄空気のダウンフローが形成されるようになっている。
真空搬送室３０１内には、搬送機構３０６が設けられている。搬送機構３０６は、酸化膜除去装置１００、金属膜成膜装置２００、ロードロック室３０２に対してシリコンウエハＷを搬送する。搬送機構３０６は、独立に移動可能な２つの搬送アーム３０７ａ，３０７ｂを有している。
大気搬送室３０３内には、搬送機構３０８が設けられている。搬送機構３０８は、キャリアＣ、ロードロック室３０２、アライメントチャンバ３０４に対してシリコンウエハＷを搬送するようになっている。
コンタクト形成システム３００は全体制御部３１０を有している。全体制御部３１０は、酸化膜除去装置１００および金属膜成膜装置２００の各構成部、真空搬送室３０１の排気機構や搬送機構３０６、ロードロック室３０２の排気機構やガス供給機構、大気搬送室３０３の搬送機構３０８の搬送機構３０８、ゲートバルブＧ、Ｇ１、Ｇ２の駆動系等を制御するＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。全体制御部３１０の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、コンタクト形成システム３００に、所定の動作を実行させる。なお、全体制御部３１０は、上記制御部１４０のような各ユニットの制御部の上位の制御部であってもよい。
次に、以上のように構成されるコンタクト形成システムの動作について説明する。以下の処理動作は全体制御部３１０における記憶媒体に記憶された処理レシピに基づいて実行される。
まず、搬送機構３０８により大気搬送室３０３に接続されたキャリアＣからシリコンウエハＷを取り出し、いずれかのロードロック室３０２のゲートバルブＧ２を開けてそのシリコンウエハＷをそのロードロック室３０２内に搬入する。ゲートバルブＧ２を閉じた後、ロードロック室３０２内を真空排気する。
そのロードロック室３０２が、所定の真空度になった時点でゲートバルブＧ１を開けて、搬送機構３０６の搬送アーム３０７ａ，３０７ｂのいずれかによりロードロック室３０２からシリコンウエハＷを取り出す。
そして、いずれかの酸化膜除去装置１００のゲートバルブＧを開けて、搬送機構３０６のいずれかの搬送アームが保持するシリコンウエハＷをその酸化膜除去装置１００に搬入し、空の搬送アームを真空搬送室３０１に戻すとともに、ゲートバルブＧを閉じ、その酸化膜除去装置１００により酸化膜除去処理を行う。
酸化膜除去処理が終了後、その酸化膜除去装置１００のゲートバルブＧを開け、搬送機構３０６の搬送アーム３０７ａ，３０７ｂのいずれかにより、その中のシリコンウエハＷを搬出する。そして、いずれかの金属膜成膜装置２００のゲートバルブＧを開けて、搬送アームに保持されたシリコンウエハＷをその金属膜成膜装置２００に搬入し、空の搬送アームを真空搬送室３０１に戻すとともに、ゲートバルブＧを閉じ、その金属膜成膜装置２００により、ＣＶＤまたはＡＬＤによってコンタクトメタルとなる金属膜、例えばＴｉ膜、Ｔａ膜等の成膜を行う。この際に、金属膜はトレンチ底部のシリコンと反応し、金属シリケート（例えばＴｉＳｉ）からなるコンタクトが形成される。
このように金属膜成膜およびコンタクト形成がなされた後、その金属膜成膜装置２００のゲートバルブＧを開け、搬送機構３０６の搬送アーム３０７ａ，３０７ｂのいずれかにより、その中のシリコンウエハＷを搬出する。そして、いずれかのロードロック室３０２のゲートバルブＧ１を開け、搬送アーム上のシリコンウエハＷをそのロードロック室３０２内に搬入する。そして、そのロードロック室３０２内を大気に戻し、ゲートバルブＧ２を開けて、搬送機構３０８にてロードロック室３０２内のシリコンウエハＷをキャリアＣに戻す。
以上のような処理を、複数のシリコンウエハＷについて同時並行的に行って、所定枚数のシリコンウエハＷのコンタクト形成処理が完了する。
上述のように、酸化膜除去装置１００は、カーボン系保護膜の形成、トレンチ底部のカーボン系保護膜除去、自然酸化膜のエッチング除去、残存するカーボン系保護膜の除去を１チャンバーで高効率に行うことができるので、このような酸化膜除去装置１００および金属膜成膜装置２００を２つずつ搭載されたコンタクト形成システム３００を実現することができ、このようなコンタクト形成システム３００により、酸化膜除去および金属膜成膜によるコンタクト形成の処理を高スループットで実現することができる。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。
例えば、上記実施形態では、フィンＦＥＴのトレンチ底部のコンタクト部分における自然酸化膜除去に本発明を用いた場合について説明したが、これに限らず、微細パターンの底部に形成された酸化膜の除去に適用することができる。また、パターンとしてトレンチの場合を例示したが、トレンチに限らず、ビアホール等、他の形状であってもよい。
また、上記実施形態では、酸化膜を除去するエッチング処理として、等方的なエッチングが行えるガス処理を用いた例を示したが、プラズマを用いた異方性エッチングを行う場合にも適用可能である。プラズマエッチングにおいても、ＣＤロスが生じるので、本発明は有効である。
さらに、上記実施形態では、カーボン系保護膜を成膜した後、トレンチ底部のカーボン系保護膜の除去にアルゴンプラズマ処理を用いた例を示したが、異方性の高い除去処理であればこれに限るものではない。
さらにまた、上記実施形態では、酸化膜除去後に残存したカーボン系保護膜の除去を水素プラズマを用いて行った例を示したが、これに限るものではない。例えば、酸化膜を除去した後、再酸化のおそれが小さい場合には、酸素プラズマやオゾンを用いてもよい。
さらに、上記実施形態では被処理基板としてシリコンウエハを用いた場合について示したが、これに限らず、トレンチの底部にシリコン含有酸化膜が存在する場合であれば、化合物半導体、ガラス基板、セラミックス基板等、どのような基板であってもよい。
１；シリコン基板
２；絶縁膜
３；トレンチ（パターン）
４；自然酸化膜（シリコン酸化膜）
５；カーボン系保護膜
６；反応生成物（フルオロケイ酸アンモニウム；ＡＦＳ）
１１；金属膜
１２；コンタクト
１００；酸化膜除去装置
１０１；チャンバー
１０２；サセプタ
１０５；シャワーヘッド
１１０；ガス供給機構
１１３；第１の高周波電源
１１５；第２の高周波電源
１２０；排気機構
１４０；制御部
２００；金属膜成膜装置
３００；コンタクト形成システム
３０１；真空搬送室
３０２；ロードロック室
３０３；大気搬送室
３０６，３０８；搬送機構
Ｗ；シリコンウエハ（被処理基板）

Claims (18)

  1. 所定パターンが形成された絶縁膜を有し、前記パターンの底部のシリコン部分に形成されたシリコン含有酸化膜を有する被処理基板において、前記シリコン含有酸化膜を除去する酸化膜除去方法であって、
    前記絶縁膜の前記パターンを含む全面に、カーボン原料ガスを用いたＡＬＤによりカーボン系保護膜を成膜する工程と、
    前記絶縁膜の上面と前記パターンの底部の前記カーボン系保護膜を異方性プラズマ処理により選択的に除去する工程と、
    前記パターンの底部に形成された前記シリコン含有酸化膜をエッチングにより除去する工程と、
    前記カーボン系保護膜の残存部分を除去する工程と
    を有し、
    前記カーボン系保護膜を成膜する工程は、前記カーボン原料ガスの供給と、プラズマの供給とを交互に繰り返し行い、カーボン原料ガスの吸着と、プラズマによる、吸着した前記カーボン原料ガスの分解とを繰り返すことを特徴とする酸化膜除去方法。
  2. 前記パターンの底部の前記シリコン含有酸化膜は、前記パターンの底部の前記シリコン部分の表面に形成された自然酸化膜であることを特徴とする請求項１に記載の酸化膜除去方法。
  3. 前記被処理基板は、フィンＦＥＴを形成するためのものであり、シリコンフィンと、該シリコンフィンの先端部分に形成されたＳｉまたはＳｉＧｅからなるエピタキシャル成長部を有しており、前記エピタキシャル成長部が前記シリコン部分を構成することを特徴とする請求項２に記載の酸化膜除去方法。
  4. 前記異方性プラズマ処理による選択的除去工程は、アルゴンプラズマまたは水素／窒素プラズマにより行うことを特徴とする請求項１から請求項３のいずれか１項に記載の酸化膜除去方法。
  5. 前記シリコン含有酸化膜をエッチングにより除去する工程は、ＮＨ３ガスおよびＨＦガスを用いたガス処理により行うことを特徴とする請求項１から請求項４のいずれか１項に記載の酸化膜除去方法。
  6. 前記カーボン系保護膜の残存部分を除去する工程は、水素プラズマにより行うことを特徴とする請求項１から請求項５のいずれか１項に記載の酸化膜除去方法。
  7. 前記カーボン系保護膜を成膜する工程に先立って、前記パターン側壁の前記絶縁膜部分に選択的に前記カーボン系保護膜を成膜させるための処理を行う工程をさらに有することを特徴とする請求項１から請求項６のいずれか１項に記載の酸化膜除去方法。
  8. 前記カーボン系保護膜の残存部分を除去する工程の後に、前記カーボン系保護膜の残存部分を除去する工程により前記絶縁膜に生じたダメージ層をエッチング除去する工程をさらに有することを特徴とする請求項１から請求項７のいずれか１項に記載の酸化膜除去方法。
  9. 前記絶縁膜は、ＳｉＯ２膜を含むことを特徴とする請求項１から請求項８のいずれか１項に記載の酸化膜除去方法。
  10. 前記各工程を、３０〜１５０℃の範囲内の同一温度で行うことを特徴とする請求項１から請求項９のいずれか１項に記載の酸化膜除去方法。
  11. 前記各工程を、一つの処理容器内で連続して行うことを特徴とする請求項１から請求項１０のいずれか１項に記載の酸化膜除去方法。
  12. 所定パターンが形成された絶縁膜を有し、前記パターンの底部のシリコン部分に形成されたシリコン含有酸化膜を有する被処理基板において、前記シリコン含有酸化膜を除去する酸化膜除去装置であって、
    前記被処理基板を収容する処理容器と、
    前記処理容器内に所定の処理ガスを供給する処理ガス供給機構と、
    前記処理容器内を排気する排気機構と、
    前記処理容器内にプラズマを生成するプラズマ生成機構と、
    前記処理ガス供給機構、前記排気機構、および前記プラズマ生成機構を制御する制御部と
    を有し、
    前記制御部は、請求項１から請求項１１のいずれかの酸化膜除去方法が行われるように、前記処理ガス供給機構、前記排気機構、および前記プラズマ生成機構を制御することを特徴とする酸化膜除去装置。
  13. 所定パターンが形成された絶縁膜を有し、前記パターンの底部のシリコン部分に形成されたシリコン含有酸化膜を有する被処理基板において、請求項１から請求項１１のいずれかの方法により前記シリコン含有酸化膜を除去する工程と、
    前記シリコン含有酸化膜を除去後に金属膜を成膜する工程と、
    前記シリコン部分と前記金属膜とを反応させて、前記パターンの底部にコンタクトを形成する工程と
    を有することを特徴とするコンタクト形成方法。
  14. 前記金属膜を形成する工程は、ＣＶＤまたはＡＬＤにより行うことを特徴とする請求項１３に記載のコンタクト形成方法。
  15. 所定パターンが形成された絶縁膜を有し、前記パターンの底部のシリコン部分に形成されたシリコン含有酸化膜を有する被処理基板において、前記シリコン含有酸化膜を除去し、前記シリコン部分にコンタクトを形成するコンタクト形成システムであって、
    前記被処理基板の前記シリコン含有酸化膜を除去する請求項１２に記載の酸化膜除去装置と、
    前記シリコン含有酸化膜を除去後に金属膜を成膜する金属膜成膜装置と、
    前記酸化膜除去装置と前記金属膜成膜装置とが接続される真空搬送室と、
    前記真空搬送室内に設けられた搬送機構と
    を有することを特徴とするコンタクト形成システム。
  16. 前記金属膜成膜装置は、ＣＶＤまたはＡＬＤにより金属膜を成膜することを特徴とする請求項１５に記載のコンタクト形成システム。
  17. コンピュータ上で動作し、酸化膜除去装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１１のいずれかの酸化膜除去方法が行われるように、コンピュータに前記酸化膜除去装置を制御させることを特徴とする記憶媒体。
  18. コンピュータ上で動作し、コンタクト形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１３または請求項１４のコンタクト形成方法が行われるように、コンピュータに前記コンタクト形成システムを制御させることを特徴とする記憶媒体。
JP2016100389A 2016-05-19 2016-05-19 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム Active JP6656082B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016100389A JP6656082B2 (ja) 2016-05-19 2016-05-19 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
KR1020170056296A KR101974715B1 (ko) 2016-05-19 2017-05-02 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
US15/596,060 US9984892B2 (en) 2016-05-19 2017-05-16 Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
TW106116241A TW201810414A (zh) 2016-05-19 2017-05-17 氧化膜去除方法、去除裝置、接點形成方法、接點形成系統及記憶媒體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016100389A JP6656082B2 (ja) 2016-05-19 2016-05-19 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム

Publications (2)

Publication Number Publication Date
JP2017208469A JP2017208469A (ja) 2017-11-24
JP6656082B2 true JP6656082B2 (ja) 2020-03-04

Family

ID=60330317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016100389A Active JP6656082B2 (ja) 2016-05-19 2016-05-19 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム

Country Status (4)

Country Link
US (1) US9984892B2 (ja)
JP (1) JP6656082B2 (ja)
KR (1) KR101974715B1 (ja)
TW (1) TW201810414A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
WO2019151022A1 (ja) * 2018-02-02 2019-08-08 東京エレクトロン株式会社 半導体装置及びその製造方法
US11282753B2 (en) * 2018-02-02 2022-03-22 Tokyo Electron Limited Method of simultaneously forming contacts to a power rail and the source and drain regions of a FinFET
WO2019151024A1 (ja) * 2018-02-02 2019-08-08 東京エレクトロン株式会社 半導体装置及びその製造方法
JP7195060B2 (ja) 2018-05-17 2022-12-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置
TWI812762B (zh) * 2018-07-30 2023-08-21 日商東京威力科創股份有限公司 處理被處理體之方法、處理裝置及處理系統
JP2020047838A (ja) 2018-09-20 2020-03-26 キオクシア株式会社 半導体デバイス
US11562909B2 (en) 2020-05-22 2023-01-24 Applied Materials, Inc. Directional selective junction clean with field polymer protections
US20230369064A1 (en) * 2022-05-12 2023-11-16 Tokyo Electron Limited Pre-etch treatment for metal etch
JP2024062790A (ja) * 2022-10-25 2024-05-10 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007049510A1 (ja) 2005-10-27 2007-05-03 Tokyo Electron Limited 処理方法及び記録媒体
JP2008305921A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 半導体装置及びその製造方法
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
CN103168344A (zh) * 2010-11-03 2013-06-19 应用材料公司 用于沉积碳化硅和碳氮化硅膜的设备和方法
US8642473B2 (en) * 2011-03-04 2014-02-04 Applied Materials, Inc. Methods for contact clean
JP2015111607A (ja) * 2013-12-06 2015-06-18 大日本印刷株式会社 パターン形成方法
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
US9385197B2 (en) * 2014-08-29 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with contact over source/drain structure and method for forming the same
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム

Also Published As

Publication number Publication date
TW201810414A (zh) 2018-03-16
US20170338120A1 (en) 2017-11-23
KR20170131219A (ko) 2017-11-29
US9984892B2 (en) 2018-05-29
KR101974715B1 (ko) 2019-05-02
JP2017208469A (ja) 2017-11-24

Similar Documents

Publication Publication Date Title
JP6656082B2 (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
KR102629835B1 (ko) 기판 처리 장치
CN108573866B (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
KR102118784B1 (ko) 산화막 제거 방법 및 제거 장치, 그리고 컨택트 형성 방법 및 컨택트 형성 시스템
TWI775839B (zh) 具有選擇性阻隔層的結構
WO2019003663A1 (ja) エッチング方法およびエッチング装置
KR20170125876A (ko) 자기-조립 단분자층들을 사용하는 선택적인 유전체 증착을 위한 방법들
US11127597B2 (en) Etching method
JP7208318B2 (ja) 処理装置
TW201919127A (zh) 改良之金屬接觸定位結構
US11996296B2 (en) Substrate processing method and substrate processing system
JP2017147417A (ja) 基板処理方法
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
WO2018220973A1 (ja) エッチング方法
KR20190011192A (ko) 실리콘 산화막을 제거하는 방법
TWI758464B (zh) 含矽間隔物的選擇性形成
JP7513775B2 (ja) 基板処理システム
JP7414593B2 (ja) 基板処理方法及び基板処理装置
WO2021049306A1 (ja) 成膜方法、成膜装置および成膜システム
TWI798215B (zh) 選擇性側壁間隔物
TW201842557A (zh) 子鰭片至絕緣體矽之轉換

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200204

R150 Certificate of patent or registration of utility model

Ref document number: 6656082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250