KR102629835B1 - 기판 처리 장치 - Google Patents

기판 처리 장치 Download PDF

Info

Publication number
KR102629835B1
KR102629835B1 KR1020227028756A KR20227028756A KR102629835B1 KR 102629835 B1 KR102629835 B1 KR 102629835B1 KR 1020227028756 A KR1020227028756 A KR 1020227028756A KR 20227028756 A KR20227028756 A KR 20227028756A KR 102629835 B1 KR102629835 B1 KR 102629835B1
Authority
KR
South Korea
Prior art keywords
film
etching
substrate processing
processing equipment
silicon
Prior art date
Application number
KR1020227028756A
Other languages
English (en)
Other versions
KR20220123473A (ko
Inventor
아키노부 가키모토
요시노부 하야카와
사토시 미즈나가
야스히로 하마다
미츠히로 오카다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220123473A publication Critical patent/KR20220123473A/ko
Application granted granted Critical
Publication of KR102629835B1 publication Critical patent/KR102629835B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Abstract

불화탄소를 포함하는 가스를 공급하고, 상기 가스로부터 플라즈마를 생성하고, 기판상의 실리콘 함유막을, 상기 실리콘 함유막상의 마스크를 거쳐서 플라즈마에 의해 에칭하는 에칭 장치와, 상기 에칭 장치와는 상이한 장치로서, 탄소를 포함하는 가스를 공급하고, 상기 에칭된 실리콘 함유막에 카본 함유막을 성막하는 성막 장치를 갖고, 상기 에칭 장치는, 상기 실리콘 함유막을 도중까지 플라즈마에 의해 에칭하는 제 1 에칭 공정과, 상기 카본 함유막이 형성된 상기 실리콘 함유막을 플라즈마에 의해 더 에칭하는 제 2 에칭 공정을 포함하는 공정을 실행하고, 상기 성막 장치는, 상기 제 1 에칭 공정 후의 실리콘 함유막상에 플라즈마를 생성하지 않고 카본 함유막을 성막하는 성막 공정을 실행하는 기판 처리 시스템이 제공된다.

Description

기판 처리 장치{SUBSTRATE PROCESSING APPARATUS}
본 발명은, 기판 처리 시스템 및 기판 처리 방법에 관한 것이다.
높은 애스펙트비(aspect ratio)를 갖는 콘택트 홀의 플라즈마 에칭에서는, 홀의 저부가 깊어짐에 따라, 플라즈마 중의 이온이 홀의 저부에 도달하기 어려워지고, 콘택트 홀의 저부뿐만이 아니라 측부가 에칭된다. 그 결과, 홀의 위쪽의 직경(이하, 「CD 값(Critical Dimension)」이라고 한다.)보다 홀의 아래쪽의 CD 값이 커지는 보잉 형상이 발생한다. 그래서, 홀의 에칭이 완료된 후, 형성된 패턴의 측벽 등에 소망하는 막을 성막함으로써, 패턴의 형상을 수복하는 기술이 제안되어 있다(예컨대, 특허 문헌 1을 참조).
(특허 문헌 1) 일본 특허 공개 2014-17438호 공보
그렇지만, 에칭이 완료되고 나서 성막하는 방법에서는, 홀의 저부가 깊어짐에 따라, 홀의 저부까지 도달하는 플라즈마 중의 이온이 줄어드는 것에 의해 에칭 레이트가 저하한다. 그 결과, 애스펙트비가 낮아지고, 소망하는 반도체 디바이스 특성이 얻어지지 않게 될 가능성이 있다.
상기 과제에 대하여, 일 측면에서는, 본 발명은, 보잉 형상을 억제하면서 양호한 에칭 처리를 행하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 일 양태에 의하면,
불화탄소를 포함하는 가스를 공급하고, 상기 가스로부터 플라즈마를 생성하고, 기판상의 실리콘 함유막을, 상기 실리콘 함유막상의 마스크를 거쳐서 플라즈마에 의해 에칭하는 에칭 장치와, 상기 에칭 장치와는 상이한 장치로서, 탄소를 포함하는 가스를 공급하고, 상기 에칭된 실리콘 함유막에 카본 함유막을 성막하는 성막 장치를 갖고, 상기 에칭 장치는, 상기 실리콘 함유막을 도중까지 플라즈마에 의해 에칭하는 제 1 에칭 공정과, 상기 카본 함유막이 형성된 상기 실리콘 함유막을 플라즈마에 의해 더 에칭하는 제 2 에칭 공정을 포함하는 공정을 실행하고, 상기 성막 장치는, 상기 제 1 에칭 공정 후의 실리콘 함유막상에 플라즈마를 생성하지 않고 카본 함유막을 성막하는 성막 공정을 실행하는, 기판 처리 시스템이 제공된다.
일 양태에 의하면, 보잉 형상을 억제하면서 양호한 에칭 처리를 행할 수 있다.
도 1은 일 실시 형태에 관계되는 기판 처리 시스템의 구성예를 나타내는 도면.
도 2는 일 실시 형태에 관계되는 PC1 및 PC2의 종단면을 나타내는 도면.
도 3a는 보잉 형상을 설명하기 위한 도면.
도 3b는 보잉 형상을 설명하기 위한 도면.
도 4는 일 실시 형태에 관계되는 기판 처리 방법을 나타내는 도면.
도 5는 일 실시 형태에 관계되는 성막된 카본막의 일례를 나타내는 도면.
도 6은 일 실시 형태에 관계되는 기판 처리 방법의 효과의 일례를 나타내는 도면.
도 7은 일 실시 형태의 변형예 1에 관계되는 기판 처리 방법을 나타내는 도면.
도 8은 일 실시 형태의 변형예 1에 관계되는 기판 처리 방법의 효과의 일례를 나타내는 도면.
도 9는 일 실시 형태의 변형예 2에 관계되는 기판 처리 방법의 효과의 일례를 나타내는 도면.
이하, 본 발명을 실시하기 위한 형태에 대하여 도면을 참조하여 설명한다. 또, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는, 동일한 부호를 붙이는 것에 의해 중복된 설명을 생략한다.
[기판 처리 시스템의 구성예]
우선, 본 발명의 일 실시 형태에 관계되는 기판 처리 시스템(1)의 구성예에 대하여, 도 1을 참조하면서 설명한다. 도 1은 일 실시 형태에 관계되는 기판 처리 시스템(1)의 구성예를 나타낸다. 기판 처리 시스템(1)은, in-situ로 기판을 처리하는 프로세스 챔버 PC(이하, 간단히 「PC」라고 한다.)1과, ex-situ로 기판을 처리하는 프로세스 챔버 PC2를 갖는다. PC1과 PC2는, 별체의 상이한 챔버이다.
PC1과 PC2는, 트랜스퍼 챔버 TC(이하, 「TC」라고 한다.) 및 반송 기구(2)를 통해서 연결되어 있다. PC1과 TC, 및 TC와 반송 기구(2)는, 게이트 밸브 G를 사이에 두고 개폐 가능하게 접속되어 있다. PC1 및 TC의 내부는 감압 상태이기 때문에, 각 게이트 밸브 G의 개폐에 의해 기판을 반입 및 반출함으로써, PC1의 내부는 대기로부터 차단되고, 소정의 진공도로 유지된다.
TC에는, 기판을 파지하여 반입 및 반출하는 반송 장치(52)가 마련되어 있다. 반송 장치(52)는, 회전 및 신축 가능한 회전ㆍ신축부(53)와, 회전ㆍ신축부(53)의 선단에 기판을 유지하는 2개의 블레이드(54a, 54b)를 갖고 있다. 블레이드(54a, 54b)는, 서로 반대 방향을 향하도록 회전ㆍ신축부(53)에 장착되어 있다.
반송 기구(2)는, TC와 PC2의 사이에서 기판을 반송한다. 반송 기구(2)는, 예컨대, 트레이 등에 기판을 싣고 레일 등을 사용하여 주행 가능한 기구이더라도 좋다.
PC1은, 플라즈마를 생성하고, 플라즈마의 작용에 의해 기판상의 막을 에칭하는 에칭 장치로서 기능한다. PC1은, 플라즈마의 작용에 의해 기판상의 막을 애싱하는 애싱 장치로서도 기능할 수 있다.
PC2는, 플라즈마를 사용하지 않고 기판을 성막하는 성막 장치이다. 본 실시 형태에서는, PC2는, 열에 의해 기판에 카본막을 성막하는 열 CVD(Chemical Vapor Deposition) 장치로서 기능한다. 단, PC2는, 열 CVD 장치에 한하지 않고, PC1에 있어서 에칭된 기판상의 패턴의 내벽(적어도 측벽)에 균일하게 막을 형성할 수 있으면 어떠한 장치이더라도 좋다.
기판 처리 시스템(1)은, 기판의 에칭 처리, 성막 처리, 애싱 처리 및 기판의 반송 처리를 제어하는 제어부(40)를 갖는다. 기억부(42)에는, 에칭 처리, 성막 처리, 애싱 처리, 반송 처리 등의 처리를 실행하기 위한 제어 프로그램이나 각종 처리 조건이 설정된 처리 레시피가 저장되어 있다. 기억부(42)는, 하드 디스크이더라도 좋고, CDROM(Compact Disc Read Only Memory), DVD(Digital Versatile Disk), 플래시 메모리 등의 가반성의 기억 매체이더라도 좋다. 또한, 다른 장치로부터, 예컨대 전용 회선을 거쳐서 처리 레시피가 적당히 전송되는 구성이더라도 좋다.
제어부(40)는, 예컨대, 유저 인터페이스(41)를 거쳐서 유저로부터의 지시에 따라 기억부(42)에 기억된 처리 레시피에 따라 에칭 처리, 성막 처리, 애싱 처리, 반송 처리 등의 처리를 실행한다.
[PC1/PC2의 구성예]
(PC1 : 에칭 장치)
도 2를 참조하면서, 일 실시 형태에 관계되는 PC1 및 PC2의 구성예에 대하여 간단하게 설명한다. 도 2는 일 실시 형태에 관계되는 기판 처리 시스템(1)(PC1 및 PC2를 포함한다)의 종단면을 나타낸다. 단, 도 2는 PC1 및 PC2의 일 구성예이고, 이들 구성에 한하는 것은 아니다. 예컨대, PC1은, 용량 결합형 플라즈마(CCP : Capacitively Coupled Plasma) 장치의 구성예이지만, 이러한 장치뿐만 아니라, 그 외의 기판 처리 장치에 적용 가능하다. 그 외의 기판 처리 장치로서는, 유도 결합형 플라즈마(ICP : Inductively Coupled Plasma), 레이디얼 라인 슬롯 안테나를 이용한 CVD(Chemical Vapor Deposition) 장치, 헬리콘파 여기형 플라즈마(HWP : Helicon Wave Plasma) 장치, 전자 사이클로트론 공명 플라즈마(ECR : Electron Cyclotron Resonance Plasma) 장치 등을 들 수 있다.
PC1 및 TC는 감압하에서 기판의 처리 및 반송을 행하고, 반송 기구(2) 및 PC2는 대기압하에서 기판의 처리 및 반송을 행한다. PC1은, 표면이 양극 산화 처리된 알루미늄 등의 처리 용기를 갖고, 내부에는 기판 W를 지지하는 탑재대(12)가 마련되어 있다. 탑재대(12)에는, 고주파 전원(14)이 접속되고, 고주파 전원(14)으로부터 소정 주파수(예컨대 60㎒)의 플라즈마 생성용의 고주파 전력이 공급된다.
PC1의 천정면에는, 샤워 헤드(16)가 마련되어 있다. 가스는, 샤워 헤드(16)의 하부에 형성된 복수의 가스 구멍(18)으로부터 샤워 형상으로 공급된다. 본 실시 형태에서는, 불화탄소를 포함하는 가스를 공급하고, 생성한 플라즈마에 의해 기판상의 실리콘 함유막을 에칭한다.
에칭 가스는, 불화탄소(CF) 가스의 단일 가스이더라도 좋고, 불화탄소계 가스를 포함하는 혼합 가스이더라도 좋다. 에칭 가스는, 불화탄소를 포함하는 가스로서 헥사플루오로 1,3 부타다이엔 C4F6 가스를 함유하더라도 좋다.
PC1에 있어서 기판 W상의 실리콘 함유막을 에칭 후, 기판 W는 TC의 반송 장치(52) 및 반송 기구(2)를 이용하여 PC2에 반송된다.
(PC2 : 열 CVD 장치)
PC2는, 천정이 있는 원통 형상의 외벽(22)과, 외벽(22)의 안쪽에 마련된 내벽(24)을 갖고 있다. 외벽(22) 및 내벽(24)은, 예컨대 석영으로 형성되어 있다. 내벽(24)의 안쪽의 처리실(30)에는, 복수 매의 기판 W가 수용되어 있다. PC2는, 복수 매의 기판 W에 대하여 일괄하여 성막 처리를 실시한다. 외벽(22)과 내벽(24)은, 환상(環狀) 공간(26)을 사이에 두고, 서로 떨어져 있고, 각각의 하단부에 있어서 베이스재(28)에 접합되어 있다.
본 실시 형태에서는, 성막 가스로서 탄소(C)를 포함하는 가스가 공급된다. 공급된 탄소를 포함하는 가스는, 처리실(30)의 아래쪽으로부터 위쪽으로 흘러서, 환상 공간(26)으로 흡인되어, 외부로 배기된다.
성막 가스는, 탄소를 포함하는 가스의 단일 가스이더라도 좋고, 탄소를 포함하는 가스를 갖는 혼합 가스이더라도 좋다. 성막 가스는, 탄소를 포함하는 가스로서 에틸렌(C2H4) 가스나 그 외의 탄소(CxHy) 가스를 함유하더라도 좋다. 성막 가스는, 열분해 온도 강하 가스로서 염소(Cl2) 가스를 함유하더라도 좋다. 또한, 성막 가스는, 질소(N2) 가스 등의 불활성 가스를 함유하더라도 좋다. PC2는, 상기 성막 가스를 열에 의해 분해하여 기판상의 실리콘 함유막상에 카본 함유막을 성막한다. PC2는, 매엽식 성막 장치이더라도 좋다.
이상, PC1 및 PC2의 구성예에 대하여 설명했다. 본 실시 형태에 관계되는 기판 처리 시스템(1)에 의하면, 우선, 기판 W는 PC1에 반송되고, PC1에서 에칭 처리된다. 다음으로, 기판 W는 PC2에 반송되고, PC2에서 카본막의 성막이 실시된다. 그 다음에, 기판은 PC1에 반송되고, PC1에서 다시 에칭 처리된다. 마지막으로, PC1에서 카본막이 제거된다.
[보잉 형상]
다음으로, 도 3을 참조하면서, 에칭 패턴에 형성되는 보잉 형상에 대하여 설명한다. 도 3a에 나타내는 바와 같이, 실리콘 기판(125)상에는, 실리콘 산화막(SiO2)(126), 실리콘 질화막(SiN)(127) 및 폴리실리콘 마스크(128)가 형성되어 있다.
본 실시 형태에서는, 에칭 대상막인 실리콘 함유막으로서 실리콘 산화막(SiO2)을 예로 든다. 그렇지만, 에칭 대상막의 실리콘 함유막은, 이것에 한하지 않고, 실리콘 함유 산화막(SiOx)이더라도 좋고, 실리콘 질화막(SiN)이더라도 좋고, 실리콘 함유 산화막과 실리콘 질화막의 적층막이더라도 좋다. 마스크 재료는, 아몰퍼스(amorphous) 카본 마스크 혹은 금속 함유 마스크이더라도 좋다.
폴리실리콘 마스크(128)에는, 홀 형상 또는 라인 형상의 소망하는 패턴이 형성되어 있다. 실리콘 산화막(126)을 홀 등의 소망하는 패턴으로 에칭하는 경우, 에칭된 홀 등의 저부가 깊어짐에 따라, 플라즈마의 라디칼이 홀의 저부에 도달하는 양이 감소하고, 콘택트 홀의 저부뿐만 아니라 측부가 에칭된다. 그 결과, 도 3b에 나타내는 바와 같이, 홀의 상부의 탑 CD 값보다 홀의 아래쪽의 보잉 CD 값이 커지는 보잉 형상이 발생한다. 에칭 패턴이 보잉 형상이 되면, 도 3a에 나타낸 에칭 패턴이 수직 형상인 경우와 비교하여 양호한 디바이스 특성을 얻는 것이 곤란하게 된다.
그래서, 본 실시 형태에 관계되는 기판 처리 시스템(1)에서는, 보잉 형상을 억제하면서 양호한 에칭 처리를 행하는 것이 가능한 기판 처리 방법을 실현한다. 이하, 본 실시 형태에 관계되는 기판 처리 시스템(1)에서 실행되는 기판 처리 방법에 대하여, 도 4를 참조하면서 설명한다.
[기판 처리 방법]
도 4는 본 실시 형태에 관계되는 기판 처리 방법을 나타낸다. 도 4의 [a]는 실리콘 기판(125)상의 실리콘 산화막(126)의 에칭 전의 상태를 나타낸다. 실리콘 기판(125)상에, 실리콘 산화막(126), 실리콘 질화막(127) 및 폴리실리콘 마스크(128)가 형성되어 있다. 또, 폴리실리콘 마스크(128)는, 아몰퍼스 실리콘 마스크, 금속 함유 마스크이더라도 좋다. 또한, 실리콘 질화막(127)은 없더라도 좋다.
(하프 에칭)
본 실시 형태에 관계되는 기판 처리 방법에서는, 우선, 실리콘 기판(125)이 PC1에 반입된다. PC1은, 실리콘 질화막(127) 및 실리콘 산화막(126)을 에칭한다. 그때, 도 4의 [b]에 나타내는 바와 같이, PC1은, 실리콘 산화막(126)을 도중까지 에칭한다(제 1 에칭 공정 : 하프 에칭). 이때 「도중까지 에칭한다」란, 실리콘 산화막(126)을 깊이 방향으로 대략 절반 에칭하는 경우에 한하지 않고, 보잉 형상이 발생하기 전까지(보잉이 발생하지 않는 동안), 실리콘 산화막(126)을 에칭하더라도 좋다.
에칭의 프로세스 조건의 일례로서는, 압력이 2.66㎩, 고주파 전력 HF의 주파수가 60㎒, 파워가 1200W, 가스종이 C4F6/C4F8/Ar/O2인 혼합 가스를 들 수 있다.
(카본막 형성)
다음으로, 실리콘 기판(125)은 PC1로부터 반출되어, PC2에 반입된다. 도 4의 [c]에 나타내는 바와 같이, PC2는, 에칭된 실리콘 산화막(126)상에 카본막(130)을 성막한다. 이것에 의해, 실리콘 산화막(126)에 형성된 패턴의 내벽에 균일하게 카본막(130)이 성막된다(성막 공정). 또, 실리콘 산화막(126)상에 성막되는 막은, 카본막(130)에 한하지 않고, 카본 함유막이더라도 좋다.
카본막의 성막의 프로세스 조건의 일례로서는, 압력이 997㎩, 온도가 400℃, 가스종이 C2H4/Cl2인 혼합 가스를 들 수 있다.
도 5는 PC2로서 본 실시 형태에 관계되는 열 CVD 장치를 이용하여 성막된 카본막의 일례를 나타낸다. 도 5의 그래프의 [A]에서는 성막 시간이 50분일 때에 카본막(130)의 두께가 4.7㎚가 되고, 도 5의 그래프의 [B]에서는 성막 시간이 90분일 때에 카본막(130)의 두께가 10.3㎚가 되고 있다. 도 5의 실리콘 산화막(126)상에 성막되는 카본막(130)의 [A] 및 [B]에 나타내는 어느 경우에도, 실리콘 산화막(126)의 에칭 패턴의 측벽 및 저벽에 균일한 두께의 카본막(130)이 형성되어 있는 것을 알 수 있다.
또한, 도 5의 그래프의 성막 시간과 카본막의 두께의 관계에 따르면, 본 실시 형태에 관계되는 카본막(130)은, 약 1~2㎚의 두께를 갖고 있으면 되기 때문에, 성막 시간은 약 30분이 된다.
또, 도 4의 [c]의 성막 공정을 PC1에서 in-situ로 행하는 것도 생각할 수 있다. 그러나, 약 1~2㎚의 두께의 카본막(130)을 형성하는 경우, 카본막(130)이 균일하게 성막되는 것이 중요하게 된다.
이것에 대하여, PC1에서 플라즈마에 의해 카본막(130)을 성막하면, 에칭 패턴의 저부측에 이온이 진입하기 어려운 것 등의 이유에 의해, 에칭 패턴의 상부측보다 저부측에서 카본막이 얇아진다. 이 결과, 실리콘 산화막(126)에 균일한 카본막(130)을 성막하는 것은 어렵다. 따라서, 도 4의 [c]의 성막 공정은, 논프라즈마(플라즈마를 사용하지 않는) 환경에서 카본막(130)을 성막하는 것이 바람직하다.
(풀 에칭)
도 4로 돌아와서, 성막 후, 실리콘 기판(125)이 PC2로부터 반출되어, PC1에 반입된다. 도 4의 [d]에 나타내는 바와 같이, PC1은, 실리콘 산화막(126)을 더 에칭한다(제 2 에칭 공정 : 풀 에칭). 풀 에칭에서는, 카본막(130)이 실리콘 산화막(126)의 측벽의 보호막으로서 기능하고, 에칭 패턴에 보잉 형상이 생기는 것을 억제한다.
도 4의 [d]의 에칭의 프로세스 조건은, 도 4의 [b]의 에칭의 프로세스 조건과 동일하더라도 좋다. 도 4의 [d]의 에칭의 프로세스 조건은, 불화탄소를 포함하는 가스를 PC1 내에 공급하는 조건이면, 도 4의 [b]의 에칭의 프로세스 조건과 상이하더라도 좋다.
제 2 에칭 공정에서는, PC1은, 실리콘 산화막(126)을 관통하여 기초층의 실리콘 기판(125)이 노출될 때까지 에칭을 행하고, 실리콘 산화막(126)의 에칭을 완료하더라도 좋다. PC1 및 PC2는, 제 2 에칭 공정 [d]와 성막 공정 [c]를 1세트로 하여 이들 공정을 복수 회 반복하는 것에 의해, 실리콘 산화막(126)의 에칭을 완료하더라도 좋다.
(애싱)
다음으로, 도 4의 [e]에 나타내는 바와 같이, PC1은, 제 2 에칭 공정 후에 애싱 처리를 행하고, 카본막(130)을 제거한다(제 2 애싱 공정). 애싱에는, 산소 가스로부터 생성되는 산소 플라즈마가 이용되더라도 좋다.
이상, 본 실시 형태에 관계되는 기판 처리 시스템(1)을 이용한 기판 처리 방법에 대하여 설명했다. 다음으로, 본 실시 형태에 관계되는 기판 처리 방법의 효과의 일례에 대하여, 도 6을 참조하여 설명한다.
[효과의 예]
도 6에는, 일 실시 형태에 관계되는 기판 처리 방법을 실행했을 때의 효과의 일례를 나타낸다. 도 6의 [b]는, 하프 에칭 후(도 4의 [b])의 패턴을 나타낸다. 도 6의 [f]는 카본막을 성막하고 있지 않은 경우의 풀 에칭 후의 패턴을 나타낸다. 도 6의 [e]는 1㎚의 두께의 카본막을 성막한 경우의 풀 에칭 후(도 4의 [d])의 패턴을 나타낸다. 도 6의 [h]는 1㎚의 두께의 카본막을 성막하고, 모노실란(SiH4)에 의한 트리트먼트를 더 행한 후에 풀 에칭한 후의 패턴을 나타낸다. 또, 도 6은 실리콘 질화막(127)이 적층되어 있지 않은 경우의 예를 나타낸다.
이것에 의하면, 도 6의 [b]의 하프 에칭 후의 패턴에서는, 탑 CD 값(Top CD)이 43.8㎚, 보잉 CD 값(Bowing CD)이 46.9㎚였다.
한편, 도 6의 [f]의 카본막을 성막하고 있지 않은 경우의 풀 에칭 후의 패턴에서는, 탑 CD 값이 49.7㎚, 보잉 CD 값이 56.2㎚였다. 한편, 도 6의 [e]의 1㎚의 두께의 카본막을 성막한 경우의 풀 에칭 후의 패턴에서는, 탑 CD 값이 48.9㎚, 보잉 CD 값이 52.8㎚였다.
또한, 도 6의 [h]의 1㎚의 두께의 카본막을 성막하고, 모노실란(SiH4)에 의한 트리트먼트를 행한 경우의 풀 에칭 후의 패턴에서는, 탑 CD 값이 48.7㎚, 보잉 CD 값이 51.4㎚였다.
이상의 결과로부터, 카본막을 성막한 경우의 보잉 CD 값은, 카본막을 성막하고 있지 않은 경우의 보잉 CD 값보다 개선되는 것을 알 수 있었다. 다시 말해, 에칭의 도중에 카본막을 성막함으로써 카본막이 보호막이 되어 에칭시에 형성되는 보잉 형상을 억제할 수 있는 것을 알 수 있었다.
또한, 카본막의 성막 후에 SiH4에 의한 트리트먼트를 행한 경우의 보잉 CD 값은, 카본막을 성막하고 있지 않은 경우의 보잉 CD 값, 및 1㎚의 두께의 카본막을 성막했을 때의 보잉 CD 값보다 더 개선되는 것을 알 수 있었다. 이것에 의하면, 카본막상에 형성된 실리콘 함유막이 카본막과 함께 보호막이 되어 보잉 형상을 억제했다고 생각된다.
또, 카본막의 성막 후의 트리트먼트는, 모노실란(SiH4)의 단일 가스이더라도 좋고, 모노실란 및 희석 가스(N2 가스나 H2 가스 등)를 포함하는 혼합 가스이더라도 좋다.
이상에 설명한 바와 같이, 본 실시 형태에 관계되는 기판 처리 방법에 의하면, 에칭 공정의 도중에 카본막의 성막 공정을 삽입함으로써, 그 후의 에칭 공정에 있어서 카본막(130)이 실리콘 산화막(126)을 보호하고, 보잉 형상을 억제할 수 있다. 그 결과, 수직의 에칭 형상이 형성되고, 양호한 디바이스 특성을 얻을 수 있다.
[변형예 1]
다음으로, 본 실시 형태의 변형예 1에 관계되는 기판 처리 방법에 대하여, 도 7 및 도 8을 참조하면서 설명한다. 도 7은 본 실시 형태의 변형예 1에 관계되는 기판 처리 방법을 나타낸다. 도 8에는 일 실시 형태의 변형예 1에 관계되는 기판 처리 방법을 실행했을 때의 효과의 일례를 나타낸다.
도 7의 변형예 1에 관계되는 기판 처리 방법이, 도 4의 본 실시 형태에 관계되는 기판 처리 방법과 상이한 점은, 도 4의 [b] 및 도 7의 [b]에 나타내는 하프 에칭 공정과, 도 4의 [c] 및 도 7의 [c]에 나타내는 성막 공정의 사이에, 도 7의 [g]에 나타내는 애싱 공정이 있는 점이다.
도 7의 [b]에 나타내는 바와 같이, 실리콘 산화막(126)을 하프 에칭한 후의 폴리실리콘 마스크(128)에는, 에칭에 의해 생성된 폴리머의 반응 생성물(131)이 부착되어 있다. 따라서, 도 7의 [g]에 나타내는 애싱 공정에서, 부착된 반응 생성물(131)을 제거한 후, 도 7의 [c]에 나타내는 카본막의 성막 공정이 실행되는 것이 바람직하다. 도 7의 [g]의 애싱 공정(제 1 애싱 공정) 및 도 7의 [e]의 애싱 공정(제 2 애싱 공정)에는, 산소 가스로부터 생성되는 산소 플라즈마가 이용되더라도 좋다.
이것에 의하면, 성막 전에 폴리실리콘 마스크(128)에 부착된 반응 생성물(131)을 제거함으로써, 카본막을 보다 균일하게 성막할 수 있다.
[효과의 예]
본 실시 형태의 변형예 1에 관계되는 기판 처리 방법의 효과 및 카본막의 두께에 의한 효과의 일례에 대하여 도 8을 참조하여 설명한다. 또, 도 8은 실리콘 질화막(127)이 적층되어 있는 경우의 예를 나타낸다.
도 8의 가장 좌측 도면의 「케이스 1」은, 도 7의 [b]의 하프 에칭(200초) 후에 도 7의 [g]에 나타내는 애싱(제 1 애싱 공정)이 행해진 후의 패턴을 나타낸다.
「케이스 2」는, 하프 에칭을 행하는 일 없이 풀 에칭(350초)한 후에 애싱이 행해진 후의 패턴을 나타낸다.
「케이스 3」은, 하프 에칭(200초)→애싱→1㎚의 카본막 성막→풀 에칭(150초)→애싱 후의 패턴을 나타낸다.
「케이스 4」는, 하프 에칭(200초)→애싱→2㎚의 카본막 성막→풀 에칭(150초)→애싱 후의 패턴을 나타낸다.
이것에 의하면, 탑 CD 값(Top CD)은, 케이스 2에서는 55.6㎚, 케이스 3에서는 52.9㎚, 케이스 4에서는 54.2㎚였다. 이것에 대하여, 보잉 CD 값(Bowing CD)은, 케이스 2에서는 65.6㎚, 케이스 3에서는 58.2㎚, 케이스 4에서는 57.5㎚였다.
이것에 의해, 1㎚ 이상의 두께의 카본막(130)을 성막한 경우에는, 카본막을 성막하지 않는 경우와 비교하여 보잉 형상을 억제할 수 있는 것을 알 수 있었다.
또한, 카본막(130)은, 2㎚의 두께로 성막한 경우, 1㎚의 두께로 성막한 경우보다 보잉 형상을 보다 확실히 억제할 수 있는 것을 알 수 있었다.
이상에 설명한 바와 같이, 본 실시 형태의 변형예 1에 관계되는 기판 처리 방법에 의하면, 하프 에칭 후에 애싱을 행함으로써, 폴리실리콘 마스크(128)에 부착된 반응 생성물(131)을 제거할 수 있다. 이것에 의해, 애싱 후의 성막 공정에 있어서, 에칭 패턴의 내벽에 보다 균일한 카본막을 성막할 수 있다. 이 결과, 그 후의 에칭 공정에 있어서 보다 효과적으로 보잉 형상을 억제할 수 있다.
[변형예 2]
다음으로, 본 실시 형태의 변형예 2에 관계되는 기판 처리 방법에 대하여, 도 9를 참조하면서 설명한다. 도 9는 본 실시 형태의 변형예 2에 관계되는 기판 처리 방법을 실행했을 때의 효과의 일례를 나타낸다. 상기 실시 형태 및 그 변형예 1에 관계되는 기판 처리 방법은, 보호막으로서 카본막을 성막했지만, 변형예 2에 관계되는 기판 처리 방법은, 카본막 대신에 실리콘막을 성막한다.
구체적으로는, 도 7의 [b]에 나타내는 하프 에칭 공정, 도 7의 [g]에 나타내는 애싱 공정이 차례로 실행된 후, 도 7의 [c]에 나타내는 카본막의 성막 공정 대신에 실리콘막의 성막 공정이 실행된다. 이 공정에 의해 도 7의 [c]에 나타내는 카본막(130) 대신에 실리콘막의 보호막이 형성된다. 그 후, 도 7의 [d]에 나타내는 풀 에칭 공정이 실행된다.
변형예 2에 관계되는 기판 처리 방법을 실행한 결과를 도 9에 나타낸다. 도 9의 표의 최종 행의 1행 전에는, 보호막을 형성하지 않는 경우의 하프 에칭 후 및 풀 에칭 후의 보잉 CD 값과, 보호막을 형성한 경우의 풀 에칭 후의 보잉 CD 값이 명기되어 있다. 보호막을 형성한 경우로서 「2㎚」, 「3㎚」의 두께의 카본막(C)을 형성한 경우 및 「3㎚」의 두께의 실리콘막(Si)을 형성한 경우의 결과가 나타나 있다. 또한, 도 9의 표의 최종 행에는, 보호막을 형성하지 않는 경우의 풀 에칭 후의 보잉 CD 값과, 보호막을 형성한 경우의 풀 에칭 후의 보잉 CD 값의 차분이 명기되어 있다.
또, 실리콘막의 성막의 프로세스 조건의 일례로서는, 압력이 133㎩(1Torr), 온도가 380℃, 가스종이 Si2H6/N2인 혼합 가스를 들 수 있다.
이것에 의하면, 하프 에칭 후에 카본막 또는 실리콘막을 보호막으로서 형성하고, 그 후에 풀 에칭한 경우에는, 보호막을 형성하지 않고 풀 에칭한 경우와 비교하여 보잉을 억제할 수 있는 것을 알 수 있다.
또한, 도 9의 결과에서는, 하프 에칭 후에 「3㎚」의 두께의 카본막을 보호막으로서 형성한 경우, 보잉 형상은 거의 발생하지 않았다. 또한, 도 9의 결과에서는, 「2㎚」의 두께의 카본막을 보호막으로서 형성한 경우와, 「3㎚」의 두께의 실리콘막을 보호막으로서 형성한 경우의 보잉의 억제 효과가 동등했다.
이상으로부터, 카본막 및 실리콘막 모두 보잉을 억제할 수 있는 것을 알 수 있다. 단, 스루풋을 고려하면, 카본막을 보호막으로서 형성하면 실리콘막을 보호막으로서 형성하는 것보다 효과적으로 보잉을 억제할 수 있는 것을 알 수 있다.
또, 변형예 2에 관계되는 기판 처리 방법에서는, 카본막 대신에 실리콘막을 1층, 보호막으로서 성막했지만, 이것에 한하지 않는다. 예컨대, 보호막으로서 카본막과 실리콘막의 적층막을 2층 이상 성막하더라도 좋다. 이 경우, 카본막을 먼저 성막하고, 실리콘막을 뒤에 성막하더라도 좋고, 실리콘막을 먼저 성막하고, 카본막을 뒤에 성막하더라도 좋다. 또한, 카본막과 실리콘막의 적층막의 성막 처리는, 도 1에 나타내는 PC2의 동일 챔버 내에 있어서 가스종 등의 프로세스 조건을 바꾸어 연속하여 행할 수 있다.
또, 변형예 2에 있어서도, PC2는, 실리콘막 또는 실리콘막과 카본막의 혼합막을 성막하는 성막 공정 후이고 풀 에칭 전에 모노실란(SiH4)의 단일 가스 또는 모노실란을 포함하는 혼합 가스에 의한 트리트먼트를 행하더라도 좋다.
이상, 기판 처리 시스템 및 기판 처리 방법을 상기 실시 형태에 의해 설명했지만, 본 발명에 관계되는 기판 처리 시스템 및 기판 처리 방법은 상기 실시 형태로 한정되는 것이 아니고, 본 발명의 범위 내에서 다양한 변형 및 개량이 가능하다.
또한, 본 발명에 관계되는 기판 처리 시스템에 의해 처리되는 기판은, 웨이퍼, 플랫 패널 디스플레이(Flat Panel Display)용의 대형 기판, EL 소자 또는 태양 전지용의 기판이더라도 좋다.
본 국제 출원은, 2014년 6월 16일에 출원된 일본 특허 출원 2014-123164호에 근거하는 우선권 및 2014년 10월 2일에 출원된 일본 특허 출원 2014-203619호에 근거하는 우선권을 주장하는 것이고, 그 전체 내용을 본 국제 출원에 원용한다.
1 : 기판 처리 시스템
2 : 반송 기구
12 : 탑재대
14 : 고주파 전원
16 : 샤워 헤드
22 : 외벽
24 : 내벽
30 : 처리실
40 : 제어부
42 : 기억부
52 : 반송 장치
125 : 실리콘 기판
126 : 실리콘 산화막
127 : 실리콘 질화막
128 : 폴리실리콘 마스크
130 : 카본막
131 : 반응 생성물
PC1, PC2 : 프로세스 챔버
TC : 트랜스퍼 챔버
T : 탑 CD(Top CD)
B : 보잉 CD(Bowing CD)

Claims (21)

  1. 기판 처리 장치로서,
    에칭 챔버와,
    성막 챔버와,
    제어부
    를 구비하고,
    상기 제어부는,
    (a) 에칭 오목부가 형성된 실리콘 함유 산화막 또는 실리콘 질화막 또는 실리콘 함유 산화막과 실리콘 질화막의 적층막인 에칭 대상막을 갖는 기판을 상기 성막 챔버 내에 배치하는 공정과,
    (b) 상기 성막 챔버 내에서, 플라즈마를 이용하지 않고 상기 에칭 오목부에 상기 에칭 오목부의 측벽을 보호하는 보호막을 형성하는 공정과,
    (c) 상기 (b) 후, 상기 기판을 상기 에칭 챔버에 반송하는 공정과,
    (d) 상기 에칭 챔버 내에서 상기 에칭 오목부를 에칭하는 공정
    을 포함하는 처리를 실행하는,
    기판 처리 장치.
  2. 제 1 항에 있어서,
    상기 에칭 챔버에 접속되는 반송 챔버와, 상기 반송 챔버와 상기 성막 챔버 사이에서 기판을 반송하는 반송 기구를 갖는,
    기판 처리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 (b)의 처리와, 상기 (c)의 처리를 포함하는 사이클을 복수회 반복하는,
    기판 처리 장치.
  4. 제 1 항에 있어서,
    상기 제어부는, 하지층이 노출될 때까지 상기 (d)의 처리를 실행하는,
    기판 처리 장치.
  5. 제 1 항에 있어서,
    상기 (b)에 있어서, 탄소를 포함하는 가스를 이용하여 상기 보호막을 형성하는,
    기판 처리 장치.
  6. 제 1 항에 있어서,
    상기 보호막은, 실리콘 또는 카본을 포함하는,
    기판 처리 장치.
  7. 제 1 항에 있어서,
    상기 보호막은, 카본 함유막인,
    기판 처리 장치.
  8. 제 1 항에 있어서,
    상기 보호막은, 상기 오목부의 내벽에 균일하게 형성된,
    기판 처리 장치.
  9. 제 1 항에 있어서,
    상기 보호막은 카본막이고, 상기 카본막의 두께는 1 nm 이상 2 nm 이하인,
    기판 처리 장치.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 기판은 상기 에칭 대상막 위에 마스크를 갖고,
    상기 에칭하는 공정은, 상기 마스크를 개재해서 상기 에칭 대상막을 에칭하는,
    기판 처리 장치.
  11. 제 10 항에 있어서,
    상기 마스크는, 카본 또는 금속을 포함하는,
    기판 처리 장치.
  12. 제 11 항에 있어서,
    상기 마스크는, 폴리실리콘, 아몰퍼스(amorphous) 카본, 아몰퍼스 실리콘 및 금속 함유 재료로 이루어지는 군으로부터 선택되는 적어도 하나를 포함하는,
    기판 처리 장치.
  13. 제 11 항에 있어서,
    상기 마스크는, 금속을 포함하는,
    기판 처리 장치.
  14. 제 1 항에 있어서,
    상기 제어부는, 상기 (a)의 전에,
    (a1) 실리콘 함유 산화막 또는 실리콘 질화막 또는 실리콘 함유 산화막과 실리콘 질화막의 적층막인 에칭 대상막을 갖는 기판을 상기 에칭 챔버 내에 배치하는 공정과,
    (a2) 상기 에칭 대상막을 에칭하여, 상기 에칭 오목부를 형성하는 공정
    을 포함하는 처리를 실행하는,
    기판 처리 장치.
  15. 제 14 항에 있어서,
    상기 제어부는, 상기 에칭 대상막에 보잉 형상이 발생하기 전까지, 상기 (a2)를 실행하는,
    기판 처리 장치.
  16. 제 14 항에 있어서,
    상기 제어부는, 상기 (a2)의 후, 상기 (b)의 전에, 산소 플라즈마를 이용하여 제 1의 애싱 공정을 실행하는,
    기판 처리 장치.
  17. 제 1 항에 있어서,
    상기 제어부는, 상기 (d)의 후, 산소 플라즈마를 이용하여 제 2의 애싱 공정을 실행하는,
    기판 처리 장치.
  18. 제 1 항 또는 제 2 항에 있어서,
    상기 성막 챔버는, 복수의 기판을 수용하는,
    기판 처리 장치.
  19. 제 1 항에 있어서,
    상기 성막 챔버는, 매엽식인,
    기판 처리 장치.
  20. 제 1 항 또는 제 2 항에 있어서,
    상기 에칭 챔버는, 용량 결합형 플라스마 장치인,
    기판 처리 장치.
  21. 제 1 항 또는 제 2 항에 있어서,
    상기 에칭 챔버는, 유도 결합형 플라스마 장치인,
    기판 처리 장치.
KR1020227028756A 2014-06-16 2015-06-03 기판 처리 장치 KR102629835B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2014123164 2014-06-16
JPJP-P-2014-123164 2014-06-16
JPJP-P-2014-203619 2014-10-02
JP2014203619A JP6373150B2 (ja) 2014-06-16 2014-10-02 基板処理システム及び基板処理方法
PCT/JP2015/066114 WO2015194380A1 (ja) 2014-06-16 2015-06-03 基板処理システム及び基板処理方法
KR1020207011115A KR102436611B1 (ko) 2014-06-16 2015-06-03 처리 장치 및 기판 처리 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207011115A Division KR102436611B1 (ko) 2014-06-16 2015-06-03 처리 장치 및 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20220123473A KR20220123473A (ko) 2022-09-06
KR102629835B1 true KR102629835B1 (ko) 2024-01-25

Family

ID=54935370

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020227028756A KR102629835B1 (ko) 2014-06-16 2015-06-03 기판 처리 장치
KR1020167031938A KR102434563B1 (ko) 2014-06-16 2015-06-03 처리 방법
KR1020207011115A KR102436611B1 (ko) 2014-06-16 2015-06-03 처리 장치 및 기판 처리 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020167031938A KR102434563B1 (ko) 2014-06-16 2015-06-03 처리 방법
KR1020207011115A KR102436611B1 (ko) 2014-06-16 2015-06-03 처리 장치 및 기판 처리 장치

Country Status (5)

Country Link
US (5) US10460950B2 (ko)
JP (1) JP6373150B2 (ko)
KR (3) KR102629835B1 (ko)
TW (3) TWI745682B (ko)
WO (1) WO2015194380A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6514138B2 (ja) * 2016-03-10 2019-05-15 東芝メモリ株式会社 半導体装置の製造方法
JP6757624B2 (ja) * 2016-08-12 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP6670707B2 (ja) * 2016-08-24 2020-03-25 東京エレクトロン株式会社 基板処理方法
JP6840041B2 (ja) * 2017-06-21 2021-03-10 東京エレクトロン株式会社 エッチング方法
JP6877290B2 (ja) 2017-08-03 2021-05-26 東京エレクトロン株式会社 被処理体を処理する方法
KR102372892B1 (ko) * 2017-08-10 2022-03-10 삼성전자주식회사 집적회로 소자의 제조 방법
CN110783187B (zh) * 2018-07-25 2024-04-19 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
JP7434272B2 (ja) * 2018-07-27 2024-02-20 アプライド マテリアルズ インコーポレイテッド ３ｄｎａｎｄエッチング
CN112397411A (zh) * 2019-08-13 2021-02-23 台湾积体电路制造股份有限公司 包含抽出装置的制程系统及其监测方法
WO2021067092A1 (en) * 2019-10-01 2021-04-08 Lam Research Corporation Mask encapsulation to prevent degradation during fabrication of high aspect ratio features
JP7398915B2 (ja) 2019-10-01 2023-12-15 東京エレクトロン株式会社 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置
US20210391181A1 (en) * 2020-06-15 2021-12-16 Tokyo Electron Limited Forming a semiconductor device using a protective layer
TW202303749A (zh) * 2021-05-20 2023-01-16 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
WO2023282191A1 (ja) * 2021-07-05 2023-01-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2023063106A (ja) 2021-10-22 2023-05-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム
JP2024053353A (ja) 2022-10-03 2024-04-15 東京エレクトロン株式会社 エッチング方法及びプラズマ処理システム
KR20240047924A (ko) 2022-10-04 2024-04-12 도쿄엘렉트론가부시키가이샤 플라즈마 처리 시스템, 플라즈마 처리 장치 및 에칭 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335526A (ja) * 2003-04-30 2004-11-25 Elpida Memory Inc 半導体装置の製造方法
JP2013021192A (ja) * 2011-07-12 2013-01-31 Tokyo Electron Ltd プラズマエッチング方法
KR101330650B1 (ko) * 2009-08-14 2013-11-19 가부시키가이샤 알박 에칭 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0729175A1 (en) * 1995-02-24 1996-08-28 International Business Machines Corporation Method for producing deep vertical structures in silicon substrates
JPH10261713A (ja) * 1997-03-19 1998-09-29 Sony Corp 半導体装置の製造方法
US5880019A (en) * 1997-04-17 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Insitu contact descum for self-aligned contact process
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003086569A (ja) * 2001-09-12 2003-03-20 Tokyo Electron Ltd プラズマ処理方法
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7049702B2 (en) * 2003-08-14 2006-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Damascene structure at semiconductor substrate level
US20060264054A1 (en) 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
JP2007180493A (ja) * 2005-11-30 2007-07-12 Elpida Memory Inc 半導体装置の製造方法
US7867904B2 (en) * 2006-07-19 2011-01-11 Intermolecular, Inc. Method and system for isolated and discretized process sequence integration
TW200806567A (en) * 2006-07-26 2008-02-01 Touch Micro System Tech Method of deep etching
JP5074009B2 (ja) 2006-11-22 2012-11-14 Ｓｐｐテクノロジーズ株式会社 高アスペクト比の開口を有するシリコン構造体用エッチングマスクの製造方法及びその装置並びにその製造プログラム
EP2077577A4 (en) * 2006-11-22 2010-03-24 Sumitomo Precision Prod Co SILICON STRUCTURE HAVING A HIGH SIDE OPENING, METHOD FOR PRODUCING THE SILICON STRUCTURE, A SILICON STRUCTURE MANUFACTURING DEVICE, A SILICON STRUCTURE PRODUCTION PROGRAM, AND METHOD FOR PRODUCING A SILICONE STRUCTURE METAL MASK
JP5226296B2 (ja) * 2007-12-27 2013-07-03 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US7935464B2 (en) * 2008-10-30 2011-05-03 Applied Materials, Inc. System and method for self-aligned dual patterning
JP5604063B2 (ja) 2008-12-26 2014-10-08 東京エレクトロン株式会社 基板処理方法及び記憶媒体
US8574447B2 (en) * 2010-03-31 2013-11-05 Lam Research Corporation Inorganic rapid alternating process for silicon etch
KR101867998B1 (ko) 2011-06-14 2018-06-15 삼성전자주식회사 패턴 형성 방법
US9666414B2 (en) 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
US20130298942A1 (en) * 2012-05-14 2013-11-14 Applied Materials, Inc. Etch remnant removal
JP2014003085A (ja) * 2012-06-15 2014-01-09 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置
US8859430B2 (en) * 2012-06-22 2014-10-14 Tokyo Electron Limited Sidewall protection of low-K material during etching and ashing
JP6001940B2 (ja) 2012-07-11 2016-10-05 東京エレクトロン株式会社 パターン形成方法及び基板処理システム
US20140040847A1 (en) 2012-08-01 2014-02-06 Lsi Corporation System and method for generating physical deterministic boundary interconnect features for dual patterning technologies
KR20210036992A (ko) * 2018-08-24 2021-04-05 램 리써치 코포레이션 고 종횡비 에칭을 위한 금속 함유 패시베이션

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335526A (ja) * 2003-04-30 2004-11-25 Elpida Memory Inc 半導体装置の製造方法
KR101330650B1 (ko) * 2009-08-14 2013-11-19 가부시키가이샤 알박 에칭 방법
JP2013021192A (ja) * 2011-07-12 2013-01-31 Tokyo Electron Ltd プラズマエッチング方法

Also Published As

Publication number Publication date
TWI745682B (zh) 2021-11-11
US20220415661A1 (en) 2022-12-29
WO2015194380A1 (ja) 2015-12-23
KR20200043527A (ko) 2020-04-27
KR20220123473A (ko) 2022-09-06
KR102436611B1 (ko) 2022-08-25
JP6373150B2 (ja) 2018-08-15
US20200035496A1 (en) 2020-01-30
JP2016021546A (ja) 2016-02-04
US10460950B2 (en) 2019-10-29
TWI667697B (zh) 2019-08-01
TWI782742B (zh) 2022-11-01
TW201614718A (en) 2016-04-16
TW201933448A (zh) 2019-08-16
US20200035497A1 (en) 2020-01-30
TW202205394A (zh) 2022-02-01
US20220415660A1 (en) 2022-12-29
KR20170018817A (ko) 2017-02-20
US20170125255A1 (en) 2017-05-04
KR102434563B1 (ko) 2022-08-19

Similar Documents

Publication Publication Date Title
KR102629835B1 (ko) 기판 처리 장치
KR102234458B1 (ko) 저온 에천트 증착 및 플라즈마 사후-처리를 이용한 방향성 ＳｉＯ₂에칭
JP7208318B2 (ja) 処理装置
JP6656082B2 (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
KR102441239B1 (ko) 에칭 방법
KR102272823B1 (ko) 에칭 방법 및 에칭 장치
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
TWI756425B (zh) 蝕刻方法
KR20180134758A (ko) 기판 처리 방법 및 기판 처리 장치
US20210233778A1 (en) Etching method, substrate processing apparatus, and substrate processing system
TW202032659A (zh) 蝕刻方法、蝕刻殘渣之去除方法及記憶媒體
JP7414593B2 (ja) 基板処理方法及び基板処理装置
JP7220603B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
US20230274942A1 (en) Method for manufacturing semiconductor device
TW202032656A (zh) 蝕刻方法、及蝕刻裝置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant