JP2016021546A - 基板処理システム及び基板処理方法 - Google Patents

基板処理システム及び基板処理方法 Download PDF

Info

Publication number
JP2016021546A
JP2016021546A JP2014203619A JP2014203619A JP2016021546A JP 2016021546 A JP2016021546 A JP 2016021546A JP 2014203619 A JP2014203619 A JP 2014203619A JP 2014203619 A JP2014203619 A JP 2014203619A JP 2016021546 A JP2016021546 A JP 2016021546A
Authority
JP
Japan
Prior art keywords
film
silicon
etching
containing film
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014203619A
Other languages
English (en)
Other versions
JP6373150B2 (ja
Inventor
柿本　明修
Akinobu Kakimoto
明修 柿本
欣延 早川
Yoshinobu Hayakawa
欣延 早川
覚 水永
Satoru Mizunaga
覚 水永
康弘 濱田
Yasuhiro Hamada
康弘 濱田
岡田　充弘
Mitsuhiro Okada
充弘 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014203619A priority Critical patent/JP6373150B2/ja
Priority to KR1020227028756A priority patent/KR102629835B1/ko
Priority to KR1020207011115A priority patent/KR102436611B1/ko
Priority to PCT/JP2015/066114 priority patent/WO2015194380A1/ja
Priority to US15/310,840 priority patent/US10460950B2/en
Priority to KR1020167031938A priority patent/KR102434563B1/ko
Priority to TW104119012A priority patent/TWI667697B/zh
Priority to TW110137482A priority patent/TWI782742B/zh
Priority to TW108114629A priority patent/TWI745682B/zh
Publication of JP2016021546A publication Critical patent/JP2016021546A/ja
Application granted granted Critical
Publication of JP6373150B2 publication Critical patent/JP6373150B2/ja
Priority to US16/595,995 priority patent/US20200035496A1/en
Priority to US16/596,056 priority patent/US20200035497A1/en
Priority to US17/902,919 priority patent/US20220415661A1/en
Priority to US17/902,918 priority patent/US20220415660A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hardware Redundancy (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Polarising Elements (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】ボーイング形状を抑制しながら良好なエッチング処理を行うことを目的とする。【解決手段】フッ化炭素を含むガスを供給し、前記ガスからプラズマを生成し、基板上のシリコン含有膜を、前記シリコン含有膜上のマスクを介してプラズマによりエッチングするエッチング装置と、前記エッチング装置とは異なる装置であって、炭素を含むガスを供給し、前記エッチングされたシリコン含有膜にカーボン含有膜を成膜する成膜装置と、を有し、前記エッチング装置は、前記シリコン含有膜を途中までプラズマによりエッチングする第１のエッチング工程と、前記カーボン含有膜が形成された前記シリコン含有膜を更にプラズマによりエッチングする第２のエッチング工程と、を含む工程を実行し、前記成膜装置は、前記第１のエッチング工程後のシリコン含有膜上にプラズマを生成せずにカーボン含有膜を成膜する成膜工程を実行する、基板処理システムが提供される。【選択図】図４

Description

本発明は、基板処理システム及び基板処理方法に関する。
高いアスペクト比を有するコンタクトホールのプラズマエッチングでは、ホールの底部が深くなるに従い、プラズマ中のイオンがホールの底部に到達し難くなり、コンタクトホールの底部だけでなく側部がエッチングされる。その結果、ホールの上側の直径（以下、「ＣＤ値（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）」という。）よりもホールの下側のＣＤ値が大きくなるボーイング形状が発生する。そこで、ホールのエッチングが完了した後、形成されたパターンの側壁等に所望の膜を成膜することで、パターンの形状を修復する技術が提案されている（例えば、特許文献１を参照）。
特開２０１４−１７４３８号公報
しかしながら、エッチングが完了してから成膜する方法では、ホールの底部が深くなるに従い、ホールの底部まで到達するプラズマ中のイオンが減ることでエッチングレートが低下する。その結果、アスペクト比が低くなり、所望の半導体デバイス特性が得られなくなる可能性がある。
上記課題に対して、一側面では、本発明は、ボーイング形状を抑制しながら良好なエッチング処理を行うことを目的とする。
上記課題を解決するために、一の態様によれば、
フッ化炭素を含むガスを供給し、前記ガスからプラズマを生成し、基板上のシリコン含有膜を、前記シリコン含有膜上のマスクを介してプラズマによりエッチングするエッチング装置と、前記エッチング装置とは異なる装置であって、炭素を含むガスを供給し、前記エッチングされたシリコン含有膜にカーボン含有膜を成膜する成膜装置と、を有し、前記エッチング装置は、前記シリコン含有膜を途中までプラズマによりエッチングする第１のエッチング工程と、前記カーボン含有膜が形成された前記シリコン含有膜を更にプラズマによりエッチングする第２のエッチング工程と、を含む工程を実行し、前記成膜装置は、前記第１のエッチング工程後のシリコン含有膜上にプラズマを生成せずにカーボン含有膜を成膜する成膜工程を実行する、基板処理システムが提供される。
一の態様によれば、ボーイング形状を抑制しながら良好なエッチング処理を行うことができる。
一実施形態にかかる基板処理システムの構成例を示す図。 一実施形態にかかるＰＣ１及びＰＣ２の縦断面を示す図。 ボーイング形状を説明するための図。 一実施形態にかかる基板処理方法を示す図。 一実施形態にかかる成膜されたカーボン膜の一例を示す図。 一実施形態にかかる基板処理方法の効果の一例を示す図。 一実施形態の変形例１にかかる基板処理方法を示す図。 一実施形態の変形例１にかかる基板処理方法の効果の一例を示す図。 一実施形態の変形例２にかかる基板処理方法の効果の一例を示す図。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［基板処理システムの構成例］
まず、本発明の一実施形態にかかる基板処理システム１の構成例について、図１を参照しながら説明する。図１は、一実施形態にかかる基板処理システム１の構成例を示す。基板処理システム１は、ｉｎ−ｓｉｔｕで基板を処理するプロセスチャンバＰＣ（以下、単に「ＰＣ」という。）１と、ｅｘ−ｓｉｔｕで基板を処理するプロセスチャンバＰＣ２とを有する。ＰＣ１とＰＣ２とは、別体の異なるチャンバである。
ＰＣ１とＰＣ２とは、トランスファーチャンバＴＣ（以下、「ＴＣ」という。）及び搬送機構２を介して連結されている。ＰＣ１とＴＣ、及びＴＣと搬送機構２とは、ゲートバルブＧを介して開閉可能に接続されている。ＰＣ１及びＴＣの内部は減圧状態であるため、各ゲートバルブＧの開閉により基板を搬入及び搬出することで、ＰＣ１の内部は大気から遮断され、所定の真空度に保持される。
ＴＣには、基板を把持して搬入及び搬出する搬送装置５２が設けられている。搬送装置５２は、回転及び伸縮可能な回転・伸縮部５３と、回転・伸縮部５３の先端に基板を保持する２つのブレード５４ａ、５４ｂとを有している。ブレード５４ａ、５４ｂは、互いに反対方向を向くように回転・伸縮部５３に取り付けられている。
搬送機構２は、ＴＣとＰＣ２との間で基板を搬送する。搬送機構２は、例えば、トレイ等に基板を載せてレール等を使用して走行可能な機構であってもよい。
ＰＣ１は、プラズマを生成し、プラズマの作用により基板上の膜をエッチングするエッチング装置として機能する。ＰＣ１は、プラズマの作用により基板上の膜をアッシングするアッシング装置としても機能することができる。
ＰＣ２は、プラズマを使用せずに基板を成膜する成膜装置である。本実施形態では、ＰＣ２は、熱により基板にカーボン膜を成膜する熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置として機能する。ただし、ＰＣ２は、熱ＣＶＤ装置に限らず、ＰＣ１においてエッチングされた基板上のパターンの内壁（少なくとも側壁）に均一に膜を形成できればどのような装置であってもよい。
基板処理システム１は、基板のエッチング処理、成膜処理、アッシング処理及び基板の搬送処理を制御する制御部４０を有する。記憶部４２には、エッチング処理、成膜処理、アッシング処理、搬送処理等の処理を実行するための制御プログラムや各種処理条件が設定された処理レシピが格納されている。記憶部４２は、ハードディスクであってもよく、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性の記憶媒体であっても良い。また、他の装置から、例えば専用回線を介して処理レシピを適宜伝送させる構成であっても良い。
制御部４０は、例えば、ユーザーインターフェース４１を介してユーザからの指示に応じて記憶部４２に記憶された処理レシピに従いエッチング処理、成膜処理、アッシング処理、搬送処理等の処理を実行する。
［ＰＣ１／ＰＣ２の構成例］
（ＰＣ１：エッチング装置）
図２を参照しながら、一実施形態にかかるＰＣ１及びＰＣ２の構成例について簡単に説明する。図２は、一実施形態にかかる基板処理システム１（ＰＣ１及びＰＣ２を含む）の縦断面を示す。ただし、図２は、ＰＣ１及びＰＣ２の一構成例であり、これらの構成に限るものではない。例えば、ＰＣ１は、容量結合型プラズマ（ＣＣＰ:Capacitively Coupled Plasma)装置の構成例であるが、かかる装置だけでなく、その他の基板処理装置に適用可能である。その他の基板処理装置としては、誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)、ラジアルラインスロットアンテナを用いたＣＶＤ(Chemical Vapor Deposition)装置、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）装置、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Ｒesonance Plasma）装置等が挙げられる。
ＰＣ１及びＴＣは減圧下で基板の処理及び搬送を行い、搬送機構２及びＰＣ２は大気圧下で基板の処理及び搬送を行う。ＰＣ１は、表面を陽極酸化処理されたアルミニウム等の処理容器を有し、内部には基板Ｗを支持する載置台１２が設けられている。載置台１２には、高周波電源１４が接続され、高周波電源１４から所定周波数（例えば６０ＭＨｚ）のプラズマ生成用の高周波電力が供給される。
ＰＣ１の天井面には、シャワーヘッド１６が設けられている。シャワーヘッド１６は、下部に形成された複数のガス孔１８からシャワー状にガスを供給する。本実施形態では、フッ化炭素を含むガスを供給し、生成したプラズマにより基板上のシリコン含有膜をエッチングする。
エッチングガスは、フッ化炭素（ＣＦ）ガスの単一ガスでもよいし、フッ化炭素系ガスを含む混合ガスでもよい。エッチングガスは、フッ化炭素を含むガスとしてヘキサフルオロ１，３ブタジエンＣ４Ｆ６ガスを含有してもよい。
ＰＣ１において基板Ｗ上のシリコン含有膜をエッチング後、基板ＷはＴＣの搬送装置５２及び搬送機構２を用いてＰＣ２に搬送される。
（ＰＣ２：熱ＣＶＤ装置）
ＰＣ２は、有天井の円筒状の外壁２２と、外壁２２の内側に設けられた内壁２４とを有している。外壁２２及び内壁２４は、例えば石英から形成されている。内壁２４の内側の処理室３０には、複数の基板Ｗが収容されている。ＰＣ２は、複数の基板に対して一括して成膜処理を施す。外壁２２と内壁２４とは、環状空間２６を隔て、互いに離れており、各々の下端部においてベース材２８に接合されている。
本実施形態では、成膜ガスとして炭素（Ｃ）を含むガスが供給される。供給された炭素を含むガスは、処理室３０の下方から上方へと流れて、環状空間２６に吸引され、外部に排気される。
成膜ガスは、炭素を含むガスの単一ガスでもよいし、炭素を含むガスを含む混合ガスでもよい。成膜ガスは、炭素を含むガスとしてエチレン（Ｃ２Ｈ４）ガスやその他の炭素（ＣｘＨｙ）ガスを含有してもよい。成膜ガスは、熱分解温度降下ガスとして塩素（Ｃｌ２）ガスを含有してもよい。また、成膜ガスは、窒素（Ｎ２）ガス等の不活性ガスを含有してもよい。ＰＣ２は、上記成膜ガスを熱により分解して基板上のシリコン含有膜上にカーボン含有膜を成膜する。ＰＣ２は、枚葉式成膜装置であってもよい。
以上、ＰＣ１及びＰＣ２の構成例について説明した。本実施形態にかかる基板処理システム１によれば、まず、基板ＷはＰＣ１に搬送され、ＰＣ１にてエッチング処理される。次に、基板ＷはＰＣ２に搬送され、ＰＣ２にてカーボン膜の成膜が施される。次いで、基板はＰＣ１に搬送され、ＰＣ１にて再びエッチング処理される。最後に、ＰＣ１にてカーボン膜が除去される。
［ボーイング形状］
次に、図３を参照しながら、エッチングパターンに形成されるボーイング形状について説明する。図３（ａ）に示すように、シリコン基板１２５上には、シリコン酸化膜（ＳｉＯ２）１２６、シリコン窒化膜（ＳｉＮ）１２７及びポリシリコンマスク１２８が形成されている。
本実施形態では、エッチング対象膜であるシリコン含有膜としてシリコン酸化膜（ＳｉＯ２）を例に挙げる。しかしながら、シリコン含有膜は、これに限らず、シリコン含有酸化膜（ＳｉＯｘ）であってもよく、シリコン窒化膜（ＳｉＮ）であってもよく、シリコン含有酸化膜とシリコン窒化膜との積層膜であってもよい。マスク材料は、アモルファスカーボンマスクあるいは金属含有マスクであってもよい。
ポリシリコンマスク１２８には、ホール状又はライン状の所望のパターンが形成されている。シリコン酸化膜１２６をホール等の所望のパターンにエッチングする場合、エッチングされたホール等の底部が深くなるに従い、プラズマのラジカルがホールの底部に到達する量が減少し、コンタクトホールの底部だけでなく側部がエッチングされる。その結果、図３（ｂ）に示すように、ホールの上部のトップＣＤ値（以下、「Ｔ」又は「Ｔｏｐ ＣＤ」とも表記する。）よりもホールの下方のＣＤ値（以下、ボーイングＣＤ値、「Ｂ」又は「Ｂｏｗｉｎｇ ＣＤ」とも表記する。）が大きくなるボーイング形状が発生する。エッチングパターンがボーイング形状になると、図３（ａ）に示したエッチングパターンが垂直形状の場合と比べて良好なデバイス特性を得ることが困難になる。
そこで、本実施形態にかかる基板処理システム１では、ボーイング形状を抑制しながら良好なエッチング処理を行うことが可能な基板処理方法を実現する。以下、本実施形態にかかる基板処理システム１にて実行される基板処理方法について、図４を参照しながら説明する。
［基板処理方法］
図４は、本実施形態にかかる基板処理方法を示す。図４の［ａ］は、シリコン基板１２５上のシリコン酸化膜１２６のエッチング前の状態を示す。シリコン基板１２５上に、シリコン酸化膜１２６、シリコン窒化膜１２７及びポリシリコンマスク１２８が形成されている。なお、ポリシリコンマスク１２８は、アモルファスシリコンマスク、金属含有マスクであってもよい。また、シリコン窒化膜１２７はなくてもよい。
（ハーフエッチング）
本実施形態にかかる基板処理方法では、まず、シリコン基板１２５がＰＣ１に搬入される。ＰＣ１は、シリコン窒化膜１２７及びシリコン酸化膜１２６をエッチングする。その際、図４の［ｂ］に示すように、ＰＣ１は、シリコン酸化膜１２６を途中までエッチングする（第１のエッチング工程）。このとき「途中までエッチングする」とは、シリコン酸化膜１２６を概ね半分エッチングする場合に限らず、ボーイング形状が発生する前まで（ボーイングが発生しない間）、シリコン酸化膜１２６をエッチングすることができる。
エッチングのプロセス条件の一例としては、圧力が２．６６Ｐａ、高周波電力ＨＦの周波数が６０ＭＨｚ、パワーが１２００Ｗ、ガス種がＣ４Ｆ６／Ｃ４Ｆ８／Ａｒ／Ｏ２の混合ガスが挙げられる。
（カーボン膜形成）
次に、基板１２５はＰＣ１から搬出され、ＰＣ２に搬入される。図４の［ｃ］に示すように、ＰＣ２は、エッチングされたシリコン酸化膜１２６上にカーボン膜１３０を成膜する。これにより、シリコン酸化膜１２６に形成されたパターンの内壁に均一にカーボン膜１３０が成膜される（成膜工程）。なお、シリコン酸化膜１２６上に成膜される膜は、カーボン膜１３０に限らず、カーボン含有膜であってもよい。
カーボン膜の成膜のプロセス条件の一例としては、圧力が９９７Ｐａ、温度が４００℃、ガス種がＣ２Ｈ４／Ｃｌ２の混合ガスが挙げられる。
図５は、ＰＣ２として本実施形態にかかる熱ＣＶＤ装置を用いて成膜されたカーボン膜の一例を示す。図５のグラフの[Ａ]では成膜時間が５０分のときにカーボン膜１３０の厚さが４．７ｎｍになり、図５のグラフの[Ｂ]では成膜時間が９０分のときにカーボン膜１３０の厚さが１０．３ｎｍになっている。図５のシリコン酸化膜１２６上に成膜されるカーボン膜１３０の[Ａ]及び[Ｂ]に示すいずれの場合にも、シリコン酸化膜１２６のエッチングパターンの側壁及び底壁に均一な厚さのカーボン膜１３０が形成されていることがわかる。
また、図５のグラフの成膜時間とカーボン膜の厚さとの関係によれば、本実施形態にかかるカーボン膜１３０は、約１〜２ｎｍの厚さを有していればよいため、成膜時間は約３０分となる。
なお、図４の［ｃ］の成膜工程をＰＣ１にてｉｎ−ｓｉｔｕで行うことも考えられる。しかし、約１〜２ｎｍの厚さのカーボン膜１３０を形成する場合、カーボン膜１３０が均一に成膜されることが重要になる。
これに対して、ＰＣ１にてプラズマによりカーボン膜１３０を成膜すると、エッチングパターンの底部側にイオンが進入し難い等の理由により、エッチングパターンの上部側よりも底部側でカーボン膜が薄くなり、シリコン酸化膜１２６に均一なカーボン膜１３０を成膜することは難しい。よって、図４の［ｃ］の成膜工程は、ノンプラズマ（プラズマを使用しない）の環境でカーボン膜１３０を成膜することが好ましい。
（フルエッチング）
図４に戻り、成膜後、基板１２５がＰＣ２から搬出され、ＰＣ１に搬入される。図４の［ｄ］に示すように、ＰＣ１は、シリコン酸化膜１２６を更にエッチングする（第２のエッチング工程）。フルエッチングでは、カーボン膜１３０がシリコン酸化膜１２６の側壁を保護膜し、エッチングパターンにボーイング形状が生じることを抑制する。
図４の［ｄ］のエッチングのプロセス条件は、図４の［ｂ］のエッチングのプロセス条件と同じであってもよい。図４の［ｄ］のエッチングのプロセス条件は、フッ化炭素を含むガスをＰＣ１内に供給する条件であれば、図４の［ｂ］のエッチングのプロセス条件と異なってもよい。
第２のエッチング工程では、ＰＣ１は、シリコン酸化膜１２６を貫通して下地層が露出するまでエッチングを行い、シリコン酸化膜１２６のエッチングを完了してもよい。ＰＣ１及びＰＣ２は、第２のエッチング工程［ｄ］と成膜工程［ｃ］とを一組としてこれらの工程を複数回繰り返すことにより、シリコン酸化膜１２６のエッチングを完了してもよい。
（アッシング）
次に、図４の［ｅ］に示すように、ＰＣ１は、第２のエッチング工程後にアッシング処理を行い、カーボン膜１３０を除去する（第２のアッシング工程）。アッシングには、酸素ガスから生成される酸素プラズマが用いられてもよい。
以上、本実施形態にかかる基板処理システム１を用いた基板処理方法について説明した。次に、本実施形態にかかる基板処理方法の効果の一例について、図６を参照して説明する。
［効果の例］
図６には、一実施形態にかかる基板処理方法を実行したときの効果の一例を示す。図６の［ｂ］は、ハーフエッチング後（図４の［ｂ］）のパターンを示し、図６の［ｆ］は、カーボン膜を成膜していない場合のフルエッチング後のパターンを示し、図６の［ｅ］は、１ｎｍの厚さのカーボン膜を成膜した場合のフルエッチング後（図４の［ｄ］）のパターンを示す。図６の［ｈ］は、１ｎｍの厚さのカーボン膜を成膜し、さらにモノシラン（ＳｉＨ４）によるトリートメントを行った後にフルエッチングした後のパターンを示す。なお、図６は、シリコン窒化膜１２７が積層されていない場合の例を示す。
これによれば、図６の［ｂ］のハーフエッチング後のパターンでは、トップＣＤ値（Ｔｏｐ ＣＤ）が４３．８ｎｍ、ボーイングＣＤ値（Ｂｏｗｉｎｇ ＣＤ）が４６．９ｎｍであった。
一方、図６の［ｆ］のカーボン膜を成膜していない場合のフルエッチング後のパターンでは、トップＣＤ値が４９．７ｎｍ、ボーイングＣＤ値が５６．２ｎｍであった。他方、図６の［ｅ］の１ｎｍの厚さのカーボン膜を成膜した場合のフルエッチング後のパターンでは、トップＣＤ値が４８．９ｎｍ、ボーイングＣＤ値が５２．８ｎｍであった。
更に、図６の［ｈ］の１ｎｍの厚さのカーボン膜を成膜し、モノシラン（ＳｉＨ４）によるトリートメントを行った場合のフルエッチング後のパターンでは、トップＣＤ値が４８．７ｎｍ、ボーイングＣＤ値が５１．４ｎｍであった。
以上の結果から、カーボン膜を成膜した場合のボーイングＣＤ値は、カーボン膜を成膜していない場合のボーイングＣＤ値よりも改善されることがわかった。つまり、エッチングの途中でカーボン膜を成膜することでカーボン膜が保護膜となってエッチング時に形成されるボーイング形状を抑制できることがわかった。
更に、カーボン膜の成膜後にＳｉＨ４によるトリートメントを行った場合のボーイングＣＤ値は、カーボン膜を成膜していない場合のボーイングＣＤ値、及び１ｎｍの厚さのカーボン膜を成膜したときのボーイングＣＤ値よりも更に改善されることがわかった。これによれば、カーボン膜上に形成されたシリコン含有膜がカーボン膜とともに保護膜となってボーイング形状を抑制したと考えられる。
なお、カーボン膜の成膜後のトリートメントは、モノシラン（ＳｉＨ４）の単一ガスでもよいし、モノシラン及び希釈ガス（Ｎ２ガスやＨ２ガス等）を含む混合ガスであってもよい。
以上に説明したように、本実施形態にかかる基板処理方法によれば、エッチング工程の途中にカーボン膜の成膜工程を挿入することで、その後のエッチング工程においてカーボン膜１３０がシリコン酸化膜１２６を保護し、ボーイング形状を抑制することができる。その結果、垂直なエッチング形状が形成され、良好なデバイス特性を得ることができる。
［変形例１］
次に、本実施形態の変形例１にかかる基板処理方法について、図７及び図８を参照しながら説明する。図７は、本実施形態の変形例１にかかる基板処理方法を示す。図８には、一実施形態の変形例１にかかる基板処理方法を実行したときの効果の一例を示す。
図７の変形例１にかかる基板処理方法が、図４の本実施形態にかかる基板処理方法と異なる点は、図４の［ｂ］に示すハーフエッチング工程と、図４の［ｃ］に示す成膜工程との間に、図４の［ｇ］に示すアッシング工程がある点である。
図７の［ｂ］に示すように、シリコン酸化膜１２６をハーフエッチングした後のポリシリコンマスク１２８には、エッチングにより生成されたポリマーの反応生成物１３１が付着している。よって、図４の［ｇ］に示すアッシング工程にて、付着した反応生成物１３１を除去した後、図７の［ｃ］に示すカーボン膜の成膜工程が実行されることが好ましい。［ｇ］及び［ｅ］に示すアッシングには、酸素ガスから生成される酸素プラズマが用いられてもよい。
これによれば、成膜前にポリシリコンマスク１２８に付着した反応生成物１３１を除去することで、図４の［ｃ］においてカーボン膜をより均一に成膜することができる。
［効果の例］
本実施形態の変形例１にかかる基板処理方法の効果及びカーボン膜の厚さによる効果の一例について図８を参照して説明する。なお、図８は、シリコン窒化膜１２７が積層されている場合の例を示す。
図８の最左図の「ケース１」は、図７の［ｂ］のハーフエッチング（２００秒）後に図７の［ｇ］に示すアッシング（第１のアッシング工程）が行われた後のパターンを示す。
「ケース２」は、ハーフエッチングを行うことなくフルエッチング（３５０秒）した後にアッシングが行われた後のパターンを示す。
「ケース３」は、ハーフエッチング（２００秒）→アッシング→１ｎｍのカーボン膜成膜→フルエッチング（１５０秒）→アッシング後のパターンを示す。
「ケース４」は、ハーフエッチング（２００秒）→アッシング→２ｎｍのカーボン膜成膜→フルエッチング（１５０秒）→アッシング後のパターンを示す。
これによれば、トップＣＤ値（Ｔｏｐ ＣＤ）は、ケース２では５５．６ｎｍ、ケース３では５２．９ｎｍ、ケース４では５４．２ｎｍであった。これに対して、ボーイングＣＤ値（Ｂｏｗｉｎｇ ＣＤ）は、ケース２では６５．６ｎｍ、ケース３では５８．２ｎｍ、ケース４では５７．５ｎｍであった。
これにより、１ｎｍ以上の厚さのカーボン膜１３０を成膜した場合には、カーボン膜を成膜しない場合と比較してボーイング形状を抑制することができることがわかった。
また、カーボン膜１３０は、２ｎｍの厚さに成膜した場合、１ｎｍの厚さに成膜した場合よりもボーイング形状をより確実に抑制することができることがわかった。
以上に説明したように、本実施形態の変形例１にかかる基板処理方法によれば、ハーフエッチング後にアッシングを行うことで、ポリシリコンマスク１２８に付着した反応生成物１３１を除去できる。これにより、アッシング後の成膜工程において、エッチングパターンの内壁により均一なカーボン膜を成膜することができる。この結果、その後のエッチング工程においてより効果的にボーイング形状を抑制することができる。
［変形例２］
次に、本実施形態の変形例２にかかる基板処理方法について、図９を参照しながら説明する。図９は、本実施形態の変形例２にかかる基板処理方法を実行したときの効果の一例を示す。上記実施形態及びその変形例１にかかる基板処理方法は、保護膜としてカーボン膜を成膜したが、変形例２にかかる基板処理方法は、カーボン膜の代わりにシリコン膜を成膜する。
具体的には、図７の［ｂ］に示すハーフエッチング工程、図７の［ｇ］に示すアッシング工程が順に実行された後、図７の［ｃ］に示すカーボン膜の成膜工程の代わりにシリコン膜の成膜工程が実行される。この工程により図７の［ｃ］に示すカーボン膜１３０に代えてシリコン膜の保護膜が形成される。その後、図７の［ｄ］に示すフルエッチング工程が実行される。
変形例２にかかる基板処理方法を実行した結果を図９に示す。図９の表の最終行の一行前には、保護膜を形成しない場合のハーフエッチング後及びフルエッチング後のボーイングＣＤ値と、保護膜を形成した場合のフルエッチング後のボーイングＣＤ値が明記されている。保護膜を形成した場合として、「２ｎｍ」、「３ｎｍ」の厚さのカーボン膜を形成した場合及び「３ｎｍ」の厚さのシリコン膜を形成した場合の結果が示されている。また、図９の表の最終行には、保護膜を形成しない場合のフルエッチング後のボーイングＣＤ値と、保護膜を形成した場合のフルエッチング後のボーイングＣＤ値との差分が明記されている。
なお、シリコン膜の成膜のプロセス条件の一例としては、圧力が１３３Ｐａ（１Ｔｏｒｒ）、温度が３８０℃、ガス種がＳｉ２Ｈ６／Ｎ２の混合ガスが挙げられる。
これによれば、ハーフエッチング後にカーボン膜又はシリコン膜を保護膜として形成し、その後にフルエッチングした場合には、保護膜を形成せずにフルエッチングした場合と比較してボーイングを抑制できることがわかる。
また、図９の結果では、ハーフエッチング後に「３ｎｍ」の厚さのカーボン膜を保護膜として形成した場合、ボーイング形状はほとんど発生しなかった。また、図９の結果では、「２ｎｍ」の厚さのカーボン膜を保護膜として形成した場合と、「３ｎｍ」の厚さのシリコン膜を保護膜として形成した場合とのボーイングの抑制効果が同等であった。
以上から、カーボン膜及びシリコン膜のいずれもボーイングを抑制できることがわかる。ただし、スループットを考慮すると、カーボン膜を保護膜として形成するとシリコン膜を保護膜として形成するよりも効果的にボーイングを抑制できることがわかる。
なお、変形例２にかかる基板処理方法では、カーボン膜の代わりにシリコン膜を一層、保護膜として成膜したが、これに限らない。例えば、保護膜としてカーボン膜とシリコン膜との積層膜を２層以上成膜してもよい。この場合、カーボン膜を先に成膜し、シリコン膜を後に成膜してもよいし、シリコン膜を先に成膜し、カーボン膜を後に成膜してもよい。また、カーボン膜とシリコン膜との積層膜の成膜処理は、図１に示すＰＣ２の同一チャンバ内においてガス種等のプロセス条件を変えて連続して行うことができる。
なお、変形例２においても、ＰＣ２は、シリコン膜又はシリコン膜とカーボン膜との混合膜を成膜する成膜工程後であってフルエッチング前にモノシラン（ＳｉＨ４）の単一ガス又はモノシランを含む混合ガスによるトリートメントを行ってもよい。
以上、基板処理システム及び基板処理方法を上記実施形態により説明したが、本発明にかかる基板処理システム及び基板処理方法は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。
また、本発明にかかる基板処理システムにより処理される基板は、ウェハ、フラットパネルディスプレイ（Flat Panel Display)用の大型基板、ＥＬ素子又は太陽電池用の基板であってもよい。
１：基板処理システム
２：搬送機構
１２：載置台
１４：高周波電源
１６：シャワーヘッド
２２：外壁
２４：内壁
３０：処理室
４０：制御部
４２：記憶部
５２：搬送装置
１２５：シリコン基板
１２６：シリコン酸化膜
１２７：シリコン窒化膜
１２８：ポリシリコンマスク
１３０：カーボン膜
１３１：反応生成物
ＰＣ１，ＰＣ２：プロセスチャンバ
ＴＣ：トランスファーチャンバ
Ｔ：トップＣＤ（Ｔｏｐ ＣＤ）
Ｂ：ボーイングＣＤ（Ｂｏｗｉｎｇ ＣＤ）

Claims (11)

  1. フッ化炭素を含むガスを供給し、前記ガスからプラズマを生成し、基板上のシリコン含有膜を、前記シリコン含有膜上のマスクを介してプラズマによりエッチングするエッチング装置と、
    前記エッチング装置とは異なる装置であって、炭素を含むガスを供給し、前記エッチングされたシリコン含有膜にカーボン含有膜を成膜する成膜装置と、を有し、
    前記エッチング装置は、
    前記シリコン含有膜を途中までプラズマによりエッチングする第１のエッチング工程と、
    前記カーボン含有膜が形成された前記シリコン含有膜を更にプラズマによりエッチングする第２のエッチング工程と、を含む工程を実行し、
    前記成膜装置は、前記第１のエッチング工程後のシリコン含有膜上にプラズマを生成せずにカーボン含有膜を成膜する成膜工程を実行する、
    基板処理システム。
  2. 前記エッチング装置は、前記第１のエッチング工程後に、前記マスクに付着した反応生成物をアッシングする第１のアッシング工程を実行し、
    前記成膜装置は、前記成膜工程において前記アッシング後のシリコン含有膜上にカーボン含有膜を成膜する、
    請求項１に記載の基板処理システム。
  3. 前記成膜装置は、前記成膜工程において前記シリコン含有膜に形成されたパターンの少なくとも側壁にカーボン含有膜を成膜する、
    請求項１又は２に記載の基板処理システム。
  4. 前記エッチング装置は、前記第２のエッチング工程後にアッシングする第２のアッシング工程を実行する、
    請求項１〜３のいずれか一項に記載の基板処理システム。
  5. フッ化炭素を含むガスを供給し、前記ガスからプラズマを生成し、基板上のシリコン含有膜を、前記シリコン含有膜上のマスクを介してプラズマによりエッチングするエッチング装置と、
    前記エッチング装置とは異なる装置であって、炭素又はシリコンを含むガスを供給し、前記エッチングされたシリコン含有膜にカーボン含有膜又はシリコン膜の少なくともいずれかの膜を成膜する成膜装置と、を有し、
    前記エッチング装置は、
    前記シリコン含有膜を途中までプラズマによりエッチングする第１のエッチング工程と、
    前記カーボン含有膜又はシリコン膜の少なくともいずれかの膜が形成された前記シリコン含有膜を更にプラズマによりエッチングする第２のエッチング工程と、を含む工程を実行し、
    前記成膜装置は、前記第１のエッチング工程後のシリコン含有膜上にプラズマを生成せずにカーボン含有膜又はシリコン膜の少なくともいずれかの膜を成膜する成膜工程を実行する、
    基板処理システム。
  6. 前記エッチング装置は、前記第１のエッチング工程後に、前記マスクに付着した反応生成物をアッシングする第１のアッシング工程を実行し、
    前記成膜装置は、前記成膜工程において前記アッシング後のシリコン含有膜上にカーボン含有膜又はシリコン膜の少なくともいずれかの膜を成膜する、
    請求項５に記載の基板処理システム。
  7. 前記成膜装置は、前記成膜工程において前記シリコン含有膜に形成されたパターンの少なくとも側壁にカーボン含有膜又はシリコン膜の少なくともいずれかの膜を成膜する、
    請求項５は６に記載の基板処理システム。
  8. 前記エッチング装置は、前記第２のエッチング工程において前記シリコン含有膜を貫通するまでエッチングする、
    請求項１〜７のいずれか一項に記載の基板処理システム。
  9. 前記成膜装置は、前記成膜工程後であって前記第２のエッチング工程前にモノシラン（ＳｉＨ４）の単一ガス又はモノシランを含む混合ガスによるトリートメントを行う、
    請求項１〜８のいずれか一項に記載の基板処理システム。
  10. フッ化炭素を含むガスを供給し、前記ガスからプラズマを生成し、基板上のシリコン含有膜を、前記シリコン含有膜上のマスクを介してプラズマによりエッチングするエッチング装置と、前記エッチング装置とは異なる装置であって、炭素を含むガスを供給し、前記エッチングされたシリコン含有膜にカーボン含有膜を成膜する成膜装置とを使用して基板を処理する基板処理方法であって、
    前記エッチング装置により、前記シリコン含有膜を途中までプラズマによりエッチングする第１のエッチングステップと、
    前記成膜装置により、前記第１のエッチング工程後のシリコン含有膜上にプラズマを生成せずにカーボン含有膜を成膜する成膜ステップと、
    前記エッチング装置により、前記カーボン含有膜が形成された前記シリコン含有膜を更にプラズマによりエッチングする第２のエッチングステップと、
    を含む基板処理方法。
  11. フッ化炭素を含むガスを供給し、前記ガスからプラズマを生成し、基板上のシリコン含有膜を、前記シリコン含有膜上のマスクを介してプラズマによりエッチングするエッチング装置と、前記エッチング装置とは異なる装置であって、炭素又はシリコンを含むガスを供給し、前記エッチングされたシリコン含有膜にカーボン含有膜又はシリコン膜の少なくともいずれかの膜を成膜する成膜装置とを使用して基板を処理する基板処理方法であって、
    前記エッチング装置により、前記シリコン含有膜を途中までプラズマによりエッチングする第１のエッチングステップと、
    前記成膜装置により、前記第１のエッチング工程後のシリコン含有膜上にプラズマを生成せずにカーボン含有膜又はシリコン膜の少なくともいずれかの膜を成膜する成膜ステップと、
    前記エッチング装置により、前記カーボン含有膜又はシリコン膜の少なくともいずれかの膜が形成された前記シリコン含有膜を更にプラズマによりエッチングする第２のエッチングステップと、
    を含む基板処理方法。
JP2014203619A 2014-06-16 2014-10-02 基板処理システム及び基板処理方法 Active JP6373150B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP2014203619A JP6373150B2 (ja) 2014-06-16 2014-10-02 基板処理システム及び基板処理方法
KR1020207011115A KR102436611B1 (ko) 2014-06-16 2015-06-03 처리 장치 및 기판 처리 장치
PCT/JP2015/066114 WO2015194380A1 (ja) 2014-06-16 2015-06-03 基板処理システム及び基板処理方法
US15/310,840 US10460950B2 (en) 2014-06-16 2015-06-03 Substrate processing system and substrate processing method
KR1020167031938A KR102434563B1 (ko) 2014-06-16 2015-06-03 처리 방법
KR1020227028756A KR102629835B1 (ko) 2014-06-16 2015-06-03 기판 처리 장치
TW104119012A TWI667697B (zh) 2014-06-16 2015-06-12 Substrate processing system and substrate processing method
TW110137482A TWI782742B (zh) 2014-06-16 2015-06-12 處理裝置及處理系統
TW108114629A TWI745682B (zh) 2014-06-16 2015-06-12 基板處理系統及基板處理方法
US16/595,995 US20200035496A1 (en) 2014-06-16 2019-10-08 Plasma processing apparatus and plasma processing method
US16/596,056 US20200035497A1 (en) 2014-06-16 2019-10-08 Processing apparatus
US17/902,919 US20220415661A1 (en) 2014-06-16 2022-09-05 Plasma processing apparatus and plasma processing method
US17/902,918 US20220415660A1 (en) 2014-06-16 2022-09-05 Processing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014123164 2014-06-16
JP2014123164 2014-06-16
JP2014203619A JP6373150B2 (ja) 2014-06-16 2014-10-02 基板処理システム及び基板処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018134178A Division JP6549765B2 (ja) 2014-06-16 2018-07-17 処理方法

Publications (2)

Publication Number Publication Date
JP2016021546A true JP2016021546A (ja) 2016-02-04
JP6373150B2 JP6373150B2 (ja) 2018-08-15

Family

ID=54935370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014203619A Active JP6373150B2 (ja) 2014-06-16 2014-10-02 基板処理システム及び基板処理方法

Country Status (5)

Country Link
US (5) US10460950B2 (ja)
JP (1) JP6373150B2 (ja)
KR (3) KR102629835B1 (ja)
TW (3) TWI667697B (ja)
WO (1) WO2015194380A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163032A (ja) * 2016-03-10 2017-09-14 東芝メモリ株式会社 半導体装置の製造方法
JP2018026495A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 被処理体を処理する方法
JP2018032720A (ja) * 2016-08-24 2018-03-01 東京エレクトロン株式会社 基板処理方法
KR20190017227A (ko) * 2017-08-10 2019-02-20 삼성전자주식회사 집적회로 소자의 제조 방법
US10998223B2 (en) 2017-08-03 2021-05-04 Tokyo Electron Limited Method for processing target object
JP2021531659A (ja) * 2018-07-27 2021-11-18 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated ３ｄｎａｎｄエッチング
WO2022244678A1 (ja) * 2021-05-20 2022-11-24 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2023282191A1 (ja) * 2021-07-05 2023-01-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20230057953A (ko) 2021-10-22 2023-05-02 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 시스템
US11955316B2 (en) 2019-10-01 2024-04-09 Tokyo Electron Limited Substrate processing method, method for manufacturing semiconducor device, and plasma processing apparatus
KR20240046844A (ko) 2022-10-03 2024-04-11 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 시스템
KR20240047924A (ko) 2022-10-04 2024-04-12 도쿄엘렉트론가부시키가이샤 플라즈마 처리 시스템, 플라즈마 처리 장치 및 에칭 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6840041B2 (ja) * 2017-06-21 2021-03-10 東京エレクトロン株式会社 エッチング方法
CN110783187B (zh) * 2018-07-25 2024-04-19 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN112397411A (zh) * 2019-08-13 2021-02-23 台湾积体电路制造股份有限公司 包含抽出装置的制程系统及其监测方法
CN114503240A (zh) * 2019-10-01 2022-05-13 朗姆研究公司 用于防止在制造高深宽比特征过程中退化的掩模封装
US20210391181A1 (en) * 2020-06-15 2021-12-16 Tokyo Electron Limited Forming a semiconductor device using a protective layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250466A (ja) * 1995-02-24 1996-09-27 Internatl Business Mach Corp <Ibm> シリコン基板に深くて垂直な構造を作製する方法
JPH10261713A (ja) * 1997-03-19 1998-09-29 Sony Corp 半導体装置の製造方法
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2007180493A (ja) * 2005-11-30 2007-07-12 Elpida Memory Inc 半導体装置の製造方法
US20110244686A1 (en) * 2010-03-31 2011-10-06 Lam Research Corporation Inorganic rapid alternating process for silicon etch
JP2014003085A (ja) * 2012-06-15 2014-01-09 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880019A (en) * 1997-04-17 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Insitu contact descum for self-aligned contact process
JP2003086569A (ja) * 2001-09-12 2003-03-20 Tokyo Electron Ltd プラズマ処理方法
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
JP3976703B2 (ja) 2003-04-30 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
US7049702B2 (en) * 2003-08-14 2006-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Damascene structure at semiconductor substrate level
US20060264054A1 (en) 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
US8815013B2 (en) * 2006-07-19 2014-08-26 Intermolecular, Inc. Method and system for isolated and discretized process sequence integration
TW200806567A (en) * 2006-07-26 2008-02-01 Touch Micro System Tech Method of deep etching
JP5074009B2 (ja) 2006-11-22 2012-11-14 Ｓｐｐテクノロジーズ株式会社 高アスペクト比の開口を有するシリコン構造体用エッチングマスクの製造方法及びその装置並びにその製造プログラム
US20090275202A1 (en) * 2006-11-22 2009-11-05 Masahiko Tanaka Silicon structure having an opening which has a high aspect ratio, method for manufacturing the same, system for manufacturing the same, and program for manufacturing the same, and method for manufacturing etching mask for the silicon structure
JP5226296B2 (ja) * 2007-12-27 2013-07-03 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US7935464B2 (en) * 2008-10-30 2011-05-03 Applied Materials, Inc. System and method for self-aligned dual patterning
JP5604063B2 (ja) 2008-12-26 2014-10-08 東京エレクトロン株式会社 基板処理方法及び記憶媒体
KR101330650B1 (ko) * 2009-08-14 2013-11-19 가부시키가이샤 알박 에칭 방법
KR101867998B1 (ko) 2011-06-14 2018-06-15 삼성전자주식회사 패턴 형성 방법
JP5981106B2 (ja) * 2011-07-12 2016-08-31 東京エレクトロン株式会社 プラズマエッチング方法
US9666414B2 (en) 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
US20130298942A1 (en) * 2012-05-14 2013-11-14 Applied Materials, Inc. Etch remnant removal
US8859430B2 (en) * 2012-06-22 2014-10-14 Tokyo Electron Limited Sidewall protection of low-K material during etching and ashing
JP6001940B2 (ja) 2012-07-11 2016-10-05 東京エレクトロン株式会社 パターン形成方法及び基板処理システム
US20140040847A1 (en) 2012-08-01 2014-02-06 Lsi Corporation System and method for generating physical deterministic boundary interconnect features for dual patterning technologies
US11670516B2 (en) * 2018-08-24 2023-06-06 Lam Research Corporation Metal-containing passivation for high aspect ratio etch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250466A (ja) * 1995-02-24 1996-09-27 Internatl Business Mach Corp <Ibm> シリコン基板に深くて垂直な構造を作製する方法
JPH10261713A (ja) * 1997-03-19 1998-09-29 Sony Corp 半導体装置の製造方法
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2007180493A (ja) * 2005-11-30 2007-07-12 Elpida Memory Inc 半導体装置の製造方法
US20110244686A1 (en) * 2010-03-31 2011-10-06 Lam Research Corporation Inorganic rapid alternating process for silicon etch
JP2014003085A (ja) * 2012-06-15 2014-01-09 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163032A (ja) * 2016-03-10 2017-09-14 東芝メモリ株式会社 半導体装置の製造方法
KR102461750B1 (ko) * 2016-08-12 2022-11-01 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
JP2018026495A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 被処理体を処理する方法
KR20180018416A (ko) * 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
CN107731677A (zh) * 2016-08-12 2018-02-23 东京毅力科创株式会社 处理被处理体的方法
US10707088B2 (en) 2016-08-12 2020-07-07 Tokyo Electron Limited Method of processing target object
JP2018032720A (ja) * 2016-08-24 2018-03-01 東京エレクトロン株式会社 基板処理方法
US10998223B2 (en) 2017-08-03 2021-05-04 Tokyo Electron Limited Method for processing target object
KR20190017227A (ko) * 2017-08-10 2019-02-20 삼성전자주식회사 집적회로 소자의 제조 방법
KR102372892B1 (ko) 2017-08-10 2022-03-10 삼성전자주식회사 집적회로 소자의 제조 방법
JP2021531659A (ja) * 2018-07-27 2021-11-18 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated ３ｄｎａｎｄエッチング
JP7434272B2 (ja) 2018-07-27 2024-02-20 アプライド マテリアルズ インコーポレイテッド ３ｄｎａｎｄエッチング
US11955316B2 (en) 2019-10-01 2024-04-09 Tokyo Electron Limited Substrate processing method, method for manufacturing semiconducor device, and plasma processing apparatus
WO2022244678A1 (ja) * 2021-05-20 2022-11-24 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2023282191A1 (ja) * 2021-07-05 2023-01-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20230057953A (ko) 2021-10-22 2023-05-02 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 시스템
KR20240046844A (ko) 2022-10-03 2024-04-11 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 시스템
KR20240047924A (ko) 2022-10-04 2024-04-12 도쿄엘렉트론가부시키가이샤 플라즈마 처리 시스템, 플라즈마 처리 장치 및 에칭 방법

Also Published As

Publication number Publication date
KR102629835B1 (ko) 2024-01-25
JP6373150B2 (ja) 2018-08-15
TWI667697B (zh) 2019-08-01
KR20220123473A (ko) 2022-09-06
US10460950B2 (en) 2019-10-29
WO2015194380A1 (ja) 2015-12-23
KR102434563B1 (ko) 2022-08-19
US20220415660A1 (en) 2022-12-29
TWI745682B (zh) 2021-11-11
TW202205394A (zh) 2022-02-01
US20170125255A1 (en) 2017-05-04
TW201614718A (en) 2016-04-16
TW201933448A (zh) 2019-08-16
KR102436611B1 (ko) 2022-08-25
US20220415661A1 (en) 2022-12-29
TWI782742B (zh) 2022-11-01
US20200035496A1 (en) 2020-01-30
KR20170018817A (ko) 2017-02-20
US20200035497A1 (en) 2020-01-30
KR20200043527A (ko) 2020-04-27

Similar Documents

Publication Publication Date Title
JP6373150B2 (ja) 基板処理システム及び基板処理方法
JP7208318B2 (ja) 処理装置
JP6656082B2 (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US20160196985A1 (en) Method and apparatus for anisotropic tungsten etching
KR102272823B1 (ko) 에칭 방법 및 에칭 장치
JP2017059750A (ja) 被処理体を処理する方法
JP2016201476A (ja) プラズマエッチング方法、パターン形成方法及びクリーニング方法
TWI756425B (zh) 蝕刻方法
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
JP2023540291A (ja) 選択的異方性金属エッチング
JP7372073B2 (ja) 基板処理方法、基板処理装置及びクリーニング装置
US20210233778A1 (en) Etching method, substrate processing apparatus, and substrate processing system
JP7414593B2 (ja) 基板処理方法及び基板処理装置
JP5179896B2 (ja) 基板処理方法
US9653282B2 (en) Silicon-containing substrate cleaning procedure
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180717

R150 Certificate of patent or registration of utility model

Ref document number: 6373150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250