JP2018032720A - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP2018032720A
JP2018032720A JP2016163623A JP2016163623A JP2018032720A JP 2018032720 A JP2018032720 A JP 2018032720A JP 2016163623 A JP2016163623 A JP 2016163623A JP 2016163623 A JP2016163623 A JP 2016163623A JP 2018032720 A JP2018032720 A JP 2018032720A
Authority
JP
Japan
Prior art keywords
silicon
containing film
film
wafer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016163623A
Other languages
English (en)
Other versions
JP6670707B2 (ja
Inventor
宗幸 今井
Muneyuki Imai
宗幸 今井
小林　典之
Noriyuki Kobayashi
典之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016163623A priority Critical patent/JP6670707B2/ja
Priority to TW106128363A priority patent/TWI727085B/zh
Priority to US15/684,326 priority patent/US10141195B2/en
Publication of JP2018032720A publication Critical patent/JP2018032720A/ja
Application granted granted Critical
Publication of JP6670707B2 publication Critical patent/JP6670707B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67706—Mechanical details, e.g. roller, belt

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Robotics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】複数の珪素含有膜が存在する環境において、特定の珪素含有膜を選択的に除去することができる基板処理方法を提供する。【解決手段】ウエハＷにおいて、第１の珪素含有膜３４はウエハＷの表面における凹部３３の底面に形成され、第２の珪素含有膜３６は凹部３３の両脇３５に形成され、オクタフルオロシクロブタンガスから生成されたプラズマを用いてウエハＷの表面に炭素系デポ膜３７が形成され、さらに、ＣＯＲ処理及びＰＨＴ処理がウエハＷへ施される。【選択図】図４

Description

本発明は、特定の珪素含有膜を選択的に除去する基板処理方法に関する。
近年、多層配線構造を有する半導体デバイスの開発が数多く行われている。多層配線構造では、例えば、２つの層間膜に挟まれた凹部の底部にシリコンからなるフィンが設けられることがある（例えば、特許文献１参照）。さらに、このような構造において、底部のフィンを珪素含有膜が覆うことがあるが、電極等を形成するために珪素含有膜を除去する場合がある。多層配線構造は非常に微細且つ複雑な構造を有するため、珪素含有膜の除去には、エッチングストップ層を必要とせず、且つ微細な隙間に存在する珪素含有膜を除去するために等方性を有するエッチング手法が好ましく、例えば、化学的エッチング処理、例えば、ＣＯＲ（Chemical Oxide Removal）処理が好適に用いられる。
米国特許出願公開第２０１２／０３１３１７０号明細書
しかしながら、層間膜も珪素含有膜からなるため、ＣＯＲ処理によって除去されて層間膜が薄くなるおそれがある。層間膜が薄くなると、例えば、ゲート長が短くなってトランジスタにおけるスイッチングの制御が難しくなり、半導体デバイスの歩留まりが悪化するという問題が生じる。
本発明の目的は、複数の珪素含有膜が存在する環境において、特定の珪素含有膜を選択的に除去することができる基板処理方法を提供することにある。
上記目的を達成するために、本発明の基板処理方法は、表面において凹部を有し、該凹部の底面には第１の珪素含有膜が形成され、前記凹部の両脇には第２の珪素含有膜が形成される基板に施される基板処理方法であって、前記基板の表面に炭素系のデポを堆積させるステップと、処理ガスを用いて珪素含有膜を反応生成物へ変質させるＣＯＲ処理を前記基板へ施して前記第１の珪素含有膜を除去するステップと、前記堆積した炭素系のデポを除去するステップとを有することを特徴とする。
本発明によれば、第１の珪素含有膜は基板の表面における凹部の底面に形成され、第２の珪素含有膜が凹部の両脇に形成され、基板の表面に炭素系のデポが堆積される。このとき、第２の珪素含有膜には炭素系のデポが堆積する一方、炭素系のデポは凹部の底面に到達しないため、第１の珪素含有膜には炭素系のデポが堆積しない。したがって、ＣＯＲ処理において処理ガスは第１の珪素含有膜と接触して第１の珪素含有膜を反応生成物へ変質させる一方、処理ガスは第２の珪素含有膜と接触せず、第２の珪素含有膜を反応生成物へ変質させない。その結果、第１の珪素含有膜及び第２の珪素含有膜が存在する環境において、反応生成物の昇華を通じて第１の珪素含有膜（特定の珪素含有膜）を選択的に除去することができる。
本発明の実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。 多数のフィンが形成される珪素含有膜へデポ膜を形成したときのＣＯＲ処理及びＰＨＴ処理における形状変化を説明するための工程図である。 凹部の底面にデポ膜が形成されない理由を説明するための図である。 本発明の実施の形態に係る基板処理方法としての選択的珪素含有膜除去処理を説明するための工程図である。 図４の選択的珪素含有膜除去処理の第１の変形例を説明するための工程図である。 図４の選択的珪素含有膜除去処理の第２の変形例を説明するための工程図である。 図４の選択的珪素含有膜除去処理の第３の変形例を説明するための工程図である。 図４の選択的珪素含有膜除去処理の第４の変形例を説明するための工程図である。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図１は、本発明の実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。なお、図１では理解を容易にするために内部の構成の一部が透過して示される。
図１において、基板処理システム１０は、複数の基板としての半導体ウエハ（以下、単に「ウエハ」という。）Ｗを保管するウエハ保管部１１と、２枚のウエハＷを同時に搬送する搬送室としてのトランスファモジュール１２と、トランスファモジュール１２から搬入されたウエハＷにＣＯＲ処理、ＰＨＴ処理（Post Heat Treatment）や成膜処理を施す複数のプロセスモジュール１３とを備える。各プロセスモジュール１３及びトランスファモジュール１２は内部が真空雰囲気に維持される。
基板処理システム１０では、ウエハ保管部１１に保管されたウエハＷをトランスファモジュール１２が内蔵する搬送アーム１４によって搬送し、プロセスモジュール１３の内部に配置された２つのステージ１５のそれぞれに１枚ずつウエハＷを載置する。次いで、基板処理システム１０では、ステージ１５に載置された各ウエハＷへプロセスモジュール１３でＣＯＲ処理、ＰＨＴ処理や成膜処理を施した後に、処理済みのウエハＷを搬送アーム１４によってウエハ保管部１１に搬出する。
ウエハ保管部１１は、複数のウエハＷを保管する容器であるフープ１６の載置台である複数のロードポート１７と、保管されたウエハＷを各ロードポート１７に載置されたフープ１６から受け取り、若しくは、プロセスモジュール１３で所定の処理が施されたウエハＷをフープ１６に引き渡すローダーモジュール１８と、ローダーモジュール１８及びトランスファモジュール１２の間においてウエハＷを受け渡しするために一時的にウエハＷを保持する２つのロードロックモジュール１９と、ＰＨＴ処理が施されたウエハＷを冷却するクーリングストレージ２０とを有する。
ローダーモジュール１８は内部が大気圧雰囲気の矩形の筐体からなり、その矩形の長辺を構成する一側面に複数のロードポート１７が並設される。さらに、ローダーモジュール１８は、内部においてその矩形の長手方向に移動可能な搬送アーム（不図示）を有する。該搬送アームは各ロードポート１７に載置されたフープ１６からロードロックモジュール１９にウエハＷを搬入し、若しくは、ロードロックモジュール１９から各フープ１６にウエハＷを搬出する。
各ロードロックモジュール１９は、大気圧雰囲気の各ロードポート１７に載置されたフープ１６に収容されたウエハＷを、内部が真空雰囲気のプロセスモジュール１３に引き渡すため、ウエハＷを一時的に保持する。各ロードロックモジュール１９は２枚のウエハＷを保持するバッファープレート２１を有する。また、各ロードロックモジュール１９は、ローダーモジュール１８に対して気密性を確保するためのゲートバルブ２２ａと、トランスファモジュール１２に対して気密性を確保するためのゲートバルブ２２ｂとを有する。さらに、ロードロックモジュール１９には図示しないガス導入系及びガス排気系が配管によって接続され、内部が大気圧雰囲気又は真空雰囲気に制御される。
トランスファモジュール１２は未処理のウエハＷをウエハ保管部１１からプロセスモジュール１３に搬入し、処理済みのウエハＷをプロセスモジュール１３からウエハ保管部１１に搬出する。トランスファモジュール１２は内部が真空雰囲気の矩形の筐体からなり、２枚のウエハＷを保持して移動する２つの搬送アーム１４と、各搬送アーム１４を回転可能に支持する回転台２３と、回転台２３を搭載した回転載置台２４と、回転載置台２４をトランスファモジュール１２の長手方向に移動可能に案内する案内レール２５とを含む。また、トランスファモジュール１２は、ゲートバルブ２２ａ，２２ｂ、さらに後述する各ゲートバルブ２６を介して、ウエハ保管部１１のロードロックモジュール１９、並びに、各プロセスモジュール１３へ接続される。トランスファモジュール１２では、搬送アーム１４が、ロードロックモジュール１９から２枚のウエハＷを各プロセスモジュール１３へ搬送し、処理が施された２枚のウエハＷを各プロセスモジュール１３から他のプロセスモジュール１３やロードロックモジュール１９に搬出する。
各プロセスモジュール１３は、各ゲートバルブ２６を介してトランスファモジュール１２に接続され、２つのステージ１５を内部に有し、さらに、図示しない処理ガス導入系、排気機構やプラズマ生成機構（例えば、プラズマ生成用の高周波電力が供給される上部電極板）を有する。本実施の形態では、複数のプロセスモジュール１３の各々はＣＯＲ処理、ＰＨＴ処理及び成膜処理のいずれかを実行する。また、基板処理システム１０の各構成要素の動作は装置コントローラ２７により、所定のプログラムに従って制御される。
ところで、本発明に先立ち、本発明者は、図２（Ａ）に示すような多数のフィン２８が形成される珪素含有膜２９の表面へフルオロカーボン系のガス、具体的には、オクタフルオロシクロブタン（Ｃ４Ｆ８）ガスから生成されたプラズマを用いてデポ膜３０を形成し、その後、処理ガスとしてアンモニア（ＮＨ３）ガス及び弗化水素（ＨＦ）ガスを用いて珪素含有膜２９へＣＯＲ処理を施し、さらに、珪素含有膜２９を加熱してＰＨＴ処理を施した。なお、ＣＯＲ処理では、珪素含有膜２９がアンモニアガス及び弗化水素ガスと反応し、反応生成物としてのフルオロ珪酸アンモニウム（ＡＦＳ）へ変質する。ＰＨＴ処理では、加熱によってＡＦＳが昇華する。すなわち、ＣＯＲ処理及びＰＨＴ処理を通じて珪素含有膜２９が削られる。
デポ膜３０を形成した際、図２（Ｂ）に示すように、デポ膜３０は各フィン２８の頂面や側面を覆うものの、各フィン２８の下方、例えば、隣接する２つのフィン２８に挟まれて構成される凹部３１の底面を覆わず、該底面には珪素含有膜２９が露出したままだった。したがって、続くＣＯＲ処理及びＰＨＴ処理では、デポ膜３０で覆われた各フィン２８の頂面や側面は削られない一方、凹部３１の底面において露出する珪素含有膜２９が削られ、結果として凹部３１のアスペクト比（縦横比）が大きくなった（図２（Ｃ））。その後、酸素（Ｏ２）ガスから生成されたプラズマを用いてアッシング処理を珪素含有膜２９へ施し、デポ膜３０を除去した（図２（Ｄ））。
凹部３１の底面にデポ膜３０が形成されない理由については明瞭に説明するのが困難であるが、珪素含有膜２９における凹部３１形状の測定の結果、凹部３１の幅が２５ｎｍであり、凹部３１の深さが１００ｎｍであったことから、本発明者は以下に説明する仮説を類推するに至った。
すなわち、オクタフルオロシクロブタンガスから生成されたプラズマ中の炭素ラジカル３２は、凹部３１に進入するが、凹部３１のアスペクト比（図中における凹部３１の幅Ｌに対する深さＤの比）が大きく、具体的には４以上であると、凹部３１において不規則に移動する炭素ラジカル３２は凹部３１の底面に到達する前にフィン２８の頂面や側面へ接触する可能性が高くなる。そして、フィン２８の頂面や側面へ接触した炭素ラジカル３２はデポとしてそのまま堆積し、デポ膜３０を形成する。すなわち、凹部３１のアスペクト比が高いと炭素ラジカル３２は凹部３１の底面へ殆ど到達せず、その結果、凹部３１の底面にデポ膜３０が形成されない。本発明は、上述した知見に基づくものである。
図４は、本実施の形態に係る基板処理方法としての選択的珪素含有膜除去処理を説明するための工程図である。
まず、図４(Ａ)に示すように、シリコン（Ｓｉ）からなり、表面に凹部３３を有するウエハＷを準備する。ウエハＷにおいて凹部３３の底面には、層間膜として、例えば、酸化珪素（ＳｉＯ２）からなる第１の珪素含有膜３４が形成され、凹部３３の両脇３５には、層間膜として、例えば、酸化珪素からなる第２の珪素含有膜３６が形成される。第１の珪素含有膜３４は熱酸化膜からなり、第２の珪素含有膜３６はＣＶＤ酸化膜からなる。また、凹部３３のアスペクト比（図中における凹部３３の幅Ｌに対する深さＤの比）が４以上に設定される。なお、第１の珪素含有膜３４及び第２の珪素含有膜３６のいずれも、酸化珪素ではなく、珪素（Ｓｉ）、窒化珪素（ＳｉＮ）及び窒化炭素酸化珪素（ＳｉＯＣＮ）のいずれかによって構成されてもよい。また、凹部３３の両脇３５がシリコンからなる２つの凸部で構成され、各凸部の頂面に第２の珪素含有膜３６が形成されてもよい。
次いで、基板処理システム１０において、まず、ウエハＷを、成膜処理を実行するプロセスモジュール１３へ搬入し、ウエハＷの表面に炭素系デポ膜３７を形成する。具体的には、内部が減圧されたプロセスモジュール１３へ処理ガスとしてのオクタフルオロシクロブタンガス、及び希釈ガスとしてのアルゴン（Ａｒ）ガスを導入し、プロセスモジュール１３の内部に電界や磁界を生じさせて処理ガスや希釈ガスを励起させ、プラズマを生成する。さらに、プロセスモジュール１３の内部においてウエハＷの表面を生成されたプラズマに暴露し、プラズマ中の炭素ラジカルをデポとしてウエハＷの表面に堆積させて炭素系デポ膜３７を形成する。なお、プロセスモジュール１３においてウエハＷの温度は１０℃〜６０℃に維持され、上部電極板に供給されるプラズマ生成用の高周波電力は１０Ｗ〜１０００Ｗに設定され、プロセスモジュール１３の内部の圧力は１０ｍＴｏｒｒ〜１０００ｍＴｏｒｒに設定される。このとき、上述したように、凹部３３のアスペクト比が４以上に設定されるため、炭素ラジカルは凹部３３の底面へ殆ど到達せず、その結果、凹部３３の底面に形成された第１の珪素含有膜３４は炭素系デポ膜３７で覆われない。一方、炭素ラジカルは凸部３５の頂面へ容易に到達するため、当該頂部に形成された第２の珪素含有膜３６は炭素系デポ膜３７で覆われる（図４（Ｂ））。
次いで、ウエハＷを、ＣＯＲ処理を実行するプロセスモジュール１３、及びＰＨＴ処理を実行するプロセスモジュール１３へ順に搬入することにより、ウエハＷへＣＯＲ処理及びＰＨＴ処理を施す。このとき、第１の珪素含有膜３４は炭素系デポ膜３７で覆われないため、ＣＯＲ処理においてアンモニアガス及び弗化水素ガスと反応し、ＡＦＳへ変質するが、第２の珪素含有膜３６は炭素系デポ膜３７で覆われるため、ＣＯＲ処理においてアンモニアガス及び弗化水素ガスと反応せず、ＡＦＳへ変質しない。その結果、ＣＯＲ処理及びＰＨＴ処理を通じて第１の珪素含有膜３４のみが選択的に除去される（図４（Ｃ））。ウエハＷへＣＯＲ処理を施す際、プロセスモジュール１３においてウエハＷの温度は１０℃〜１５０℃に維持され、プロセスモジュール１３の内部の圧力は１０ｍＴｏｒｒ〜１０００ｍＴｏｒｒに設定される。また、アンモニアガス及び弗化水素ガスの流量はそれぞれ、１０ｓｃｃｍ〜１０００ｓｃｃｍに設定され、希釈ガスとしてプロセスモジュール１３に導入されるアルゴンガス及び窒素（Ｎ２）ガスの流量はそれぞれ、０ｓｃｃｍ〜５００ｓｃｃｍに設定される。本発明者による先行実験において、珪素含有膜を覆う炭素系デポ膜の厚さが５ｎｍ以上であれば、ＣＯＲ処理及びＰＨＴ処理によって珪素含有膜が削られることが無いことが確認されているため、第２の珪素含有膜３６を覆う炭素系デポ膜３７の厚さは５ｎｍ以上であればよい。
次いで、ウエハＷを、アッシング処理を実行するプロセスモジュール１３へ搬入し、酸素ガスから生成されたプラズマを用いてアッシング処理をウエハＷへ施して炭素系デポ膜３７を除去し（図４（Ｄ））、本処理を終了する。
図４の処理によれば、第１の珪素含有膜３４はウエハＷの表面における凹部３３の底面に形成され、第２の珪素含有膜３６は凹部３３を間に挟む２つの凸部３５の頂面に形成され、オクタフルオロシクロブタンガスから生成されたプラズマを用いてウエハＷの表面に炭素系デポ膜３７が形成される。このとき、第２の珪素含有膜３６にはプラズマ中の炭素ラジカルが堆積する一方、凹部３３のアスペクト比が４以上に設定されるため、炭素ラジカルは凹部３３の底面に到達せず、第１の珪素含有膜３４には炭素ラジカルが堆積しない。したがって、ＣＯＲ処理においてアンモニアガス及び弗化水素ガスは第１の珪素含有膜３４と接触して第１の珪素含有膜３４をＡＦＳへ変質させる一方、アンモニアガス及び弗化水素ガスは第２の珪素含有膜３６と接触せず、第２の珪素含有膜３６をＡＦＳへ変質させない。その結果、第１の珪素含有膜３４及び第２の珪素含有膜３６が存在するウエハＷにおいて、第１の珪素含有膜３４を選択的に除去することができる。特に、ＣＶＤ酸化膜は熱酸化膜に比して組織が疎であるため、ＣＯＲ処理では熱酸化膜よりもＣＶＤ酸化膜が除去され易く、上述したウエハＷでは、ＣＶＤ酸化膜からなる第２の珪素含有膜３６が熱酸化膜からなる第１の珪素含有膜３４よりも優先的に除去されるおそれがあるところ、図４の処理を用いることにより、第１の珪素含有膜３４を選択的に除去することができるため、第２の珪素含有膜３６としてＣＶＤ酸化膜を用いることができる点にも本発明の利点がある。
なお、図４の処理では、凹部３３の両脇３５の全てが第２の珪素含有膜３６によって構成されてもよい。この場合、凹部３３に進入した炭素ラジカルは不規則に移動して両脇３５の側面へ接触するため、炭素系デポ膜３７は両脇３５の頂面だけでなく側面も覆う。したがって、ＣＯＲ処理においてアンモニアガス及び弗化水素ガスは第２の珪素含有膜３６と触れることがなく、両脇３５を構成する第２の珪素含有膜３６がＡＦＳに変質することはない。その結果、両脇３５の全てを第２の珪素含有膜３６によって構成しても、両脇３５が除去されることがない。
図５は、図４の選択的珪素含有膜除去処理の第１の変形例を説明するための工程図である。図５の処理は、図４の処理に比して選択的珪素含有膜除去処理が施されるウエハＷの構造の一部が違うのみであり、処理の手順や内容は図４の処理と基本的に同じであるので、重複した構造や処理については説明を省略し、以下に異なる構造や処理についての説明を行う。
まず、図５(Ａ)に示すように、表面に凹部３３を有するウエハＷを準備する。ウエハＷにおいて凹部３３の底面には上方へ向けて立設するフィン３８が形成され、該フィン３８は層間膜としての、例えば、酸化珪素からなる第１の珪素含有膜３９によって覆われる。本変形例でも、凹部３３のアスペクト比（図中における凹部３３の幅Ｌに対する深さＤの比）が４以上に設定される。
次いで、基板処理システム１０において、処理ガス（オクタフルオロシクロブタンガス）から生成されたプラズマを用いてウエハＷの表面に炭素系デポ膜３７を形成する。このとき、上述したように、凹部３３のアスペクト比が４以上に設定されるため、プラズマ中の炭素ラジカルは凹部３３の底面へ殆ど到達せず、その結果、第１の珪素含有膜３９は炭素系デポ膜３７で覆われない。一方、第２の珪素含有膜３６は炭素系デポ膜３７で覆われる（図５（Ｂ））。
次いで、ウエハＷへＣＯＲ処理及びＰＨＴ処理を施す。このとき、第２の珪素含有膜３６は炭素系デポ膜３７で覆われる一方、第１の珪素含有膜３９は炭素系デポ膜３７で覆われないため、第１の珪素含有膜３９のみが選択的に除去される（図５（Ｃ））。その後、アッシング処理をウエハＷへ施して炭素系デポ膜３７を除去し（図５（Ｄ））、本処理を終了する。
図５の処理によれば、第１の珪素含有膜３９及び第２の珪素含有膜３６が存在するウエハＷにおいて、第１の珪素含有膜３９を選択的に除去することができ、もって、凹部３３の底面においてフィン３８を露出させることができる。
図６は、図４の選択的珪素含有膜除去処理の第２の変形例を説明するための工程図である。図６の処理も、図４の処理に比して選択的珪素含有膜除去処理が施されるウエハＷの構造の一部が違うのみであり、処理の手順や内容は図４の処理と基本的に同じであるので、重複した構造や処理については説明を省略し、以下に異なる構造や処理についての説明を行う。
まず、図６(Ａ)に示すように、表面に凹部３３を有するウエハＷを準備する。ウエハＷにおいて両脇３５の側面には窒化膜４０が形成される。本変形例でも、凹部３３のアスペクト比（図中における凹部３３の幅Ｌに対する深さＤの比）が４以上に設定される。
次いで、基板処理システム１０において、処理ガス（オクタフルオロシクロブタンガス）から生成されたプラズマを用いてウエハＷの表面に炭素系デポ膜３７を形成する。このとき、上述したように、凹部３３のアスペクト比が４以上に設定されるため、プラズマ中の炭素ラジカルは凹部３３の底面へ殆ど到達せず、その結果、第１の珪素含有膜３４は炭素系デポ膜３７で覆われない。一方、第２の珪素含有膜３６は炭素系デポ膜３７で覆われ、さらに、凹部３３に進入した炭素ラジカルは不規則に移動して両脇３５の側面へ接触するため、炭素系デポ膜３７は窒化膜４０も覆う（図６（Ｂ））。
次いで、ウエハＷへＣＯＲ処理及びＰＨＴ処理を施す。このとき、第２の珪素含有膜３６や窒化膜４０は炭素系デポ膜３７で覆われる一方、第１の珪素含有膜３４は炭素系デポ膜３７で覆われないため、第１の珪素含有膜３４のみが選択的に除去される（図６（Ｃ））。その後、アッシング処理をウエハＷへ施して炭素系デポ膜３７を除去し（図６（Ｄ））、本処理を終了する。
図６の処理によれば、第１の珪素含有膜３４及び第２の珪素含有膜３６が存在するウエハＷにおいて、第１の珪素含有膜３４を選択的に除去することができ、さらに、両脇３５の側面に形成された窒化膜４０が除去されるのを防止することができる。
図７は、図４の選択的珪素含有膜除去処理の第３の変形例を説明するための工程図である。図７の処理も、図４の処理に比して選択的珪素含有膜除去処理が施されるウエハＷの構造の一部が違うのみであり、処理の手順や内容は図４の処理と基本的に同じであるので、重複した構造や処理については説明を省略し、以下に異なる構造や処理についての説明を行う。
まず、図７(Ａ)に示すように、表面に凹部３３を有するウエハＷを準備する。ウエハＷにおいて凹部３３の底面には上方へ向けて突出するフィン３８が形成され、該フィン３８は第１の珪素含有膜３９によって覆われる。また、両脇３５の側面には窒化膜４０が形成される。本変形例でも、凹部３３のアスペクト比（図中における凹部３３の幅Ｌに対する深さＤの比）が４以上に設定される。
次いで、基板処理システム１０において、処理ガス（オクタフルオロシクロブタンガス）から生成されたプラズマを用いてウエハＷの表面に炭素系デポ膜３７を形成する。このとき、上述したように、凹部３３のアスペクト比が４以上に設定されるため、プラズマ中の炭素ラジカルは凹部３３の底面へ殆ど到達せず、その結果、第１の珪素含有膜３９は炭素系デポ膜３７で覆われない。一方、第２の珪素含有膜３６は炭素系デポ膜３７で覆われ、該炭素系デポ膜３７は窒化膜４０も覆う（図７（Ｂ））。
次いで、ウエハＷへＣＯＲ処理及びＰＨＴ処理を施す。このとき、第２の珪素含有膜３６や窒化膜４０は炭素系デポ膜３７で覆われる一方、第１の珪素含有膜３９は炭素系デポ膜３７で覆われないため、第１の珪素含有膜３９のみが選択的に除去される（図７（Ｃ））。その後、アッシング処理をウエハＷへ施して炭素系デポ膜３７を除去し（図７（Ｄ））、本処理を終了する。
図７の処理によれば、第１の珪素含有膜３９及び第２の珪素含有膜３６が存在するウエハＷにおいて、第１の珪素含有膜３９を選択的に除去することができ、凹部３３の底面においてフィン３８を露出させることができる。さらに、両脇３５の側面に形成された窒化膜４０が除去されるのを防止することができる。
図８は、図４の選択的珪素含有膜除去処理の第４の変形例を説明するための工程図である。図８の処理も、図４の処理に比して選択的珪素含有膜除去処理が施されるウエハＷの構造の一部が違うのみであり、処理の手順や内容は図４の処理と基本的に同じであるので、重複した構造や処理については説明を省略し、以下に異なる構造や処理についての説明を行う。
まず、図８(Ａ)に示すように、表面に凹部４１を有するウエハＷを準備する。ウエハＷにおいて凹部４１は、隣接する２つのシリコンからなるフィン４２に挟まれて形成され、凹部４１の底面には上方へ向けて突出するフィン３８が形成され、該フィン３８は第１の珪素含有膜３９によって覆われる。また、フィン４２の頂面には、層間膜として、例えば、酸化珪素からなる第２の珪素含有膜４３が形成される。本変形例では、凹部４１のアスペクト比（図中における凹部４１の幅Ｌに対する深さＤの比）が４以上に設定される。
次いで、基板処理システム１０において、処理ガス（オクタフルオロシクロブタンガス）から生成されたプラズマを用いてウエハＷの表面に炭素系デポ膜３７を形成する。このとき、上述したように、凹部４１のアスペクト比が４以上に設定されるため、プラズマ中の炭素ラジカルは凹部４１の底面へ殆ど到達せず、その結果、第１の珪素含有膜３９は炭素系デポ膜３７で覆われない。一方、第２の珪素含有膜４３は炭素系デポ膜３７で覆われる（図８（Ｂ））。
次いで、ウエハＷへＣＯＲ処理及びＰＨＴ処理を施す。このとき、第２の珪素含有膜４３は炭素系デポ膜３７で覆われる一方、第１の珪素含有膜３９は炭素系デポ膜３７で覆われないため、第１の珪素含有膜３９のみが選択的に除去される（図８（Ｃ））。その後、アッシング処理をウエハＷへ施して炭素系デポ膜３７を除去し（図８（Ｄ））、本処理を終了する。
図８の処理によれば、複数種のフィン３８，４２が形成され、且つ第１の珪素含有膜３９及び第２の珪素含有膜４３が存在するウエハＷにおいて、第１の珪素含有膜３９を選択的に除去することができ、凹部４１の底面においてフィン３８を露出させることができる。
以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
例えば、上述した図４〜図８の処理において、第１の珪素含有膜３４、３９は熱酸化膜からなり、第２の珪素含有膜３６，４３はＣＶＤ酸化膜からなるが、第１の珪素含有膜３４、３９がＣＶＤ酸化膜やＰＶＤ（Physical Vapor Deposition）酸化膜によって構成されてもよく、また、第２の珪素含有膜３６，４３が熱酸化膜やＰＶＤ酸化膜によって構成されてもよい。
さらに、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、基板処理システム１０の装置コントローラ２７に供給し、該装置コントローラ２７のＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによって上記装置コントローラ２７に供給されてもよい。
また、ＣＰＵが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、上記装置コントローラ２７に接続された機能拡張カードや機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
Ｗ ウエハ
１０ 基板処理システム
３３，４１ 凹部
３４，３９ 第１の珪素含有膜
３５ 両脇
３６，４３ 第２の珪素含有膜
３７ 炭素系デポ膜
３８，４２ フィン
４０ 窒化膜

Claims (11)

  1. 表面において凹部を有し、該凹部の底面には第１の珪素含有膜が形成され、前記凹部の両脇には第２の珪素含有膜が形成される基板に施される基板処理方法であって、
    前記基板の表面に炭素系のデポを堆積させるステップと、
    処理ガスを用いて珪素含有膜を反応生成物へ変質させるＣＯＲ（Chemical Oxide Removal）処理を前記基板へ施して前記第１の珪素含有膜を除去するステップと、
    前記堆積した炭素系のデポを除去するステップとを有することを特徴とする基板処理方法。
  2. 前記凹部のアスペクト比は４以上であることを特徴とする請求項１記載の基板処理方法。
  3. 前記炭素系のデポを堆積させる際、フルオロカーボン系のガスから生成されたプラズマを用いることを特徴とする請求項１又は２記載の基板処理方法。
  4. 前記第１の珪素含有膜と前記第２の珪素含有膜は異なることを特徴とする請求項１乃至３のいずれか１項に記載の基板処理方法。
  5. 前記第１の珪素含有膜は熱酸化膜であることを特徴とする請求項請求項１乃至４のいずれか１項に記載の基板処理方法。
  6. 前記第２の珪素含有膜はＣＶＤ（Chemical Vapor Deposition）酸化膜であることを特徴とする請求項請求項１乃至５のいずれか１項に記載の基板処理方法。
  7. 前記第１の珪素含有膜と前記第２の珪素含有膜は同じ膜からなることを特徴とする請求項１乃至３のいずれか１項に記載の基板処理方法。
  8. 前記凹部の側面が窒化膜で覆われることを特徴とする請求項１乃至７のいずれか１項に記載の基板処理方法。
  9. 前記基板は、前記凹部の底面から立設するフィンを有することを特徴とする請求項１乃至８のいずれか１項に記載の基板処理方法。
  10. 前記凹部は２つの凸部に挟まれ、各前記凸部の頂面には前記第２の珪素含有膜が形成されることを特徴とする請求項１乃至９のいずれか１項に記載の基板処理方法。
  11. 前記第１の珪素含有膜及び前記第２の珪素含有膜の各々は、酸化珪素（ＳｉＯ２）、珪素（Ｓｉ）、窒化珪素（ＳｉＮ）及び窒化炭素酸化珪素（ＳｉＯＣＮ）のいずれかからなることを特徴とする請求項１乃至１０のいずれか１項に記載の基板処理方法。

JP2016163623A 2016-08-24 2016-08-24 基板処理方法 Active JP6670707B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016163623A JP6670707B2 (ja) 2016-08-24 2016-08-24 基板処理方法
TW106128363A TWI727085B (zh) 2016-08-24 2017-08-22 基板處理方法
US15/684,326 US10141195B2 (en) 2016-08-24 2017-08-23 Substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016163623A JP6670707B2 (ja) 2016-08-24 2016-08-24 基板処理方法

Publications (2)

Publication Number Publication Date
JP2018032720A true JP2018032720A (ja) 2018-03-01
JP6670707B2 JP6670707B2 (ja) 2020-03-25

Family

ID=61243350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016163623A Active JP6670707B2 (ja) 2016-08-24 2016-08-24 基板処理方法

Country Status (3)

Country Link
US (1) US10141195B2 (ja)
JP (1) JP6670707B2 (ja)
TW (1) TWI727085B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031190A (ja) * 2018-08-24 2020-02-27 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
CN111261514A (zh) * 2018-11-30 2020-06-09 东京毅力科创株式会社 基片处理方法
JP2020096155A (ja) * 2018-11-30 2020-06-18 東京エレクトロン株式会社 基板処理方法
KR20200094677A (ko) * 2019-01-30 2020-08-07 도쿄엘렉트론가부시키가이샤 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템
CN115485816A (zh) * 2020-05-08 2022-12-16 东京毅力科创株式会社 成膜方法和成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200260A1 (en) * 2014-01-16 2015-07-16 Globalfoundries Inc. Method to form wrap-around contact for finfet
JP2016021546A (ja) * 2014-06-16 2016-02-04 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP2016027594A (ja) * 2014-07-01 2016-02-18 東京エレクトロン株式会社 被処理体を処理する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426070A (en) * 1993-05-26 1995-06-20 Cornell Research Foundation, Inc. Microstructures and high temperature isolation process for fabrication thereof
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
US8637359B2 (en) 2011-06-10 2014-01-28 International Business Machines Corporation Fin-last replacement metal gate FinFET process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200260A1 (en) * 2014-01-16 2015-07-16 Globalfoundries Inc. Method to form wrap-around contact for finfet
JP2016021546A (ja) * 2014-06-16 2016-02-04 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP2016027594A (ja) * 2014-07-01 2016-02-18 東京エレクトロン株式会社 被処理体を処理する方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031190A (ja) * 2018-08-24 2020-02-27 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
WO2020040005A1 (ja) * 2018-08-24 2020-02-27 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
JP7110034B2 (ja) 2018-08-24 2022-08-01 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
US11710643B2 (en) 2018-08-24 2023-07-25 Tokyo Electron Limited Method of etching and plasma processing apparatus
CN111261514A (zh) * 2018-11-30 2020-06-09 东京毅力科创株式会社 基片处理方法
JP2020096155A (ja) * 2018-11-30 2020-06-18 東京エレクトロン株式会社 基板処理方法
JP7336873B2 (ja) 2018-11-30 2023-09-01 東京エレクトロン株式会社 基板処理方法
CN111261514B (zh) * 2018-11-30 2024-09-24 东京毅力科创株式会社 基片处理方法
KR20200094677A (ko) * 2019-01-30 2020-08-07 도쿄엘렉트론가부시키가이샤 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템
KR102389116B1 (ko) * 2019-01-30 2022-04-21 도쿄엘렉트론가부시키가이샤 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템
US11393696B2 (en) 2019-01-30 2022-07-19 Tokyo Electron Limited Method of controlling substrate treatment apparatus, substrate treatment apparatus, and cluster system
CN115485816A (zh) * 2020-05-08 2022-12-16 东京毅力科创株式会社 成膜方法和成膜装置

Also Published As

Publication number Publication date
US10141195B2 (en) 2018-11-27
JP6670707B2 (ja) 2020-03-25
TWI727085B (zh) 2021-05-11
TW201812072A (zh) 2018-04-01
US20180061657A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
JP6670707B2 (ja) 基板処理方法
KR100964041B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP6656082B2 (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP2008192643A (ja) 基板処理装置
JP6812284B2 (ja) エッチング方法及び記録媒体
JP4762998B2 (ja) 処理方法及び記録媒体
CN108231555B (zh) 蚀刻方法和基板处理系统
US8124536B2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
TWI415177B (zh) A substrate processing method and a substrate processing apparatus
JPWO2012018010A1 (ja) 基板処理方法および基板処理装置
JP4849614B2 (ja) 基板処理方法及び基板処理システム
JP6161972B2 (ja) エッチング方法及び記録媒体
TW201907480A (zh) 形成鈦矽化物區域之方法
KR101102739B1 (ko) 성막 방법, 기판 처리 장치, 및 반도체 장치
JP2019024043A (ja) シリコン酸化膜を除去する方法
JP2017157660A (ja) 半導体装置の製造方法および基板処理装置
JP4976002B2 (ja) 基板処理装置，基板処理方法及び記録媒体
JP2024526209A (ja) 半導体基板の上面及び底面への選択的炭素堆積
JP7175151B2 (ja) 搬送方法
JP7153499B2 (ja) 酸素含有被処理体の処理方法及び処理装置
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置
JP2012124529A (ja) 基板処理装置，基板処理方法及び記録媒体
JPH02256232A (ja) ドライエッチング方法及びドライエッチング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200302

R150 Certificate of patent or registration of utility model

Ref document number: 6670707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250