KR20200094677A - 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템 - Google Patents

기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템 Download PDF

Info

Publication number
KR20200094677A
KR20200094677A KR1020200009307A KR20200009307A KR20200094677A KR 20200094677 A KR20200094677 A KR 20200094677A KR 1020200009307 A KR1020200009307 A KR 1020200009307A KR 20200009307 A KR20200009307 A KR 20200009307A KR 20200094677 A KR20200094677 A KR 20200094677A
Authority
KR
South Korea
Prior art keywords
substrate
stage
chamber
processing apparatus
gas
Prior art date
Application number
KR1020200009307A
Other languages
English (en)
Other versions
KR102389116B1 (ko
Inventor
에이노스케 츠다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200094677A publication Critical patent/KR20200094677A/ko
Application granted granted Critical
Publication of KR102389116B1 publication Critical patent/KR102389116B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

하나의 챔버에서 기판에 형성된 산화물을 제거하는 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템을 제공한다.
챔버와, 승강 핀을 갖는 스테이지와, 상기 스테이지의 상방에 배치되고 상기 챔버 내에 처리 가스를 도입하는 가스 도입부와, 상기 가스 도입부를 가열하는 제1 가열원과, 상기 스테이지를 승강시키는 스테이지 승강부와, 상기 승강 핀을 승강시키는 승강 핀 승강부를 구비하는 기판 처리 장치의 제어 방법이며, 상기 스테이지에, 산화물을 갖는 기판을 지지시키는 공정과, 상기 가스 도입부로부터 처리 가스를 공급하고 상기 처리 가스에 의하여 상기 산화물을 에칭하는 공정과, 상기 승강 핀으로 상기 기판의 위치를 유지시킴과 함께 상기 스테이지를 하강시키는 공정과, 상기 제1 가열원에 의하여, 상기 에칭에 의하여 생성된 반응 생성물을 승화시키는 공정을 갖는 기판 처리 장치의 제어 방법.

Description

기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템{METHOD OF CONTROLLING SUBSTRATE TREATMENT APPARATUS, SUBSTRATE TREATMENT APPARATUS, AND CLUSTER SYSTEM}
본 개시는 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템에 관한 것이다.
기판에 형성된 산화물을 제거하는 기판 처리 장치가 알려져 있다.
특허문헌 1에는, 암모니아와 삼불화질소 가스를 이용하여 기판의 산화 실리콘을 제거하고 기판을, 가열된 분배 플레이트를 향하여 상승시킴으로써, 기판 표면 상에 잔류하는 헥사플루오로규산암모늄의 박막을 승화시키는 처리 챔버가 개시되어 있다.
일본 특허 공개 제2005-244244호 공보
일 측면에서는 본 개시는, 하나의 챔버에서 기판에 형성된 산화물을 제거하는 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템을 제공한다.
상기 과제를 해결하기 위하여 일 양태에 의하면, 챔버와, 승강 핀을 갖는 스테이지와, 상기 스테이지의 상방에 배치되고 상기 챔버 내에 처리 가스를 도입하는 가스 도입부와, 상기 가스 도입부를 가열하는 제1 가열원과, 상기 스테이지를 승강시키는 스테이지 승강부와, 상기 승강 핀을 승강시키는 승강 핀 승강부를 구비하는 기판 처리 장치의 제어 방법이며, 상기 스테이지에, 산화물을 갖는 기판을 지지시키는 공정과, 상기 가스 도입부로부터 처리 가스를 공급하고 상기 처리 가스에 의하여 상기 산화물을 에칭하는 공정과, 상기 승강 핀으로 상기 기판의 위치를 유지시킴과 함께 상기 스테이지를 하강시키는 공정과, 상기 제1 가열원에 의하여, 상기 에칭에 의하여 생성된 반응 생성물을 승화시키는 공정을 갖는, 기판 처리 장치의 제어 방법이 제공된다.
일 측면에 의하면, 하나의 챔버에서 기판에 형성된 산화물을 제거하는 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템을 제공할 수 있다.
도 1은 제1 실시 형태에 따른 콘택트 형성 시스템의 구성도.
도 2는 제1 실시 형태에 따른 기판 처리 장치의 단면 모식도의 일례.
도 3은 제1 실시 형태에 따른 기판 처리 장치에 있어서의 동작의 일례를 도시하는 흐름도.
도 4는 각 공정에 있어서의 기판의 상태를 도시하는 단면 모식도.
도 5는 각 공정에 있어서의 기판 처리 장치의 상태를 도시하는 단면 모식도.
도 6은 제2 실시 형태에 따른 기판 처리 장치의 단면 모식도의 일례.
도 7은 제2 실시 형태에 따른 기판 처리 장치에 있어서의 동작의 일례를 도시하는 흐름도.
이하, 도면을 참조하여 본 개시를 실시하기 위한 형태에 대하여 설명한다. 각 도면에 있어서 동일 구성 부분에는 동일 부호를 붙여서, 중복된 설명을 생략하는 경우가 있다.
≪제1 실시 형태≫
<콘택트 형성 시스템>
제1 실시 형태에 따른 콘택트 형성 시스템(300)에 대하여 도 1을 이용하여 설명한다. 도 1은, 제1 실시 형태에 따른 콘택트 형성 시스템(300)의 구성도이다. 콘택트 형성 시스템(300)은 웨이퍼 등의 기판 W에 산화막 제거 처리를 행하고, 그 후, 산화막 제거 처리가 실시된 기판 W에 금속막 성막 처리를 행하기 위한 장치이다.
도 1에 도시한 바와 같이, 콘택트 형성 시스템(300)은 2개의 산화막 제거 장치(100)와 2개의 금속막 성막 장치(200)를 갖는다. 이들은, 평면 형상이 칠각형을 이루는 진공 반송실(301)의 4개의 벽부에 각각 게이트 밸브 G를 통하여 접속되어 있다. 진공 반송실(301) 내는 진공 펌프에 의하여 배기되어 소정의 진공도로 유지된다.
산화막 제거 장치(100)는 산화막 제거 처리를 행하는 장치이다. 여기서, 기판 W에는 소정의 패턴으로 트렌치(3)(후술하는 도 4의 (a) 참조)가 형성되어 있다. 또한 트렌치(3)의 저부의 실리콘 부분의 표면에는 자연 산화막(4)(후술하는 도 4의 (a) 참조)이 형성되어 있다. 산화막 제거 처리에서는, 기판 W의 트렌치(3)의 저부의 실리콘 부분의 표면에 형성된 자연 산화막(4)을 제거한다. 또한 산화막 제거 장치(100)의 상세에 대해서는 도 2 등을 이용하여 후술한다.
금속막 성막 장치(200)는 금속막 성막 처리를 행하는 장치이다. 금속막 성막 처리에서는, 기판 W의 트렌치(3)의 저부의 실리콘 부분에, 콘택트 메탈로 되는 금속막(예를 들어 Ti막, Ta막)을 성막하여, 콘택트를 형성한다. 금속막 성막 장치(200)는, 예를 들어 CVD(Chemical Vapor Deposition) 장치, ALD(Atomic Layer Deposition) 장치 등에 의하여 구성된다.
또한 진공 반송실(301)의 다른 3개의 벽부에는 3개의 로드 로크실(302)이 게이트 밸브 G1을 통하여 접속되어 있다. 로드 로크실(302)을 사이에 두고 진공 반송실(301)의 반대측에는 대기 반송실(303)이 마련되어 있다. 3개의 로드 로크실(302)은 게이트 밸브 G2를 통하여 대기 반송실(303)에 접속되어 있다. 로드 로크실(302)은, 대기 반송실(303)과 진공 반송실(301) 사이에서 기판 W를 반송할 때에 대기압과 진공 사이에서 압력 제어하는 것이다.
대기 반송실(303)의 로드 로크실(302) 장착 벽부와는 반대측의 벽부에는, 기판 W를 수용하는 캐리어(FOUP 등) C를 장착하는 3개의 캐리어 장착 포트(305)를 갖고 있다. 또한 대기 반송실(303)의 측벽에는, 기판 W의 얼라인먼트를 행하는 얼라인먼트 챔버(304)가 마련되어 있다. 대기 반송실(303) 내에는 청정 공기의 다운 플로우가 형성되도록 되어 있다.
진공 반송실(301) 내에는 반송 기구(306)가 마련되어 있다. 반송 기구(306)는 산화막 제거 장치(100), 금속막 성막 장치(200), 로드 로크실(302)에 대하여 기판 W를 반송한다. 반송 기구(306)는, 독립적으로 이동 가능한 2개의 반송 암(307a, 307b)을 갖고 있어도 된다.
대기 반송실(303) 내에는 반송 기구(308)가 마련되어 있다. 반송 기구(308)는 캐리어 C, 로드 로크실(302), 얼라인먼트 챔버(304)에 대하여 기판 W를 반송하도록 되어 있다.
콘택트 형성 시스템(300)은 전체 제어부(310)를 갖고 있다. 전체 제어부(310)는, 산화막 제거 장치(100) 및 금속막 성막 장치(200)의 각 구성부, 진공 반송실(301)의 배기 기구나 반송 기구(306), 로드 로크실(302)의 배기 기구나 가스 공급 기구, 대기 반송실(303)의 반송 기구(308), 게이트 밸브 G, G1, G2의 구동계 등을 제어하는 CPU(컴퓨터)를 갖는 주 제어부와, 입력 장치(키보드, 마우스 등), 출력 장치(프린터 등), 표시 장치(디스플레이 등), 기억 장치(기억 매체)를 갖고 있다. 전체 제어부(310)의 주 제어부는, 예를 들어 기억 장치에 내장된 기억 매체, 또는 기억 장치에 세트된 기억 매체에 기억된 처리 레시피에 기초하여 콘택트 형성 시스템(300)에 소정의 동작을 실행시킨다. 또한 전체 제어부(310)는, 후술하는 제어부(40)(도 2 참조)와 같은 각 유닛의 제어부의 상위의 제어부여도 된다.
다음으로, 이상과 같이 구성되는 콘택트 형성 시스템(300)의 동작에 대하여 설명한다. 이하의 처리 동작은, 전체 제어부(310)에 있어서의 기억 매체에 기억된 처리 레시피에 기초하여 실행된다.
먼저, 전체 제어부(310)는 반송 기구(308)에 의하여, 대기 반송실(303)에 접속된 캐리어 C로부터 기판 W를 취출하여 대기 반송실(303)로 반송한다. 전체 제어부(310)는 어느 로드 로크실(302)의 게이트 밸브 G2를 열고, 반송 기구(308)로 보유 지지된 기판 W를 그 로드 로크실(302)로 반입한다. 반송 기구(308)의 반송 암이 대기 반송실(303)로 퇴피한 후, 전체 제어부(310)는 게이트 밸브 G2를 닫고 로드 로크실(302) 내를 진공 배기한다. 또한 기판 W를 캐리어 C로부터 기판 W를 취출한 후, 로드 로크실(302)로 반입하기 전에 얼라인먼트 챔버(304)에서 기판 W의 얼라인먼트를 행한다.
로드 로크실(302)이 소정의 진공도로 된 시점에서 전체 제어부(310)는 로드 로크실(302)의 게이트 밸브 G1을 열고 반송 기구(306)에 의하여 로드 로크실(302)로부터 기판 W를 취출하여 진공 반송실(301)로 반송한다. 반송 기구(306)의 반송 암이 진공 반송실(301)로 퇴피한 후, 전체 제어부(310)는 게이트 밸브 G1을 닫는다.
전체 제어부(310)는 어느 산화막 제거 장치(100)의 게이트 밸브 G를 열고, 반송 기구(306)로 보유 지지된 기판 W를 그 산화막 제거 장치(100)로 반입한다. 반송 기구(306)의 반송 암이 진공 반송실(301)로 퇴피한 후, 전체 제어부(310)는 게이트 밸브 G를 닫고 그 산화막 제거 장치(100)에 의하여 산화막 제거 처리를 행한다.
산화막 제거 처리가 종료된 후, 전체 제어부(310)는 산화막 제거 장치(100)의 게이트 밸브 G를 열고 반송 기구(306)에 의하여 산화막 제거 장치(100)로부터 기판 W를 취출하여 진공 반송실(301)로 반송한다. 반송 기구(306)의 반송 암이 진공 반송실(301)로 퇴피한 후, 전체 제어부(310)는 산화막 제거 장치(100)의 게이트 밸브 G를 닫는다.
전체 제어부(310)는 어느 금속막 성막 장치(200)의 게이트 밸브 G를 열고, 반송 기구(306)로 보유 지지된 기판 W를 그 금속막 성막 장치(200)로 반입한다. 반송 기구(306)의 반송 암이 진공 반송실(301)로 퇴피한 후, 전체 제어부(310)는 게이트 밸브 G를 닫고 그 금속막 성막 장치(200)에 의하여 금속막 성막 처리를 행한다. 금속막 성막 처리에서는, 콘택트 메탈로 되는 금속막(예를 들어 Ti막, Ta막 등)의 성막을 행한다. 이때에 금속막은 트렌치(3)의 저부의 실리콘과 반응하여, 금속 실리케이트(예를 들어 TiSi)를 포함하는 콘택트가 형성된다.
금속막 성막 처리가 종료된 후, 전체 제어부(310)는 금속막 성막 장치(200)의 게이트 밸브 G를 열고 반송 기구(306)에 의하여 금속막 성막 장치(200)로부터 기판 W를 취출하여 진공 반송실(301)로 반송한다. 반송 기구(306)의 반송 암이 진공 반송실(301)로 퇴피한 후, 전체 제어부(310)는 금속막 성막 장치(200)의 게이트 밸브 G를 닫는다.
전체 제어부(310)는 어느 로드 로크실(302)의 게이트 밸브 G1을 열고, 반송 기구(306)로 보유 지지된 기판 W를 그 로드 로크실(302)로 반입한다. 반송 기구(306)의 반송 암이 진공 반송실(301)로 퇴피한 후, 전체 제어부(310)는 게이트 밸브 G1을 닫고 로드 로크실(302) 내를 대기 분위기로 되돌린다.
로드 로크실(302)이 소정의 대기 분위기로 된 시점에서 전체 제어부(310)는 로드 로크실(302)의 게이트 밸브 G2를 열고 반송 기구(308)에 의하여 로드 로크실(302)로부터 기판 W를 취출하여 대기 반송실(303)로 반송한다. 반송 기구(308)의 반송 암이 대기 반송실(303)로 퇴피한 후, 전체 제어부(310)는 로드 로크실(302)의 게이트 밸브 G2를 닫는다. 또한 전체 제어부(310)는 반송 기구(308)로 보유 지지된 기판 W를 캐리어 C로 복귀시킨다.
이상과 같은 처리를 복수의 기판 W에 대하여 동시 병행적으로 행하여 소정 매수의 기판 W의 콘택트 형성 처리가 완료된다.
이와 같이 제1 실시 형태에 따른 콘택트 형성 시스템(300)에 의하면, 산화막 제거 장치(100)에서 기판 W에 산화막 제거 처리를 실시한 후, 진공 분위기를 유지한 채(진공을 깨뜨리지 않고) 산화막 제거 장치(100)로부터 금속막 성막 장치(200)로 반송하여, 금속막 성막 장치(200)에서 산화막 제거 처리가 실시된 기판 W에 금속막 성막 처리를 실시할 수 있다. 이것에 의하여 기판 W에 저저항의 콘택트를 형성할 수 있다.
또한 도 1에 도시하는 콘택트 형성 시스템(300)은 예시 구성이며, 도 1에 도시하는 구성에 한정되는 것은 아니다. 예를 들어 진공 반송실(301)은, 평면 형상이 칠각형이 아니라 예를 들어 다각형이고, 처리 장치(산화막 제거 장치(100), 금속막 성막 장치(200))가 좌우 대칭으로 배치된 콘택트 형성 시스템이어도 된다.
<산화막 제거 장치(100)>
다음으로, 제1 실시 형태에 따른 산화막 제거 장치(기판 처리 장치)(100)의 구조의 일례에 대하여 도 2를 이용하여 설명한다. 도 2는, 제1 실시 형태에 따른 산화막 제거 장치(100)의 단면 모식도의 일례이다. 도 2에 도시하는 산화막 제거 장치(100)는, 금속막 성막 장치(200)에 의하여 기판 W의 트렌치(3)(후술하는 도 4의 (a) 참조)의 저부의 실리콘 부분에 콘택트 메탈을 성막하여 콘택트를 형성하기 전에, 실리콘 부분의 표면에 형성된 자연 산화막(4)(후술하는 도 4의 (a) 참조)을 제거하는 장치이다. 또한 산화막 제거 장치(100)는, 하나의 챔버(10)에서 플라스마 처리에 의하여 자연 산화막(4)을 제거하기 위한 이방성 에칭 처리와, 해당 이방성 에칭 처리 시에 성막된 보호막을 제거하기 위한 애싱 처리와, 자연 산화막(4)을 제거하기 위한 COR(Chemical Oxide Removal) 처리와, 해당 COR 처리에 의하여 발생한 반응 생성물(6)을 제거하기 위한 PHT(Post Heat Treatment) 처리를 행한다.
여기서 COR 처리란, 챔버(10) 내에 처리 가스를 공급하여, 기판 W에 형성된 산화 실리콘(자연 산화막(4))을 플라스마를 사용하지 않고 화학적으로 등방성 에칭하는 공정이다. 예를 들어 처리 가스로서 불화수소 가스(HF), 암모니아 가스(NH3), 아르곤 가스(Ar), 질소 가스(N2)를 공급한다. 이것에 의하여 산화 실리콘이 불화수소 가스, 암모니아 가스와 반응함으로써 반응 생성물로서 암모늄플루오로실리케이트((NH4)SiF6): AFS가 생성된다. 또한 COR 처리 반응 생성물은 기판 W 상에 퇴적된다.
PHT 처리란, 기판 W를 가열함으로써 기판 W상의 반응 생성물을 승화시켜 제거한다.
산화막 제거 장치(100)는 챔버(10)를 구비한다. 챔버(10)는 그 안에 내부 공간(10s)을 제공한다. 챔버(10)의 측벽에는 통로(10p)가 형성되어 있다. 기판 W는 통로(10p)를 통하여 내부 공간(10s)과 챔버(10)의 외부 사이에서 반송된다. 통로(10p)는, 챔버(10)의 측벽을 따라 마련되는 게이트 밸브(10g)에 의하여 개폐된다. 챔버(10)에는, 챔버(10)의 측벽을 가열하는 히터(10h1)가 마련되어 있다.
가스 공급부(11)는 가스 공급원, 유량 조정 밸브, 개폐 밸브 등을 가지며, 처리 공정에 따라, 공급하는 가스를 전환할 수 있다. 가스 공급부(11)는, 가스 공급관(12)을 구비한 챔버(10)를 통하여 가스 도입 기구(13)에 가스를 공급한다. 가스 공급부(11)로부터 공급된 가스는 가스 도입 기구(13)로부터 내부 공간(10s)으로 공급된다.
챔버(10)의 하방의 측벽에는 배기관(14)을 통하여, 개폐 밸브, 진공 펌프 등을 포함하는 배기부(15)가 접속된다.
스테이지(20)는, 원판형의 판부(20a)와, 판부(20a)로부터 하방으로 연장되는 축부(20b)를 갖고 있다. 스테이지(20)의 축부(20b)는 챔버(10)의 저부를 관통한다. 스테이지(20)의 축부(20b)의 하단부는, 챔버(10)의 하방에 배치된 승강판(21)을 통하여 승강 기구(22)에 지지된다. 챔버(10)의 저부와 승강판(21) 사이에는 벨로우즈(23)가 마련되어 있어서, 승강판(21)의 상하 이동에 의하더라도 챔버(10) 내의 기밀성은 유지된다. 승강 기구(22)는 승강판(21)을 승강시킴으로써 스테이지(20)를 승강시킬 수 있다.
스테이지(20)의 판부(20a)의 상면에는 하부 전극(50)이 마련되어 있다. 하부 전극(50)의 상면에는 정전 척(24)이 마련되어 있다. 정전 척(24)의 상면에 기판 W가 적재된다. 정전 척(24)은 본체 및 전극을 갖는다. 정전 척(24)의 본체는 대략 원반 형상을 가지며, 유전체로 형성된다. 정전 척(24)의 전극은 막형 전극이며, 정전 척(24)의 본체 내에 마련되어 있다. 정전 척(24)의 전극은 스위치(26)를 통하여 직류 전원(25)에 접속되어 있다. 정전 척(24)의 전극에 직류 전원(25)로부터의 전압이 인가되면, 정전 척(24)과 기판 W 사이에 정전 인력이 발생한다. 그 정전 인력에 의하여 기판 W가 정전 척(24)에 보유 지지된다. 하부 전극(50)에는 정합기(52)를 거쳐서 제1 고주파 전원(51)이 접속된다. 제1 고주파 전원(51)은 제1 고주파 전력을 발생시키는 전원이다. 제1 고주파 전력은, 기판 W에 이온을 끌어당기기 위한 바이어스용 고주파 전력으로서 이용된다.
판부(20a)의 내부에 냉매 유로(20c)가 형성되고 축부(20b)의 내부에 냉매 유로(20d, 20e)가 형성되어 있다. 냉매 유로(20c)는, 한쪽 단부가 냉매 유로(20d)에 접속되고 다른 쪽 단부가 냉매 유로(20e)에 접속되어 있다. 냉매 유로(20d, 20e)는 냉매 유닛(27)에 접속되어 있다. 냉매 유닛(27)은, 예를 들어 칠러 유닛이다. 냉매 유닛(27)은 냉매의 온도를 제어 가능하도록 되어 있으며, 소정의 온도의 냉매를 냉매 유로(20d)에 공급한다. 냉매 유로(20c)에는 냉매 유닛(27)으로부터 냉매 유로(20d)를 통하여 냉매가 공급된다. 냉매 유로(20c)에 공급된 냉매는 냉매 유로(20e)를 통하여 냉매 유닛(27)으로 복귀한다. 스테이지(20)는 냉매 유로(20c) 내에 냉매, 예를 들어 냉각수 등을 순환시킴으로써 온도 조정이 가능하도록 되어 있다. 또한 스테이지(20)는 히터(도시하지 않음)를 갖고 있어도 된다. 이와 같이 냉매 유닛(27), 냉매 유로(20c 내지 20e)는 스테이지(20)의 온도 조절부를 구성한다. 산화막 제거 장치(100)에서는, 스테이지(20)의 온도 조절부에 의하여 정전 척(24)에 보유 지지된 기판 W의 온도가 조정된다.
승강 핀(28)은, 기판 W의 하면으로부터 지지하여 정전 척(24)의 적재면으로부터 기판 W를 들어 올린다. 승강 핀(28)은, 스테이지(20) 및 정전 척(24)에 마련된 관통 구멍에 배치되어 있다. 승강 핀(28)의 하방에는 맞닿음 부재(30)가 배치되어 있다.
맞닿음 부재(30)는, 승강 핀(28)과 맞닿는 맞닿음부(30a)와, 맞닿음부(30a)로부터 하방으로 연장되는 축부(30b)를 갖고 있다. 맞닿음 부재(30)의 축부(30b)는 챔버(10)의 저부를 관통한다. 맞닿음 부재(30)의 하단부는, 챔버(10)의 하방에 배치된 승강판(31)을 통하여 승강 기구(32)에 지지된다. 챔버(10)의 저부와 승강판(31) 사이에는 벨로우즈(33)가 마련되어 있어서, 승강판(31)의 상하 이동에 의하더라도 챔버(10) 내의 기밀성은 유지된다. 승강 기구(32)는 승강판(31)을 승강시킴으로써 맞닿음 부재(30)를 승강시킬 수 있다. 승강 핀(28)의 하단부가 맞닿음 부재(30)의 상면과 접촉함으로써 승강 핀(28)의 상단부를 기판 W의 하면으로부터 지지할 수 있다.
또한 스테이지(20)의 상방에는 상부 전극(55)이 마련되어 있다. 상부 전극(55)에는 정합기(57)를 거쳐서 제2 고주파 전원(56)이 접속된다. 제2 고주파 전원(56)은 제2 고주파 전력을 발생시키는 전원이다. 제2 고주파 전력은, 플라스마의 생성에 적합한 주파수를 갖는다. 상부 전극(55)은 절연 부재(60)를 통하여 챔버(10)의 상부에 지지되어 있다. 상부 전극(55)은 지지체(58) 및 천장판(59)을 갖는다. 지지체(58) 및 천장판(59)에는, 공급관(12)과 접속되는 가스 확산실, 가스 확산실로부터 하방으로 연장되는 복수의 가스 도입 구멍이 형성되어, 가스 도입 기구(13)를 구성한다.
또한 지지체(58)에는, 가스 도입 기구(13)를 가열하는 히터(10h2)가 마련되어 있다.
제어부(40)는 게이트 밸브(10g), 히터(10h1, 10h2), 가스 공급부(11), 배기부(15), 스테이지(20)의 승강 기구(22), 정전 척(24)의 스위치(26), 냉매 유닛(27), 맞닿음 부재(30)의 승강 기구(32), 제1 고주파 전원(51), 제2 고주파 전원(56) 등을 제어함으로써 산화막 제거 장치(100)의 동작을 제어한다.
<산화막 제거 장치(100)의 동작>
다음으로, 도 3 내지 도 5을 이용하여 제1 실시 형태에 따른 산화막 제거 장치(100)의 동작에 대하여 설명한다. 도 3은, 제1 실시 형태에 따른 산화막 제거 장치(100)에 있어서의 동작의 일례를 도시하는 흐름도이다. 도 4는, 각 공정에 있어서의 기판 W의 상태를 도시하는 단면 모식도이다. 도 5는, 각 공정에 있어서의 산화막 제거 장치(100)의 상태를 도시하는 단면 모식도이다.
먼저, 도 4의 (a)에 도시한 바와 같이, 실리콘 기체(基體)(1)에 절연막(2)이 형성되고 절연막(2)에 소정 패턴으로서 트렌치(3)가 형성된 기판 W를 준비한다. 트렌치(3)의 저부의 실리콘 부분에는 자연 산화막(4)이 형성되어 있다. 또한 절연막(2)은 주로 SiO2막으로 구성되어 있지만, 일부가 SiN막이어도 된다. 기판 W는, 예를 들어 대기 분위기의 캐리어 C에 수용된다. 기판 W는 반송 기구(306, 308)에 의하여 캐리어 C로부터 대기 반송실(303), 로드 로크실(302), 진공 반송실(301)을 통과하여 산화막 제거 장치(100)로 반송된다.
스텝 S101에 있어서, 제어부(40)는 기판 W를 정전 척(24)의 적재면에 적재한다. 구체적으로는, 제어부(40)는 승강 기구(22)를 제어하여 스테이지(20)를 기판 W의 수취 위치로 이동시킨다. 제어부(40)는 게이트 밸브(10g)를 연다. 반송 기구(306)(도 1 참조)에 의하여 챔버(10)의 내부 공간(10s)으로 기판 W가 반입된다. 제어부(40)는 승강 기구(32)를 제어하여 승강 핀(28)을 상승시킨다. 이것에 의하여 기판 W가 승강 핀(28)에 의하여 지지된다. 반송 기구(306)가 통로(10p)로부터 퇴피하면 제어부(40)는 게이트 밸브(10g)를 닫는다. 제어부(40)는 승강 기구(32)를 제어하여 승강 핀(28)을 하강시킨다. 이것에 의하여 기판 W가 정전 척(24)의 적재면에 적재된다. 또한 제어부(40)는 승강 기구(22)를 제어하여 스테이지(20)를 상승시킴으로써 기판 W를 정전 척(24)의 적재면에 적재해도 된다. 제어부(40)는 스위치(26)를 도통시킨다. 이것에 의하여 기판 W가 정전 척(24)의 적재면에 보유 지지된다.
스텝 S102에 있어서, 제어부(40)는 이방성 에칭 처리(제1 산화막 제거 처리)를 실행한다. 여기서는, 도 4의 (b)에 도시한 바와 같이, 카본을 포함하는 가스(예를 들어 CxFy계 가스)의 플라스마에 의한 이온성의 이방성 에칭으로 트렌치(3)의 저부의 자연 산화막(4)을 제거한다. 이 공정은, 이온의 직진성을 이용한 이방성 에칭이며, 제1 고주파 전원(51) 및 제2 고주파 전원(56)을 이용하여, 가스 공급부(11)로부터 공급된 가스로부터 플라스마를 발생시켜, 이온을 기판 W로 끌어당김으로써 에칭을 실시한다.
또한 카본을 포함하는 가스로서는 CF4나 C4F8 등의 불화탄소계(CxFy계) 가스를 적합하게 이용할 수 있다. 또한 CH2F2 등의 불소화탄화수소계(CxHyFz계) 가스도 이용할 수 있다. 또한 이들에 더해 Ar 가스 등의 희가스, 및 N2 가스와 같은 불활성 가스, 나아가 미량의 O2 가스를 포함하고 있어도 된다. 이들 가스를 이용함으로써 이방성 에칭 시에 트렌치(3)의 측벽에는 카본계 보호막(도시하지 않음)이 성막되기 때문에, 측벽의 에칭 진행을 억제하면서 자연 산화막(4)을 에칭할 수 있다. 이것에 의하여 CD 손실을 억제하면서 트렌치(3)의 저부의 자연 산화막(4)의 대부분을 제거할 수 있다.
스텝 S103에 있어서, 제어부(40)는 애싱 처리를 실행한다. 여기서는, 이방성 에칭 처리 시에 성막된 카본계 보호막(도시하지 않음)을 애싱 처리에 의하여 제거한다.
스텝 S104에 있어서, 제어부(40)는 스테이지(20)를 소정의 위치로 이동시킨다. 여기서는, 스테이지(20)의 위치를 이방성 에칭 처리 및 애싱 처리 시의 스테이지 위치보다도 가스 도입 기구(13)에 근접시킨다. 스텝 S104에 있어서의 기판 W, 스테이지(20), 승강 핀(28), 맞닿음 부재(30)의 위치를 도 5의 (a)에 도시한다. 구체적으로는, 제어부(40)는 승강 기구(22)를 제어하여 스테이지(20)를 소정의 위치로 이동시킨다. 여기서 소정의 위치란, 가스 도입 기구(13)와 기판 W를 근접시키는 위치이며, 예를 들어 가스 도입 기구(13)의 하면으로부터 기판 W의 상면까지의 거리: X가 3㎜ 내지 10㎜로 되도록 근접시킨다.
스텝 S105에 있어서, 제어부(40)는 케미컬 에칭의 일례인 COR 처리(제2 산화막 제거 처리)를 실행한다. 여기서, 스텝 S102 및 S103에 의하여 기판 W의 자연 산화막(4)의 대부분은 제거된다. 그러나 예를 들어 핀 FET의 트렌치와 같은 복잡한 형상을 갖는 트렌치(3)의 저부의 자연 산화막(4)은, 이온의 직진성을 이용하는 이방성 에칭 처리만으로는 충분히 제거할 수 없다. 이 때문에 이방성 에칭 처리(제1 산화막 제거 처리) 후, 트렌치(3)의 저부에 존재하는 자연 산화막(4)의 잔부를 케미컬 에칭(제2 산화막 제거 처리)에 의하여 제거한다. 케미컬 에칭은, 플라스마를 사용하지 않는 반응성 가스에 의한 에칭이며, 등방적인 에칭이다. 이 때문에, 복잡한 형상을 갖는 트렌치(3)의 저부의 자연 산화막(4)을 제거할 수 있다. 케미컬 에칭으로서는, 케미컬 가스로서 NH3 가스와 HF 가스를 이용하는 COR 처리가 적합하다.
구체적으로는, 제어부(40)는 배기부(15)을 제어하여 내부 공간(10s)의 압력을 대기압보다도 저압 상태(예를 들어 1Torr 이하)로 한다. 또한 제어부(40)는 가스 공급부(11)를 제어하여 가스 도입 기구(13)로부터 내부 공간(10s)으로 케미컬 가스로서 NH3 가스와 HF 가스를 공급한다. 또한 희석 가스로서 Ar 가스나 N2 가스 등의 불활성 가스를 부가해도 된다. 또한 기판 W, 스테이지(20), 승강 핀(28), 맞닿음 부재(30)의 위치는, 도 5의 (a)에 도시하는 스텝 S104의 위치와 마찬가지이다.
또한 COR 처리와 같은 케미컬 에칭은 등방성 에칭이기 때문에 트렌치(3)의 측벽도 에칭되어 CD 손실이 생길 우려가 있지만, 스텝 S105에서는 트렌치(3)의 저부에 약간 남은 자연 산화막(4)을 제거할 뿐이므로 단시간의 처리여도 되며, 실제로는 거의 CD 손실은 생기지 않는다.
도 4의 (c)에 도시한 바와 같이, COR 처리 후, 절연막(2)의 상면 및 트렌치(3)의 저부에, NH3 가스 및 HF 가스와의 반응에 의하여 주로 플루오로규산암모늄((NH4)2SiF6; AFS)을 포함하는 반응 생성물(6)이 형성된다.
여기서, COR 처리에 의하여 생성된 반응 생성물(6)이 챔버(10)의 측벽이나 가스 도입 기구(13)에 부착되는 것을 방지하기 위하여, 히터(10h1, 10h2)에 의하여 챔버(10)의 측벽이나 가스 도입 기구(13)는 가열(예를 들어 약 100℃ 정도)되어 있다.
또한 기판 W는 스테이지(20)의 정전 척(24)으로 보유 지지되어 있다. 이 때문에 기판 W의 온도는 스테이지(20)의 온도 조절부(냉매 유닛(27) 등)에 지배되며, 소정의 목표 온도(예를 들어 약 20 내지 90℃ 정도)로 되도록 제어된다. 또한 기판 W의 형상에 대한 대미지의 관점에서 기판 W의 온도는 상온 근방이어도 된다. 또한 트렌치(3)의 구멍 바닥의 반응 생성물(6)을 효율적으로 제거하여 스루풋을 개선하는 관점에서 기판 W의 온도는, 예를 들어 65℃보다 높은 온도여도 된다.
기판 W에 형성된 산화 실리콘은, 처리 가스(불화수소 가스, 암모니아 가스)와 반응함으로써 반응 생성물로서 암모늄플루오로실리케이트가 생성된다. 또한 암모늄플루오로실리케이트의 승화 온도는 약 100℃이며, 반응 생성물은 기판 W 상에 퇴적된다.
스텝 S106에 있어서, 제어부(40)는 기판 W의 위치를 유지한 채(즉, 가스 도입 기구(13)의 하면으로부터 기판 W의 상면까지의 거리: X를 유지한 채) 스테이지(20)를 하강시킨다. 스텝 S106에 있어서의 기판 W, 스테이지(20), 승강 핀(28), 맞닿음 부재(30)의 위치를 도 5의 (b)에 도시한다. 구체적으로는, 제어부(40)는 맞닿음 부재(30)의 승강 기구(32)를 제어하여 맞닿음 부재(30)의 상면이 승강 핀(28)의 하단부와 맞닿게 함과 함께, 승강 핀(28)의 상단부가 기판 W의 하면과 맞닿게 한다(달리 말하면 승강 핀(28)에 의하여 가스 도입 기구(13)의 하면으로부터 기판 W의 상면까지의 거리: X를 유지함). 또한 제어부(40)는 스위치(26)를 절단시킨다. 이것에 의하여 정전 척(24)에 의한 기판 W의 보유 지지가 해제된다. 또한 제어부(40)는 스테이지(20)의 승강 기구(22)를 제어하여 스테이지(20)를 하강시킨다. 하강한 스테이지(20)(정전 척(24))의 상면과 기판 W의 하면의 거리: Y는, 예를 들어 가스 도입 기구(13)의 하면으로부터 기판 W의 상면까지의 거리: X 이상의 거리를 취할 수 있다.
스텝 S107에 있어서, 제어부(40)는 PHT 처리를 실행한다. PHT 처리는, 스텝 S105의 COR 처리에서 생성된 반응 생성물(6)을 승화시켜 제거하는 처리이다. 구체적으로는 질소 분위기에서, 반응 생성물(6)이 승화하는 온도에서 특정 시간 처리하여 반응 생성물(6)을 승화시켜 기판 W로부터 제거한다.
구체적으로는, 제어부(40)는 배기부(15)을 제어하여 내부 공간(10s)의 압력을 소정의 압력(예를 들어 10Torr 이하)으로 한다. 또한 제어부(40)는 가스 공급부(11)를 제어하여 가스 도입 기구(13)로부터 내부 공간(10s)으로 질소 가스를 공급한다. 또한 기판 W, 스테이지(20), 승강 핀(28), 맞닿음 부재(30)의 위치는, 도 5의 (b)에 도시하는 스텝 S106의 위치와 마찬가지이다.
여기서, 기판 W와 스테이지(20)는 이격되어 있다. 또한 챔버(10)의 측벽이나 가스 도입 기구(13)는 히터(10h1, 10h2)에 의하여 가열되어 있다. 이 때문에 기판 W는, 질소 가스를 통하여 챔버(10)의 측벽이나 가스 도입 기구(13)의 열이 전열되어 가열된다. 이것에 의하여, 기판 W에 퇴적된 반응 생성물이 승화한다. 승화한 반응 생성물은 질소 가스와 함께 배기부(15)에 의하여 내부 공간(10s) 밖으로 배출된다.
스텝 S108에 있어서, 제어부(40)는 기판 W를 챔버(10)로부터 배출한다. 예를 들어 제어부(40)는 게이트 밸브(10g)를 연다. 반송 기구(306)를 챔버(10) 내에 삽입한다. 제어부(40)는 승강 기구(32)를 제어하여 승강 핀(28)을 하강시킨다. 이것에 의하여 기판 W가 승강 핀(28)로부터 반송 기구(306)로 전달된다. 기판 W를 보유 지지한 반송 기구(306)가 통로(10p)로부터 퇴피하면 제어부(40)는 게이트 밸브(10g)를 닫는다.
이상, 제1 실시 형태에 따른 산화막 제거 장치(100)에 의하면, 하나의 챔버(10)에서 기판 W에 형성된 자연 산화막(4)을 제거하기 위한 이방성 에칭 처리, 애싱 처리, COR 처리(등방성 에칭 처리) 및 PHT 처리를 행할 수 있다.
또한 COR 처리에 있어서는, 도 5의 (a)에 도시한 바와 같이, 기판 W는 스테이지(20)의 온도 조절부에 의하여 소정의 목표 온도(예를 들어 30℃)로 온도 조절되어 있다. 이 때문에, 산화 실리콘의 에칭을 촉진시켜 반응 생성물의 생성을 양호하게 행할 수 있다.
또한 PHT 처리에 있어서는, 도 5의 (b)에 도시한 바와 같이, 스테이지(20)만을 하강시켜 기판 W로부터 스테이지(20)를 이격시킴으로써 기판 W를 가스 도입 기구(13)로부터 소정의 위치에 유지시키면서, 가스 도입 기구(13)나 챔버(10)의 측벽을 열원으로 하여 기판 W를 반응 생성물의 승화 온도 이상으로 가열할 수 있다.
또한 스텝 S104에 있어서, 스테이지(20)를 가스 도입 기구(13)에 근접시키는 것으로서 설명하였지만, 이에 한정되는 것은 아니다. 예를 들어 히터(10h1, 10h2)에 의한 챔버(10)의 측면 및 가스 도입 기구(13)의 가열 온도가 150℃ 이상으로 되도록 함으로써 복사열로 기판 W를 가열해도 된다. 이 경우, 스텝 S104는 스킵하고 스텝 S105로 진행되어도 된다.
≪제2 실시 형태≫
다음으로, 제2 실시 형태에 따른 콘택트 형성 시스템(300)에 대하여 설명한다. 제2 실시 형태에 따른 콘택트 형성 시스템(300)은, 제1 실시 형태에 따른 콘택트 형성 시스템(300)과 비교하여 산화막 제거 장치(100)의 구성이 상이하다. 또한 캐리어 C에 수용되는 기판 W의 상태가 상이하다.
<산화막 제거 장치(100A)>
제2 실시 형태에 따른 산화막 제거 장치(100A)의 구조의 일례에 대하여 도 6을 이용하여 설명한다. 도 6은, 제2 실시 형태에 따른 산화막 제거 장치(100A)의 단면 모식도의 일례이다. 도 6에 도시하는 산화막 제거 장치(100A)는, 금속막 성막 장치(200)에 의하여 기판 W의 트렌치(3)의 저부의 실리콘 부분에 콘택트 메탈을 성막하여 콘택트를 형성하기 전에, 실리콘 부분의 표면에 형성된 자연 산화막(4)을 제거하는 장치이다. 또한 산화막 제거 장치(100)는 하나의 챔버(10)에서 자연 산화막(4)을 제거하기 위한 COR 처리와, 해당 COR 처리에 의하여 발생한 반응 생성물(6)을 제거하기 위한 PHT 처리를 행한다.
산화막 제거 장치(100A)는 챔버(10A)를 구비한다. 챔버(10A)에는, 챔버(10A)의 측벽을 가열하는 히터(10h1), 및 챔버(10A)의 상부의 가열을 통하여 가스 도입 기구(13)를 가열하는 히터(10h3)가 마련되어 있다.
또한 산화막 제거 장치(100A)는 플라스마 처리를 행하지 않기 때문에 하부 전극(50), 제1 고주파 전원(51), 정합기(52), 상부 전극(55), 제2 고주파 전원(56), 정합기(57), 지지체(58), 천장판(59), 절연 부재(60) 등을 구비하고 있지 않다.
<산화막 제거 장치(100A)의 동작>
다음으로, 도 7을 이용하여, 제2 실시 형태에 따른 산화막 제거 장치(100A)의 동작에 대하여 설명한다. 도 7은, 제2 실시 형태에 따른 산화막 제거 장치(100A)에 있어서의 동작의 일례를 도시하는 흐름도이다.
먼저, 도 4의 (b)에 도시한 바와 같이, 이방성 에칭 처리 및 애싱 처리가 실시된 기판 W를 준비한다. 기판 W는, 예를 들어 대기 분위기의 캐리어 C에 수용된다. 기판 W는 반송 기구(306, 308)에 의하여 캐리어 C로부터 대기 반송실(303), 로드 로크실(302), 진공 반송실(301)을 통과하여 산화막 제거 장치(100A)로 반송된다.
스텝 S201에 있어서, 제어부(40)는 기판 W를 정전 척(24)의 적재면에 적재한다. 구체적인 동작은 도 3의 스텝 S101과 마찬가지이며, 중복되는 설명을 생략한다.
스텝 S202에 있어서, 제어부(40)는 스테이지(20)를 소정의 위치로 이동시킨다. 여기서 소정의 위치란, 도 5의 (a)에 도시하는 스텝 S104의 상태와 마찬가지로 가스 도입 기구(13)와 기판 W를 근접시키는 위치이며, 예를 들어 가스 도입 기구(13)의 하면으로부터 기판 W의 상면까지의 거리: X가 3㎜ 내지 10㎜로 되도록 근접시킨다.
스텝 S203에 있어서, 제어부(40)는 COR 처리를 실행한다. 스텝 S204에 있어서, 제어부(40)는 기판 W의 위치를 유지한 채(즉, 가스 도입 기구(13)의 하면으로부터 기판 W의 상면까지의 거리: X를 유지한 채) 스테이지(20)를 하강시킨다. 스텝 S205에 있어서, 제어부(40)는 PHT 처리를 실행한다. 스텝 S206에 있어서, 제어부(40)는 기판 W를 챔버(10)로부터 배출한다. 구체적인 동작은 도 3의 스텝 S105 내지 S108과 마찬가지이며, 중복되는 설명을 생략한다.
이상, 제2 실시 형태에 따른 산화막 제거 장치(100A)에 의하면, 하나의 챔버(10)에서 일련의 처리(COR 처리 및 PHT 처리)를 행할 수 있다.
또한 스텝 S202에 있어서, 스테이지(20)를 가스 도입 기구(13)에 근접시키는 것으로서 설명하였지만, 이에 한정되는 것은 아니다. 예를 들어 히터(10h1, 10h3)에 의한 챔버(10)의 측면 및 가스 도입 기구(13)의 가열 온도가 150℃ 이상으로 되도록 함으로써 복사열로 기판 W를 가열해도 된다. 이 경우, 스텝 S202는 스킵하고 스텝 S203으로 진행되어도 된다.
이상, 콘택트 형성 시스템(300), 산화막 제거 장치(100, 100A)의 실시 형태 등에 대하여 설명하였지만, 본 개시는 상기 실시 형태 등에 한정되는 것은 아니며, 특허 청구의 범위에 기재된 본 개시의 요지 범위 내에 있어서 다양한 변형, 개량이 가능하다.

Claims (14)

  1. 챔버와,
    승강 핀을 갖는 스테이지와,
    상기 스테이지의 상방에 배치되고 상기 챔버 내에 처리 가스를 도입하는 가스 도입부와,
    상기 가스 도입부를 가열하는 제1 가열원과,
    상기 스테이지를 승강시키는 스테이지 승강부와,
    상기 승강 핀을 승강시키는 승강 핀 승강부를 포함하는 기판 처리 장치의 제어 방법이며,
    상기 스테이지에, 산화물을 갖는 기판을 지지시키는 공정과,
    상기 가스 도입부로부터 처리 가스를 공급하고 상기 처리 가스에 의하여 상기 산화물을 에칭하는 공정과,
    상기 승강 핀으로 상기 기판의 위치를 유지시킴과 함께 상기 스테이지를 하강시키는 공정과,
    상기 제1 가열원에 의하여, 상기 에칭에 의하여 생성된 반응 생성물을 승화시키는 공정을 포함하는,
    기판 처리 장치의 제어 방법.
  2. 제1항에 있어서,
    상기 기판 처리 장치는 상기 스테이지의 온도를 조정하는 온도 조정부를 더 포함하고,
    상기 산화물을 에칭하는 공정은 상기 온도 조정부에서 상기 기판의 온도를 조정하는,
    기판 처리 장치의 제어 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 기판 처리 장치는 상기 챔버를 가열하는 제2 가열원을 더 포함하고,
    상기 반응 생성물을 승화시키는 공정은 상기 제1 가열원 및 상기 제2 가열원에 의하여 상기 반응 생성물을 승화시키는,
    기판 처리 장치의 제어 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 기판을 지지시키는 공정 후,
    상기 스테이지를 상기 가스 도입부에 근접시키는 공정을 포함하는,
    기판 처리 장치의 제어 방법.
  5. 제4항에 있어서,
    상기 스테이지를 상기 가스 도입부에 근접시키는 공정은,
    상기 가스 도입부와 상기 기판의 거리를 3㎜ 이상 10㎜ 이하의 범위로 하는,
    기판 처리 장치의 제어 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 기판을 지지시키는 공정과, 상기 산화물을 에칭하는 공정과, 상기 스테이지를 하강시키는 공정과, 상기 반응 생성물을 승화시키는 공정을 동일한 상기 챔버 내에서 행하는,
    기판 처리 장치의 제어 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 가열원은 복사열에 의하여 상기 기판을 가열시키는,
    기판 처리 장치의 제어 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 기판에, 카본을 포함하는 가스의 플라스마에 의한 플라스마 에칭 처리를 실시하는 공정과,
    상기 플라스마 에칭 처리에 의하여 성막된 보호막을 애싱하는 공정을 더 포함하는,
    기판 처리 장치의 제어 방법.
  9. 제8항에 있어서,
    상기 플라스마 에칭 처리를 실시하는 공정 및 상기 애싱하는 공정을 동일한 상기 챔버 내에서 행하는,
    기판 처리 장치의 제어 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 스테이지의 온도는 65℃보다 높은 온도인,
    기판 처리 장치의 제어 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 스테이지를 하강시키는 공정에 있어서의 하강시킨 상기 스테이지와 상기 기판의 거리는,
    상기 에칭하는 공정에 있어서의 상기 스테이지와 상기 가스 도입부의 거리 이상으로 이격되어 있는,
    기판 처리 장치의 제어 방법.
  12. 챔버와,
    승강 핀을 갖는 스테이지와,
    상기 스테이지의 상방에 배치되고 상기 챔버 내에 처리 가스를 도입하는 가스 도입부와,
    상기 가스 도입부를 가열하는 제1 가열원과,
    상기 스테이지를 승강시키는 스테이지 승강부와,
    상기 승강 핀을 승강시키는 승강 핀 승강부와,
    제어부를 포함하고,
    상기 제어부는,
    상기 스테이지에, 산화물을 갖는 기판을 지지시키는 공정과,
    상기 가스 도입부로부터 처리 가스를 공급하고 상기 처리 가스에 의하여 상기 산화물을 에칭하는 공정과,
    상기 승강 핀으로 상기 기판의 위치를 유지시킴과 함께 상기 스테이지를 하강시키는 공정과,
    상기 제1 가열원에 의하여, 상기 에칭에 의하여 생성된 반응 생성물을 승화시키는 공정을 실행하는, 기판 처리 장치.
  13. 제12항에 기재된 기판 처리 장치와,
    금속막을 성막하는 금속막 성막 장치와,
    상기 기판 처리 장치와 상기 금속막 성막 장치를 접속하는 진공 반송실을 포함하는, 클러스터 시스템.
  14. 제13항에 있어서,
    상기 기판 처리 장치에 의한 기판의 처리와, 상기 금속막 성막 장치에 의한, 상기 기판에 금속막을 성막하는 처리는, 진공을 깨뜨리지 않고 실행시키는, 클러스터 시스템.
KR1020200009307A 2019-01-30 2020-01-23 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템 KR102389116B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019014756A JP2020123672A (ja) 2019-01-30 2019-01-30 基板処理装置の制御方法、基板処理装置及びクラスタシステム
JPJP-P-2019-014756 2019-01-30

Publications (2)

Publication Number Publication Date
KR20200094677A true KR20200094677A (ko) 2020-08-07
KR102389116B1 KR102389116B1 (ko) 2022-04-21

Family

ID=71733765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200009307A KR102389116B1 (ko) 2019-01-30 2020-01-23 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템

Country Status (4)

Country Link
US (1) US11393696B2 (ko)
JP (1) JP2020123672A (ko)
KR (1) KR102389116B1 (ko)
TW (1) TW202046426A (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244244A (ja) 2004-02-26 2005-09-08 Applied Materials Inc ライン製造のフロントエンドのためのインサイチュドライクリーンチャンバ
JP2007281298A (ja) * 2006-04-10 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
JP2008235309A (ja) * 2007-03-16 2008-10-02 Tokyo Electron Ltd 基板処理装置、基板処理方法および記録媒体
KR20140069323A (ko) * 2011-09-30 2014-06-09 도쿄엘렉트론가부시키가이샤 결합된 실리콘 산화물 에칭 및 오염 제거 프로세스
WO2015147038A1 (ja) * 2014-03-26 2015-10-01 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
JP2018032720A (ja) * 2016-08-24 2018-03-01 東京エレクトロン株式会社 基板処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311540A (ja) * 2006-05-18 2007-11-29 Renesas Technology Corp 半導体装置の製造方法
TW200910526A (en) * 2007-07-03 2009-03-01 Renesas Tech Corp Method of manufacturing semiconductor device
JP5214261B2 (ja) * 2008-01-25 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI492298B (zh) * 2011-08-26 2015-07-11 Applied Materials Inc 雙重圖案化蝕刻製程
JP2015056519A (ja) * 2013-09-12 2015-03-23 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
JP6435667B2 (ja) * 2014-07-01 2018-12-12 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US10622205B2 (en) * 2015-02-16 2020-04-14 Tokyo Electron Limited Substrate processing method and substrate processing apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244244A (ja) 2004-02-26 2005-09-08 Applied Materials Inc ライン製造のフロントエンドのためのインサイチュドライクリーンチャンバ
JP2007281298A (ja) * 2006-04-10 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
JP2008235309A (ja) * 2007-03-16 2008-10-02 Tokyo Electron Ltd 基板処理装置、基板処理方法および記録媒体
KR20140069323A (ko) * 2011-09-30 2014-06-09 도쿄엘렉트론가부시키가이샤 결합된 실리콘 산화물 에칭 및 오염 제거 프로세스
WO2015147038A1 (ja) * 2014-03-26 2015-10-01 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
JP2018032720A (ja) * 2016-08-24 2018-03-01 東京エレクトロン株式会社 基板処理方法

Also Published As

Publication number Publication date
US20200243347A1 (en) 2020-07-30
KR102389116B1 (ko) 2022-04-21
TW202046426A (zh) 2020-12-16
US11393696B2 (en) 2022-07-19
JP2020123672A (ja) 2020-08-13

Similar Documents

Publication Publication Date Title
CN110504157B (zh) 基板处理方法和基板处理装置
US6461801B1 (en) Rapid heating and cooling of workpiece chucks
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
CN110809817B (zh) 蚀刻方法和蚀刻装置
KR101495288B1 (ko) 기판 처리 장치 및 방법
KR102143272B1 (ko) 기판 처리 장치, 기판 적재 기구, 및 기판 처리 방법
US20180261464A1 (en) Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
TWI797293B (zh) 電漿處理裝置及被處理體之搬運方法
KR20090127323A (ko) 고효율의 비플라즈마 처리를 실행하기 위한 처리 시스템 및 방법
US10153172B2 (en) Etching method and recording medium
KR102118784B1 (ko) 산화막 제거 방법 및 제거 장치, 그리고 컨택트 형성 방법 및 컨택트 형성 시스템
TW201742147A (zh) 基板處理裝置
US20080223399A1 (en) Substrate processing apparatus, substrate processing method and storage medium
KR20180116327A (ko) 기판 처리 방법
JPH08115901A (ja) プラズマ処理方法およびプラズマ処理装置
CN110610842A (zh) 低温蚀刻方法和等离子体蚀刻设备
US20210035814A1 (en) Substrate processing method, substrate processing apparatus and cleaning apparatus
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
JP2019024043A (ja) シリコン酸化膜を除去する方法
KR102389116B1 (ko) 기판 처리 장치의 제어 방법, 기판 처리 장치 및 클러스터 시스템
US20220415648A1 (en) Selective carbon deposition on top and bottom surfaces of semiconductor substrates
KR102653253B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101150268B1 (ko) 열처리 장치 및 처리 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant