KR102461750B1 - 피처리체를 처리하는 방법 - Google Patents

피처리체를 처리하는 방법 Download PDF

Info

Publication number
KR102461750B1
KR102461750B1 KR1020170101565A KR20170101565A KR102461750B1 KR 102461750 B1 KR102461750 B1 KR 102461750B1 KR 1020170101565 A KR1020170101565 A KR 1020170101565A KR 20170101565 A KR20170101565 A KR 20170101565A KR 102461750 B1 KR102461750 B1 KR 102461750B1
Authority
KR
South Korea
Prior art keywords
layer
gas
plasma
mask
etching
Prior art date
Application number
KR1020170101565A
Other languages
English (en)
Other versions
KR20180018416A (ko
Inventor
신야 모리키타
타카노리 반세
유타 세야
료스케 니이츠마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180018416A publication Critical patent/KR20180018416A/ko
Application granted granted Critical
Publication of KR102461750B1 publication Critical patent/KR102461750B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

유기막의 에칭에 이용되는 마스크의 제거가 유기막의 측벽 형상에 미치는 영향을 저감하기 위한 기술을 제공한다. 일실시 형태의 피처리체를 처리하는 방법으로서, 피처리체는 피에칭층과 피에칭층 상에 마련된 유기막과 유기막 상에 마련된 마스크를 구비하고, 유기막은 제 1 층과 제 2 층에 의해 구성되고, 마스크는 제 1 층 상에 마련되고, 제 1 층은 제 2 층 상에 마련되고, 제 2 층은 피에칭층 상에 마련되며, 이 방법은, 피처리체가 수용된 플라즈마 처리 장치의 처리 용기 내에 있어서, 제 1 가스의 플라즈마를 생성하고, 제 1 가스의 플라즈마와 마스크를 이용하여 제 1 층을 제 2 층에 도달할 때까지 에칭하고, 제 1 층의 측면에 보호막을 컨포멀하게 형성하는 공정과, 처리 용기 내에 있어서 제 2 가스의 플라즈마를 생성하고, 제 2 가스의 플라즈마를 이용하여 마스크를 제거하는 공정을 구비한다.

Description

피처리체를 처리하는 방법 {METHOD OF PROCESSING TARGET OBJECT}
본 발명의 실시 형태는 피처리체를 처리하는 방법에 관한 것이다.
플라즈마 처리 장치를 이용한 피처리체의 플라즈마 처리의 일종으로서 플라즈마 에칭이 있다. 플라즈마 에칭에 이용되는 레지스트 마스크는 포토리소그래피 기술에 의해 형성되고, 피에칭층에 형성되는 패턴의 한계 치수는 포토리소그래피 기술에 의해 형성되는 레지스트 마스크의 해상도에 의존한다. 그러나, 레지스트 마스크의 해상도에는 해상 한계가 있다. 전자 디바이스의 고집적화에 대한 요구가 점점 높아지고 있어, 레지스트 마스크의 해상 한계보다 작은 치수의 패턴을 형성하는 것이 요구되게 되었다. 이 때문에, 특허 문헌 1에 기재되어 있는 바와 같이, 레지스트 마스크 상에 실리콘 산화막을 형성함으로써, 당해 레지스트 마스크의 치수를 조정하고, 당해 레지스트 마스크에 의해 제공되는 개구의 폭을 축소하는 기술이 제안되어 있다.
일본특허공개공보 2004-080033호
한편, 최근의 전자 디바이스의 고집적화에 수반되는 미세화에 의해, 피처리체 상의 패턴 형성 중 특히 적층 구조에 포함되는 유기막 등에 대한 에칭을 진행하는 경우에 있어서, 고정밀도의 최소 선폭(CD : Critical Dimension)의 제어가 요구된다. 이 경우, 상기의 유기막에 대한 에칭에 이용되는 마스크로서는 유기막 상에 마련되는 실리콘 함유의 반사 방지막이 이용되지만, 당해 반사 방지막으로부터 얻어지는 마스크의 제거에는 유기막의 측벽 형상에 대한 영향과 트레이드 오프의 관계가 발생할 수 있다. 따라서, 유기막의 에칭에 이용되는 마스크의 제거가 유기막의 측벽 형상에 미치는 영향을 저감하기 위한 기술의 실현이 요망되고 있다.
일태양에 있어서는 피처리체를 처리하는 방법이 제공된다. 피처리체는 피에칭층과 피에칭층 상에 마련된 유기막과 유기막 상에 마련된 마스크를 구비하고, 유기막은 제 1 층과 제 2 층에 의해 구성되고, 마스크는 제 1 층 상에 마련되고, 제 1 층은 제 2 층 상에 마련되고, 제 2 층은 피에칭층 상에 마련된다. 이 방법은, 피처리체가 수용된 플라즈마 처리 장치의 처리 용기 내에 있어서, 제 1 가스의 플라즈마를 생성하고, 제 1 가스의 플라즈마와 마스크를 이용하여 제 1 층을 제 2 층에 도달할 때까지 에칭하고, 이 에칭에 의해 형성된 제 1 층의 측면에 보호막을 컨포멀하게 형성하는 공정(공정(a)이라고 함)과, 처리 용기 내에 있어서 제 2 가스의 플라즈마를 생성하고, 제 2 가스의 플라즈마를 이용하여 마스크를 제거하는 공정(공정(b)이라고 함)을 구비하고, 공정(b)은 피에칭층을 에칭하는 처리의 실행 전에 실행된다.
상기 방법에서는, 먼저 유기막의 일부(제 1 층)가 에칭되고, 이 에칭에 의해 형성된 제 1 층의 측면에, 유기막의 제 2 층이 에칭되기 전에 보호막이 컨포멀하게 형성된다. 이와 같이, 유기막의 에칭에 있어서, 공정(a)에서는 먼저 제 1 층의 에칭 후에 형성되는 유기막으로 이루어지는 마스크(이하, 유기막 마스크라고 함)의 측면에 보호막이 형성되므로, 후속의 제 2 층의 에칭 시에 있어서 유기막 마스크에 대한 에칭이 억제될 수 있다. 따라서, 유기막 마스크의 형상을 유지하면서 제 2 층의 에칭이 가능해진다. 이 때문에, 공정(a)을 포함하는 유기막에 대한 에칭 처리에 있어서, 에칭 후의 유기막의 Top CD(제 1 층의 상단(上端)의 폭에 대응)와 Bottom CD(제 2 층의 폭에 대응)를 독립적으로 제어할 수 있다. 또한, 공정(b)에 있어서 피에칭층의 에칭 전에 마스크(유기막의 위에 마련되어 있던 마스크)가 제거되므로, 당해 마스크가 제거된 시점에 있어서 유기막의 수직 형상이 유지되어 있는 상태가 되어 있으므로, 후속의 피에칭층에 대한 에칭 처리 등에 있어서 프로세스 마진을 확대할 수 있다.
일실시 형태에서는, 제 2 가스는 하이드로플루오르카본 가스, 플루오르카본 가스, 염소 가스 중 어느 하나의 가스를 포함할 수 있다. 이와 같이, 제 2 가스가 불소, 염소의 할로겐을 함유하므로 마스크의 제거를 양호하게 행할 수 있다.
일실시 형태에서는, 제 1 가스는 수소 가스와 질소 가스를 포함할 수 있다. 이와 같이, 제 1 가스가 수소 가스와 질소 가스를 함유하므로 유기막에 대한 에칭을 양호하게 행할 수 있다.
일실시 형태에서는, 보호막은 산화막일 수 있다. 이와 같이, 보호막이 산화막이므로, 산화막에 대하여 고선택비의 에칭이 제 2 층에 대하여 행해지는 경우에는, 제 2 층에 대한 에칭량이 양호하게 제어될 수 있다.
일실시 형태에서는, 공정(a)은, 제 1 층을 제 2 층에 도달할 때까지 에칭한 후에 있어서, 처리 용기 내에 제 3 가스를 공급하는 공정(공정(c)이라고 함)과, 공정(c)의 실행 후에 처리 용기 내의 공간을 퍼지하는 공정(공정(d)이라고 함)과, 공정(d)의 실행 후에 처리 용기 내에 있어서 제 4 가스의 플라즈마를 생성하는 공정(공정(e)이라고 함)과, 공정(e)의 실행 후에 처리 용기 내의 공간을 퍼지하는 공정을 포함하는 제 1 시퀀스를 반복 실행함으로써, 제 1 층의 측면에 보호막을 컨포멀하게 형성할 수 있다. 공정(c)은 제 3 가스의 플라즈마를 생성하지 않는다. 이와 같이, 공정(a)은 ALD(Atomic Layer Deposition)법과 동일한 방법에 의해 제 1 층의 측면에 보호막이 컨포멀하게 형성되므로, 제 1 층에 대한 보호의 강도가 향상되고, 또한 제 1 층을 보호하는 보호막을 균일한 막 두께로 형성할 수 있다.
일실시 형태에서는, 제 3 가스는 아미노실란계 가스를 포함할 수 있다. 이와 같이, 제 3 가스가 아미노실란계 가스를 포함하므로, 공정(c)에 의해 실리콘의 반응 전구체가 제 1 층의 측면 등의 원자층을 따라 제 1 층 등의 위에 형성된다.
일실시 형태에서는, 제 3 가스는 모노아미노실란을 포함할 수 있다. 이와 같이, 모노아미노실란을 포함하는 제 3 가스를 이용하여 공정(c)에 있어서 실리콘의 반응 전구체의 형성을 행할 수 있다.
일실시 형태에서는, 제 3 가스에 포함되는 아미노실란계 가스는 1 ~ 3 개의 규소 원자를 가지는 아미노실란을 포함할 수 있다. 제 3 가스에 포함되는 아미노실란계 가스는 1 ~ 3 개의 아미노기를 가지는 아미노실란을 포함할 수 있다. 이와 같이, 제 3 가스에 포함되는 아미노실란계 가스에는 1 ~ 3 개의 규소 원자를 가지는 아미노실란을 이용할 수 있다. 또한, 제 3 가스에 포함되는 아미노실란계 가스에는 1 ~ 3 개의 아미노기를 가지는 아미노실란을 이용할 수 있다.
일실시 형태에서는, 제 4 가스는 산소 원자를 포함할 수 있다. 제 4 가스는 이산화탄소 가스 또는 산소 가스를 포함할 수 있다. 이와 같이, 제 4 가스가 산소 원자를 포함하므로, 공정(e)에 있어서 당해 산소 원자가 제 1 층 등의 위에 마련되는 실리콘의 반응 전구체와 결합함으로써, 제 1 층 등의 위에 산화 실리콘의 보호막이 컨포멀하게 형성될 수 있다. 또한, 제 4 가스가 이산화탄소 가스인 경우, 제 4 가스가 탄소 원자를 포함하므로 산소 원자에 의한 제 1 층 등에 대한 침식이 당해 탄소 원자에 의해 억제될 수 있다.
일실시 형태에서는, 공정(a)은, 제 1 시퀀스를 반복 실행한 후에 처리 용기 내에 있어서 제 5 가스의 플라즈마를 생성하고, 제 1 시퀀스를 반복 실행한 것에 의해 제 2 층의 표면에 형성된 막을, 제 5 가스의 플라즈마를 이용하여 제거하는 공정을 더 포함할 수 있다. 제 5 가스는 불소를 포함할 수 있다. 이와 같이, 제 1 시퀀스를 반복 실행함으로써 형성되는 막에 대한 에칭이 불소를 포함하는 제 5 가스의 플라즈마를 이용하여 이방적으로 행해져, 제 2 층의 표면에 형성된 막이 선택적으로 제거될 수 있으므로, 이 제거 후에 있어서 제 2 층에 대한 에칭이 가능해진다.
일실시 형태에서는, 제 5 가스는 플루오르카본 가스를 포함할 수 있다. 이와 같이, 제 5 가스가 플루오르카본 가스를 포함하므로, 공정(a)에서 형성된 보호막을 에칭할 수 있다.
일실시 형태에서는, 공정(a)은, 제 1 층을 제 2 층에 도달할 때까지 에칭한 후로서 제 1 층의 측면에 보호막을 컨포멀하게 형성하기 전에 있어서, 처리 용기 내에서 플라즈마를 발생시켜 처리 용기에 마련된 상부 전극에 음의 직류 전압을 인가함으로써, 제 1 층에 이차 전자를 조사하는 공정을 구비할 수 있다. 이와 같이, 공정(a)에 있어서 제 1 층을 제 2 층에 도달할 때까지 에칭한 후에 제 1 층에 이차 전자를 조사하므로, 보호막의 형성 전에 제 1 층을 개질할 수 있어, 후속의 공정에 의한 제 1 층의 손상을 억제할 수 있다.
일실시 형태에서는, 공정(b)의 실행 후에 있어서, 처리 용기 내에 있어서 제 6 가스의 플라즈마를 생성하고, 제 6 가스의 플라즈마와 제 1 층과 보호막을 이용하여, 제 1 층의 형상을 유지하면서 제 2 층을 피에칭층에 도달할 때까지 에칭하는 공정(공정(f)이라고 함)을 더 구비할 수 있다. 이와 같이, 제 2 층이 피에칭층에 도달할 때까지 에칭되므로, 피에칭층의 표면이 노출되어 피에칭층에 대한 후속의 에칭이 가능해진다.
일실시 형태에서는, 제 6 가스는 질소 가스와 수소 가스를 포함할 수 있다. 이와 같이, 수소 가스와 질소 가스를 포함하는 제 6 가스의 플라즈마에 의해, 유기막에 대한 에칭을 수직성 좋게 행할 수 있고, 따라서, 에칭에 의한 패턴 폭의 변동이 억제될 수 있다.
일실시 형태에서는, 공정(f)의 실행 후에 있어서 피에칭층을 에칭하는 공정(공정(g)이라고 함)을 더 구비하고, 공정(g)은, 처리 용기 내에 있어서 제 7 가스의 플라즈마를 생성하고, 제 7 가스의 플라즈마에 포함되는 라디칼을 포함하는 혼합층을 피에칭층의 표면의 원자층에 형성하는 공정과, 이 공정의 실행 후에 처리 용기 내의 공간을 퍼지하는 공정과, 이 공정의 실행 후에, 처리 용기 내에 있어서 제 8 가스의 플라즈마를 생성하고, 제 8 가스의 플라즈마에 바이어스 전압을 인가하여 혼합층을 제거하는 공정과, 이 공정의 실행 후에, 처리 용기 내의 공간을 퍼지하는 공정을 포함하는 제 2 시퀀스를 반복 실행하여, 피에칭층을 원자층마다 제거함으로써, 피에칭층을 에칭할 수 있다. 제 7 가스는 플루오르카본 가스와 희가스와 산소 가스를 포함할 수 있다. 제 8 가스는 희가스를 포함할 수 있다. 이와 같이, 공정(g)은 ALE(Atomic Layer Etching)법과 동일한 방법에 의해 피에칭층을 원자층마다 제거할 수 있다.
일실시 형태에서는, 공정(b)의 실행 전에 있어서 제 2 층의 두께는 10 nm 이상 20 nm 이하일 수 있다. 이와 같이, 제 2 층의 두께가 10 nm 이상 20 nm 이하이면, 공정(b)에 있어서 제 2 층의 폭을 양호하게 조절할 수 있다.
이상 설명한 바와 같이, 유기막의 에칭에 이용되는 마스크의 제거가 유기막의 측벽 형상에 미치는 영향을 저감하기 위한 기술의 실현이 실현된다.
도 1은 일실시 형태에 따른 방법을 나타내는 순서도이다.
도 2는 플라즈마 처리 장치의 일례를 나타내는 도이다.
도 3은 (a)부, (b)부, (c)부 및 (d)부를 포함하고, 도 3의 (a)부는 도 1에 나타내는 주요한 공정의 실행 전의 피처리체의 상태를 나타내는 단면도이고, 도 3의 (b)부 ~ (d)부는 도 1에 나타내는 주요한 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 4는 (a)부, (b)부, (c)부 및 (d)부를 포함하고, 도 4의 (a)부 ~ (d)부는 도 1에 나타내는 주요한 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 5는 (a)부 및 (b)부를 포함하고, 일실시 형태에 따른 방법에 의해 가지게 되는 효과를 설명하기 위하여 이용되는 도이다.
도 6는 (a)부, (b)부 및 (c)부를 포함하고, 도 6의 (a)부 ~ (c)부는 도 1에 나타내는 시퀀스의 실행에 의해 막이 형성되는 모습을 모식적으로 나타내는 도이다.
도 7은 (a)부, (b)부 및 (c)부를 포함하고, 도 7의 (a)부 ~ (c)부는 도 1에 나타내는 방법에 있어서의 에칭의 원리를 나타내는 도이다.
이하, 도면을 참조하여 다양한 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 일실시 형태의 방법을 나타내는 순서도이다. 도 1에 나타내는 일실시 형태의 방법(MT)은 피처리체(이하, '웨이퍼'라고 하는 경우가 있음)를 처리하는 방법이다. 방법(MT)은 도 1에 나타내는 바와 같이 공정(ST1 ~ ST4), 시퀀스(SQ1)(제 1 시퀀스), 공정(ST6 ~ ST9), 시퀀스(SQ2)(제 2 시퀀스) 및 공정(ST11, ST12)을 구비한다. 시퀀스(SQ1)는 공정(ST5a ~ ST5d)을 구비한다. 시퀀스(SQ2)는 공정(ST10a ~ ST10d)을 구비한다. 또한, 일실시 형태의 방법(MT)은 단일의 플라즈마 처리 장치(후술의 플라즈마 처리 장치(10))를 이용하여 실행하는 것이 가능하지만, 방법(MT)의 각 공정에 따라 복수의 플라즈마 처리 장치(10)가 이용될 수 있다.
도 2는 플라즈마 처리 장치의 일례를 나타내는 도이다. 도 2에는 피처리체를 처리하는 방법의 다양한 실시 형태에서 이용 가능한 플라즈마 처리 장치(10)의 단면 구조가 개략적으로 나타내어져 있다. 도 2에 나타내는 바와 같이, 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이다.
플라즈마 처리 장치(10)는 처리 용기(12), 배기구(12e), 반입반출구(12g), 지지부(14), 배치대(PD), 직류 전원(22), 스위치(23), 냉매 유로(24), 배관(26a), 배관(26b), 상부 전극(30), 절연성 차폐 부재(32), 전극판(34), 가스 토출홀(34a), 전극 지지체(36), 가스 확산실(36a), 가스 통류홀(36b), 가스 도입구(36c), 가스 공급관(38), 가스 소스군(40), 밸브군(42), 유량 제어기군(45), 퇴적물 실드(46), 배기 플레이트(48), 배기 장치(50), 배기관(52), 게이트 밸브(54), 제 1 고주파 전원(62), 제 2 고주파 전원(64), 정합기(66), 정합기(68), 전원(70), 제어부(Cnt), 포커스 링(FR), 히터 전원(HP), 히터(HT)를 구비한다. 배치대(PD)는 정전 척(ESC), 하부 전극(LE)을 구비한다. 하부 전극(LE)은 제 1 플레이트(18a), 제 2 플레이트(18b)를 구비한다. 처리 용기(12)는 처리 공간(Sp)을 구획 형성한다.
처리 용기(12)는 대략 원통 형상을 가진다. 처리 용기(12)는 예를 들면 알루미늄으로 구성된다. 처리 용기(12)의 내벽면은 양극 산화 처리가 실시되어 있다. 처리 용기(12)는 보안 접지된다.
지지부(14)는 처리 용기(12)의 내측에 있어서 처리 용기(12)의 저부 상에 마련된다. 지지부(14)는 대략 원통상(圓筒狀)의 형상을 구비한다. 지지부(14)는 예를 들면 절연 재료로 구성된다. 지지부(14)를 구성하는 절연 재료는, 예를 들면 석영을 포함할 수 있다. 지지부(14)는 처리 용기(12) 내에 있어서 처리 용기(12)의 저부로부터 연직 방향으로 연장된다.
배치대(PD)는 처리 용기(12) 내에 마련된다. 배치대(PD)는 지지부(14)에 의해 지지된다. 배치대(PD)는 배치대(PD)의 상면에 있어서 웨이퍼(W)를 유지한다. 웨이퍼(W)는 피처리체이다. 배치대(PD)는 하부 전극(LE) 및 정전 척(ESC)을 가진다.
하부 전극(LE)은 제 1 플레이트(18a) 및 제 2 플레이트(18b)를 포함한다. 제 1 플레이트(18a) 및 제 2 플레이트(18b)는, 예를 들면 알루미늄 등의 금속으로 구성된다. 제 1 플레이트(18a) 및 제 2 플레이트(18b)는 대략 원반상(圓盤狀)의 형상을 구비한다. 제 2 플레이트(18b)는 제 1 플레이트(18a) 상에 마련된다. 제 2 플레이트(18b)는 제 1 플레이트(18a)에 전기적으로 접속된다.
정전 척(ESC)은 제 2 플레이트(18b) 상에 마련된다. 정전 척(ESC)은 한 쌍의 절연층의 사이, 또는, 한 쌍의 절연 시트의 사이에 있어서 도전막의 전극을 배치한 구조를 가진다. 직류 전원(22)은 스위치(23)를 개재하여 정전 척(ESC)의 전극에 전기적으로 접속된다. 정전 척(ESC)은, 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착한다. 이에 의해, 정전 척(ESC)은 웨이퍼(W)를 유지할 수 있다.
포커스 링(FR)은, 웨이퍼(W)의 에지 및 정전 척(ESC)을 둘러싸도록 제 2 플레이트(18b)의 주연부 상에 배치된다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위하여 마련된다. 포커스 링(FR)은 에칭 대상의 막의 재료에 따라 적절히 선택되는 재료로 구성되어 있고, 예를 들면, 석영으로 구성될 수 있다.
냉매 유로(24)는 제 2 플레이트(18b)의 내부에 마련된다. 냉매 유로(24)는 온조(溫調) 기구를 구성한다. 냉매 유로(24)에는 처리 용기(12)의 외부에 마련되는 칠러 유닛으로부터 배관(26a)을 통하여 냉매가 공급된다. 냉매 유로(24)에 공급되는 냉매는 배관(26b)을 통하여 칠러 유닛으로 되돌려진다. 이와 같이, 냉매 유로(24)에는 냉매가 순환하도록 공급된다. 이 냉매의 온도를 제어함으로써 정전 척(ESC)에 의해 지지되는 웨이퍼(W)의 온도가 제어된다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를 정전 척(ESC)의 상면과 웨이퍼(W)의 이면의 사이에 공급한다.
히터(HT)는 가열 소자이다. 히터(HT)는 예를 들면 제 2 플레이트(18b) 내에 매립된다. 히터 전원(HP)은 히터(HT)에 접속된다. 히터 전원(HP)으로부터 히터(HT)에 전력이 공급됨으로써 배치대(PD)의 온도가 조정되고, 그리고, 배치대(PD) 상에 배치되는 웨이퍼(W)의 온도가 조정된다. 또한, 히터(HT)는 정전 척(ESC)에 내장될 수 있다.
상부 전극(30)은 배치대(PD)의 상방에 있어서 배치대(PD)와 대향 배치된다. 하부 전극(LE)과 상부 전극(30)은 서로 대략 평행하게 마련된다. 상부 전극(30)과 하부 전극(LE)의 사이에는 처리 공간(Sp)이 제공된다. 처리 공간(Sp)은 플라즈마 처리를 웨이퍼(W)에 행하기 위한 공간 영역이다.
상부 전극(30)은 절연성 차폐 부재(32)를 개재하여 처리 용기(12)의 상부에 지지된다. 절연성 차폐 부재(32)는 절연 재료로 구성되어 있고, 예를 들면, 석영을 포함할 수 있다. 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(Sp)에 면하고 있다. 전극판(34)은 복수의 가스 토출홀(34a)을 구비한다. 전극판(34)은 일실시 형태에서는 실리콘으로 구성될 수 있다.
전극 지지체(36)는 전극판(34)을 착탈 가능하게 지지하는 것이고, 예를 들면, 알루미늄 등의 도전성 재료로 구성될 수 있다. 전극 지지체(36)는 수냉 구조를 가질 수 있다. 가스 확산실(36a)은 전극 지지체(36)의 내부에 마련된다. 복수의 가스 통류홀(36b)의 각각은 가스 토출홀(34a)에 연통한다. 복수의 가스 통류홀(36b)의 각각은 가스 확산실(36a)로부터 하방으로(배치대(PD)측을 향하여) 연장된다.
가스 도입구(36c)는 가스 확산실(36a)에 대하여 처리 가스를 유도한다. 가스 도입구(36c)는 전극 지지체(36)에 마련된다. 가스 공급관(38)은 가스 도입구(36c)에 접속된다.
가스 소스군(40)은 밸브군(42) 및 유량 제어기군(45)을 개재하여 가스 공급관(38)에 접속된다. 가스 소스군(40)은 복수의 가스 소스를 가진다. 복수의 가스 소스는 아미노실란계 가스의 소스, 산소 가스의 소스, 수소 가스의 소스, 질소 가스의 소스, 이산화탄소 가스의 소스, 플루오르카본 가스(하이드로플루오르카본 가스)의 소스, 염소 가스 및 희가스의 소스를 포함할 수 있다. 아미노실란계 가스(후술의 가스(GB)에 포함되는 가스)로서는 아미노기의 수가 비교적 적은 분자 구조의 것이 이용될 수 있고, 예를 들면, 모노아미노실란(H3-Si-R(R은 유기를 포함하고 있고 치환되어 있어도 되는 아미노기))이 이용될 수 있다. 상기의 아미노실란계 가스(후술의 가스(GB)에 포함되는 가스)는 1 ~ 3 개의 규소 원자를 가질 수 있는 아미노실란을 포함할 수 있고, 1 ~ 3 개의 아미노기를 가지는 아미노실란을 포함할 수 있다. 1 ~ 3 개의 규소 원자를 가지는 아미노실란은 1 ~ 3 개의 아미노기를 가지는 모노실란(모노아미노실란), 1 ~ 3 개의 아미노기를 가지는 디실란, 또는, 1 ~ 3 개의 아미노기를 가지는 트리실란일 수 있다. 또한, 상기의 아미노실란은 치환되어 있어도 되는 아미노기를 가질 수 있다. 또한, 상기의 아미노기는 메틸기, 에틸기, 프로필기 및 부틸기 중 어느 것에 의해 치환될 수 있다. 또한, 상기의 메틸기, 에틸기, 프로필기　또는 부틸기는 할로겐에 의해 치환될 수 있다.　플루오르카본 가스로서는 CF4 가스, C4F6 가스, C4F8 가스 등의 임의의 플루오르카본 가스가 이용될 수 있다. 또한, 희가스로서는 He 가스, Ar 가스 등의 임의의 희가스가 이용될 수 있다.
밸브군(42)은 복수의 밸브를 포함한다. 유량 제어기군(45)은 매스 플로우 컨트롤러 등의 복수의 유량 제어기를 포함한다. 가스 소스군(40)의 복수의 가스 소스의 각각은, 밸브군(42)의 대응의 밸브 및 유량 제어기군(45)의 대응의 유량 제어기를 개재하여 가스 공급관(38)에 접속된다. 따라서, 플라즈마 처리 장치(10)는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 1 이상의 가스 소스로부터의 가스를, 개별적으로 조정된 유량으로 처리 용기(12) 내에 공급하는 것이 가능하다. 또한, 플라즈마 처리 장치(10)에서는 처리 용기(12)의 내벽을 따라 퇴적물 실드(46)가 착탈 가능하게 마련되어 있다. 퇴적물 실드(46)는 지지부(14)의 외주에도 마련되어 있다. 퇴적물 실드(46)는 처리 용기(12)에 에칭 부생물(퇴적물)이 부착하는 것을 방지하는 것이고, 알루미늄재에 Y2O3 등을 피복함으로써 구성될 수 있다.
배기 플레이트(48)는 처리 용기(12)의 저부측으로서, 또한, 지지부(14)와 처리 용기(12)의 측벽의 사이에 마련되어 있다. 배기 플레이트(48)는, 예를 들면, 알루미늄재에 Y2O3 등을 피복함으로써 구성될 수 있다. 배기구(12e)는 배기 플레이트(48)의 하방에 있어서 처리 용기(12)에 마련되어 있다. 배기 장치(50)는 배기관(52)을 개재하여 배기구(12e)에 접속된다. 배기 장치(50)는 터보 분자 펌프 등의 진공 펌프를 가지고 있고, 처리 용기(12) 내의 공간을 원하는 진공도까지 감압할 수 있다. 반입반출구(12g)는 웨이퍼(W)의 반입반출구이다. 반입반출구(12g)는 처리 용기(12)의 측벽에 마련된다. 반입반출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하다.
제 1 고주파 전원(62)은 플라즈마 생성용의 제 1 고주파 전력을 발생하는 전원이고, 27 ~ 100 [MHz]의 주파수, 일례에 있어서는 40 [MHz]의 고주파 전력을 발생한다. 제 1 고주파 전원(62)은 정합기(66)를 개재하여 상부 전극(30)에 접속된다. 정합기(66)는, 제 1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다. 또한, 제 1 고주파 전원(62)은 정합기(66)를 개재하여 하부 전극(LE)에 접속될 수도 있다.
제 2 고주파 전원(64)은 웨이퍼(W)에 이온을 인입하기 위한 제 2 고주파 전력, 즉 고주파 바이어스 전력을 발생하는 전원이고, 400 [kHz] ~ 40.68 [MHz]의 범위 내의 주파수, 일례에 있어서는 3.2 [MHz]의 고주파 바이어스 전력을 발생한다. 제 2 고주파 전원(64)은 정합기(68)를 개재하여 하부 전극(LE)에 접속된다. 정합기(68)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다. 또한, 전원(70)은 상부 전극(30)에 접속된다. 전원(70)은 처리 공간(Sp) 내에 존재하는 양이온을 전극판(34)에 인입하기 위한 전압을 상부 전극(30)에 인가한다. 일례에 있어서는, 전원(70)은 음의 직류 전압을 발생하는 직류 전원이다. 이와 같은 전압이 전원(70)으로부터 상부 전극(30)에 인가되면, 처리 공간(Sp)에 존재하는 양이온이 전극판(34)에 충돌한다. 이에 의해, 전극판(34)으로부터 이차 전자 및 실리콘 중 적어도 하나가 방출된다.
제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이고, 플라즈마 처리 장치(10)의 각 부를 제어한다. 구체적으로, 제어부(Cnt)는 밸브군(42), 유량 제어기군(45), 배기 장치(50), 제 1 고주파 전원(62), 정합기(66), 제 2 고주파 전원(64), 정합기(68), 전원(70), 히터 전원(HP) 및 칠러 유닛에 접속되어 있다.
제어부(Cnt)는 입력된 레시피에 기초한 프로그램에 따라 동작하여, 제어 신호를 송출한다. 제어부(Cnt)로부터의 제어 신호에 의해, 가스 소스군으로부터 공급되는 가스의 선택 및 유량과, 배기 장치(50)의 배기와, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)으로부터의 전력 공급과, 전원(70)으로부터의 전압 인가와, 히터 전원(HP)의 전력 공급과, 칠러 유닛으로부터의 냉매 유량 및 냉매 온도를 제어하는 것이 가능하다. 또한, 본 명세서에 있어서 개시되는 피처리체를 처리하는 방법(도 1에 나타내는 방법(MT))의 각 공정은, 제어부(Cnt)에 의한 제어에 의해 플라즈마 처리 장치(10)의 각 부를 동작시킴으로써 실행될 수 있다.
다음에, 일실시 형태에 따른 방법(MT)을 도 1을 참조하여 상세하게 설명한다. 이하의 설명에 있어서 도 1 및 도 2와 함께 도 3 ~ 도 7을 참조한다.　도 3의 (a)부는 도 1에 나타내는 주요한 공정의 실행 전의 피처리체의 상태를 나타내는 단면도이다.　도 3의 (b)부 ~ (d)부는 도 1에 나타내는 주요한 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.　도 4의 (a)부 ~ (d)부는 도 1에 나타내는 주요한 공정의 실행 후의 피처리체의 상태를 나타내는 단면도이다.　도 5는 (a)부 및 (b)부를 포함하고, 일실시 형태에 따른 방법(MT)에 의해 가지게 되는 효과를 설명하기 위하여 이용되는 도이다. 도 6의 (a)부 ~ (c)부는 도 1에 나타내는 시퀀스의 실행에 의해 막이 형성되는 모습을 모식적으로 나타내는 도이다. 도 7은 도 1에 나타내는 방법(MT)에 있어서의 에칭의 원리를 나타내는 도이다.
공정(ST1)에 있어서, 도 3의 (a)부에 나타내는 웨이퍼(W)를 도 2에 나타내는 웨이퍼(W)로서 준비한다. 공정(ST1)에서는, 도 3의 (a)부에 나타내는 웨이퍼(W)가 준비되고, 웨이퍼(W)가 플라즈마 처리 장치(10)의 처리 용기(12) 내에 수용되어, 배치대(PD) 상에 배치된다. 공정(ST1)에 있어서 준비되는 웨이퍼(W)는, 도 3의 (a)부에 나타내는 바와 같이 기판(SB), 피에칭층(EL), 유기막(OL), 반사 방지막(AL) 및 마스크(MK1)를 가진다.
피에칭층(EL)은 기판(SB) 상에 마련된다. 피에칭층(EL)은 유기막(OL)에 대하여 선택적으로 에칭되는 재료로 구성되는 층이고 절연막이 이용될 수 있다. 피에칭층(EL)은 예를 들면 산화 실리콘(SiO2)으로 구성될 수 있다. 또한, 피에칭층(EL)은 다결정 실리콘, 실리콘 나이트라이드(SiN) 등의 다른 재료로 구성될 수 있다.
유기막(OL)은 피에칭층(EL) 상에 마련된다. 유기막(OL)은 예를 들면 탄소 또는 실리콘을 포함하는 층이고 SOH(스핀 온 하드 마스크)층일 수 있다. 유기막(OL)은 후술하는 보호막(SX)의 재료(실리콘 산화막)에 대하여 선택적으로 에칭이 가능한 재료이면, 상기의 SOH에 한정되지 않는다. 예를 들면, 유기막(OL)의 재료로서는 상기의 SOH 외에 SiN, 다결정 실리콘, 아몰퍼스 실리콘 등일 수 있다. 반사 방지막(AL)은 실리콘 함유의 반사 방지막이고, 유기막(OL) 상에 마련된다.
또한, 이하의 설명에 있어서는 편의상 유기막(OL)을 제 1 층(VL1)과 제 2 층(VL2)으로 나눈다. 즉, 유기막(OL)은 제 1 층(VL1)과 제 2 층(VL2)에 의해 구성되는 것으로 한다. 제 1 층(VL1)과 제 2 층(VL2)의 경계면은 물리적인 면이 아니라 가상적인 면이다. 제 1 층(VL1)과 제 2 층(VL2)은 동일한 재료로 이루어지고, 웨이퍼(W)의 표면을 따라 연장되어 있다. 제 2 층(VL2)은 두께(LM)를 가진다. 제 2 층(VL2)의 두께(LM)는, 예를 들면 10 [nm] 이상 20 [nm] 이하의 정도이다. 반사 방지막(AL)은 제 1 층(VL1) 상에 마련된다. 제 1 층(VL1)은 제 2 층(VL2) 상에 마련되고, 제 2 층(VL2)은 피에칭층(EL) 상에 마련된다. 제 2 층(VL2)은 피에칭층(EL) 상(피에칭층(EL)의 표면(FC))에 마련되어 있다. 또한, 후술하는 공정(ST2) 후에 있어서는, 공정(ST2)에 의해 형성되는 마스크(ALM)는 유기막(OL)(구체적으로는 제 1 층(VL1)) 상에 마련된다.
마스크(MK1)는 반사 방지막(AL) 상에 마련된다. 마스크(MK1)는 레지스트 재료로 구성된 레지스트 마스크이고, 포토리소그래피 기술에 의해 레지스트층이 패터닝됨으로써 제조된다. 마스크(MK1)는 반사 방지막(AL)을 부분적으로 덮고 있다. 마스크(MK1)는 반사 방지막(AL)을 부분적으로 노출시키는 개구(패턴)를 구획 형성하고 있다. 마스크(MK1)의 패턴은 예를 들면 라인·앤드·스페이스 패턴이다. 마스크(MK1)는 평면에서 볼 때 원형의 개구를 제공하는 패턴을 가질 수 있다. 혹은, 마스크(MK1)는 평면에서 볼 때 타원 형상의 개구를 제공하는 패턴을 가질 수 있다.
공정(ST1)에 이어지는 공정(ST2)에서는 반사 방지막(AL)을 에칭한다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터 플루오르카본 가스를 포함하는 가스를 처리 가스로서 처리 용기(12) 내에 공급한다. 그리고, 제 1 고주파 전원(62)으로부터 고주파 전력을 공급한다. 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력을 공급한다. 배기 장치(50)를 동작시킴으로써 처리 용기(12) 내의 공간의 압력을 정해진 압력으로 설정한다. 이에 의해, 플루오르카본 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은 반사 방지막(AL)의 전체 영역 중 마스크(MK1)로부터 노출된 영역을 에칭한다. 이에 의해, 반사 방지막(AL)으로부터 마스크(ALM)가 형성된다. 마스크(ALM)는 유기막(OL)에 대한 에칭에 있어서 마스크로서 이용된다.
공정(ST2)에 이어지는 공정(ST3)에서는, 웨이퍼(W)가 수용된 플라즈마 처리 장치(10)의 처리 용기(12) 내에 있어서 가스(GA)(제 1 가스)의 플라즈마를 생성하고, 플라즈마와 마스크(ALM)를 이용하여 제 1 층(VL1)을 제 2 층(VL2)에 도달할 때까지 에칭하여, 제 1 층(VL1)으로부터 후술하는 마스크(OLM1)를 형성한다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터 가스(GA)를 처리 가스로서 처리 용기(12) 내에 공급한다. 가스(GA)는 수소 가스와 질소 가스를 포함할 수 있다. 그리고, 제 1 고주파 전원(62)으로부터 고주파 전력을 공급한다. 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력을 공급한다. 배기 장치(50)를 동작시킴으로써 처리 용기(12) 내의 압력을 정해진 압력으로 설정한다. 이상과 같이 하여, 가스(GA)의 플라즈마가 처리 용기(12)의 처리 공간(Sp) 내에서 생성된다. 생성된 플라즈마 중의 수소의 활성종인 수소 라디칼은 제 1 층(VL1)의 전체 영역 중 마스크(ALM)로부터 노출된 영역을 에칭한다. 또한, 공정(ST3)부터 공정(ST7)까지의 일련의 공정은 시퀀스(SQ1)를 반복 실행함으로써, 공정(ST3)의 에칭에 의해 형성되는 제 1 층(VL1)의 측면(구체적으로는 공정(ST3)에 의해 형성되는 마스크(OLM1)의 측면(SF))에 보호막(SX)을 컨포멀하게 형성하는 공정이고, 각 공정의 실행 후의 웨이퍼(W)는 도 3의 (b)부 ~ (d)부에 나타내어져 있다.
공정(ST3)에서는, 도 3의 (b)부에 나타내는 바와 같이, 유기막(OL) 중 제 1 층(VL1)을 에칭한다. 즉, 유기막(OL)과 피에칭층(EL)의 계면(피에칭층(EL)의 표면(FC))으로부터 두께(LM)에 도달할 때까지 유기막(OL)을 에칭한다. 환언하면, 공정(ST3)에서는 유기막(OL) 중 두께(LM)의 막이 남도록, 즉, 제 2 층(VL2)이 남도록 유기막(OL)을 에칭한다. 공정(ST3)에 의해 마스크(OLM1)가 제 1 층(VL1)으로부터 형성된다. 마스크(OLM1)는 제 2 층(VL2) 상에 마련되어 있다. 마스크(ALM) 및 마스크(OLM1)는 제 2 층(VL2)에 대한 에칭에 있어서 마스크로서 이용된다. 또한, 수소 가스와 질소 가스를 포함하는 가스(GA)에 의해, 제 1 층(VL1)의 측면의 보호와 제 1 층(VL1)에 대한 에칭이 양호하게 양립할 수 있으므로, 공정(ST3)에 의해 제 1 층(VL1)으로부터 형성되는 마스크(OLM1)의 수직성이 양호하게 실현될 수 있다.
공정(ST3)에 이어지는 공정(ST4)에서는, 처리 용기(12) 내에서 플라즈마를 발생시키고 처리 용기(12)에 마련된 상부 전극(30)에 음의 직류 전압을 인가함으로써, 마스크(ALM)의 표면과 마스크(OLM1)의 측면(SF)에 이차 전자를 조사하고, 산화 실리콘의 보호막을 형성한다. 공정(ST4)은, 유기막(OL)의 제 1 층(VL1)을 제 2 층(VL2)에 도달할 때까지 에칭한 후(공정(ST3) 후)로서 마스크(OLM1)의 측면(SF)에 보호막(SX)을 컨포멀하게 형성하기 전(시퀀스(SQ1)의 실행 전)에 있어서 실행된다. 또한, 방법(MT)은 공정(ST3)의 실행 후에 공정(ST4)을 실행하지 않고 공정(ST5a)(시퀀스(SQ1))을 실행할 수도 있다.
공정(ST4)에 이어서, 도 1에 나타내는 방법(MT)에서는, 제 1 층(VL1)을 제 2 층(VL2)에 도달할 때까지 에칭한 후(공정(ST4) 후)에 있어서 시퀀스(SQ1)를 1 회(단위 사이클) 이상 실행한다. 시퀀스(SQ1)의 개시부터 후술의 공정(ST7)에 이를 때까지의 일련의 공정에 의해, 공정(ST3)에 의해 형성된 마스크(OLM1)의 측면(SF)에 보호막(SX)이 컨포멀하게 형성된다. 시퀀스(SQ1)는 공정(ST5a), 공정(ST5b), 공정(ST5c) 및 공정(ST5d)을 포함한다.
먼저, 공정(ST5a)에서는 처리 용기(12) 내에 실리콘을 함유하는 가스(GB)(제 3 가스)를 공급한다. 가스(GB)는 아미노실란계 가스를 포함한다. 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터 가스(GB)를 처리 용기(12) 내에 공급한다. 가스(GB)는 아미노실란계 가스로서, 예를 들면 모노아미노실란(H3-Si-R(R은 아미노기))이 이용된다. 공정(ST5a)에서는 가스(GB)의 플라즈마를 생성하지 않는다.
도 6의 (a)부에 나타내는 바와 같이, 가스(GB)의 분자가 반응 전구체로서 웨이퍼(W)의 표면에 부착된다. 가스(GB)의 분자(모노아미노실란)는 화학 결합에 기초한 화학 흡착에 의해 웨이퍼(W)의 표면에 부착되는 것이고, 플라즈마는 이용되지 않는다. 또한, 화학 결합에 의해 표면에 부착 가능하고 또한 실리콘을 함유하는 것이면, 모노아미노실란 이외의 가스의 이용도 가능하다.
가스(GB)에 모노아미노실란계 가스가 선택되는 이유는, 모노아미노실란이 비교적 높은 전기 음성도를 가지고 또한 극성을 가지는 분자 구조를 가짐으로써 화학 흡착이 비교적 용이하게 행해질 수 있다는 것에 기인한다. 가스(GB)의 분자가 웨이퍼(W)의 표면에 부착됨으로써 형성되는 층(Ly1)(도 6의 (b)부를 참조)은, 당해 부착이 화학 흡착이기 때문에 단분자층(단층)에 가까운 상태가 된다. 모노아미노실란의 아미노기(R)가 작을수록 웨이퍼(W)의 표면에 흡착되는 분자의 분자 구조도 작아지므로, 분자의 크기에 기인하는 입체 장해가 저감되고, 따라서, 가스(GB)의 분자가 웨이퍼(W)의 표면에 균일하게 흡착할 수 있어, 층(Ly1)은 웨이퍼(W)의 표면에 대하여 균일한 막 두께로 형성될 수 있다. 예를 들면, 가스(GB)에 포함되는 모노아미노실란(H3-Si-R)이 웨이퍼(W)의 표면의 OH기와 반응함으로써 반응 전구체인 H3-Si-O가 형성되고, 따라서, H3-Si-O의 단분자층인 층(Ly1)이 형성된다. 따라서, 웨이퍼(W)의 표면에 대하여 반응 전구체의 층(Ly1)이, 웨이퍼(W)의 패턴 밀도에 의존하지 않고 균일한 막 두께로 컨포멀하게 형성될 수 있다.
공정(ST5a)에 이어지는 공정(ST5b)에서는 처리 용기(12) 내의 공간을 퍼지한다.
구체적으로는, 공정(ST5a)에 있어서 공급된 가스(GB)가 배기된다. 공정(ST5b)에서는 퍼지 가스로서 질소 가스 등의 불활성 가스를 처리 용기(12)에 공급해도 된다. 즉, 공정(ST5b)의 퍼지는 불활성 가스를 처리 용기(12) 내에 흐르게 하는 가스 퍼지, 또는 진공 배기에 의한 퍼지 중 어느 것이어도 된다. 공정(ST5b)에서는 웨이퍼(W) 상에 과잉으로 부착된 분자도 제거될 수 있다. 이상에 의해, 도 6의 (b)부에 나타내는 바와 같이 반응 전구체의 층(Ly1)은 극히 얇은 단분자층이 된다.
공정(ST5b)에 이어지는 공정(ST5c)에서는 도 6의 (b)부에 나타내는 바와 같이, 처리 용기(12) 내에 있어서 가스(GC)(제 4 가스)의 플라즈마(P1)를 생성한다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터 이산화탄소 가스를 포함하는 가스(GC)를 처리 용기(12) 내에 공급한다. 가스(GC)는 이산화탄소 가스 외에 산소 원자를 함유하는 다른 가스일 수 있고, 예를 들면, 산소 가스일 수도 있다. 그리고, 제 1 고주파 전원(62)으로부터 고주파 전력을 공급한다. 이 경우, 제 2 고주파 전원(64)의 바이어스 전력을 인가할 수도 있다. 또한, 제 1 고주파 전원(62)을 이용하지 않고 제 2 고주파 전원(64)만을 이용하여 플라즈마를 생성할 수도 있다. 배기 장치(50)를 동작시킴으로써 처리 용기(12) 내의 공간의 압력을 정해진 압력으로 설정한다.
상술한 바와 같이 공정(ST5a)의 실행에 의해 웨이퍼(W)의 표면에 부착된 분자(층(Ly1)의 단분자층을 구성하는 분자)는 실리콘과 수소의 결합을 포함한다. 실리콘과 수소의 결합 에너지는 실리콘과 산소의 결합 에너지보다 낮다. 따라서, 이산화탄소 가스를 포함하는 가스(GC)의 플라즈마(P1)가 생성되면, 산소의 활성종, 예를 들면 산소 라디칼이 생성되고, 층(Ly1)의 단분자층을 구성하는 분자의 수소가 산소로 치환되어, 도 6의 (c)부에 나타내는 바와 같이, 실리콘 산화막인 층(Ly2)이 단분자층으로서 형성된다.
공정(ST5c)에 이어지는 공정(ST5d)에서는 처리 용기(12) 내의 공간을 퍼지한다.
구체적으로는, 공정(ST5c)에 있어서 공급된 가스(GC)가 배기된다. 공정(ST5d)에서는 퍼지 가스로서 질소 가스 등의 불활성 가스를 처리 용기(12)에 공급해도 된다. 즉, 공정(ST5d)의 퍼지는 불활성 가스를 처리 용기(12) 내에 흐르게 하는 가스 퍼지, 또는 진공 배기에 의한 퍼지 중 어느 것이어도 된다.
이상 설명한 시퀀스(SQ1)에 있어서는, 공정(ST5b)에 있어서 퍼지가 행해지고, 공정(ST5b)에 이어지는 공정(ST5c)에 있어서 층(Ly1)을 구성하는 분자의 수소가 산소로 치환된다. 따라서, ALD법과 동일하게, 1 회의 시퀀스(SQ1)의 실행에 의해 실리콘 산화막의 층(Ly2)을 웨이퍼(W)의 표면 상(특히 마스크(OLM1)의 측면(SF) 상)에, 마스크(MK1)의 패턴의 소밀(疎密)에 관계없이 얇고 균일한 막 두께로 컨포멀하게 형성할 수 있다. 또한, 상기한 시퀀스(SQ1)로 실행되는 ALD법과 동일한 공정은 동일한 처리 용기(12) 내에서 실행되는 프로세스일 수 있지만, 이에 한정하지 않고, 웨이퍼(W)를 한번 처리 용기(12)로부터 반출하여 다른 처리 용기(12) 내에서 실행하는 경우도 있을 수 있다.
시퀀스(SQ1)에 이어지는 공정(ST6)에서는 시퀀스(SQ1)의 실행을 종료할지의 여부를 판정한다. 구체적으로는, 공정(ST6)에서는 시퀀스(SQ1)의 실행 횟수가 정해진 횟수에 도달하였는지의 여부를 판정한다. 시퀀스(SQ1)의 실행 횟수의 결정은, 도 3의 (c)부에 나타내는 웨이퍼(W) 상(특히 마스크(OLM1)의 측면(SF) 상)에 형성되는 실리콘 산화막의 보호막(SX)의 두께를 결정하는 것이다. 즉, 1 회의 시퀀스(SQ1)의 실행에 의해 형성되는 실리콘 산화막의 막 두께와 시퀀스(SQ1)의 실행 횟수의 곱에 의해, 최종적으로 웨이퍼(W) 상에 형성되는 보호막(SX)의 두께가 실질적으로 결정된다. 따라서, 웨이퍼(W) 상에 형성되는 보호막(SX)의 원하는 두께에 따라 시퀀스(SQ1)의 실행 횟수가 설정된다.
공정(ST6)에 있어서 시퀀스(SQ1)의 실행 횟수가 정해진 횟수에 도달하고 있지 않다고 판정되는 경우에는(공정(ST6) : NO), 시퀀스(SQ1)의 실행이 다시 반복된다. 한편, 공정(ST6)에 있어서 시퀀스(SQ1)의 실행 횟수가 정해진 횟수에 도달하였다고 판정되는 경우에는(공정(ST6) : YES), 시퀀스(SQ1)의 실행이 종료된다. 이에 의해, 도 3의 (c)부에 나타내는 바와 같이, 웨이퍼(W)의 표면 상(특히 마스크(OLM1)의 측면(SF) 상)에 실리콘 산화막의 보호막(SX)이 형성된다. 즉, 시퀀스(SQ1)의 실행 횟수가 정해진 횟수만큼 반복됨으로써, 정해진 막 두께를 가지는 보호막(SX)이 마스크(MK1)의 패턴의 소밀에 관계없이 균일한 막 두께로 컨포멀하게 웨이퍼(W)의 표면(특히 마스크(OLM1)의 측면(SF))에 형성된다. 마스크(OLM1)의 측면(SF)에 있어서의 보호막(SX)의 두께는 시퀀스(SQ1)의 실행 횟수가 적을수록 감소한다.
보호막(SX)은 도 3의 (c)부에 나타내는 바와 같이 영역(R1), 영역(R2) 및 영역(R3)을 포함한다. 영역(R3)은 마스크(ALM)의 측면 상 및 마스크(OLM1)의 측면(SF) 상에 있어서 각 측면을 따라 연장되는 영역이다. 영역(R3)은 공정(ST3)에 의해 형성된 마스크(OLM1)의 표면으로부터 영역(R1)의 하측까지 연장되어 있다. 영역(R1)은 마스크(ALM)의 상면의 위 및 영역(R3) 상에서 연장되어 있다. 영역(R2)은 인접하는 영역(R3)의 사이이고 또한 공정(ST3)에서 형성된 마스크(OLM1)의 표면 상에서 연장되어 있다. 상술한 바와 같이, 시퀀스(SQ1)가 반복됨으로써 ALD법과 동일하게 보호막(SX)이 형성되므로, 마스크(MK1)의 패턴의 소밀에 관계없이 영역(R1), 영역(R2) 및 영역(R3)의 각각의 막 두께는 서로 대략 동일한 막 두께가 된다.
공정(ST6) : YES에 이어지는 공정(ST7)에서는, 영역(R1) 및 영역(R2)을 제거하도록 보호막(SX)을 에칭(에치 백)한다. 공정(ST7)에서는, 시퀀스(SQ1)를 반복 실행한 후에 처리 용기(12) 내에 있어서 가스(GD)(제 5 가스)의 플라즈마를 생성하고, 제 2 층(VL2)의 표면에 형성된 막(보호막(SX)의 영역(R2))을 당해 플라즈마를 이용하여 제거한다. 공정(ST7)에서는 보호막(SX)의 영역(R2)이 제거되고, 또한 영역(R1)도 제거된다. 영역(R1) 및 영역(R2)의 제거를 위해서는 이방성의 에칭 조건이 필요하다. 이 때문에, 공정(ST7)에서는 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터 불소를 함유하는 가스(GD)를 포함하는 처리 가스를 처리 용기(12) 내에 공급한다. 가스(GD)는 불소를 함유하는 가스이고, 예를 들면 플루오르카본 가스를 포함할 수 있다. 그리고, 제 1 고주파 전원(62)으로부터 고주파 전력을 공급한다. 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력을 공급한다. 배기 장치(50)를 동작시킴으로써 처리 용기(12) 내의 공간의 압력을 정해진 압력으로 설정한다. 이에 의해, 플루오르카본 가스의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소를 포함하는 활성종은, 고주파 바이어스 전력에 의한 연직 방향으로의 인입에 의해 영역(R1) 및 영역(R2)을 우선적으로 에칭한다. 공정(ST7)에 의해, 도 3의 (d)부에 나타내는 바와 같이, 영역(R1) 및 영역(R2)이 선택적으로 제거되어 보호막(SX) 중 영역(R3)만이 잔존한다. 영역(R2)이 제거됨으로써 제 2 층(VL2)의 표면이 노출된다.
제 2 층(VL2)의 두께(LM)는, 마스크(ALM)를 제거하는 후술의 공정(ST8)의 실행 전에 있어서 10 [nm] 이상 20 [nm] 이하이다. 또한, 이하의 설명에 있어서는 편의상 제 2 층(VL2)을 제 3 층(VL21)과 제 4 층(VL22)으로 나눈다. 즉, 제 2 층(VL2)은 제 3 층(VL21)과 제 4 층(VL22)에 의해 구성되는 것으로 한다. 제 3 층(VL21)과 제 4 층(VL22)의 경계면은 물리적인 면이 아니라 가상적인 면이다. 제 3 층(VL21)과 제 4 층(VL22)은 동일한 재료로 이루어지고, 웨이퍼(W)의 표면을 따라 연장되어 있다.
공정(ST7)에 이어지는 공정(ST8)에서는, 처리 용기(12) 내에 있어서 가스(GE)(제 2 가스)의 플라즈마를 생성하고, 이 플라즈마를 이용하여 마스크(ALM)를 에칭에 의해 제거한다. 이 공정(ST8)은, 피에칭층(EL)을 에칭하는 처리(시퀀스(SQ2) 및 공정(ST11))의 실행 전에 실행된다, 보다 상세하게는, 유기막(OL)의 제 2 층(VL2)을 피에칭층(EL)에 도달할 때까지 에칭하는 처리(공정(ST9))의 실행 전에 실행된다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터 가스(GE)를 처리 가스로서 처리 용기(12) 내에 공급한다. 가스(GE)는 불소 또는 염소를 포함한다. 가스(GE)는 하이드로플루오르카본 가스(예를 들면 CH3F 가스), 산소 가스 및 희가스(예를 들면 Ar 가스)의 혼합 가스일 수 있다. 또는, 가스(GE)는 플루오르카본 가스(예를 들면 CF4 가스)일 수 있다. 또는, 가스(GE)는 염소 가스, 산소 가스 및 희가스(예를 들면 Ar 가스)의 혼합 가스일 수 있다. 그리고, 제 1 고주파 전원(62)으로부터 고주파 전력을 공급한다. 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력을 공급한다. 배기 장치(50)를 동작시킴으로써 처리 용기(12) 내의 공간의 압력을 정해진 압력으로 설정한다. 이에 의해, 가스(GE)의 플라즈마가 생성된다. 생성된 플라즈마 중의 불소 또는 염소를 포함하는 활성종은 마스크(ALM)를 에칭한다. 이에 의해, 도 4의 (a)부에 나타내는 바와 같이 마스크(ALM)가 제거된다. 또한, 공정(ST8)에서는 마스크(ALM)가 제거되고, 또한 제 2 층(VL2)도 제 4 층(VL22)에 도달할 때까지 에칭된다. 즉, 공정(ST8)에 의해, 도 3의 (d)부 및 도 4의 (a)부에 나타내는 바와 같이, 제 2 층(VL2) 중 제 3 층(VL21)이 에칭되어 제 4 층(VL22)이 잔존한다. 제 3 층(VL21)은 공정(ST8)의 에칭에 의해 마스크(VLM)가 된다. 마스크(OLM1)와 영역(R3)과 마스크(VLM)에 의해 마스크(MK2)가 구성된다. 마스크(MK2)는 제 4 층(VL22)에 대한 에칭에 있어서 마스크로서 이용된다.
공정(ST8)에 이어지는 공정(ST9)에서는, 마스크(MK2)를 이용하여 제 4 층(VL22)을 피에칭층(EL)의 표면(FC)에 도달할 때까지 에칭하여, 마스크(OLM2)를 형성한다. 즉, 공정(ST8) 및 공정(ST9)에 의해 제 2 층(VL2)으로부터 마스크(OLM2)가 형성된다. 마스크(OLM2)는 마스크(VLM)를 포함한다. 마스크(OLM2)는 피에칭층(EL)의 표면(FC)에 마련되고, 마스크(OLM2) 상에는 마스크(OLM1)와 영역(R3)이 마련되어 있다. 마스크(OLM2)는 마스크(OLM1) 및 영역(R3)과 피에칭층(EL)의 사이에 마련되어 있다. 마스크(OLM1)와 영역(R3)과 마스크(OLM2)에 의해 마스크(MK3)가 구성된다. 마스크(MK3)는 피에칭층(EL)에 대한 에칭에 있어서 마스크로서 이용된다.
공정(ST9)에 있어서의 제 4 층(VL22)의 에칭에서는, 처리 용기(12) 내에 있어서 가스(GF)(제 6 가스)의 플라즈마를 생성하고, 당해 플라즈마와 마스크(MK2)를 이용하여, 공정(ST3)의 에칭 후의 마스크(OLM1)의 형상을 유지하면서 제 2 층(VL2)(구체적으로는 제 4 층(VL22))을 피에칭층(EL)에 도달할 때까지 에칭한다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터 수소 가스 및 질소 가스의 혼합 가스를 포함하는 가스(GF)를 처리 가스로서 처리 용기(12) 내에 공급한다. 가스(GF)는 질소 가스와 수소 가스를 포함할 수 있다. 제 1 고주파 전원(62)으로부터 고주파 전력을 공급한다. 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력을 공급한다. 배기 장치(50)를 동작시킴으로써 처리 용기(12) 내의 공간의 압력을 정해진 압력으로 설정한다. 이에 의해, 가스(GF)의 플라즈마가 생성된다. 생성된 플라즈마 중의 활성종은 제 4 층(VL22)을 에칭한다. 이에 의해, 도 4의 (b)부에 나타내는 바와 같이 제 4 층(VL22)이 에칭된다. 따라서, 공정(ST9)까지의 공정으로 제 2 층(VL2)이 에칭되어 마스크(OLM2)가 형성된다.
공정(ST9)까지의 공정에서 형성되는 마스크(MK3)의 측면은, 도 5의 (a)부에 나타내는 바와 같이, 피에칭층(EL)의 표면(FC)에 대하여 충분한 수직성을 가진다. 마스크(MK3)의 측면과 피에칭층(EL)의 표면(FC) 중 당해 측면에 접속하는 영역이 이루는 각(θ1)은 대체로 직각이다. 이와 같은 마스크(MK3)의 수직성은, 공정(ST8)부터 공정(ST9)까지에 있어서 마스크(MK2)에 포함되는 영역(R3), 즉, 시퀀스(SQ1) 및 공정(ST6)에 의해 유기막(OL)의 측면에 형성된 실리콘 산화막인 보호막(SX)(영역(R3))에 의해, 유기막(OL)(마스크(OLM1))의 측면이 보호된 것에 기인한다. 한편, 도 5의 (b)부에 나타내는 바와 같이, 비교예로서, 유기막(OL)의 측면에 실리콘 산화막 등의 보호막이 형성되어 있지 않은 웨이퍼(W1)에 있어서, 유기막(OL)이 마스크(ALM)의 제거 후에 에칭되어 유기막(OL)으로부터 마스크(OLM3)가 형성된 경우에는, 마스크(OLM3)의 측면은 피에칭층(EL)의 표면(FC)의 상방을 향하여 끝이 가늘어진 테이퍼 형상이 되어, 피에칭층(EL)의 표면(FC)에 대하여 충분한 수직성을 가지지 않는다. 즉, 마스크(ALM)의 제거 후의 에칭에 의해 유기막(OL)으로 형성된 마스크(OLM3)의 측면과 피에칭층(EL)의 표면(FC) 중 당해 측면에 접속하는 영역이 이루는 각(θ2)은, 상기한 마스크(MK3)의 측면에 대한 각(θ1)보다 크다. 따라서, 피에칭층(EL)의 표면(FC)에 대한 마스크(MK3)의 측면의 수직성은 마스크(ALM)의 제거 후에 행해지는 공정(ST9)의 에칭에 있어서 보호막(SX)(영역(R3))이 유기막(OL)(마스크(OLM1))을 보호함으로써 실현될 수 있다.
공정(ST9)에 이어서 시퀀스(SQ2) ~ 공정(ST11)의 일련의 공정을 실행한다. 시퀀스(SQ2) ~ 공정(ST11)의 일련의 공정은 피에칭층(EL)을 에칭하는 공정이다. 시퀀스(SQ2) ~ 공정(ST11)의 일련의 공정에서는, 특히 시퀀스(SQ2)가 반복 실행되어 피에칭층(EL)이 원자층마다 제거됨으로써, 피에칭층(EL)이 에칭된다.
먼저, 공정(ST9)에 이어서 시퀀스(SQ2)를 1 회(단위 사이클) 이상 실행한다. 시퀀스(SQ2)는 ALE(Atomic Layer Etching)법과 동일한 방법에 의해, 피에칭층(EL) 중 마스크(MK3)로 덮여 있지 않는 영역을 마스크(MK3)의 패턴의 소밀에 관계없이 고선택비로 정밀하게 에칭하는 일련의 공정이며, 시퀀스(SQ2)에 있어서 순차적으로 실행되는 공정(ST10a), 공정(ST10b), 공정(ST10c), 공정(ST10d)을 포함한다.
공정(ST10a)은 처리 용기(12) 내에 있어서 가스(GG)(제 7 가스)의 플라즈마를 생성하고, 도 4의 (b)부에 나타내는 바와 같이, 이 플라즈마에 포함되는 라디칼을 포함하는 혼합층(MX)을 피에칭층(EL)의 표면(FC)의 원자층에 형성한다. 공정(ST10a)에 있어서, 웨이퍼(W)가 정전 척(ESC) 상에 배치되어 있는 상태에서 처리 용기(12) 내에 가스(GG)를 공급하여, 당해 가스(GG)의 플라즈마를 생성한다. 가스(GG)는 실리콘을 함유하는 피에칭층(EL)의 에칭에 적합한 에천트 가스이고, 플루오르카본계 가스와 희가스와 산소 가스를 포함하며, 예를 들면 C4F6 / Ar / O2 가스일 수 있다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터 C4F6 / Ar / O2 가스를 포함하는 가스(GG)를 처리 용기(12) 내에 공급한다. 그리고, 제 1 고주파 전원(62)으로부터 고주파 전력을 공급하고, 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력을 공급하고, 배기 장치(50)를 동작시킴으로써 처리 용기(12) 내의 공간의 압력을 미리 설정된 압력으로 설정한다. 이와 같이 하여, 가스(GG)의 플라즈마가 처리 용기(12) 내에 있어서 생성된다. 가스(GG)의 플라즈마는 탄소 라디칼 및 불소 라디칼을 포함한다.
도 7은 도 1에 나타내는 방법(시퀀스(SQ2))에 있어서의 에칭의 원리를 나타내는 도이다. 도 7에 있어서, 흰색의 원(흰색 동그라미)은 피에칭층(EL)을 구성하는 원자를 나타내고 있고, 검게 칠한 원(검은색 동그라미)은 라디칼을 나타내고 있으며, 원으로 둘러싸인 '+'는 후술의 가스(GH)에 포함되는 희가스의 원자의 이온(예를 들면 Ar 원자의 이온)을 나타내고 있다. 도 7의 (a)부에 나타내는 바와 같이, 공정(ST10a)에 의해, 가스(GG)의 플라즈마에 포함되는 탄소 라디칼 및 불소 라디칼이 피에칭층(EL)의 표면의 원자층에 공급된다. 이와 같이, 공정(ST10a)에 의해, 피에칭층(EL)을 구성하는 원자와 탄소 라디칼 및 불소 라디칼을 포함하는 혼합층(MX)이 피에칭층(EL)의 표면의 원자층에 형성된다.
이상과 같이, 가스(GG)가 플루오르카본계 가스를 포함하므로, 공정(ST10a)에 있어서 피에칭층(EL)의 표면(FC)의 원자층에 불소 라디칼 및 탄소 라디칼이 공급되어, 표면(FC)의 원자층에 당해 양 라디칼을 함유하는 혼합층(MX)이 형성될 수 있다. 또한, 불소 라디칼량의 조절은 전원(70)에 의한 직류 전압에 의해 제어될 수 있다.
공정(ST10a)에 이어지는 공정(ST10b)에서는 처리 용기(12) 내의 공간을 퍼지한다. 구체적으로는, 공정(ST10a)에 있어서 공급된 가스(GG)가 배기된다. 공정(ST10b)에서는 퍼지 가스로서 질소 가스 또는 희가스(예를 들면 Ar 가스 등) 등의 불활성 가스를 처리 용기(12)에 공급해도 된다. 즉, 공정(ST10b)의 퍼지는 불활성 가스를 처리 용기(12) 내에 흐르게 하는 가스 퍼지, 또는 진공 배기에 의한 퍼지 중 어느 것이어도 된다.
공정(ST10b)에 이어지는 공정(ST10c)에 있어서, 처리 용기(12) 내에 있어서 가스(GH)(제 8 가스)의 플라즈마를 생성하고, 당해 플라즈마에 바이어스 전압을 인가하여 혼합층(MX)을 제거한다. 가스(GH)는 희가스를 포함하고, 예를 들면 Ar 가스를 포함할 수 있다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터 희가스(예를 들면 Ar 가스)를 포함하는 가스(GH)가 처리 용기(12) 내에 공급되고, 제 1 고주파 전원(62)으로부터 고주파 전력이 공급되고, 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급되고, 배기 장치(50)를 동작시킴으로써 처리 용기(12) 내의 공간의 압력이 미리 설정된 압력으로 설정된다. 이와 같이 하여, 가스(GH)의 플라즈마가 처리 용기(12) 내에 있어서 생성된다. 생성된 플라즈마 중의 가스(GH)의 원자의 이온(예를 들면 Ar 원자의 이온)은 고주파 바이어스 전력에 의한 연직 방향으로의 인입에 의해 피에칭층(EL)의 표면(FC)의 혼합층(MX)에 충돌하여 혼합층(MX)에 에너지를 공급한다. 도 7의 (b)부에 나타내는 바와 같이, 공정(ST10c)에 의해, 피에칭층(EL)의 표면(FC)에 형성된 혼합층(MX)에 가스(GH)의 원자의 이온을 통하여 에너지가 공급되고, 이 에너지에 의해 피에칭층(EL)으로부터 혼합층(MX)이 제거될 수 있다.
이상과 같이 가스(GH)가 희가스를 포함하므로, 공정(ST10c)에 있어서, 피에칭층(EL)의 표면(FC)에 형성된 혼합층(MX)은 당해 희가스의 플라즈마가 바이어스 전압에 의해 받는 에너지에 의해 표면(FC)으로부터 제거될 수 있다.
공정(ST10c)에 이어지는 공정(ST10d)에서는 처리 용기(12) 내의 공간을 퍼지한다. 구체적으로는, 공정(ST10c)에 있어서 공급된 가스(GH)가 배기된다. 공정(ST10d)에서는 퍼지 가스로서 질소 가스 또는 희가스(예를 들면 Ar 가스 등) 등의 불활성 가스를 처리 용기(12)에 공급해도 된다. 즉, 공정(ST10d)의 퍼지는 불활성 가스를 처리 용기(12) 내에 흐르게 하는 가스 퍼지, 또는 진공 배기에 의한 퍼지 중 어느 것이어도 된다. 도 7의 (c)부에 나타내는 바와 같이, 공정(ST10d)에서 행해지는 퍼지에 의해, 피에칭층(EL)의 표면(FC)의 혼합층(MX)을 구성하는 원자 및 가스(GH)의 플라즈마에 포함되는 과잉의 이온(예를 들면 Ar 원자의 이온)도 충분히 제거될 수 있다.
시퀀스(SQ2)에 이어지는 공정(ST11)에서는, 시퀀스(SQ2)의 실행을 종료할지의 여부를 판정한다. 구체적으로는, 공정(ST11)에서는 시퀀스(SQ2)의 실행 횟수가 미리 설정된 횟수에 도달하였는지의 여부를 판정한다. 시퀀스(SQ2)의 실행 횟수의 결정은 피에칭층(EL)에 대한 에칭의 정도(깊이)를 결정하는 것이다. 시퀀스(SQ2)는 기판(SB)의 표면에 도달할 때까지 피에칭층(EL)을 에칭하도록 반복 실행될 수 있다. 즉, 1 회(단위 사이클)의 시퀀스(SQ2)의 실행에 의해 에칭되는 피에칭층(EL)의 두께와 시퀀스(SQ2)의 실행 횟수의 곱이 피에칭층(EL) 자체의 전체 두께가 되도록 시퀀스(SQ2)의 실행 횟수가 결정될 수 있다. 따라서, 피에칭층(EL)의 두께에 따라 시퀀스(SQ2)의 실행 횟수가 설정될 수 있다.
공정(ST11)에 있어서 시퀀스(SQ2)의 실행 횟수가 미리 설정된 횟수에 도달하고 있지 않다고 판정되는 경우에는(공정(ST11) : NO), 시퀀스(SQ2)의 실행이 다시 반복된다. 한편, 공정(ST11)에 있어서 시퀀스(SQ2)의 실행 횟수가 미리 설정된 횟수에 도달하였다고 판정되는 경우에는(공정(ST11 : YES)), 시퀀스(SQ2)의 실행이 종료된다. 이에 의해, 도 4의 (c)부에 나타내는 바와 같이, 피에칭층(EL)이 에칭되어 패턴(EL1)이 형성된다. 패턴(EL1)은 기판(SB)의 표면에 마련된다. 패턴(EL1)은 기판(SB)과 마스크(OLM2)의 사이에 있다. 즉, 시퀀스(SQ2)가 미리 설정된 횟수만큼 반복됨으로써, 피에칭층(EL)이 마스크(MK3)(마스크(MK1))의 패턴의 소밀에 관계없이 고선택비로 정밀하게 에칭된다.
또한, 시퀀스(SQ2) 및 공정(ST11)의 일련의 공정에 의해 피에칭층(EL)이 에칭되고, 또한 도 4의 (c)부에 나타내는 바와 같이, 마스크(MK3) 중 마스크(OLM1) 및 영역(R3)이 에칭에 의해 제거되어 마스크(OLM2)가 잔존한다.
공정(ST11) : YES에 이어지는 공정(ST12)에서는, 웨이퍼(W)가 수용된 플라즈마 처리 장치(10)의 처리 용기(12) 내에 있어서 가스(GI)의 플라즈마를 생성하고, 당해 플라즈마를 이용하여 마스크(MK3) 중 공정(ST11) : YES에 이를 때까지 잔존한 마스크(OLM2)를 에칭에 의해 제거한다. 구체적으로는, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터 가스(GI)를 처리 가스로서 처리 용기(12) 내에 공급한다. 가스(GI)는 산소 가스를 포함한다. 그리고, 제 1 고주파 전원(62)으로부터 고주파 전력을 공급한다. 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력을 공급한다. 배기 장치(50)를 동작시킴으로써 처리 용기(12) 내의 압력을 정해진 압력으로 설정한다. 이상과 같이 하여, 가스(GI)의 플라즈마가 처리 용기(12)의 처리 공간(Sp) 내에서 생성된다. 생성된 플라즈마 중의 산소의 활성종인 산소 라디칼은 마스크(OLM2)를 에칭한다. 공정(ST12)에 이를 때까지 반사 방지막(AL) 및 유기막(OL)이 웨이퍼(W)로부터 제거되어, 웨이퍼(W)에는 도 4의 (d)부에 나타내는 바와 같이, 기판(SB)과 기판(SB) 상에 마련되는 패턴(EL1)이 잔존한다. 패턴(EL1)은 공정(ST12)에 의해 피에칭층(EL)으로부터 형성된다.
이하, 공정(ST2 ~ ST4), 공정(ST5a), 공정(ST5c), 공정(ST7 ~ ST9), 공정(ST10a), 공정(ST10c), 공정(ST12), 시퀀스(SQ1), 시퀀스(SQ2)의 각각의 주된 프로세스 조건의 실시예를 나타낸다.
<공정(ST2)>
· 처리 용기(12) 내의 압력 [mTorr] : 50 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 500 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 300 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스 : CF4 가스
· 처리 가스의 유량 [sccm] : 600 [sccm]
· 처리 시간 [s] : 28 [s]
<공정(ST3)>
· 처리 용기(12) 내의 압력 [mTorr] : 20 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 500 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 400 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스(가스(GA)) : N2 / H2
· 처리 가스의 유량 [sccm] : (N2 가스) 200 [sccm], (H2 가스) 200 [sccm]
· 처리 시간 [s] : 40 [s]
<공정(ST4)>
· 처리 용기(12) 내의 압력 [mTorr] : 50 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 300 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 0 [W]
· 전원(70)의 직류 전압의 값 [V] : -900 [V]
· 처리 가스 : H2 / Ar 가스
· 처리 가스의 유량 [sccm] : (H2 가스) 100 [sccm], (Ar 가스) 800 [sccm]
· 처리 시간 [s] : 60 [s]
<공정(ST5a)>
· 처리 용기(12) 내의 압력 [mTorr] : 100 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 0 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 0 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스(가스(GB)) : 모노아미노실란(H3-Si-R(R은 아미노기))
· 처리 가스의 유량 [sccm] : 50 [sccm]
· 처리 시간 [s] : 15 [s]
<공정(ST5c)>
· 처리 용기(12) 내의 압력 [mTorr] : 200 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 300 [W], 10 [kHz], Duty 50
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 0 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스(가스(GC)) : CO2 가스
· 처리 가스의 유량 [sccm] : 300 [sccm]
· 처리 시간 [s] : 5 [s]
또한, 공정(ST5c)에서는 상기의 프로세스 조건하에서 행하는 처리의 실행 전에 이하의 처리가 실행된다.
· 처리 용기(12) 내의 압력 [mTorr] : 0 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 0 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 0 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스(가스(GC)) : CO2 가스
· 처리 가스의 유량 [sccm] : 300 [sccm]
· 처리 시간 [s] : 10 [s]
<공정(ST7)>
· 처리 용기(12) 내의 압력 [mTorr] : 20 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 100 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 100 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스(가스(GD)) : CF4 / Ar 가스
· 처리 가스의 유량 [sccm] : (CF4 가스) 50 [sccm], (Ar 가스) 300 [sccm]
· 처리 시간 [s] : 25 [s]
<공정(ST8)>
(조건 Cond 1)
· 처리 용기(12) 내의 압력 [mTorr] : 50 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 100 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 300 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스(가스(GE)) : CH3F / Ar / O2 가스
· 처리 가스의 유량 [sccm] : (CH3F 가스) 40 [sccm], (Ar 가스) 90 [sccm], (O2 가스) 22 [sccm]
· 처리 시간 [s] : 45 [s]
또한, 공정(ST8)의 프로세스 조건의 실시예는, 상기의 조건 Cond 1 대신에 하기의 조건 Cond 2, Cond 3 중 어느 것을 포함할 수 있다.
(조건 Cond 2)
· 처리 용기(12) 내의 압력 [mTorr] : 100 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 500 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 300 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스(가스(GE)) : CF4 가스
· 처리 가스의 유량 [sccm] : 200 [sccm]
· 처리 시간 [s] : 30 [s]
(조건 Cond 3)
· 처리 용기(12) 내의 압력 [mTorr] : 200 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 100 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 400 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스(가스(GE)) : Cl2 / Ar / O2 가스
· 처리 가스의 유량 [sccm] : (Cl2 가스) 70 [sccm], (Ar 가스) 500 [sccm], (O2 가스) 18 [sccm]
· 처리 시간 [s] : 30 [s]
<공정(ST9)>
· 처리 용기(12) 내의 압력 [mTorr] : 20 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 600 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 400 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스(가스(GF)) : N2 / H2 가스
· 처리 가스의 유량 [sccm] : (N2 가스) 200 [sccm], (H2 가스) 200 [sccm]
· 처리 시간 [s] : 15 [s]
<공정(ST10a)>
· 처리 용기(12) 내의 압력 [mTorr] : 30 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 100 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 350 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스(가스(GG)) : C4F6 / Ar / O2 가스
· 처리 가스의 유량 [sccm] : (C4F6 가스) 4(5) [sccm], (Ar 가스) 750 [sccm], (O2 가스) 3.5 [sccm]
· 처리 시간 [s] : 3 [s]
<공정(ST10c)>
· 처리 용기(12) 내의 압력 [mTorr] : 30 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 100 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 350 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스(가스(GH)) : Ar 가스
· 처리 가스의 유량 [sccm] : 750 [sccm]
· 처리 시간 [s] : 4.5 [s]
<공정(ST12)>
· 처리 용기(12) 내의 압력 [mTorr] : 80 [mTorr]
· 제 1 고주파 전원(62)의 고주파 전력의 값 [W] : 500 [W]
· 제 2 고주파 전원(64)의 고주파 전력의 값 [W] : 150 [W]
· 전원(70)의 직류 전압의 값 [V] : 0 [V]
· 처리 가스(가스(GI)) : O2 가스
· 처리 가스의 유량 [sccm] : 375 [sccm]
· 처리 시간 [s] : 90 [s]
<시퀀스(SQ1)>
· 반복 횟수 : 10 회
<시퀀스(SQ2)>
· 반복 횟수 : 30 회
상기 방법(MT)에서는, 먼저 유기막(OL)의 일부(제 1 층(VL1))가 에칭되고, 이 에칭에 의해 형성된 마스크(OLM1)의 측면(SF)에 유기막(OL)의 제 2 층(VL2)이 에칭되기 전에 보호막(SX)이 컨포멀하게 형성된다. 이와 같이, 유기막(OL)의 에칭에 있어서, 시퀀스(SQ1) ~ 공정(ST7)까지의 일련의 공정에서는, 먼저 유기막(OL)의 에칭 후에 형성되는 유기막으로 이루어지는 마스크(OLM1)의 측면(SF)에 보호막(SX)이 형성되므로, 후속의 제 2 층(VL2)의 에칭 시에 있어서 마스크(OLM1)에 대한 에칭이 억제될 수 있다. 따라서, 마스크(OLM1)의 형상을 유지하면서 제 2 층(VL2)의 에칭이 가능해진다. 이 때문에, 시퀀스(SQ1) ~ 공정(ST7)까지의 일련의 공정을 포함하는 유기막(OL)에 대한 에칭 처리(공정(ST3) ~ 공정(ST9))에 있어서, 에칭 후의 유기막의 Top CD(마스크(OLM1)의 상단의 폭에 대응)와 Bottom CD(마스크(OLM2)의 폭에 대응)를 독립적으로 제어할 수 있다. 또한, 공정(ST8)에 있어서 피에칭층(EL)의 에칭 전에 마스크(ALM)가 제거되므로, 마스크(ALM)가 제거된 시점에 있어서, 유기막(마스크(OLM1) 및 마스크(OLM2))의 수직 형상이 유지되어 있는 상태가 되어 있으므로, 후속의 피에칭층(EL)에 대한 에칭 처리 등에 있어서 프로세스 마진을 확대할 수 있다.
또한, 가스(GE)가 불소, 염소의 할로겐을 함유하므로, 마스크(ALM)의 제거를 양호하게 행할 수 있다.
또한, 가스(GA)가 수소 가스와 질소 가스를 함유하므로, 유기막(OL)(특히 제 1 층(VL1))에 대한 에칭을 양호하게 행할 수 있다.
또한, 보호막(SX)이 산화막이므로, 산화막에 대하여 고선택비의 에칭이 제 2 층(VL2)에 대하여 행해지는 경우에는, 제 2 층(VL2)에 대한 에칭량이 양호하게 제어될 수 있다.
또한, 시퀀스(SQ1) 및 공정(ST6)은 ALD(Atomic Layer Deposition)법과 동일한 방법에 의해 제 1 층(VL1)(특히 마스크(OLM1))의 측면(SF)에 보호막(SX)이 컨포멀하게 형성되므로, 제 1 층(VL1)(특히 마스크(OLM1))에 대한 보호의 강도가 향상되고, 또한 제 1 층(VL1)(특히 마스크(OLM1))을 보호하는 보호막(SX)을 균일한 막 두께로 형성할 수 있다.
또한, 가스(GB)가 아미노실란계 가스를 포함하므로, 공정(ST5a)에 의해, 실리콘의 반응 전구체가 제 1 층(VL1)(특히 마스크(OLM1))의 측면(SF) 등의 원자층을 따라 제 1 층 등의 위에 형성된다.
또한, 모노아미노실란을 포함하는 가스(GB)를 이용하여 공정(ST5a)에 있어서 실리콘의 반응 전구체의 형성을 행할 수 있다.
또한, 가스(GB)에 포함되는 아미노실란계 가스는 1 ~ 3 개의 아미노기를 가지는 아미노실란을 포함할 수 있다. 또한, 가스(GB)에 포함되는 아미노실란계 가스에는 1 ~ 3 개의 규소 원자를 가지는 아미노실란을 이용할 수 있다. 또한, 가스(GB)에 포함되는 아미노실란계 가스에는 1 ~ 3 개의 아미노기를 가지는 아미노실란을 이용할 수 있다.
또한, 가스(GC)가 산소 원자를 포함하므로, 공정(ST5c)에 있어서 당해 산소 원자가 제 1 층(VL1)(특히 마스크(OLM1)) 등의 위에 마련되는 실리콘의 반응 전구체와 결합함으로써, 제 1 층(VL1)(특히 마스크(OLM1)) 등의 위에 산화 실리콘의 보호막이 컨포멀하게 형성될 수 있다. 또한, 가스(GC)가 이산화탄소 가스인 경우, 가스(GC)가 탄소 원자를 포함하므로, 산소 원자에 의한 제 1 층(VL1)(특히 마스크(OLM1)) 등에 대한 침식이 당해 탄소 원자에 의해 억제될 수 있다.
또한, 시퀀스(SQ1)를 반복 실행함으로써 형성되는 보호막(SX)에 대한 에칭이 불소를 포함하는 가스(GD)의 플라즈마를 이용하여 이방적으로 행해져, 제 2 층(VL2)의 표면에 형성된 보호막(SX)(특히 영역(R2))이 선택적으로 제거될 수 있으므로, 이 제거 후에 있어서 제 2 층(VL2)에 대한 에칭이 가능해진다.
또한, 가스(GD)가 플루오르카본 가스를 포함하므로, 시퀀스(SQ1) 및 공정(ST6)에서 형성된 보호막(SX)(특히 영역(R1) 및 영역(R2))을 에칭할 수 있다.
또한, 공정(ST3)에 있어서, 제 1 층(VL1)을 제 2 층(VL2)에 도달할 때까지 에칭한 후에 제 1 층(VL1)(특히 마스크(OLM1))에 이차 전자를 조사하므로, 보호막(SX)의 형성 전에 마스크(OLM1)를 개질할 수 있어, 후속의 공정에 의한 마스크(OLM1)의 손상을 억제할 수 있다.
또한, 제 2 층(VL2) 특히 제 4 층(VL22)이 피에칭층(EL)에 도달할 때까지 에칭되므로, 피에칭층(EL)의 표면(FC)이 노출되어, 피에칭층(EL)에 대한 후속의 에칭이 가능해진다.
또한, 수소 가스와 질소 가스를 포함하는 가스(GF)의 플라즈마에 의해, 유기막(유기막(OL)의 제 2 층(VL2), 특히 제 4 층(VL22))에 대한 에칭을 수직성 좋게 행할 수 있고, 따라서, 에칭에 의한 패턴 폭의 변동이 억제될 수 있다.
또한, 시퀀스(SQ2) 및 공정(ST11)의 일련의 공정은 ALE(Atomic Layer Etching)법과 동일한 방법에 의해 피에칭층(EL)을 원자층마다 제거할 수 있다.
또한, 제 2 층(VL2)의 두께(LM)가 10 [nm] 이상 20 [nm] 이하이면, 공정(ST8)에 있어서 제 2 층(VL2)의 폭을 양호하게 조절할 수 있다.
이상, 적합한 실시 형태에 있어서 본 발명의 원리를 도시하고 설명하였지만, 본 발명은 그와 같은 원리로부터 일탈하지 않고 배치 및 상세에 있어서 변경될 수 있음은 당업자에 의해 인식된다. 본 발명은 본 실시 형태에 개시된 특정한 구성에 한정되는 것은 아니다. 따라서, 특허 청구의 범위 및 그 정신의 범위로부터 생기는 모든 수정 및 변경에 권리를 청구한다.
10 : 플라즈마 처리 장치
12 : 처리 용기
12e : 배기구
12g : 반입반출구
14 : 지지부
18a : 제 1 플레이트
18b : 제 2 플레이트
22 : 직류 전원
23 : 스위치
24 : 냉매 유로
26a : 배관
26b : 배관
28 : 가스 공급 라인
30 : 상부 전극
32 : 절연성 차폐 부재
34 : 전극판
34a : 가스 토출홀
36 : 전극 지지체
36a : 가스 확산실
36b : 가스 통류홀
36c : 가스 도입구
38 : 가스 공급관
40 : 가스 소스군
42 : 밸브군
45 : 유량 제어기군
46 : 퇴적물 실드
48 : 배기 플레이트
50 : 배기 장치
52 : 배기관
54 : 게이트 밸브
62 : 제 1 고주파 전원
64 : 제 2 고주파 전원
66 : 정합기
68 : 정합기
70 : 전원
AL : 반사 방지막
ALM : 마스크
Cnt : 제어부
EL : 피에칭층
EL1 : 패턴
ESC : 정전 척
FC : 표면
FR : 포커스 링
GB : 가스
HP : 히터 전원
HT : 히터
LE : 하부 전극
LM : 두께
Ly1 : 층
Ly2 : 층
MK1 : 마스크
MK2 : 마스크
MK3 : 마스크
MT : 방법
OL : 유기막
OLM1 : 마스크
OLM2 : 마스크
OLM3 : 마스크
P1 : 가스(GC)의 플라즈마
PD : 배치대
R1 : 영역
R2 : 영역
R3 : 영역
SB : 기판
SF : 측면
Sp : 처리 공간
SQ1 : 시퀀스
SQ2 : 시퀀스
SX : 보호막
VL1 : 제 1 층
VL2 : 제 2 층
VL21 : 제 3 층
VL22 : 제 4층
VLM : 마스크
W : 웨이퍼
W1 : 웨이퍼

Claims (18)

  1. 피처리체를 처리하는 방법으로서, 상기 피처리체는 피에칭층과 상기 피에칭층 상에 마련된 유기막과 상기 유기막 상에 마련된 제 1 마스크를 구비하고, 상기 유기막은 제 1 층과 제 2 층에 의해 구성되고, 상기 제 1 마스크는 상기 제 1 층 상에 마련되고, 상기 제 1 층은 상기 제 2 층 상에 마련되고, 상기 제 2 층은 상기 피에칭층 상에 마련되며, 상기 방법은,
    상기 피처리체가 수용된 플라즈마 처리 장치의 처리 용기 내에 있어서, 제 1 가스의 플라즈마를 생성하고, 상기 제 1 가스의 플라즈마와 상기 제 1 마스크를 이용하여 상기 제 1 층을 상기 제 2 층에 도달할 때까지 에칭하고, 상기 에칭에 의해 형성된 상기 제 1 층의 측면에 보호막을 컨포멀하게 형성하는 공정과,
    상기 처리 용기 내에 있어서 제 2 가스의 플라즈마를 생성하고, 상기 제 2 가스의 플라즈마를 이용하여 상기 제 1 마스크를 제거하는 공정과,
    상기 제 1 마스크 제거 후, 상기 제 1 층 및 상기 보호막을 제 2 마스크로 이용하여 상기 제 2 층을 에칭하는 공정,
    을 구비하고,
    상기 제 1 마스크를 제거하는 상기 공정은 상기 피에칭층을 에칭하는 처리의 실행 전에 실행되는,
    방법.
  2. 제 1 항에 있어서,
    상기 제 2 가스는 하이드로플루오르카본 가스, 플루오르카본 가스, 염소 가스 중 어느 하나의 가스를 포함하는,
    방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 가스는 수소 가스와 질소 가스를 포함하는,
    방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 보호막은 산화막인,
    방법.
  5. 피처리체를 처리하는 방법으로서, 상기 피처리체는 피에칭층과 상기 피에칭층 상에 마련된 유기막과 상기 유기막 상에 마련된 마스크를 구비하고, 상기 유기막은 제 1 층과 제 2 층에 의해 구성되고, 상기 마스크는 상기 제 1 층 상에 마련되고, 상기 제 1 층은 상기 제 2 층 상에 마련되고, 상기 제 2 층은 상기 피에칭층 상에 마련되며, 상기 방법은,
    상기 피처리체가 수용된 플라즈마 처리 장치의 처리 용기 내에 있어서, 제 1 가스의 플라즈마를 생성하고, 상기 제 1 가스의 플라즈마와 상기 마스크를 이용하여 상기 제 1 층을 상기 제 2 층에 도달할 때까지 에칭하고, 상기 에칭에 의해 형성된 상기 제 1 층의 측면에 보호막을 컨포멀하게 형성하는 공정과,
    상기 처리 용기 내에 있어서 제 2 가스의 플라즈마를 생성하고, 상기 제 2 가스의 플라즈마를 이용하여 상기 마스크를 제거하는 공정,
    을 구비하고,
    상기 마스크를 제거하는 상기 공정은 상기 피에칭층을 에칭하는 처리의 실행 전에 실행되고,
    상기 보호막을 컨포멀하게 형성하는 상기 공정은, 상기 제 1 층을 상기 제 2 층에 도달할 때까지 에칭한 후에 있어서,
    상기 처리 용기 내에 제 3 가스를 공급하는 공정과,
    상기 제 3 가스를 공급하는 상기 공정의 실행 후에, 상기 처리 용기 내의 공간을 퍼지하는 공정과,
    상기 공간을 퍼지하는 상기 공정의 실행 후에, 상기 처리 용기 내에 있어서 제 4 가스의 플라즈마를 생성하는 공정과,
    상기 제 4 가스의 플라즈마를 생성하는 상기 공정의 실행 후에, 상기 처리 용기 내의 공간을 퍼지하는 공정,
    을 포함하는 제 1 시퀀스를 반복 실행함으로써, 상기 제 1 층의 상기 측면에 상기 보호막을 컨포멀하게 형성하고,
    상기 제 3 가스를 공급하는 상기 공정은, 상기 제 3 가스의 플라즈마를 생성하지 않는,
    방법.
  6. 제 5 항에 있어서,
    상기 제 3 가스는 아미노실란계 가스를 포함하는,
    방법.
  7. 제 6 항에 있어서,
    상기 제 3 가스는 모노아미노실란을 포함하는,
    방법.
  8. 제 6 항에 있어서,
    상기 제 3 가스에 포함되는 아미노실란계 가스는 1 ~ 3 개의 규소 원자를 가지는 아미노실란을 포함하는,
    방법.
  9. 제 6 항에 있어서,
    상기 제 3 가스에 포함되는 아미노실란계 가스는 1 ~ 3 개의 아미노기를 가지는 아미노실란을 포함하는,
    방법.
  10. 제 5 항에 있어서,
    상기 제 4 가스는 산소 원자를 포함하는,
    방법.
  11. 제 10 항에 있어서,
    상기 제 4 가스는 이산화탄소 가스 또는 산소 가스를 포함하는,
    방법.
  12. 제 5 항에 있어서,
    상기 보호막을 컨포멀하게 형성하는 상기 공정은,
    상기 제 1 시퀀스를 반복 실행한 후에 상기 처리 용기 내에 있어서 제 5 가스의 플라즈마를 생성하고, 상기 제 1 시퀀스를 반복 실행한 것에 의해 상기 제 2 층의 표면에 형성된 막을 상기 제 5 가스의 플라즈마를 이용하여 제거하는 공정을 더 포함하고,
    상기 제 5 가스는 불소를 포함하는,
    방법.
  13. 제 12 항에 있어서,
    상기 제 5 가스는 플루오르카본 가스를 포함하는,
    방법.
  14. 제 1 항 또는 제 2 항에 있어서,
    상기 보호막을 컨포멀하게 형성하는 상기 공정은, 상기 제 1 층을 상기 제 2 층에 도달할 때까지 에칭한 후로서 상기 제 1 층의 상기 측면에 상기 보호막을 컨포멀하게 형성하기 전에 있어서, 상기 처리 용기 내에서 플라즈마를 발생시키고 상기 처리 용기에 마련된 상부 전극에 음의 직류 전압을 인가함으로써, 상기 제 1 층에 이차 전자를 조사하는 공정을 구비하는,
    방법.
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 층을 에칭하는 공정 동안에, 상기 처리 용기 내에 있어서 제 6 가스의 플라즈마를 생성하고, 상기 제 6 가스의 플라즈마와 상기 제 1 층과 상기 보호막을 이용하여 에칭 후의 상기 제 1 층의 형상을 유지하면서 상기 제 2 층을 상기 피에칭층에 도달할 때까지 에칭하는 공정을 더 구비하는,
    방법.
  16. 제 15 항에 있어서,
    상기 제 6 가스는 질소 가스와 수소 가스를 포함하는,
    방법.
  17. 피처리체를 처리하는 방법으로서, 상기 피처리체는 피에칭층과 상기 피에칭층 상에 마련된 유기막과 상기 유기막 상에 마련된 마스크를 구비하고, 상기 유기막은 제 1 층과 제 2 층에 의해 구성되고, 상기 마스크는 상기 제 1 층 상에 마련되고, 상기 제 1 층은 상기 제 2 층 상에 마련되고, 상기 제 2 층은 상기 피에칭층 상에 마련되며, 상기 방법은,
    상기 피처리체가 수용된 플라즈마 처리 장치의 처리 용기 내에 있어서, 제 1 가스의 플라즈마를 생성하고, 상기 제 1 가스의 플라즈마와 상기 마스크를 이용하여 상기 제 1 층을 상기 제 2 층에 도달할 때까지 에칭하고, 상기 에칭에 의해 형성된 상기 제 1 층의 측면에 보호막을 컨포멀하게 형성하는 공정과,
    상기 처리 용기 내에 있어서 제 2 가스의 플라즈마를 생성하고, 상기 제 2 가스의 플라즈마를 이용하여 상기 마스크를 제거하는 공정,
    을 구비하고,
    상기 마스크를 제거하는 상기 공정은 상기 피에칭층을 에칭하는 처리의 실행 전에 실행되고,
    상기 마스크를 제거하는 상기 공정의 실행 후에 있어서, 상기 처리 용기 내에 있어서 제 6 가스의 플라즈마를 생성하고, 상기 제 6 가스의 플라즈마와 상기 제 1 층과 상기 보호막을 이용하여 에칭 후의 상기 제 1 층의 형상을 유지하면서 상기 제 2 층을 상기 피에칭층에 도달할 때까지 에칭하는 공정을 더 구비하고,
    상기 제 2 층을 에칭하는 상기 공정의 실행 후에 있어서, 상기 피에칭층을 에칭하는 공정을 더 구비하고,
    상기 피에칭층을 에칭하는 상기 공정은,
    상기 처리 용기 내에 있어서 제 7 가스의 플라즈마를 생성하고, 상기 제 7 가스의 플라즈마에 포함되는 라디칼을 포함하는 혼합층을 상기 피에칭층의 표면의 원자층에 형성하는 공정과,
    상기 혼합층을 형성하는 상기 공정의 실행 후에, 상기 처리 용기 내의 공간을 퍼지하는 공정과,
    상기 공간을 퍼지하는 상기 공정의 실행 후에, 상기 처리 용기 내에 있어서 제 8 가스의 플라즈마를 생성하고, 상기 제 8 가스의 플라즈마에 바이어스 전압을 인가하여 상기 혼합층을 제거하는 공정과,
    상기 혼합층을 제거하는 상기 공정의 실행 후에, 상기 처리 용기 내의 공간을 퍼지하는 공정,
    을 포함하는 제 2 시퀀스를 반복 실행하여, 상기 피에칭층을 원자층마다 제거함으로써, 상기 피에칭층을 에칭하고,
    상기 제 7 가스는 플루오르카본 가스와 희가스와 산소 가스를 포함하고,
    상기 제 8 가스는 희가스를 포함하는,
    방법.
  18. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 마스크를 제거하는 상기 공정의 실행 전에 있어서, 상기 제 2 층의 두께는 10 nm 이상 20 nm 이하인,
    방법.
KR1020170101565A 2016-08-12 2017-08-10 피처리체를 처리하는 방법 KR102461750B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016158659A JP6757624B2 (ja) 2016-08-12 2016-08-12 被処理体を処理する方法
JPJP-P-2016-158659 2016-08-12

Publications (2)

Publication Number Publication Date
KR20180018416A KR20180018416A (ko) 2018-02-21
KR102461750B1 true KR102461750B1 (ko) 2022-11-01

Family

ID=61160346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170101565A KR102461750B1 (ko) 2016-08-12 2017-08-10 피처리체를 처리하는 방법

Country Status (5)

Country Link
US (1) US10707088B2 (ko)
JP (1) JP6757624B2 (ko)
KR (1) KR102461750B1 (ko)
CN (1) CN107731677B (ko)
TW (1) TWI737785B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6788400B2 (ja) * 2016-07-08 2020-11-25 東京エレクトロン株式会社 被処理体を処理する方法
JP6960351B2 (ja) * 2018-02-19 2021-11-05 東京エレクトロン株式会社 処理方法
US10340136B1 (en) * 2018-07-19 2019-07-02 Lam Research Corporation Minimization of carbon loss in ALD SiO2 deposition on hardmask films
JP7220603B2 (ja) * 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP7296806B2 (ja) 2019-07-16 2023-06-23 東京エレクトロン株式会社 ＲｕＳｉ膜の形成方法及び基板処理システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078617A (ja) * 2006-08-25 2008-04-03 Canon Inc 構造体の製造方法
JP2016021546A (ja) * 2014-06-16 2016-02-04 東京エレクトロン株式会社 基板処理システム及び基板処理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
JP2009152243A (ja) * 2007-12-18 2009-07-09 Toshiba Corp 半導体装置の製造方法
JP4733214B1 (ja) * 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
JP2013161913A (ja) * 2012-02-03 2013-08-19 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
JP6026375B2 (ja) * 2013-09-02 2016-11-16 株式会社東芝 半導体装置の製造方法
US9142451B2 (en) * 2013-09-16 2015-09-22 Globalfoundries Inc. Reduced capacitance interlayer structures and fabrication methods
US9543158B2 (en) * 2014-12-04 2017-01-10 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP2016541119A (ja) * 2013-12-05 2016-12-28 東京エレクトロン株式会社 直流重ね合わせフリーズ
JP6366454B2 (ja) * 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法
JP6559430B2 (ja) * 2015-01-30 2019-08-14 東京エレクトロン株式会社 被処理体を処理する方法
US20170178899A1 (en) * 2015-12-18 2017-06-22 Lam Research Corporation Directional deposition on patterned structures
JP6788400B2 (ja) * 2016-07-08 2020-11-25 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078617A (ja) * 2006-08-25 2008-04-03 Canon Inc 構造体の製造方法
JP2016021546A (ja) * 2014-06-16 2016-02-04 東京エレクトロン株式会社 基板処理システム及び基板処理方法

Also Published As

Publication number Publication date
CN107731677A (zh) 2018-02-23
TW201818465A (zh) 2018-05-16
KR20180018416A (ko) 2018-02-21
TWI737785B (zh) 2021-09-01
JP6757624B2 (ja) 2020-09-23
JP2018026495A (ja) 2018-02-15
CN107731677B (zh) 2021-03-23
US10707088B2 (en) 2020-07-07
US20180047578A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
KR102461750B1 (ko) 피처리체를 처리하는 방법
US9911607B2 (en) Method of processing target object
JP6382055B2 (ja) 被処理体を処理する方法
KR102528430B1 (ko) 피처리체를 처리하는 방법
CN107026081B (zh) 对被处理体进行处理的方法
JP7061653B2 (ja) 被処理体を処理する方法
TWI684218B (zh) 蝕刻方法（三）
US20190131141A1 (en) Method for processing workpiece
KR102531901B1 (ko) 피처리체를 처리하는 방법
TWI766866B (zh) 蝕刻方法
KR102362462B1 (ko) 피처리체를 처리하는 방법
US11367610B2 (en) Film forming and process container cleaning method
US20220122840A1 (en) Method for processing workpiece
TWI713486B (zh) 蝕刻方法（二）

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant