JP2008078617A - 構造体の製造方法 - Google Patents

構造体の製造方法 Download PDF

Info

Publication number
JP2008078617A
JP2008078617A JP2007148555A JP2007148555A JP2008078617A JP 2008078617 A JP2008078617 A JP 2008078617A JP 2007148555 A JP2007148555 A JP 2007148555A JP 2007148555 A JP2007148555 A JP 2007148555A JP 2008078617 A JP2008078617 A JP 2008078617A
Authority
JP
Japan
Prior art keywords
layer
etching
silicon oxide
substrate
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007148555A
Other languages
English (en)
Inventor
Atsunori Terasaki
敦則 寺崎
Junichi Seki
淳一 関
Toshiki Ito
伊藤　　俊樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007148555A priority Critical patent/JP2008078617A/ja
Priority to US11/843,873 priority patent/US7790049B2/en
Publication of JP2008078617A publication Critical patent/JP2008078617A/ja
Priority to US12/767,881 priority patent/US20100200544A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/42—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating of an organic material and at least one non-metal coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ハードマスクの除去を必要としない構造体の製造方法を提供する。
【解決手段】 酸化ケイ素を有する構造体の製造方法である。基板上に、有機ＳＯＧからなる第一の層を形成する工程と、この第一の層の上に、無機ＳＯＧからなる第二の層を形成する工程を有する。その後、第二の層に形成された前記パターンをマスクとして、第一の層をエッチングし、第一の層と第二の層とを焼成することにより、酸化ケイ素を有する構造体を作製する。
【選択図】 図１

Description

本発明は、構造体の製造方法に関するものである。
ナノインプリントのモールド、光導波路や光スイッチ、μ−ＴＡＳ（Ｍｉｃｒｏ Ｔｏｔａｌ Ａｎａｌｙｓｉｓ Ｓｙｓｔｅｍ）、等のバイオチップとして、石英のような二酸化ケイ素（以下、ＳｉＯ２と記すことがある。）が用いられている。
この二酸化ケイ素のエッチングに際し、非特許文献１にはハードマスクを用いる技術が記載されている。
以下、この非特許文献１の上記技術について、図７を用いて、更に説明する。まず、図７（ａ）に示すように、ＳｉＯ２基板７００の上に、ハードマスク７１０としてクロム層を形成し、そのハードマスク７１０の上にレジスト７２０を形成する。
次に、図７（ｂ）のように、リソグラフィーなどを用いてレジスト７２０のパターニングを行い、レジスト７２０をマスクとしてハードマスク７１０のエッチングを行なう。
さらに、図７（ｃ）のように、ハードマスク７１０をマスクとして、ドライエッチングによってＳｉＯ２基板７００をエッチングする。
ＳｉＯ２のエッチングは、一般的に他の材料と比較して高いイオンエネルギーを必要とする。そのため、マスクに対する負荷を考慮して、ハードマスク７１０がエッチング用マスクとして用いられている。
Ｅｃｒｏｎ Ｔｈｏｍｐｓｏｎ，Ｐｅｔｅｒ Ｒｈｙｉｎｓ，Ｒｏｎ Ｖｏｉｓｉｎ，ｓ．Ｖ．Ｓｒｅｅｎｉｖａｓａｎ， Ｐａｔｒｉｃｋ Ｍａｒｔｉｎ．著、 マイクロリソグラフィ会議出版（ＳＰＩＥ Ｍｉｃｒｏ ｌｉｔｈｏｇｒａｐｈｙ Ｃｏｎｆｅｒｅｎｃｅ）， ２００３年、２月。
しかしながら、上記文献のエッチング方法のように、メタル材料をハードマスクとしたプロセスには、以下のような課題を有している。
すなわち、ＳｉＯ２による構造体は、光学的に透明であること、あるいは絶縁性を要求されるデバイスに用いること等が多い。
このような場合には、不透明、あるいはＳｉＯ２と光学特性が大きく異なる物質が表面に残ることは好ましくないことから、ハードマスクを除去する必要が生じる。
ハードマスクを除去するためのプロセスとしては、ウェットエッチング、あるいはドライエッチング等が考えられるが、それらのプロセスは高価な装置や、あるいは専有スペース、薬液、エッチングガス、等を必要とする。
また、通常、ドライエッチングでは、選択比の高いプロセスを用いても、下地に若干のダメージを与える。そのため、モールド基板の表面荒れや、パターンのエッジの鈍り等を引き起こす場合がある。
ウェットエッチングを用いた場合、高選択比を得るのはドライエッチングよりも比較的簡単であるが、パターンのサイズの微細化や高アスペクト化に伴い、パターン間に存在する液体が乾燥する際に生じる表面張力により、パターンが倒れてしまう場合がある。
さらに、これら除去プロセスで、メタル材料が原子レベルで除去できるとは限らず、デバイスによっては残留成分によるメタル汚染等が生じる。
本発明は、上記課題に鑑み、クロム膜からなるハードマスクを用いることなく作製できる、酸化ケイ素を有する構造体の製造方法を提供することを目的とするものである。
本発明は、上記課題を解決するため、つぎのように構成した構造体の製造方法を提供するものである。
すなわち、本発明の構造体の製造方法は、
酸化ケイ素を有する構造体の製造方法であって、
基板を準備する工程と、
前記基板上に、有機ＳＯＧからなる第一の層を形成する工程と、
前記第一の層の上に、無機ＳＯＧからなる第二の層を形成する工程と、
前記第二の層にパターンを形成する工程と、
前記第二の層に形成された前記パターンをマスクとして、前記第一の層をエッチングする工程と、
前記第一の層及び前記第二の層を焼成する工程とを有することを特徴とする。
また、本発明の構造体の製造方法は、前記第一の層をエッチングする工程において、エッチングに用いるエッチングガスとして、Ｈ２、あるいはＮ２とＨ２の混合系、あるいはＮ２とＮＨ３の混合系、を用いることを特徴とする。
また、本発明の構造体の製造方法は、前記基板が、酸化ケイ素からなることを特徴とする。
また、本発明の構造体の製造方法は、前記第一の層をエッチングする工程において、前記基板の表面、あるいは、前記基板上に設けられたエッチングストップ層により、エッチングを停止させることを特徴とする。
また、本発明の構造体の製造方法は、前記酸化ケイ素を有する構造体とは、二酸化ケイ素からなる構造体であることを特徴とする。
また、本発明の構造体の製造方法は、
酸化ケイ素を有する構造体の製造方法であって、
基板を準備する工程と、
前記基板上に、炭素を含有する酸化ケイ素化合物からなる第一の層を形成する工程と、
前記第一の層の上に、該第一の層よりも炭素を含有する量が少ない酸化ケイ素化合物からなる第二の層を形成する工程と、
前記第二の層にパターンを形成する工程と、
前記第二の層に形成された前記パターンをマスクとして、前記第一の層をエッチングする工程と、
前記第一の層及び前記第二の層を焼成する工程とを有することを特徴とする。
また、本発明の構造体の製造方法は、前記第一の層の炭素含有率と、前記第二の層の炭素含有率との差は、１０ｗｔ％以上であることを特徴とする。
また、本発明の構造体の製造方法は、前記第一の層をエッチングする工程において、エッチングに用いるエッチングガスとして、Ｈ２、あるいはＮ２とＨ２の混合系、あるいはＮ２とＮＨ３の混合系、を用いることを特徴とする。
また、本発明の構造体の製造方法は、前記基板が、酸化ケイ素からなることを特徴とする。
また、本発明の構造体の製造方法は、前記第一の層をエッチングする工程において、前記基板、あるいは、前記基板上に設けられたエッチングストップ層により、エッチングを停止させることを特徴とする。
また、本発明の構造体の製造方法は、前記酸化ケイ素を有する構造体とは、二酸化ケイ素からなる構造体であることを特徴とする。
本発明によれば、クロム膜からなるハードマスクを用いることなく、酸化ケイ素を有する構造体を製造することができる。
本発明は、本発明者らのつぎのような知見に基づくものである。
前述のように、石英のような酸化ケイ素のエッチングには、Ｃｒからなるハードマスクが用いられてきた。
しかし、本発明者らが鋭意検討したところ、無機ＳＯＧ（Ｓｐｉｎ−ｏｎ ｇｌａｓｓ）をマスクとして用いて、有機ＳＯＧをエッチングできるということを見出した。
すなわち、焼成すれば、酸化ケイ素となりうる２つの材料のエッチングレート比が異なることを見出した。
本発明は、この特性を利用して有機ＳＯＧを加工し、高温で焼成することにより、酸化ケイ素（ＳｉＸＯＹ）、例えば、ＳｉＯ２を有する構造体を形成するというものである。
したがって、従来方法では、マスク材料が酸化ケイ素と異なる材料であったため除去が必要であったが、本発明ではマスクの除去を行なうことなく、酸化ケイ素の構造体を作製することが出来る。
以下、図１を用いて本発明の実施形態について説明する。
図１（ａ）において、基板１００の上には、有機ＳＯＧからなる第一の層１１０が形成され、その上にはパターニングされた無機ＳＯＧからなる第二の層１２０が形成されている。
次に、図１（ｂ）に示すように、無機ＳＯＧからなる第二の層１２０をマスクとして、有機ＳＯＧからなる第一の層１１０のエッチングを行なう。
最後に、図１（ｃ）のように、有機ＳＯＧからなる第一の層１１０と、無機ＳＯＧからなる第二の層１２０とを焼成して、酸化ケイ素２００（例えば、ＳｉＯ２）を有した構造体を製造することができる。
ここで、有機ＳＯＧとは、一般的にＳｉ（ＯＲ）４とＲ１Ｓｉ（ＯＲ２）３を原料に用いた液体を塗布、ベーク処理によりＳｉ−Ｏ結合を有する絶縁膜として形成したものである。
Ｒ１、Ｒ２はメチル基（ＣＨ３−）、やフェニル基（Ｃ６Ｈ５−）等の有機基であり、これらがベーク処理後の膜中に残る。有機成分含有量は、一般に１０ｗｔ％以上である。
また、無機ＳＯＧとは、ＨＳｉ（ＯＲ）３を原料に用いた液体を塗布、ベーク処理によりＳｉ−Ｏ結合を有する絶縁膜として形成したものである。一般的に、ベーク後の膜中に有機成分は残らない、あるいは多くとも５ｗｔ％未満の微量の有機成分が残るのみである。
本実施形態による酸化ケイ素を有する構造体の製造方法は、
ナノインプリントのモールド、光導波路や光スイッチ、μ−ＴＡＳ（Ｍｉｃｒｏ Ｔｏｔａｌ Ａｎａｌｙｓｉｓ Ｓｙｓｔｅｍ）などのバイオチップの製造や、半導体のプロセス等に適用することが出来る。
以下に、本発明の実施例について説明する。
［実施例１］
実施例１においては、発明を適用した酸化ケイ素を有する構造体の製造方法の一例について説明する。
図２に、本実施例における酸化ケイ素を有する構造体の製造方法を説明するための模式的断面図を示す。
図２（ａ）に示す１００はＳｉＯ２の基板であり、例えば合成石英のウエハである。
まず、この基板１００上に、有機ＳＯＧからなる第一の層１１０を成膜する（図２（ａ））。
次に、この第一の層１１０上に無機ＳＯＧからなる第二の層１２０を成膜する。第一の層１１０、第二の層１２０は、スピンコート等により成膜する。
そして、第二の層１２０上に、レジスト１３０を形成して、パターンを形成する（図２（ｂ））。
レジスト１３０のパターニング方法としては、例えば、ステッパ、スキャナ等による光露光、電子ビームやＸ線による描画法、等が用いられる。
次に、パターニングされたレジスト１３０をマスク層として、第二の層１２０をエッチングして、レジスト１３０を剥離する（図２（ｃ））。
第二の層１２０をエッチングする方法としては、例えばＣＦ４、ＣＨＦ３、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６等のフルオロカーボン系のガスを母ガスとして用いた反応性イオンエッチングが用いられる。
次に、第二の層１２０をマスク層として、第一の層１１０を基板１００に到達するまでエッチングを行なう（図２（ｄ））。
なお、パターニングされたレジスト１３０を残したまま、第二の層１２０との併用でマスク層とし、第一の層１１０をエッチングしても良い。
第一の層１１０をエッチングする方法としては、Ｈ２、Ｎ２／Ｈ２の混合系、Ｎ２／ＮＨ３混合系等のガス系を用いた反応性イオンエッチングを用いることができる。
一般的に、ＳｉＯ２のエッチングは、ＣＦ系のガスにより、ＳｉＦｘとＣＯｘという成分として揮発されることにより進むため、反応ガス中にＣが含まれていなければエッチングは進まない。
そのため、Ｈ２、Ｎ２／Ｈ２の混合系、Ｎ２／ＮＨ３混合系等のガス系でＳｉＯ2をエッチングすることは困難である。
このことから、焼成すれば酸化シリコンとなる有機ＳＯＧや無機ＳＯＧについても、Ｈ２、Ｎ２／Ｈ２の混合系、Ｎ２／ＮＨ３混合系を用いても、有機ＳＯＧあるいは無機ＳＯＧをエッチングすることができないと考えるのが通常である。
しかし、本発明者らが検討したところ、Ｈ２、Ｎ２／Ｈ２の混合系、Ｎ２／ＮＨ３混合系等のガス系を用いれば、有機ＳＯＧと無機ＳＯＧとでエッチングレートが異なることを発見した。
このような現象が生じる理由についてはまだ明らかになっていないが、本発明者らは以下のように考えている。
すなわち、エッチャントであるＨ２、Ｎ２／Ｈ２の混合系、Ｎ２／ＮＨ３混合系にはＣが存在しないが、エッチングされる対象である有機ＳＯＧにはＣが存在する。
そのため、有機ＳＯＧ由来のＣからＣＯｘが形成され、このＣＯｘが揮発成分となるのである。
また、エッチングガス中にＮとＨが含まれているため、さらにＮＯ、ＳｉＨ４と言った成分も揮発することも原因として考えられる。
無機ＳＯＧに含まれているＣ成分は少ないか、あるいは無いため、ＣＯｘという揮発成分は少ない。
なお、無機ＳＯＧで、ＮＯ、ＳｉＨ４の揮発が進まない理由は判明していないが、おそらくＣＯｘの揮発成分の方が、ＮＯ、ＳｉＨ４に比して支配的に作用しているものであると思われる。
このような違いから、Ｈ２、Ｎ２／Ｈ２の混合系、Ｎ２／ＮＨ３混合系のガス系を用いると、無機ＳＯＧをマスクとして、有機ＳＯＧをエッチングすることが可能になっているものと考えている。
これら、Ｈ２、Ｎ２／Ｈ２の混合系、Ｎ２／ＮＨ３混合系等ガス系を用いることにより、第一の層１１０と第二の層１２０とのエッチング選択比が条件によっては１０、あるいはそれ以上の値が得られる場合もある。
最後に、このようにして形成した構造体を高温で焼成する。
これにより、第一の層１１０中の炭素が脱離して酸化ケイ素２００（例えばＳｉＯ２）となる。
また、第一の層１１０と第二の層１２０は共に、ポリマー状態、あるいはアモルファス状態であったものが結晶化する。
以上の工程により、酸化ケイ素２００を有した構造体を形成することができる（図２（ｅ））。
第一の層１１０中の炭素が脱離を始める温度は、一般的に４５０℃程度である。そのため、焼成温度としては、４５０℃以上が好ましい。
また、ＳｉＯ2は、５７３℃で三方（六角柱状）結晶から六方（六角両錐形）結晶に変化する。そのため、形成されたパターンの形状を大きく変化させないためには、４５０℃以上５７３℃以下であることがより好ましい。
また、炭素の脱離をある程度進め、結晶形態の変化を防止するためには４７０℃以上５５０℃以下であることがより好ましい。
焼成温度と焼成時間を最適化することにより、第一の層１１０を、炭素含有率が極めて少ないか、あるいは存在しない酸化ケイ素（例えばＳｉＯ２）に変化させることも可能である。
ところで、上記公知文献のように、メタル材料をハードマスクとしたプロセスには、エッチングストッパーが存在しない。
一般的に、ドライエッチングによるエッチングレートは、開口幅によって変化する場合が多い。
そのため、異なる開口幅のパターンを有するデバイスの作製において、エッチング深さを一定に保つのは困難である。
図８は、従来例による構造体の製造方法による場合には、このようにエッチング深さを一定に保つのが困難であることを示したものであり、８００はＳｉＯ２基板、８１０はハードマスクである。
一方、本実施例において、基板１００として、ＳｉＯ２などを使用する場合には、第一の層１１０と、基板１００とのエッチング選択比が得られる。
このため、基板１００がエッチストッパーとして働き、エッチング深さはパターンの開口幅に依存せず、第一の層１１０の膜厚によって規定された値で一定となる。
上記説明で用いた図２（ｄ）において、第一の層１１０のエッチングは基板１００までおこなっている。
しかし、第一の層１１０のエッチングは、図１（ｂ）に示すように、第一の層１１０の途中で止めても良い。
また、基板１００としては、ＳｉＯ２以外の基板を用いてもよい。
この場合、図３（ａ）、（ｂ）に示すように、基板１００の上にＳｉＯ２膜などのエッチングストップ層３００を設けることにより、第一の層１１０のエッチングを止めることもできる。
これにより、エッチング深さはパターンの開口幅に依存せず、第一の層１１０の膜厚によって規定された値で一定となる。
エッチングストップ層３００を成膜する方法としては、熱酸化、ＣＶＤ、スピンコート等が用いられる。
さらに、第二の層１２０と、基板１００のエッチングレート比によっては、図４（ａ）、（ｂ）に示すように、第二の層１２０をマスクとして、基板１００をエッチングすることもできる。
本発明の構造体の製造方法は、図５に示すような段差構造体５００の作製にも適用することが出来る。
図６に、段差構造体５００の製造方法を説明するための模式的断面図を示す。
まず、図２（ａ）から図２（ｅ）で説明したプロセスと同様のプロセスを行い、基板１００の上に、第一の層１１０と第二の層１２０とが形成されている構造体を形成する。
次に、図６（ａ）に示すように、第二の層１２０上にパターニングされた第二の層１２０とは異なるパターンであるレジスト６００を第二の層１２０の上に形成し、その後、パターニングを行なう。
次に、パターニングされたレジスト６００をマスク層として、第二の層１２０をエッチングする（図６（ｂ））。
次に、パターニングされたレジスト６００を剥離後、第二の層１２０をマスク層として第一の層１１０を任意の深さまでエッチングする（図６（ｃ））。
なお、レジスト６００を残したまま、第二の層１２０との併用でマスク層とし、第一の層１１０をエッチングしても良い。
最後に、このようにして形成された構造体を高温で焼成する。これにより、酸化ケイ素（例えばＳｉＯ２）を有した段差構造体５００を作製することが出来る。
［実施例２］
実施例２では、第一の層として炭素を含有する酸化ケイ素化合物からなる層を用い、第二の層として第一の層よりも炭素を含有する量が少ない酸化ケイ素化合物からなる層を用いた例について説明する。
上記したように、実施例１では、第一の層１１０として有機ＳＯＧを用い、第二の層１２０として無機ＳＯＧを用いた。
そして、両層のエッチングレート比の差を利用することにより、構造体を形成した。
この両層にエッチングレート比の差が生じる理由としては、前記記載のごとく、有機ＳＯＧと無機ＳＯＧが有する炭素成分の量が寄与していると考えることができる。
そのため、第一の層１１０、及び第二の層１２０は、ＳＯＧに限らなくてもよい。
つまり、第一の層１１０として、炭素を含有する酸化ケイ素化合物を用い、第二の層１２０として、炭素を含有しない酸化ケイ素化合物を用いることも可能である。
また、第二の層１２０に多少の炭素が含有されていても、第一の層１１０に、それを上回る炭素が含有されていれば、両層にエッチングレート比が生じる。
この場合、第一の層１１０の炭素含有率と、第二の層１２０の炭素含有率との差としては、１０ｗｔ％以上あることが望ましい。
以上のような両層を用いれば、第二の層をマスクとして、第一の層をエッチングすることができる。
なお、基板１００上に第一の層１１０を形成する際にはＣＶＤ等の方法を用いる。
すなわち、本実施例に係る酸化ケイ素を有する構造体の製造方法は、
基板を準備する工程と、
基板上に、炭素を含有する酸化ケイ素化合物からなる第一の層を形成する工程と、
第一の層の上に、第一の層よりも炭素を含有する量が少ない酸化ケイ素化合物からなる第二の層を形成する工程と、を有する。
また、第二の層にパターンを形成する工程と、第二の層に形成されたパターンをマスクとして、第一の層をエッチングする工程と、第一の層及び前記第二の層を焼成する工程とを有する。
また、第一の層の炭素含有率と、第二の層の炭素含有率との差は、１０ｗｔ％以上であってもよい。
また、第一の層をエッチングする工程において、エッチングに用いるエッチングガスとして、Ｈ２、あるいはＮ２とＨ２の混合系、あるいはＮ２とＮＨ３の混合系、を用いてもよい。
また、第一の層をエッチングする工程において、基板、あるいは、基板上に設けられたエッチングストップ層により、エッチングを停止させてもよい。
また、酸化ケイ素を有する構造体とは二酸化ケイ素からなる構造体であってもよい。
本発明の実施形態における酸化ケイ素を有する構造体の製造方法を説明するための模式図。 本発明の実施例１における酸化ケイ素を有する構造体の製造方法を説明するための模式図。 本発明の実施例１におけるエッチングストップ層について説明するための模式図。 本発明の実施例１における基板をエッチングすることを説明するための模式図。 本発明の実施例１における段差構造体の構成例を示す模式図。 本発明の実施例１における段差構造体の製造方法を説明するための模式図。 従来例における構造体の製造方法を説明するための模式図。 従来例における構造体の製造方法を説明するための模式図。
符号の説明
１００：基板
１１０：第一の層
１２０：第二の層
１３０：レジスト
２００：酸化ケイ素
３００：エッチングストップ層
５００：段差構造体
６００：レジスト

Claims (11)

  1. 酸化ケイ素を有する構造体の製造方法であって、
    基板を準備する工程と、
    前記基板上に、有機ＳＯＧからなる第一の層を形成する工程と、
    前記第一の層の上に、無機ＳＯＧからなる第二の層を形成する工程と、
    前記第二の層にパターンを形成する工程と、
    前記第二の層に形成された前記パターンをマスクとして、前記第一の層をエッチングする工程と、
    前記第一の層及び前記第二の層を焼成する工程とを有することを特徴とする酸化ケイ素を有する構造体の製造方法。
  2. 前記第一の層をエッチングする工程において、エッチングに用いるエッチングガスとして、Ｈ２、あるいはＮ２とＨ２の混合系、あるいはＮ２とＮＨ３の混合系、を用いることを特徴とする請求項１に記載の酸化ケイ素を有する構造体の製造方法。
  3. 前記基板は、酸化ケイ素からなることを特徴とする請求項１または請求項２に記載の酸化ケイ素を有する構造体の製造方法。
  4. 前記第一の層をエッチングする工程において、前記基板の表面、あるいは、前記基板上に設けられたエッチングストップ層により、エッチングを停止させることを特徴とする請求項１から３のいずれか１項に記載の酸化ケイ素を有する構造体の製造方法。
  5. 前記酸化ケイ素を有する構造体とは、二酸化ケイ素からなる構造体であることを特徴とする請求項１から４のいずれか１項に記載の酸化ケイ素を有する構造体の製造方法。
  6. 酸化ケイ素を有する構造体の製造方法であって、
    基板を準備する工程と、
    前記基板上に、炭素を含有する酸化ケイ素化合物からなる第一の層を形成する工程と、
    前記第一の層の上に、該第一の層よりも炭素を含有する量が少ない酸化ケイ素化合物からなる第二の層を形成する工程と、
    前記第二の層にパターンを形成する工程と、
    前記第二の層に形成された前記パターンをマスクとして、前記第一の層をエッチングする工程と、
    前記第一の層及び前記第二の層を焼成する工程とを有することを特徴とする酸化ケイ素を有する構造体の製造方法。
  7. 前記第一の層の炭素含有率と、前記第二の層の炭素含有率との差は、１０ｗｔ％以上であることを特徴とする請求項６に記載の酸化ケイ素を有する構造体の製造方法。
  8. 前記第一の層をエッチングする工程において、エッチングに用いるエッチングガスとして、Ｈ２、あるいはＮ２とＨ２の混合系、あるいはＮ２とＮＨ３の混合系、を用いることを特徴とする請求項６または請求項７に記載の酸化ケイ素を有する構造体の製造方法。
  9. 前記基板は、酸化ケイ素からなることを特徴とする請求項６から８のいずれか１項に記載の酸化ケイ素を有する構造体の製造方法。
  10. 前記第一の層をエッチングする工程において、前記基板、あるいは、前記基板上に設けられたエッチングストップ層により、エッチングを停止させることを特徴とする請求項６から９のいずれか１項に記載の酸化ケイ素を有する構造体の製造方法。
  11. 前記酸化ケイ素を有する構造体とは、二酸化ケイ素からなる構造体であることを特徴とする請求項６から１０のいずれか１項に記載の酸化ケイ素を有する構造体の製造方法。
JP2007148555A 2006-08-25 2007-06-04 構造体の製造方法 Pending JP2008078617A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007148555A JP2008078617A (ja) 2006-08-25 2007-06-04 構造体の製造方法
US11/843,873 US7790049B2 (en) 2006-08-25 2007-08-23 Production process of structure
US12/767,881 US20100200544A1 (en) 2006-08-25 2010-04-27 Production process of structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006229052 2006-08-25
JP2007148555A JP2008078617A (ja) 2006-08-25 2007-06-04 構造体の製造方法

Publications (1)

Publication Number Publication Date
JP2008078617A true JP2008078617A (ja) 2008-04-03

Family

ID=39112386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007148555A Pending JP2008078617A (ja) 2006-08-25 2007-06-04 構造体の製造方法

Country Status (2)

Country Link
US (2) US7790049B2 (ja)
JP (1) JP2008078617A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227336A (ja) * 2011-04-19 2012-11-15 Mitsubishi Electric Corp 絶縁膜の製造方法
WO2018008640A1 (ja) * 2016-07-08 2018-01-11 東京エレクトロン株式会社 被処理体を処理する方法
JP2018026495A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 被処理体を処理する方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4533358B2 (ja) 2005-10-18 2010-09-01 キヤノン株式会社 インプリント方法、インプリント装置およびチップの製造方法
JP5188192B2 (ja) * 2007-02-20 2013-04-24 キヤノン株式会社 モールド、モールドの製造方法、インプリント装置及びインプリント方法、インプリント方法を用いた構造体の製造方法
JP5144127B2 (ja) * 2007-05-23 2013-02-13 キヤノン株式会社 ナノインプリント用のモールドの製造方法
NL2005263A (en) * 2009-09-29 2011-03-30 Asml Netherlands Bv Imprint lithography.
JP2011171500A (ja) * 2010-02-18 2011-09-01 Elpida Memory Inc 半導体装置及びその製造方法
JP5664471B2 (ja) * 2010-06-28 2015-02-04 信越化学工業株式会社 半導体用合成石英ガラス基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211694A (ja) * 1994-01-13 1995-08-11 Sony Corp ドライエッチング方法
JPH09293780A (ja) * 1996-04-26 1997-11-11 Hitachi Ltd 配線形成方法
JP2001210633A (ja) * 2000-01-27 2001-08-03 Tokyo Ohka Kogyo Co Ltd 被膜形成方法
JP2002093778A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法
JP2003277075A (ja) * 2002-03-22 2003-10-02 Nippon Sheet Glass Co Ltd マイクロ化学システム用チップ部材のチャネル形成方法、及び該形成方法によってチャネルが形成されたマイクロ化学システム用チップ部材

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121560A (ja) * 1991-10-24 1993-05-18 Kawasaki Steel Corp 半導体装置の製造方法
JP2849286B2 (ja) 1992-07-09 1999-01-20 三菱電機株式会社 半導体装置の製造方法
JP3399154B2 (ja) 1995-05-22 2003-04-21 ソニー株式会社 積層絶縁膜のプラズマエッチング方法
JP3637725B2 (ja) 1997-04-16 2005-04-13 ソニー株式会社 半導体装置の製造方法
JP3472196B2 (ja) 1999-06-01 2003-12-02 キヤノン株式会社 エッチング方法及びそれを用いた半導体装置の製造方法
US6232658B1 (en) * 1999-06-30 2001-05-15 Lsi Logic Corporation Process to prevent stress cracking of dielectric films on semiconductor wafers
JP2001308175A (ja) * 2000-04-21 2001-11-02 Nec Corp 半導体装置及びその製造方法
US6632478B2 (en) * 2001-02-22 2003-10-14 Applied Materials, Inc. Process for forming a low dielectric constant carbon-containing film
US6632735B2 (en) * 2001-08-07 2003-10-14 Applied Materials, Inc. Method of depositing low dielectric constant carbon doped silicon oxide
JP3778174B2 (ja) * 2003-04-14 2006-05-24 ソニー株式会社 半導体装置及びその製造方法
JP4533358B2 (ja) * 2005-10-18 2010-09-01 キヤノン株式会社 インプリント方法、インプリント装置およびチップの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211694A (ja) * 1994-01-13 1995-08-11 Sony Corp ドライエッチング方法
JPH09293780A (ja) * 1996-04-26 1997-11-11 Hitachi Ltd 配線形成方法
JP2001210633A (ja) * 2000-01-27 2001-08-03 Tokyo Ohka Kogyo Co Ltd 被膜形成方法
JP2002093778A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法
JP2003277075A (ja) * 2002-03-22 2003-10-02 Nippon Sheet Glass Co Ltd マイクロ化学システム用チップ部材のチャネル形成方法、及び該形成方法によってチャネルが形成されたマイクロ化学システム用チップ部材

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227336A (ja) * 2011-04-19 2012-11-15 Mitsubishi Electric Corp 絶縁膜の製造方法
WO2018008640A1 (ja) * 2016-07-08 2018-01-11 東京エレクトロン株式会社 被処理体を処理する方法
JP2018006706A (ja) * 2016-07-08 2018-01-11 東京エレクトロン株式会社 被処理体を処理する方法
KR20190026844A (ko) * 2016-07-08 2019-03-13 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
US10692726B2 (en) 2016-07-08 2020-06-23 Tokyo Electron Limited Method for processing workpiece
KR102531901B1 (ko) * 2016-07-08 2023-05-16 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
JP2018026495A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 被処理体を処理する方法
KR20180018416A (ko) * 2016-08-12 2018-02-21 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
US10707088B2 (en) 2016-08-12 2020-07-07 Tokyo Electron Limited Method of processing target object
KR102461750B1 (ko) * 2016-08-12 2022-11-01 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Also Published As

Publication number Publication date
US20080047932A1 (en) 2008-02-28
US20100200544A1 (en) 2010-08-12
US7790049B2 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
JP2008078617A (ja) 構造体の製造方法
US9773676B2 (en) Lithography using high selectivity spacers for pitch reduction
US8771929B2 (en) Tone inversion of self-assembled self-aligned structures
JP5059608B2 (ja) リバーストーン処理を利用したリセス構造の形成方法
US8801946B2 (en) Method for making grating
US9040123B2 (en) Pattern formation method
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
US8790522B1 (en) Chemical and physical templates for forming patterns using directed self-assembly materials
KR20190112157A (ko) 패턴 전사 및 리소그래피 결함을 감소시키기 위한 방법
JP2009071306A (ja) 半導体素子の微細パターン形成方法
US9640410B2 (en) Pattern formation method
JP2009094279A (ja) ホールパターンの形成方法および半導体装置の製造方法
US8227176B2 (en) Method for forming fine pattern in semiconductor device
USRE46628E1 (en) Pattern forming method
KR100881513B1 (ko) 반도체 미세패턴 형성 방법
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
US7906272B2 (en) Method of forming a pattern of a semiconductor device
US10816896B2 (en) Method for manufacturing imprinting template substrate, imprinting template substrate, imprinting template, and method for manufacturing semiconductor apparatus
US9696628B2 (en) Pattern forming method
JP2007316270A (ja) 光学部品の製造方法、位相差素子および偏光子
Kang et al. Rational Design and Fabrication Method for Bioinspired Directional Droplet Sliding Surfaces
KR20090067369A (ko) 반도체 소자의 미세패턴 형성방법
KR100965774B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20090269935A1 (en) Method of Forming Pattern of Semiconductor Device
KR20100076310A (ko) 위상 반전 마스크의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111221