JP3637725B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3637725B2 JP3637725B2 JP09938797A JP9938797A JP3637725B2 JP 3637725 B2 JP3637725 B2 JP 3637725B2 JP 09938797 A JP09938797 A JP 09938797A JP 9938797 A JP9938797 A JP 9938797A JP 3637725 B2 JP3637725 B2 JP 3637725B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- semiconductor device
- patterning
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、さらに詳しくは、低誘電率の有機系絶縁膜を層間絶縁膜に用いた半導体装置における、層間絶縁膜のパターニングを精度良くなしうる半導体装置の製造方法に関する。
【0002】
【従来の技術】
LSI等の半導体装置の高集積度化が進展するに伴い、多層配線構造においては同一配線層内の隣り合う配線間の層間絶縁膜の幅が狭まるとともに、異なる配線層間の層間絶縁膜の厚さも薄くなっている。かかる配線間隔の縮小により、配線間容量の上昇が問題となりつつある。このため半導体装置の実動作速度は1/K(Kは縮小率)のスケーリング則に合致しなくなり、高集積化のメリットを充分に享受することができない。配線間容量の上昇防止は、高集積度半導体装置の高速動作、低消費電力および低発熱等の諸要請に応えるためには、是非とも解決しなければならない要素技術の1つである。従来より半導体装置の層間絶縁膜に採用されてきた材料は、SiO2 (比誘電率約4)、SiON(比誘電率約4〜6)やSi3 N4 (比誘電率約6)等の無機系材料が主体であった。高集積度半導体装置の配線間容量の低減方法として、例えば特開昭63−7650号公報に開示されているように、これら無機系材料に替わる低誘電率材料の層間絶縁膜の採用が有効である。
【0003】
低誘電率の層間絶縁膜材料としては、フッ素を含む酸化シリコン系絶縁膜(以下SiOFと記す)等の無機系材料が代表的である。SiOFはSi−O−Si結合のネットワークをF原子で終端することでその密度が低下すること、およびSi−F結合の分極率が小さいことにより、低誘電率が達成される。またその成膜プロセスや加工プロセスがSiO2 等従来の無機系層間絶縁膜の成膜プロセスや加工プロセスと整合性があることから、現用の製造設備でも容易に採用できるので注目されている。また無機系材料であるので当然のことながら耐熱性にも優れる。しかしながら、SiOFの比誘電率は3前後であるので、低誘電率の達成効果は限定されたものとなる。
【0004】
SiOFの成膜法としては、従来よりTEOSにフッ素源として例えばNF3 を添加してCVD成膜する方法(第40回応用物理学関係連合講演会(1993年春季年会)講演予稿集p799、講演番号1a−ZV−9)等が報告されている。
また、膜質の安定化を目的として、難分解性のSiF4 を高密度プラズマにより解離して低誘電率のSiOFを形成する方法(第40回応用物理学関係連合講演会(1993年春季年会)講演予稿集p752、講演番号31p−ZV−1)が報告されている。
【0005】
SiF4 をシリコン供給源とする高密度プラズマCVD法では、比誘電率が3.4程度のSiOFが得られる。しかしながら、低誘電率を達成するために高濃度のフッ素原子を酸化シリコン中に導入しようとすると、遊離のFやHFがSiOF中に採りこまれる。この場合には、後工程で層間絶縁膜に接続孔を開口し、接続孔内にTiNバリア層やWプラグを埋め込む際に、SiOF中の遊離のFやHFとTiNとが反応し、TiNバリア層の密着性が著しく低下し、WプラグやW層の剥離に至る事態が発生する。かかる現象は、例えば第43回応用物理学会学術講演会(1996年春季年会)講演予稿集p672、講演番号28a−K−3に報告されている。
【0006】
また遊離のFやHFとはならないまでも、シリコン1原子に2個のF原子が結合したSiF2 結合が発生する。SiF2 結合は不安定で容易に加水分解してSiOH結合を生成し、さらに水素結合により大気中のH2 Oを吸着してSiOF中の水分含有量を増大させる。この場合には、やはり後工程で層間絶縁膜に接続孔を開口し、接続孔内に金属膜を埋め込む際に、ポイズンドビア等の不都合を発生し、埋め込み特性の劣化やコンタクト抵抗値の上昇を招く結果となる。SiOF低誘電率層間絶縁膜に関しては、例えば月刊セミコンダクター・ワールド誌(プレスジャーナル社刊)1996年3月号p.76等に紹介されている。
【0007】
一方、有機材料系の低誘電率絶縁体膜では2.0〜2.5程度の比誘電率が得られる。有機系絶縁膜材料としては、炭化水素系樹脂とフッ素系樹脂に大別される。炭化水素系樹脂としては、シロキサン結合を有する有機SOG(SpinOn Glass)、ポリイミド、ポリパラキシリレン(商品名パリレン)、ポリアリールエーテル(商品名フレア)、ベンゾシクロブテン、ポリナフタレン等の高分子材料が知られている。これらの材料は、炭素原子を含有することで密度を低減し、また分子(モノマ)自身の分極率を小さくすることで低誘電率を達成している。またシロキサン結合、イミド結合、あるいは芳香環を導入することによりある程度の耐熱性を得ている。
【0008】
一方のフッ素系樹脂として、テフロン(商品名)、サイトップ(商品名)、パーフルオロ基含有ポリイミドやフッ化ポリアリールエーテル等のフッ素樹脂系の有機高分子材料が例示される。これらフッ素系樹脂においては、低分極率のC−F結合の導入により、炭化水素系樹脂と比較しても一層の低誘電率が達成される。しかしながら、このC−F結合は耐熱性に乏しく、例えばAl系金属配線のシンタリング等に多用される400℃程度の熱処理により容易に変質するので、現在のLSIプロセスへの適合性には問題を残す。
【0009】
これら低誘電率材料層を、隣り合う配線間はもとより、異なるレベルの配線層間にも適用し、しかも低誘電率材料層をSiO2 、SiONやSi3 N4 等の膜質に優れた絶縁膜により挟み込む構造の積層層間絶縁膜を、本願出願人は特開平8−162528号公報で開示し、低誘電率と高信頼性を合わせ持つ層間絶縁膜を有する半導体装置の可能性を示した。
【0010】
ところで、有機系絶縁膜を含む層間絶縁膜をパターニングする際のエッチング特性は、膜の組成により大きく異なる。すなわち、フッ素系樹脂ではエッチング中に反応生成物としてフッ素系化学種が放出されるので、これによりエッチング反応は増長され、レジストマスクを用いてもエッチング選択比が確保され、比較的容易に高精度のパターニングを施すことができる。
一方の炭化水素系絶縁膜の場合には、その化学種構造がレジスト材料に類似しているので、エッチング特性も同様の傾向を示し、レジストマスクとのエッチング選択比をとることができない。したがって、微細な接続孔や溝を層間絶縁膜にパターニングすることは、事実上不可能に近かった。
【0011】
【発明が解決しようとする課題】
本発明はこのような技術的背景のもとに提案するものであり、炭化水素系絶縁膜を層間絶縁膜に用いた高集積度の半導体装置において、エッチングマスクとの選択比を確保するとともに、この層間絶縁膜に微細な接続孔や溝をパターニングすることが可能な半導体装置の製造方法を提供することをその課題とする。
【0012】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上述の課題を解決するために提案するものであり、炭化水素系樹脂からなる有機系絶縁膜を含む層間絶縁膜をパターニングする工程を有する半導体装置の製造方法において、このパターニング工程のエッチングマスクとして、シリコーン含有レジストマスクを用い、酸素系ガスによりプラズマエッチングすることを特徴とする。
【0013】
また本発明の別の半導体装置の製造方法は、炭化水素系樹脂からなる有機系絶縁膜と無機系絶縁膜を含む積層構造の層間絶縁膜をパターニングする工程を有する半導体装置の製造方法において、このパターニング工程のエッチングマスクとして、シリコーン含有レジストマスクあるいは表層シリル化レジストマスクを用いるとともに、少なくともこの有機系絶縁膜のエッチング工程時には、被エッチング基板を室温以下に制御し、酸素系ガスによりプラズマエッチングすることを特徴とする。
【0014】
ここで室温以下とは、通常の半導体装置の製造工程で用いるクリーンルームの室温を意味し、通常は20数℃以下のことであり、0℃以下であればさらに望ましい。また温度の下限は特に限定されないが、有機系絶縁膜のエッチングレート、異方性等のエッチング特性や、エッチング装置に付随する基板ステージの冷却能力等を勘案して選択される。
【0015】
またエッチングガスとして、O2 やO3 等の酸素系ガスの他に、これら酸素系ガスに他のガスを添加した混合ガスを用いてもよい。
【0016】
本発明の半導体装置の製造方法においては、この層間絶縁膜のパターニング工程は、接続孔の開口工程あるいは溝配線用溝形成工程等に好適に用いることができる。
またこの有機系絶縁膜の比誘電率は、無機系絶縁膜の比誘電率より小さいことが望ましい。
さらにこの有機系絶縁膜は、フッ素を含まない炭化水素系樹脂からなる場合に好適に用いることができる。無機系絶縁膜の材料としては特に限定されないが、一般的にはSiO2 、SiONやSi3 N4 、あるいはこれらにB、PやAs等の不純物を含んだ材料である。
【0017】
本発明のポイントは、有機系絶縁膜のエッチングマスクとして、シリコーン含有レジストマスクあるいは表層シリル化レジストマスクを用いる点にある。前述のようにフッ素を含まない炭化水素系樹脂の場合、そのエッチング反応はレジストマスクのエッチング反応と同様のものとなり、レジストマスクとの選択比は1程度しか得られず、微細加工はほとんど不可能となる。
本発明で用いるシリコーン含有レジストマスクあるいは表層シリル化レジストマスクは、膜中にSi原子を含むので、酸素プラズマ照射によりその表面がSiOx 層に改質される。本発明ではこの現象を利用し、有機系絶縁膜のエッチング時に酸素系ガスを用いることにより、レジストマスク表面をSiOx 化する。SiOx 化されたレジストマスク表層は酸素系ガスではエッチングされることはない。しかも被エッチング膜である有機系絶縁膜は燃焼反応で容易にエッチングされるので、容易に高選択比を達成できる。
【0018】
さらに、有機系絶縁膜と無機系絶縁膜を含む積層構造の層間絶縁膜をパターニンする場合には、一般的にアスペクト比の大きいプロファイル形状でのパターニングとなるが、この場合にも被エッチング基板を室温以下に制御することにより、エッチング工程における等方的ラジカル反応が凍結され、アンダーカットやボウイング等のパターン異常が防止され、高精度の異方性加工がなされる。もちろん、単層の有機系絶縁膜からなる層間絶縁膜をパターニングする場合にも、被エッチング基板を室温以下に制御すれば、さらに精度の高い異方性加工ができる。
【0019】
【発明の実施の形態】
以下、本発明の具体的実施の形態例につき図面を参照しながら説明するが、これらは単なる例示であり、本発明はこれら実施の形態例に何ら限定されるものではない。
【0020】
以下の実施の形態例で採用したエッチング装置の基本構成は、マグネトロンタイプの平行平板型プラズマエッチング装置であり、装置構成の図示は省略するが、その基板ステージはアルミ金属製冷却ジャケットを有し、このアルミニム属製冷却ジャケットは冷却手段としての冷媒配管、加熱手段としての埋め込みヒータ、静電チャック用電極、静電チャック用誘電体および静電チャック用誘電体ろう付け層、温度センサ等より構成されるものである。このアルミニウム製冷却ジャケットは、アルミニウム製の冷媒配管とシーズヒータ(埋め込みヒータ)を鋳型に入れて溶融アルミニウムを流しこみ、減圧下でプレス鋳造して製作したものである。この方法によれば、通常の鋳造のようにアルミニウム金属内に気泡や鬆を発生することが無く、また予めパターン化した冷媒配管や埋め込みヒータ等を容易に一体化できて製作が簡単であり、しかもアルミニウムブロックを削り出して製作したものと変わらぬ品質が得られる。このアルミ金属製冷却ジャケットに、静電チャック用誘電体を、静電チャック用電極を兼ねたろう付け層で接合し、基板ステージが形成される。
【0021】
この基板ステージには、冷媒循環装置、Heガス等の熱媒体供給装置等や温度センサ等が付随している。この冷媒循環装置は、フロンやエタノール等の冷媒を供給可能なチラー、冷媒を循環する配管ライン等より構成される。配管ラインには、バイパスラインを設け、これらは極低温で作動可能なバルブにより接続されている。このバルブは被エッチング基板の温度変化を検知したり、予め設定された温度プログラムに基づいて開閉動作をおこなうものである。すなわち、所望とする設定温度と現在の被エッチング基板温度との差を演算し、急速冷却を必要とする場合には配管ラインのバルブを開とし、細かい温度制御が必要な場合にはバイパスラインのバルブの開閉と、埋め込みヒータのon/offにより被エッチング基板温度を精密に制御する。
上述したプラズマエッチング装置の各制御要素は、いずれもマイクロコンピュータ等の中央制御装置により、予め設定されたプログラムにより統一的に制御することも可能である。
【0022】
上述したエッチング装置の採用により、有機系絶縁膜が形成された被エッチング基板を室温以下に制御、すなわち冷却しながら異方性の高いパターニングを施すことができる。また被エッチング基板の冷却と加熱とを、短時間のうちに切り換えて施すことができるので、積層層間絶縁膜のパターニングや、被エッチング基板の搬出時の結露を防止することも可能である。
以下、本発明のさらに具体的な実施例を説明する。
【0023】
実施例1
本実施例は、下層配線上に形成した、有機系絶縁膜を含む積層層間絶縁膜にビアホール加工をおこなった例であり、この工程を図1を参照して説明する。
本実施例で採用した試料は、図1(a)に示すように半導体基板(不図示)上の下層層間絶縁膜1上に形成された下層配線2を覆って、第1の無機系絶縁膜3、有機系絶縁膜4および第2の無機系絶縁膜5が順次形成されたものである。この第1の無機系絶縁膜3、有機系絶縁膜4および第2の無機系絶縁膜5により、積層層間絶縁膜が構成されている。
本実施例においては、下層配線2はAl−1%Si−0.5%Cu等のAl系金属を採用した。また第1の無機系絶縁膜3および第2の無機系絶縁膜5は、一例としてともにTEOS(Tetra Ethyl Ortho Silicate)と酸素とを原料ガスとするプラズマCVDにより形成されたSiO2 膜(以下、P−TEOSと略記)であり、その厚さは第1の無機系絶縁膜3が100nm、第2の無機系絶縁膜5が200nmである。また、有機系絶縁膜4は、有機系低誘電率高分子であるPoly Aryl Ether(アライドシグナル社、商品名Flare)を例えば800nmの厚さに平坦に塗布し、約450℃でキュアリングして成膜したものである。
【0024】
つぎに、第2の無機系絶縁膜5上に一般的な市販のノボラック系のレジストを塗布して、レジスト層6を一例として500nmの厚さに形成し、常法によりベーキングする。この後、シリコーン含有レジストをこれも一例として500nmの厚さに塗布してシリコーン含有レジスト層を成膜し、ステッパによる露光、現像を経てシリコーン含有レジストマスク7を形成する。シリコーン含有レジストマスク7の開口径は、例えば0.18μmである。
【0025】
この後、図1(b)に示すようにO2 をエッチングガスとする通常のRIE(Reactive Ion Etching)によりレジスト層6をパターニングする。
【0026】
図1(b)に示される被エッチング基板を、先に概略構成を説明した、マグネトロンタイプの平行平板型プラズマエッチング装置の基板ステージ上にセッティングし、一例として下記プラズマエッチング条件により第1の無機系絶縁膜3、有機系絶縁膜4および第2の無機系絶縁膜5のパターニングをおこなった。
【0027】
STEP−1 第1の無機系絶縁膜のパターニング工程
C4 F8 10 sccm
CO 50 sccm
Ar 150 sccm
O2 5 sccm
圧力 5 Pa
RFパワー 1500 W
被エッチング基板温度 50 ℃
【0028】
STEP−2 有機系絶縁膜のパターニング工程
O2 50 sccm
圧力 5 Pa
RFパワー 1500 W
被エッチング基板温度 −50 ℃
STEP−2の工程においては、酸素プラズマや酸素イオンの照射により、シリコーン含有レジストマスク7表面がSiOx 化されるのでエッチング耐性が高まり、有機系絶縁膜4とのエッチング選択比が十分に確保される。また、被エッチング基板を室温以下、この例では−50℃に制御したことにより、ラジカル反応が抑制され、アンダーカットやボウイングは発生せず、異方性の高いエッチングが可能となる。
【0029】
STEP−3 第2の無機系絶縁膜のパターニング工程
C4 F8 10 sccm
CO 50 sccm
Ar 150 sccm
O2 5 sccm
圧力 5 Pa
RFパワー 1500 W
被エッチング基板温度 50 ℃
【0030】
STEP−1、STEP−2およびSTEP−3間の被エッチング基板温度の変更は、プラズマエッチング装置の基板ステージへの冷媒循環装置のバルブの開閉、および埋め込みヒータのon/offにより、高速に切り換えることができる。
【0031】
STEP−3終了後の被エッチング基板の様子を図1(c)に示す。
この後、レジスト層6およびシリコーン含有レジストマスク7を剥離することにより、図1(d)に示すように第1の無機系絶縁膜3、有機系絶縁膜4および第2の無機系絶縁膜5が順次形成された積層層間絶縁膜に、高アスペクト比のビアホール10を異方性よく形成することができた。ビアホール10の開口径は、シリコーン含有レジストマスク7の開口径とほぼ同じ0.18μmであった。
【0032】
実施例2
本実施例は、単層の有機系絶縁膜に、溝配線形成用の溝を形成する工程に本発明を適用した例であり、この工程を図2を参照して説明する。
【0033】
本実施例で採用した被エッチング基板は、前実施例1において、第1の無機系絶縁膜3、有機系絶縁膜4および第2の無機系絶縁膜5が順次形成された積層層間絶縁膜にビアホール10を形成した図1(d)に示す試料を準用し、このビアホール10内に常法によりタングステン等からなるコンタクトプラグ11を充填し、さらに有機系絶縁膜8および表層シリル化レジストマスク9を形成したものである。表層シリル化レジストマスク9の開口径は、一例として0.25μmである。この被エッチング基板を図2(a)に示す。
【0034】
本実施例における有機系絶縁膜8は、有機系低誘電率高分子であるPolyAryl Ether(アライドシグナル社、商品名Flare)を例えば800nmの厚さに平坦に塗布し、約450℃でキュアリングして成膜したものである。
また表層シリル化レジストマスク9は、シリル化レジストを塗布、エキシマレーザ露光および現像後、例えばHMDS(Hexa Methyl Disilazane)等のシリル化剤により、シリル化処理を施したものである。
【0035】
図2(a)に示される被エッチング基板を、先に概略構成を説明したマグネトロンタイプの平行平板型プラズマエッチング装置の基板ステージ上にセッティングし、一例として下記プラズマエッチング条件により有機系絶縁膜8のパターニングをおこなった。
【0036】
有機系絶縁膜のパターニング工程
O2 50 sccm
圧力 5 Pa
RFパワー 1500 W
被エッチング基板温度 50 ℃
このパターニング工程においては、酸素プラズマや酸素イオンの照射により、表層シリル化レジストマスク9の表層シリル化部分がSiOx 化されるので、エッチング耐性が高まり、有機系絶縁膜8とのエッチング選択比が十分に確保される。この結果、図2(b)に示すように有機系絶縁膜8に溝配線用溝12がパターン変換差等を発生することなく制御性良く形成される。溝配線用溝12の開口径は、表層シリル化レジストマスク9の開口径とほぼ同じ0.25μmであった。
【0037】
ところで、本実施例では層間絶縁膜として低誘電率の有機系絶縁膜を用い、ここに溝配線用溝を形成している。この場合、層間絶縁膜がフォトレジストと類似の有機材料であるので、あたかもこの低誘電率の有機系絶縁膜が2層レジストの下層レジストに相当し、上層のシリル化部分をエッチングマスクとして、2層レジストをパターニングするかのように溝配線用溝12を形成できる。
【0038】
この後、図2(c)に示すように表層シリル化レジストマスク9を剥離し、例えばアルミニウムの高温スパッタリングにより溝配線用溝12をAl系金属で埋め込み、さらにCMP(Chemical Mechanical Polishing)により平坦化して、図2(d)に示すように溝配線13を完成する。
【0039】
以上、本発明を2例の実施例によりさらに詳しく説明したが、本発明はこれら実施例に何ら限定されるものではない。
【0040】
例えば、実施例1では下層配線に臨むビアホール形成工程を例示したが、半導体基板に形成された不純物拡散層に臨むコンタクトホール形成工程に本発明を適用してもよい。
【0041】
また実施例2においては、有機系絶縁膜へのいわゆるDamasceneプロセスに本発明を適用したが、溝配線と接続孔の形成を同時におこなうDualDamasceneプロセスにも本発明を適用できることは言うまでもない。
またエッチング装置やエッチング条件も、実施例以外の各種エッチング装置やエッチング条件を採用することができる。
また半導体装置以外にも、薄膜ヘッドや薄膜インダクタ等、高周波の各種マイクロ電子デバイスに有機系絶縁膜を採用した場合にも、本発明を適用可能であることは言うまでもない。
【0042】
【発明の効果】
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、レジスト材料と同等の構造を有する炭化水素系絶縁膜を層間絶縁膜に用いた高集積度の半導体装置の製造方法において、エッチングマスクとの選択比が確保され、この層間絶縁膜に微細な接続孔や溝を高精度にパターニングすることが可能となる。
【図面の簡単な説明】
【図1】本発明の実施例1の工程を説明する概略断面図である。
【図2】本発明の実施例2の工程を説明する概略断面図である。
【符号の説明】
1…下層層間絶縁膜、2…下層配線、3…第1の無機系絶縁膜、4,8…有機系絶縁膜、5…第2の無機系絶縁膜、6…レジスト層、7…シリコーン含有レジストマスク、9…表層シリル化レジストマスク、10…ビアホール、11…コンタクトプラグ、12…溝配線用溝、13…溝配線
Claims (4)
- 炭化水素系樹脂からなる有機系絶縁膜を含む層間絶縁膜をパターニングする工程を有する半導体装置の製造方法において、
前記パターニング工程のエッチングマスクとして、
シリコーン含有レジストマスクを用い、酸素系ガスによりプラズマエッチングする
ことを特徴とする半導体装置の製造方法。 - 炭化水素系樹脂からなる有機系絶縁膜と無機系絶縁膜を含む積層構造の層間絶縁膜をパターニングする工程を有する半導体装置の製造方法において、
前記パターニング工程のエッチングマスクとして、
シリコーン含有レジストマスクおよび表層シリル化レジストマスクのうちのいずれか一方を用いるとともに、
少なくとも前記有機系絶縁膜のエッチング工程時には、被エッチング基板を室温以下に制御し、酸素系ガスによりプラズマエッチングする
ことを特徴とする半導体装置の製造方法。 - 前記層間絶縁膜のパターニング工程は、
接続孔の開口工程および溝配線用溝形成工程の少なくともいずれか一方である
ことを特徴とする請求項1または2記載の半導体装置の製造方法。 - 前記有機系絶縁膜の比誘電率は、無機系絶縁膜の比誘電率より小さい
ことを特徴とする請求項2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09938797A JP3637725B2 (ja) | 1997-04-16 | 1997-04-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09938797A JP3637725B2 (ja) | 1997-04-16 | 1997-04-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10289952A JPH10289952A (ja) | 1998-10-27 |
JP3637725B2 true JP3637725B2 (ja) | 2005-04-13 |
Family
ID=14246106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09938797A Expired - Fee Related JP3637725B2 (ja) | 1997-04-16 | 1997-04-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3637725B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100520669B1 (ko) * | 1999-05-06 | 2005-10-10 | 주식회사 하이닉스반도체 | Tsi 공정에 의한 초미세 패턴의 형성방법 |
JP2001110780A (ja) | 1999-10-07 | 2001-04-20 | Nec Corp | 半導体装置の製造方法 |
JP3430091B2 (ja) | 1999-12-01 | 2003-07-28 | Necエレクトロニクス株式会社 | エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置 |
KR100440081B1 (ko) * | 1999-12-28 | 2004-07-15 | 주식회사 하이닉스반도체 | 반도체소자의 도전배선 형성방법 |
JP2002083870A (ja) * | 2000-09-11 | 2002-03-22 | Tokyo Electron Ltd | 半導体装置及びその製造方法 |
WO2002023601A2 (en) * | 2000-09-14 | 2002-03-21 | Infineon Technologies North America Corp. | Method for contact etching using a hardmask and advanced resist technology |
JP2008078617A (ja) | 2006-08-25 | 2008-04-03 | Canon Inc | 構造体の製造方法 |
JP2007005840A (ja) * | 2006-10-16 | 2007-01-11 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP2009026810A (ja) * | 2007-07-17 | 2009-02-05 | Asahi Glass Co Ltd | パターン形成方法 |
JP5373669B2 (ja) * | 2010-03-05 | 2013-12-18 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-04-16 JP JP09938797A patent/JP3637725B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10289952A (ja) | 1998-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6265321B1 (en) | Air bridge process for forming air gaps | |
JP4850332B2 (ja) | デュアルダマシン構造のエッチング方法 | |
KR900004264B1 (ko) | 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법 | |
US20060055046A1 (en) | Semiconductor device and method for manufacturing the same | |
KR100338477B1 (ko) | 반도체 장치 제조방법 | |
US6475929B1 (en) | Method of manufacturing a semiconductor structure with treatment to sacrificial stop layer producing diffusion to an adjacent low-k dielectric layer lowering the constant | |
US20110143542A1 (en) | Method to remove capping layer of insulation dielectric in interconnect structures | |
JP3436221B2 (ja) | 半導体装置の製造方法 | |
US20080142988A1 (en) | Method for selective removal of damaged multi-stack bilayer films | |
KR20080109886A (ko) | 손상된 유전체 재료를 제거하는 제거 방법 | |
JP3637725B2 (ja) | 半導体装置の製造方法 | |
JP2004063859A (ja) | 半導体装置の製造方法 | |
US6248665B1 (en) | Delamination improvement between Cu and dielectrics for damascene process | |
JP3399252B2 (ja) | 半導体装置の製造方法 | |
JP2000091422A (ja) | 多層配線構造の製造方法 | |
US7144761B2 (en) | Semiconductor device and method for fabricating the same | |
JP2004055781A (ja) | 半導体装置の製造方法 | |
JPH1131678A (ja) | 半導体装置の製造方法 | |
JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
JP3184177B2 (ja) | 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置 | |
JPH11145284A (ja) | 半導体装置の製造方法およびこれを用いた半導体装置 | |
JP4067357B2 (ja) | エッチング方法 | |
JP3159134B2 (ja) | 半導体集積回路装置 | |
JP4747755B2 (ja) | 有機絶縁膜とその作製方法,及び有機絶縁膜を用いた半導体装置 | |
JP4311947B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050103 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |