JPH10289952A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10289952A
JPH10289952A JP9938797A JP9938797A JPH10289952A JP H10289952 A JPH10289952 A JP H10289952A JP 9938797 A JP9938797 A JP 9938797A JP 9938797 A JP9938797 A JP 9938797A JP H10289952 A JPH10289952 A JP H10289952A
Authority
JP
Japan
Prior art keywords
insulating film
etching
resist mask
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9938797A
Other languages
English (en)
Other versions
JP3637725B2 (ja
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP09938797A priority Critical patent/JP3637725B2/ja
Publication of JPH10289952A publication Critical patent/JPH10289952A/ja
Application granted granted Critical
Publication of JP3637725B2 publication Critical patent/JP3637725B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 低誘電率の炭化水素系の有機系絶縁膜を用い
た層間絶縁膜に、高精度に接続孔や溝配線用溝を形成す
る工程を有する、半導体装置の製造方法を提供する。 【解決手段】 エッチングマスクとして、シリコーン含
有レジストマスクあるいは表層シリル化レジストマスク
を用い、酸素系ガスによりプラズマエッチングする。 【効果】 エッチングマスク表面が酸素プラズマ照射に
よりSiOx 化し、エッチング耐性が向上する。したが
って、有機系絶縁膜とレジストマスクとのエッチング選
択比が高まり、高精度のパターニングが実現する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、さらに詳しくは、低誘電率の有機系絶縁膜を
層間絶縁膜に用いた半導体装置における、層間絶縁膜の
パターニングを精度良くなしうる半導体装置の製造方法
に関する。
【0002】
【従来の技術】LSI等の半導体装置の高集積度化が進
展するに伴い、多層配線構造においては同一配線層内の
隣り合う配線間の層間絶縁膜の幅が狭まるとともに、異
なる配線層間の層間絶縁膜の厚さも薄くなっている。か
かる配線間隔の縮小により、配線間容量の上昇が問題と
なりつつある。このため半導体装置の実動作速度は1/
K(Kは縮小率)のスケーリング則に合致しなくなり、
高集積化のメリットを充分に享受することができない。
配線間容量の上昇防止は、高集積度半導体装置の高速動
作、低消費電力および低発熱等の諸要請に応えるために
は、是非とも解決しなければならない要素技術の1つで
ある。従来より半導体装置の層間絶縁膜に採用されてき
た材料は、SiO2 (比誘電率約4)、SiON(比誘
電率約4〜6)やSi3 4 (比誘電率約6)等の無機
系材料が主体であった。高集積度半導体装置の配線間容
量の低減方法として、例えば特開昭63−7650号公
報に開示されているように、これら無機系材料に替わる
低誘電率材料の層間絶縁膜の採用が有効である。
【0003】低誘電率の層間絶縁膜材料としては、フッ
素を含む酸化シリコン系絶縁膜(以下SiOFと記す)
等の無機系材料が代表的である。SiOFはSi−O−
Si結合のネットワークをF原子で終端することでその
密度が低下すること、およびSi−F結合の分極率が小
さいことにより、低誘電率が達成される。またその成膜
プロセスや加工プロセスがSiO2 等従来の無機系層間
絶縁膜の成膜プロセスや加工プロセスと整合性があるこ
とから、現用の製造設備でも容易に採用できるので注目
されている。また無機系材料であるので当然のことなが
ら耐熱性にも優れる。しかしながら、SiOFの比誘電
率は3前後であるので、低誘電率の達成効果は限定され
たものとなる。
【0004】SiOFの成膜法としては、従来よりTE
OSにフッ素源として例えばNF3を添加してCVD成
膜する方法(第40回応用物理学関係連合講演会(19
93年春季年会)講演予稿集p799、講演番号1a−
ZV−9)等が報告されている。また、膜質の安定化を
目的として、難分解性のSiF4 を高密度プラズマによ
り解離して低誘電率のSiOFを形成する方法(第40
回応用物理学関係連合講演会(1993年春季年会)講
演予稿集p752、講演番号31p−ZV−1)が報告
されている。
【0005】SiF4 をシリコン供給源とする高密度プ
ラズマCVD法では、比誘電率が3.4程度のSiOF
が得られる。しかしながら、低誘電率を達成するために
高濃度のフッ素原子を酸化シリコン中に導入しようとす
ると、遊離のFやHFがSiOF中に採りこまれる。こ
の場合には、後工程で層間絶縁膜に接続孔を開口し、接
続孔内にTiNバリア層やWプラグを埋め込む際に、S
iOF中の遊離のFやHFとTiNとが反応し、TiN
バリア層の密着性が著しく低下し、WプラグやW層の剥
離に至る事態が発生する。かかる現象は、例えば第43
回応用物理学会学術講演会(1996年春季年会)講演
予稿集p672、講演番号28a−K−3に報告されて
いる。
【0006】また遊離のFやHFとはならないまでも、
シリコン1原子に2個のF原子が結合したSiF2 結合
が発生する。SiF2 結合は不安定で容易に加水分解し
てSiOH結合を生成し、さらに水素結合により大気中
のH2 Oを吸着してSiOF中の水分含有量を増大させ
る。この場合には、やはり後工程で層間絶縁膜に接続孔
を開口し、接続孔内に金属膜を埋め込む際に、ポイズン
ドビア等の不都合を発生し、埋め込み特性の劣化やコン
タクト抵抗値の上昇を招く結果となる。SiOF低誘電
率層間絶縁膜に関しては、例えば月刊セミコンダクター
・ワールド誌(プレスジャーナル社刊)1996年3月
号p.76等に紹介されている。
【0007】一方、有機材料系の低誘電率絶縁体膜では
2.0〜2.5程度の比誘電率が得られる。有機系絶縁
膜材料としては、炭化水素系樹脂とフッ素系樹脂に大別
される。炭化水素系樹脂としては、シロキサン結合を有
する有機SOG(SpinOn Glass)、ポリイ
ミド、ポリパラキシリレン(商品名パリレン)、ポリア
リールエーテル(商品名フレア)、ベンゾシクロブテ
ン、ポリナフタレン等の高分子材料が知られている。こ
れらの材料は、炭素原子を含有することで密度を低減
し、また分子(モノマ)自身の分極率を小さくすること
で低誘電率を達成している。またシロキサン結合、イミ
ド結合、あるいは芳香環を導入することによりある程度
の耐熱性を得ている。
【0008】一方のフッ素系樹脂として、テフロン(商
品名)、サイトップ(商品名)、パーフルオロ基含有ポ
リイミドやフッ化ポリアリールエーテル等のフッ素樹脂
系の有機高分子材料が例示される。これらフッ素系樹脂
においては、低分極率のC−F結合の導入により、炭化
水素系樹脂と比較しても一層の低誘電率が達成される。
しかしながら、このC−F結合は耐熱性に乏しく、例え
ばAl系金属配線のシンタリング等に多用される400
℃程度の熱処理により容易に変質するので、現在のLS
Iプロセスへの適合性には問題を残す。
【0009】これら低誘電率材料層を、隣り合う配線間
はもとより、異なるレベルの配線層間にも適用し、しか
も低誘電率材料層をSiO2 、SiONやSi3 4
の膜質に優れた絶縁膜により挟み込む構造の積層層間絶
縁膜を、本願出願人は特開平8−162528号公報で
開示し、低誘電率と高信頼性を合わせ持つ層間絶縁膜を
有する半導体装置の可能性を示した。
【0010】ところで、有機系絶縁膜を含む層間絶縁膜
をパターニングする際のエッチング特性は、膜の組成に
より大きく異なる。すなわち、フッ素系樹脂ではエッチ
ング中に反応生成物としてフッ素系化学種が放出される
ので、これによりエッチング反応は増長され、レジスト
マスクを用いてもエッチング選択比が確保され、比較的
容易に高精度のパターニングを施すことができる。一方
の炭化水素系絶縁膜の場合には、その化学種構造がレジ
スト材料に類似しているので、エッチング特性も同様の
傾向を示し、レジストマスクとのエッチング選択比をと
ることができない。したがって、微細な接続孔や溝を層
間絶縁膜にパターニングすることは、事実上不可能に近
かった。
【0011】
【発明が解決しようとする課題】本発明はこのような技
術的背景のもとに提案するものであり、炭化水素系絶縁
膜を層間絶縁膜に用いた高集積度の半導体装置におい
て、エッチングマスクとの選択比を確保するとともに、
この層間絶縁膜に微細な接続孔や溝をパターニングする
ことが可能な半導体装置の製造方法を提供することをそ
の課題とする。
【0012】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の課題を解決するために提案するもので
あり、有機系絶縁膜を含む層間絶縁膜をパターニングす
る工程を有する半導体装置の製造方法において、このパ
ターニング工程のエッチングマスクとして、シリコーン
含有レジストマスクあるいは表層シリル化レジストマス
ク用い、酸素系ガスによりプラズマエッチングすること
を特徴とする。
【0013】また本発明の別の半導体装置の製造方法
は、有機系絶縁膜と無機系絶縁膜を含む積層構造の層間
絶縁膜をパターニングする工程を有する半導体装置の製
造方法において、このパターニング工程のエッチングマ
スクとして、シリコーン含有レジストマスクあるいは表
層シリル化レジストマスクを用いるとともに、少なくと
もこの有機系絶縁膜のエッチング工程時には、被エッチ
ング基板を室温以下に制御し、酸素系ガスによりプラズ
マエッチングすることを特徴とする。
【0014】ここで室温以下とは、通常の半導体装置の
製造工程で用いるクリーンルームの室温を意味し、通常
は20数℃以下のことであり、0℃以下であればさらに
望ましい。また温度の下限は特に限定されないが、有機
系絶縁膜のエッチングレート、異方性等のエッチング特
性や、エッチング装置に付随する基板ステージの冷却能
力等を勘案して選択される。
【0015】またエッチングガスとして、O2 やO3
の酸素系ガスの他に、これら酸素系ガスに他のガスを添
加した混合ガスを用いてもよい。
【0016】本発明の半導体装置の製造方法において
は、この層間絶縁膜のパターニング工程は、接続孔の開
口工程あるいは溝配線用溝形成工程等に好適に用いるこ
とができる。またこの有機系絶縁膜の比誘電率は、無機
系絶縁膜の比誘電率より小さいことが望ましい。さらに
この有機系絶縁膜は、フッ素を含まない炭化水素系樹脂
からなる場合に好適に用いることができる。無機系絶縁
膜の材料としては特に限定されないが、一般的にはSi
2 、SiONやSi3 4 、あるいはこれらにB、P
やAs等の不純物を含んだ材料である。
【0017】本発明のポイントは、有機系絶縁膜のエッ
チングマスクとして、シリコーン含有レジストマスクあ
るいは表層シリル化レジストマスクを用いる点にある。
前述のようにフッ素を含まない炭化水素系樹脂の場合、
そのエッチング反応はレジストマスクのエッチング反応
と同様のものとなり、レジストマスクとの選択比は1程
度しか得られず、微細加工はほとんど不可能となる。本
発明で用いるシリコーン含有レジストマスクあるいは表
層シリル化レジストマスクは、膜中にSi原子を含むの
で、酸素プラズマ照射によりその表面がSiOx 層に改
質される。本発明ではこの現象を利用し、有機系絶縁膜
のエッチング時に酸素系ガスを用いることにより、レジ
ストマスク表面をSiOx 化する。SiOx 化されたレ
ジストマスク表層は酸素系ガスではエッチングされるこ
とはない。しかも被エッチング膜である有機系絶縁膜は
燃焼反応で容易にエッチングされるので、容易に高選択
比を達成できる。
【0018】さらに、有機系絶縁膜と無機系絶縁膜を含
む積層構造の層間絶縁膜をパターニンする場合には、一
般的にアスペクト比の大きいプロファイル形状でのパタ
ーニングとなるが、この場合にも被エッチング基板を室
温以下に制御することにより、エッチング工程における
等方的ラジカル反応が凍結され、アンダーカットやボウ
イング等のパターン異常が防止され、高精度の異方性加
工がなされる。もちろん、単層の有機系絶縁膜からなる
層間絶縁膜をパターニングする場合にも、被エッチング
基板を室温以下に制御すれば、さらに精度の高い異方性
加工ができる。
【0019】
【発明の実施の形態】以下、本発明の具体的実施の形態
例につき図面を参照しながら説明するが、これらは単な
る例示であり、本発明はこれら実施の形態例に何ら限定
されるものではない。
【0020】以下の実施の形態例で採用したエッチング
装置の基本構成は、マグネトロンタイプの平行平板型プ
ラズマエッチング装置であり、装置構成の図示は省略す
るが、その基板ステージはアルミ金属製冷却ジャケット
を有し、このアルミニム属製冷却ジャケットは冷却手段
としての冷媒配管、加熱手段としての埋め込みヒータ、
静電チャック用電極、静電チャック用誘電体および静電
チャック用誘電体ろう付け層、温度センサ等より構成さ
れるものである。このアルミニウム製冷却ジャケット
は、アルミニウム製の冷媒配管とシーズヒータ(埋め込
みヒータ)を鋳型に入れて溶融アルミニウムを流しこ
み、減圧下でプレス鋳造して製作したものである。この
方法によれば、通常の鋳造のようにアルミニウム金属内
に気泡や鬆を発生することが無く、また予めパターン化
した冷媒配管や埋め込みヒータ等を容易に一体化できて
製作が簡単であり、しかもアルミニウムブロックを削り
出して製作したものと変わらぬ品質が得られる。このア
ルミ金属製冷却ジャケットに、静電チャック用誘電体
を、静電チャック用電極を兼ねたろう付け層で接合し、
基板ステージが形成される。
【0021】この基板ステージには、冷媒循環装置、H
eガス等の熱媒体供給装置等や温度センサ等が付随して
いる。この冷媒循環装置は、フロンやエタノール等の冷
媒を供給可能なチラー、冷媒を循環する配管ライン等よ
り構成される。配管ラインには、バイパスラインを設
け、これらは極低温で作動可能なバルブにより接続され
ている。このバルブは被エッチング基板の温度変化を検
知したり、予め設定された温度プログラムに基づいて開
閉動作をおこなうものである。すなわち、所望とする設
定温度と現在の被エッチング基板温度との差を演算し、
急速冷却を必要とする場合には配管ラインのバルブを開
とし、細かい温度制御が必要な場合にはバイパスライン
のバルブの開閉と、埋め込みヒータのon/offによ
り被エッチング基板温度を精密に制御する。上述したプ
ラズマエッチング装置の各制御要素は、いずれもマイク
ロコンピュータ等の中央制御装置により、予め設定され
たプログラムにより統一的に制御することも可能であ
る。
【0022】上述したエッチング装置の採用により、有
機系絶縁膜が形成された被エッチング基板を室温以下に
制御、すなわち冷却しながら異方性の高いパターニング
を施すことができる。また被エッチング基板の冷却と加
熱とを、短時間のうちに切り換えて施すことができるの
で、積層層間絶縁膜のパターニングや、被エッチング基
板の搬出時の結露を防止することも可能である。以下、
本発明のさらに具体的な実施例を説明する。
【0023】実施例1 本実施例は、下層配線上に形成した、有機系絶縁膜を含
む積層層間絶縁膜にビアホール加工をおこなった例であ
り、この工程を図1を参照して説明する。本実施例で採
用した試料は、図1(a)に示すように半導体基板(不
図示)上の下層層間絶縁膜1上に形成された下層配線2
を覆って、第1の無機系絶縁膜3、有機系絶縁膜4およ
び第2の無機系絶縁膜5が順次形成されたものである。
この第1の無機系絶縁膜3、有機系絶縁膜4および第2
の無機系絶縁膜5により、積層層間絶縁膜が構成されて
いる。本実施例においては、下層配線2はAl−1%S
i−0.5%Cu等のAl系金属を採用した。また第1
の無機系絶縁膜3および第2の無機系絶縁膜5は、一例
としてともにTEOS(Tetra Ethyl Or
tho Silicate)と酸素とを原料ガスとする
プラズマCVDにより形成されたSiO2 膜(以下、P
−TEOSと略記)であり、その厚さは第1の無機系絶
縁膜3が100nm、第2の無機系絶縁膜5が200n
mである。また、有機系絶縁膜4は、有機系低誘電率高
分子であるPoly Aryl Ether(アライド
シグナル社、商品名Flare)を例えば800nmの
厚さに平坦に塗布し、約450℃でキュアリングして成
膜したものである。
【0024】つぎに、第2の無機系絶縁膜5上に一般的
な市販のノボラック系のレジストを塗布して、レジスト
層6を一例として500nmの厚さに形成し、常法によ
りベーキングする。この後、シリコーン含有レジストを
これも一例として500nmの厚さに塗布してシリコー
ン含有レジスト層を成膜し、ステッパによる露光、現像
を経てシリコーン含有レジストマスク7を形成する。シ
リコーン含有レジストマスク7の開口径は、例えば0.
18μmである。
【0025】この後、図1(b)に示すようにO2 をエ
ッチングガスとする通常のRIE(Reactive
Ion Etching)によりレジスト層6をパター
ニングする。
【0026】図1(b)に示される被エッチング基板
を、先に概略構成を説明した、マグネトロンタイプの平
行平板型プラズマエッチング装置の基板ステージ上にセ
ッティングし、一例として下記プラズマエッチング条件
により第1の無機系絶縁膜3、有機系絶縁膜4および第
2の無機系絶縁膜5のパターニングをおこなった。
【0027】 STEP−1 第1の無機系絶縁膜のパターニング工程 C4 8 10 sccm CO 50 sccm Ar 150 sccm O2 5 sccm 圧力 5 Pa RFパワー 1500 W 被エッチング基板温度 50 ℃
【0028】 STEP−2 有機系絶縁膜のパターニング工程 O2 50 sccm 圧力 5 Pa RFパワー 1500 W 被エッチング基板温度 −50 ℃ STEP−2の工程においては、酸素プラズマや酸素イ
オンの照射により、シリコーン含有レジストマスク7表
面がSiOx 化されるのでエッチング耐性が高まり、有
機系絶縁膜4とのエッチング選択比が十分に確保され
る。また、被エッチング基板を室温以下、この例では−
50℃に制御したことにより、ラジカル反応が抑制さ
れ、アンダーカットやボウイングは発生せず、異方性の
高いエッチングが可能となる。
【0029】 STEP−3 第2の無機系絶縁膜のパターニング工程 C4 8 10 sccm CO 50 sccm Ar 150 sccm O2 5 sccm 圧力 5 Pa RFパワー 1500 W 被エッチング基板温度 50 ℃
【0030】STEP−1、STEP−2およびSTE
P−3間の被エッチング基板温度の変更は、プラズマエ
ッチング装置の基板ステージへの冷媒循環装置のバルブ
の開閉、および埋め込みヒータのon/offにより、
高速に切り換えることができる。
【0031】STEP−3終了後の被エッチング基板の
様子を図1(c)に示す。この後、レジスト層6および
シリコーン含有レジストマスク7を剥離することによ
り、図1(d)に示すように第1の無機系絶縁膜3、有
機系絶縁膜4および第2の無機系絶縁膜5が順次形成さ
れた積層層間絶縁膜に、高アスペクト比のビアホール1
0を異方性よく形成することができた。ビアホール10
の開口径は、シリコーン含有レジストマスク7の開口径
とほぼ同じ0.18μmであった。
【0032】実施例2 本実施例は、単層の有機系絶縁膜に、溝配線形成用の溝
を形成する工程に本発明を適用した例であり、この工程
を図2を参照して説明する。
【0033】本実施例で採用した被エッチング基板は、
前実施例1において、第1の無機系絶縁膜3、有機系絶
縁膜4および第2の無機系絶縁膜5が順次形成された積
層層間絶縁膜にビアホール10を形成した図1(d)に
示す試料を準用し、このビアホール10内に常法により
タングステン等からなるコンタクトプラグ11を充填
し、さらに有機系絶縁膜8および表層シリル化レジスト
マスク9を形成したものである。表層シリル化レジスト
マスク9の開口径は、一例として0.25μmである。
この被エッチング基板を図2(a)に示す。
【0034】本実施例における有機系絶縁膜8は、有機
系低誘電率高分子であるPolyAryl Ether
(アライドシグナル社、商品名Flare)を例えば8
00nmの厚さに平坦に塗布し、約450℃でキュアリ
ングして成膜したものである。また表層シリル化レジス
トマスク9は、シリル化レジストを塗布、エキシマレー
ザ露光および現像後、例えばHMDS(Hexa Me
thyl Disilazane)等のシリル化剤によ
り、シリル化処理を施したものである。
【0035】図2(a)に示される被エッチング基板
を、先に概略構成を説明したマグネトロンタイプの平行
平板型プラズマエッチング装置の基板ステージ上にセッ
ティングし、一例として下記プラズマエッチング条件に
より有機系絶縁膜8のパターニングをおこなった。
【0036】有機系絶縁膜のパターニング工程 O2 50 sccm 圧力 5 Pa RFパワー 1500 W 被エッチング基板温度 50 ℃ このパターニング工程においては、酸素プラズマや酸素
イオンの照射により、表層シリル化レジストマスク9の
表層シリル化部分がSiOx 化されるので、エッチング
耐性が高まり、有機系絶縁膜8とのエッチング選択比が
十分に確保される。この結果、図2(b)に示すように
有機系絶縁膜8に溝配線用溝12がパターン変換差等を
発生することなく制御性良く形成される。溝配線用溝1
2の開口径は、表層シリル化レジストマスク9の開口径
とほぼ同じ0.25μmであった。
【0037】ところで、本実施例では層間絶縁膜として
低誘電率の有機系絶縁膜を用い、ここに溝配線用溝を形
成している。この場合、層間絶縁膜がフォトレジストと
類似の有機材料であるので、あたかもこの低誘電率の有
機系絶縁膜が2層レジストの下層レジストに相当し、上
層のシリル化部分をエッチングマスクとして、2層レジ
ストをパターニングするかのように溝配線用溝12を形
成できる。
【0038】この後、図2(c)に示すように表層シリ
ル化レジストマスク9を剥離し、例えばアルミニウムの
高温スパッタリングにより溝配線用溝12をAl系金属
で埋め込み、さらにCMP(Chemical Mec
hanical Polishing)により平坦化し
て、図2(d)に示すように溝配線13を完成する。
【0039】以上、本発明を2例の実施例によりさらに
詳しく説明したが、本発明はこれら実施例に何ら限定さ
れるものではない。
【0040】例えば、実施例1では下層配線に臨むビア
ホール形成工程を例示したが、半導体基板に形成された
不純物拡散層に臨むコンタクトホール形成工程に本発明
を適用してもよい。
【0041】また実施例2においては、有機系絶縁膜へ
のいわゆるDamasceneプロセスに本発明を適用
したが、溝配線と接続孔の形成を同時におこなうDua
lDamasceneプロセスにも本発明を適用できる
ことは言うまでもない。またエッチング装置やエッチン
グ条件も、実施例以外の各種エッチング装置やエッチン
グ条件を採用することができる。また半導体装置以外に
も、薄膜ヘッドや薄膜インダクタ等、高周波の各種マイ
クロ電子デバイスに有機系絶縁膜を採用した場合にも、
本発明を適用可能であることは言うまでもない。
【0042】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法によれば、レジスト材料と同等
の構造を有する炭化水素系絶縁膜を層間絶縁膜に用いた
高集積度の半導体装置の製造方法において、エッチング
マスクとの選択比が確保され、この層間絶縁膜に微細な
接続孔や溝を高精度にパターニングすることが可能とな
る。
【図面の簡単な説明】
【図1】本発明の実施例1の工程を説明する概略断面図
である。
【図2】本発明の実施例2の工程を説明する概略断面図
である。
【符号の説明】
1…下層層間絶縁膜、2…下層配線、3…第1の無機系
絶縁膜、4,8…有機系絶縁膜、5…第2の無機系絶縁
膜、6…レジスト層、7…シリコーン含有レジストマス
ク、9…表層シリル化レジストマスク、10…ビアホー
ル、11…コンタクトプラグ、12…溝配線用溝、13
…溝配線

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 有機系絶縁膜を含む層間絶縁膜をパター
    ニングする工程を有する半導体装置の製造方法におい
    て、 前記パターニング工程のエッチングマスクとして、 シリコーン含有レジストマスクおよび表層シリル化レジ
    ストマスクのうちのいずれか一方を用い、酸素系ガスに
    よりプラズマエッチングすることを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】 有機系絶縁膜と無機系絶縁膜を含む積層
    構造の層間絶縁膜をパターニングする工程を有する半導
    体装置の製造方法において、 前記パターニング工程のエッチングマスクとして、 シリコーン含有レジストマスクおよび表層シリル化レジ
    ストマスクのうちのいずれか一方を用いるとともに、 少なくとも前記有機系絶縁膜のエッチング工程時には、
    被エッチング基板を室温以下に制御し、酸素系ガスによ
    りプラズマエッチングすることを特徴とする半導体装置
    の製造方法。
  3. 【請求項3】 前記層間絶縁膜のパターニング工程は、 接続孔の開口工程および溝配線用溝形成工程の少なくと
    もいずれか一方であることを特徴とする請求項1または
    2記載の半導体装置の製造方法。
  4. 【請求項4】 前記有機系絶縁膜は、炭化水素系樹脂か
    らなることを特徴とする請求項1または2記載の半導体
    装置の製造方法。
  5. 【請求項5】 前記有機系絶縁膜の比誘電率は、無機系
    絶縁膜の比誘電率より小さいことを特徴とする請求項2
    記載の半導体装置の製造方法。
JP09938797A 1997-04-16 1997-04-16 半導体装置の製造方法 Expired - Fee Related JP3637725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09938797A JP3637725B2 (ja) 1997-04-16 1997-04-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09938797A JP3637725B2 (ja) 1997-04-16 1997-04-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10289952A true JPH10289952A (ja) 1998-10-27
JP3637725B2 JP3637725B2 (ja) 2005-04-13

Family

ID=14246106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09938797A Expired - Fee Related JP3637725B2 (ja) 1997-04-16 1997-04-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3637725B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083870A (ja) * 2000-09-11 2002-03-22 Tokyo Electron Ltd 半導体装置及びその製造方法
WO2002023601A3 (en) * 2000-09-14 2002-09-06 Infineon Technologies Corp Method for contact etching using a hardmask and advanced resist technology
US6514872B1 (en) 1999-10-07 2003-02-04 Nec Compound Semiconductor Devices, Ltd. Method of manufacturing a semiconductor device
US6559486B2 (en) 1999-12-01 2003-05-06 Nec Electronics Corporation Etching mask, process for forming contact holes using same, and semiconductor device made by the process
KR100440081B1 (ko) * 1999-12-28 2004-07-15 주식회사 하이닉스반도체 반도체소자의 도전배선 형성방법
KR100520669B1 (ko) * 1999-05-06 2005-10-10 주식회사 하이닉스반도체 Tsi 공정에 의한 초미세 패턴의 형성방법
JP2007005840A (ja) * 2006-10-16 2007-01-11 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2009026810A (ja) * 2007-07-17 2009-02-05 Asahi Glass Co Ltd パターン形成方法
US7790049B2 (en) 2006-08-25 2010-09-07 Canon Kabushiki Kaisha Production process of structure
WO2011108280A1 (ja) * 2010-03-05 2011-09-09 東京エレクトロン株式会社 半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520669B1 (ko) * 1999-05-06 2005-10-10 주식회사 하이닉스반도체 Tsi 공정에 의한 초미세 패턴의 형성방법
US6514872B1 (en) 1999-10-07 2003-02-04 Nec Compound Semiconductor Devices, Ltd. Method of manufacturing a semiconductor device
US6559486B2 (en) 1999-12-01 2003-05-06 Nec Electronics Corporation Etching mask, process for forming contact holes using same, and semiconductor device made by the process
US6617245B2 (en) 1999-12-01 2003-09-09 Nec Electronics Corporation Etching mask, process for forming contact holes using same, and semiconductor device made by the process
KR100440081B1 (ko) * 1999-12-28 2004-07-15 주식회사 하이닉스반도체 반도체소자의 도전배선 형성방법
JP2002083870A (ja) * 2000-09-11 2002-03-22 Tokyo Electron Ltd 半導体装置及びその製造方法
WO2002023601A3 (en) * 2000-09-14 2002-09-06 Infineon Technologies Corp Method for contact etching using a hardmask and advanced resist technology
US7790049B2 (en) 2006-08-25 2010-09-07 Canon Kabushiki Kaisha Production process of structure
JP2007005840A (ja) * 2006-10-16 2007-01-11 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2009026810A (ja) * 2007-07-17 2009-02-05 Asahi Glass Co Ltd パターン形成方法
WO2011108280A1 (ja) * 2010-03-05 2011-09-09 東京エレクトロン株式会社 半導体装置の製造方法
JP2011187583A (ja) * 2010-03-05 2011-09-22 Tokyo Electron Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3637725B2 (ja) 2005-04-13

Similar Documents

Publication Publication Date Title
EP1176226B1 (en) Method of deposition of silicon carbide film in integrated circuit fabrication
KR900004264B1 (ko) 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법
US7200460B2 (en) Method of depositing low dielectric constant silicon carbide layers
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
JP4850332B2 (ja) デュアルダマシン構造のエッチング方法
US6531398B1 (en) Method of depositing organosillicate layers
EP1209728A2 (en) Method of depositing organosilicate layers
US20020155386A1 (en) Fluorine-containing layers for damascene structures
US7001833B2 (en) Method for forming openings in low-k dielectric layers
WO2008076663A1 (en) Method for selective removal of damaged multi-stack bilayer films
KR100857664B1 (ko) 유기규산염층의 증착 방법
JP3399252B2 (ja) 半導体装置の製造方法
JP3637725B2 (ja) 半導体装置の製造方法
JP2000091422A (ja) 多層配線構造の製造方法
JPH1131678A (ja) 半導体装置の製造方法
KR20010112115A (ko) 플루오로-오르가노실리케이트층
JPH10209148A (ja) 低誘電率絶縁体膜の形成方法およびこれを用いた半導体装置
JP3184177B2 (ja) 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
JPH11145284A (ja) 半導体装置の製造方法およびこれを用いた半導体装置
JPH11233630A (ja) 半導体装置の製造方法およびこれを用いた半導体装置
JP4067357B2 (ja) エッチング方法
US6472330B1 (en) Method for forming an interlayer insulating film, and semiconductor device
JP2000058641A (ja) 半導体装置、その製造方法及び層間絶縁膜の形成方法
JP2000349151A (ja) 半導体装置およびその製造方法
JP2003243501A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040916

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20040921

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20041119

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041221

A61 First payment of annual fees (during grant procedure)

Effective date: 20050103

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100121

LAPS Cancellation because of no payment of annual fees