KR20010112115A - 플루오로-오르가노실리케이트층 - Google Patents

플루오로-오르가노실리케이트층 Download PDF

Info

Publication number
KR20010112115A
KR20010112115A KR1020010033537A KR20010033537A KR20010112115A KR 20010112115 A KR20010112115 A KR 20010112115A KR 1020010033537 A KR1020010033537 A KR 1020010033537A KR 20010033537 A KR20010033537 A KR 20010033537A KR 20010112115 A KR20010112115 A KR 20010112115A
Authority
KR
South Korea
Prior art keywords
fluoro
layer
deposition chamber
organosilicate
substrate
Prior art date
Application number
KR1020010033537A
Other languages
English (en)
Inventor
마이클 바네스
히쳄 므사드
후옹탄 응웬
파하드 모그하담
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010112115A publication Critical patent/KR20010112115A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 플루오로-오르가노실리케이트(fluoro-organosilicate)층을 이용하여 집적 회로를 형성하는 방법에 관한 것이다. 플루오로-오르가노실리케이트층은 플루오로-오르가노실란(fluoro-organosilane) 화합물 및 산화 가스를 포함하는 가스 혼합에 전계를 인가함으로써 형성된다. 플루오로-오르가노실리케이트층은 집적 회로 제조 프로세스들에서 사용될 수 있다. 한 집적 회로 제조 프로세스에서, 플루오로-오르가노실리케이트층은 하드마스크(hardmask)로서 사용된다. 다른 집적 회로 제조 프로세스에서는 플루오로-오르가노실리케이트층은 다마신(damascene) 구조에 포함된다.

Description

플루오로-오르가노실리케이트층{FLUORO-ORGANOSILICATE LAYER}
1.발명의 분야
본 발명은 절연 물질들, 집적 회로 제조에서의 절연 물질들의 사용, 및 절연 물질을 형성하기 위한 방법에 관한 것이다.
2.배경 기술의 설명
집적 회로들은 수백만개의 구성요소들(예, 트렌지스터들, 커패시터들 및 저항들)을 단일 칩 상에 포함할 수 있는 복잡한 디바이스들로 진화했다. 칩 디자인들의 진화는 계속적으로 더 빠른 회로 및 더 큰 회로 밀도를 요구한다. 더 큰 회로 밀도에 대한 요구들은 집적 회로 구성 요소들의 크기의 감소를 필요로 한다.
집적 회로 구성 요소들의 크기가 (예, 서브-미크론(sub-micron)의 크기들로)감소함에 따라, 그러한 구성 요소들을 제작하기 위해 사용되는 물질들은 그 전기적 성능에 기여한다. 예를 들어, 낮은 비저항 금속 인터커넥트들(예, 구리 및 알루미늄)은 집적 회로들 상의 구성 요소들 사이에 전도 경로들을 제공한다. 전형적으로, 금속 인터커넥트들은 절연 물질에 의해 서로 전기적으로 격리된다. 인접한 금속 인터커넥트들 사이의 거리 및/또는 절연 물질의 두께가 서브-미크론 크기일 때, 용량성 결합이 그러한 인터커넥트들 사이에서 발생될 수 있다. 인접한 금속 인터커넥트들 사이의 용량성 결합은 크로스토크(crosstalk) 및/또는 집적 회로의 전체 성능을 저하시키는 저항-커패시턴스(RC) 지연을 야기할 수 있다. 인접한 금속 커넥트들 사이의 용량성 결합을 방지하기 위해, 낮은 유전 상수(낮은 k) 절연 물질들(예, 약 4.5보다 작은 절연 상수들)이 요구된다.
일부 오르가노실리케이트들이 낮은 유전 상수들을 가지기 때문에, 오르가노실리케이트들은 집적 회로들 상의 절연 물질로서 사용되도록 제안되어 왔다. 그러나, 오르가노실리케이트들은 수소를 함유하기 때문에 흡수성이 있는데, 이로 인해 집적 회로들을 위한 습기 장벽으로서 적절하지 못하다. 또한, 오르가노실리케이트들은 예를 들어, 도핑되지 않은 실리콘 산화물들 및 플루오로실리케이트 유리(FSG)와 같은 표준 산화막을에 비해 에치 호환성(etch compatibility) 및 다공성(porosity)의 문제점을 가진다.
그러므로, 당 기술분야에서 집적 회로들을 위한 좋은 습기 장벽들이면서 낮은 유전 상수 물질들이 필요하다.
도 1a 및 1b는 여기에 설명된 실시예들의 실시를 위해 사용될 수 있는 장치의 간략도이다.
도 2a-2e는 플루오로-오르가노실리케이트층을 하드 마스크로서 포함하는 집적 회로 제조의 다른 단계에서의 기판의 간략한 단면도들이다.
도 3a-3d는 다마신 구조의 플루오로-오르가노실리케이트층을 포함하는 집적 회로 제조의 다른 단계들에서의 다마신(damascene) 구조의 간략한 단면도들이다.
*도면의 주요부분에 대한 부호 설명*
프로세스 챔버 : 100
가스 패널 : 130
제어 유닛 : 110
지지 받침대 : 150
반도체 웨이퍼 : 190
히터 엘리먼트 : 170
본 발명의 내용들은 첨부되는 도면들과 함께 아래의 상세한 설명을 참조함으로써 용이하게 이해될 수 있을 것이다.
일 실시예에서, 집적 회로 제조에서 사용하기 위한 플루오로-오르가노실리케이트층을 형성하기 위한 방법이 제공된다. 일면에서, 플루오로-오르가노실란 화합물 및 산화 가스를 포함하는 가스 혼합에 전계를 인가함으로써 플루오로-오르가노실리케이트층이 형성된다. 가스 혼합은 기판 표면 근처의 프로세스 챔버로 인가된 전계가 기판 표면 상에 플루오로-오르가노실리케이트층의 형성을 야기하는 프로세스 챔버로 도입된다.
이와 같이 증착된 플루오로-오르가노실리케이트층은 집적 회로 상의 절연 물질로서 사용되기에 적절하게 만드는 약 3.5보다 작은 유전 상수를 가진다. 플루오로-오르가노실리케이트층의 유전 상수는 조정 가능한데, 그 안에서 층이 형성될 동안 가스 혼합의 조성과 반응 온도의 함수로서 목적하는 범위에서 변할 수 있다. 또한, 플루오로-오르가노실리케이트층의 불소 함유는 플루오로-오르가노실리케이트층의 물 흡수 성능을 감소시키는데, 이것이 그러한 플루오로-오르가노실리케이트층들을 집적 회로들을 위한 습기 장벽들로서 적절하게 만든다.
플루오로-오르가노실리케이트층은 집적 회로 제조 프로세스들과 함께 사용될 수 있다. 한 집적 회로 제조 공정에서, 플루오로-오르가노실리케이트층은 하드마스크(hardmask)로 사용된다. 그러한 실시예에서는, 바람직한 프로세스 시퀀스는 플루오로-오르가노실리케이트층을 기판 상에 증착시키는 단계를 포함한다. 플루오로-오르가노실리케이트층이 기판 상에 증착된 후, 플루오로-오르가노실리케이트층에 패턴이 형성된다. 그 후 패턴은 플루오로-오르가노실리케이트층을 하드마스크로 사용하여 기판으로 전사(transfer)된다.
다른 집적 회로 제조 프로세스에서, 플루오로-오르가노실리케이트층은 다마신(damascene) 구조에 포함된다. 그러한 실시예에서, 바람직한 프로세스 시퀀스는 제 1 절연체층을 기판 상에 증착시키는 단계를 포함한다. 플루오로-오르가노실리케이트층은 이때 제 1 절연체층 상에 형성된다. 그 후, 플루오로-오르가노실리케이트층은 콘택들/비아들을 형성하기 위해 패턴되고 에치된다. 플루오로-오르가노실리케이트층이 패턴되고 에치된 후, 제 2 절연체층이 그 위에 증착된다. 제 2 절연체층은 인터커넥트들을 형성하기 위해 이때 패턴되고 에치된다. 제 2 절연체층에서 형성된 인터커넥트들은 플루오로-오르가노실리케이트층에 형성된 콘택들/비아들 위에위치된다. 인터커넥트들이 형성된 후, 플루오로-오르가노실리케이트층에서 형성된 콘택들/비아들은 제 1 절연체층을 통해 기판 표면까지 에치된다. 그 후, 다마신 구조는 인터커넥트들 및 콘택트들/비아들을 도전성 물질로 매입함으로써 완결된다.
도 1a는 여기에 설명된 실시예들에 따라 플루오로-오르가노실리케이트층의 형성을 수행하기 위해 사용될 수 있는 웨이퍼 프로세싱 시스템(10)의 간략한 표현이다. 시스템(10)은 전형적으로 전원 및 진공 펌프들과 같은 다른 하드웨어 구성 요소들과 함께 프로세스 챔버(100), 가스 패널(130), 제어 유닛(110)을 포함한다. 본 발명에서 사용된 시스템(10)의 세부들은 참조를 위해 여기에 포함된, 1998.12.14.에 출원되고 공동 양도된 "고온 화학 기상 증착 챔버(High Temperature Chemical Vapor Deposition chamber)"의 명칭인 미국 특허 출원 제09/211,998호에서 설명된다. 본 시스템(10)의 두드러진 특징들이 아래에서 간략하게 설명될 것이다. 시스템(10)의 예들은 캘리포니아 산타 클라라의 어플라이드 머티리얼스(Applied Materials,Inc.)로부터 상업적으로 이용 가능한 PRODUCERTM챔버들, DXZTM챔버들, 및 PRECISION 5000ⓡ 챔버들과 같은 저기압 화학 기상 증착(subatmospheric chemical vapor deposition;SACVD) 챔버들뿐만 아니라 플라즈마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition;PECVD) 챔버들을 포함한다.
프로세스 챔버(100)는 일반적으로 반도체 웨이퍼(190)와 같은 기판을 지지하기 위해 사용되는 지지 받침대(support pedestal;150)를 수용한다. 이 받침대(150)는 전형적으로 이동 매커니즘(displacement mechanism;미도시)을 사용하여 챔버(100) 내에서 수직 방향으로 이동될 수 있다. 특정 프로세스에 따라, 웨이퍼(190)는 층의 증착 전에 일부 목적하는 온도까지 가열될 수 있다. 예를 들어, 웨이퍼지지 받침대(150)는 내장된 히터 엘리먼트(170)에 의해 가열된다. 받침대(150)는 AC 전원(106)으로부터 히터 엘리먼트(170)로 전류를 인가함으로써 저항적으로 가열될 수 있다. 웨이퍼(190)는, 다시, 받침대(150)에 의해 가열된다. 열전쌍과 같은 온도 센서(172) 역시 통상적인 방식으로 받침대(150)의 온도를 감시하기 위해 웨이퍼 지지 받침대(150)내에 내장된다. 측정된 온도는 웨이퍼 온도가 특정 프로세스의 적용에 적절한 목적하는 온도에서 유지 또는 제어될 수 있도록 가열 엘리먼트를 위한 AC 전원(106)을 제어하기 위해 피드백 루프에서 사용된다. 받침대(150)는 복사열(미도시)을 사용하여 선택적으로 가열된다.
진공 펌프(102)는 프로세스 챔버(100)를 비우고 적절한 가스 흐름들 및 챔버(100) 내의 압력을 유지하기 위해 사용된다. 프로세스 가스들이 그것을 통하여 챔버(100) 내로 유입되는 샤워헤드(120)는 웨이퍼 지지 받침대(150) 위에 위치된다. 샤워헤드(120)는 프로세스 시퀀스의 다른 단계들에서 사용되는 다양한 가스들을 제어 및 공급하는 가스 패널(130)에 연결된다.
샤워헤드(120) 및 웨이퍼 지지 받침대(150)는 또한 한쌍의 간격이 떨어진 전극들을 형성한다. 전계가 이 전극들 사이에서 발생될 때, 챔버(100)로 유입된 프로세스 가스들은 플라즈마로 변하기 시작한다. 전형적으로, 전계는 웨이퍼 지지 받침대(150)를 정합 네트워크(미도시)를 통하여 RF 전력(미도시) 소스로 연결시킴으로써 발생된다. 대안으로, RF 전원 및 정합 네트워크는 샤워헤드(120)에 결합되거나 샤워헤드(120)와 웨이퍼 지지 받침대(150) 양쪽에 결합될 수 있다.
플라즈마 강화 화학 기상 증착(PECVD) 기술들은 반응 종들(reactive species)의 플라즈마를 생성하면서 기판 표면 부근의 반응 영역으로 전계를 인가함으로써 반응 가스들의 여기 및/또는 해리를 촉진한다. 플라즈마에서의 종들의 반응성은 화학 반응이 발생하기 위해 필요한 에너지를 감소시키는데, 요컨데 그러한 PECVD 프로세스들을 위해 필요한 온도를 낮추는 것을 말한다.
적어도 하나 이상의 실시예에서, 플루오로-오르가노실리케이트층의 증착은 플루오로메틸 실란과 같은 플루오로-오르가노실란 화합물의 플라즈마 강화 산화에 의해 수행된다. 플루오로-오르가노실란 화합물은 흐름이 조절된 가스로서 가스 패널(130)의 제어 하에 프로세스 챔버(100)로 유입된다.
가스 패널(130)을 통한 적절한 가스 흐름들의 제어 및 조절은 매스 플로우 제어기들(미도시) 및 컴퓨터(미도시)와 같은 제어기 유닛(110)에 의해 수행된다. 샤워헤드(120)는 프로세스 가스들이 가스 패널(130)로부터 프로세스 챔버(100)에 균일하게 유입되고 분배되도록 허용한다. 예시적으로, 제어 유닛(110)은 중앙 처리 장치(central processing unit;CPU;113), 지원 회로(114), 및 관련 제어 소프트웨어(116)를 포함하는 메모리들을 포함한다. 이 제어 유닛은 웨이퍼 이송, 가스 흐름 제어, 온도 제어, 챔버 배기 및 다른 단계들과 같은 웨이퍼 프로세싱에 필요한 다수의 단계들의 자동화 제어를 담당한다. 제어 유닛(110) 과 상기 장치의 다양한 구성 요소들 사이의 양 방향 통신들은 그 일부가 도 1a에 도시된 신호 버스들(118)로총괄하여 참조되는 다수의 신호 케이블들을 통해 처리된다.
가열된 받침대(150)는 전형적으로 알루미늄으로 만들어지고, 받침대의 웨이퍼 지지 표면(151) 아래에 좀 떨어져 내장된 가열 엘리먼트(170)를 포함한다. 가열 엘리먼트(170)는 인칼로이(Incaloy) 시스(seath) 튜브로 씌워진 니켈-크롬 와이어로 만들어질 수 있다. 가열 엘리먼트(170)로의 전류 공급을 적절히 조절함으로서, 웨이퍼(190) 및 받침대(150)는 막이 증착될 동안, 비교적 일정한 온도로 유지될 수 있다. 이것은 받침대(150)의 온도가 받침대(150)에 내장된 열전쌍(172)에 의해 연속적으로 감시되는 피드백 제어 루프에 의해 수행될 수 있다. 이 정보는 신호 버스(118)를 경유하여 제어 유닛(110)으로 전사되고, 제어 유닛은 히터 전원에 필요한 신호들을 전송함으로써 응답한다. 받침대(150)를 목적하는 온도(즉, 특정 프로세스 적용을 위해 적절한 온도)로 유지 및 제어하기 위해 전류원(106)이 후속적으로 조절된다. 프로세스 가스 혼합이 샤워헤드(120)를 나갈 때, 웨이퍼(190) 상에 플루오로-오르가노실리케이트층의 증착을 야기하면서, 플루오로-오르가노실란 화합물의 플라즈마 강화 산화가 가열된 웨이퍼(190)의 표면(191)에서 발생한다.
대안으로, 도 1b를 참조하면, 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 시스템(20)은 여기에 설명된 실시예들에 따라 플루오로-오르가노실리케이트층의 형성을 수행하기 위해 사용될 수 있다. 시스템(20)의 예들은 캘리포니아 산타 클라라의 어플라이드 머티리얼스(Applied Materials,Inc.)로부터 상업적으로 이용 가능한 ULTIMA HDP CVDTM챔버들을 포함한다.
시스템(20)은 전형적으로 챔버(21), 진공 시스템(70), 소스 플라즈마 시스템(source plasma system;SPS)(80A), 바이어스 플라즈마 시스템(bias plasma system;BPS)(80B), 가스 공급 시스템(33), 및 시스템 제어기(31)를 포함한다.
챔버(21)의 상부 부분은 알루미늄 산화물 또는 알루미늄 질화물과 같은 세라믹 절연 물질로 만들어진 돔(dome;15)을 포함한다. 돔(15)은 챔버(21)의 플라즈마 프로세싱 영역의 상부 경계를 형성한다. 플라즈마 프로세싱 영역의 하부 경계는 기판(17) 및 기판 지지대(18)의 상부 표면에 의해 형성된다. 기판 지지대는 알루미늄 산화물 또는 알루미늄 세라믹 물질과 같은 물질로 만들어진다.
히터 판(23) 및 콜드(cold) 판(24)은 돔(15)을 덮고 열적으로 돔(15)에 결합한다. 히터 판(23) 및 콜드 판(24)은 돔의 온도를 약 100℃에서 약 200℃의 범위에서 약 ±10℃ 내로 제어하기 위해 사용된다. 돔 온도의 정확한 제어는 챔버(21) 내의 박편(flake) 또는 입자 수를 감소시키고 증착된 층과 기판 사이의 부착을 개선할 수 있다.
챔버(21)의 하부 부분은 챔버를 진공 시스템(70)에 결합시키기 위해 사용된 본체 부재(25)를 포함한다. 기판 지지대(18)의 베이스 부분은 본체 부재(25) 상에 장착되고 본체 부재(25)와 연속적인 내부 표면을 형성한다. 기판들(17)은 로봇 블레이드(robot blade;미도시)에 의해 챔버 측면의 삽입/제거 개구(미도시)를 통해 챔버(21) 내외로 이송된다.
진공 시스템(70)은 약 22 리터/분의 펌핑 용량을 제공할 뿐만 아니라 챔버 압력을 약 1 밀리토르(mtorr)에서 약 2 토르의 범위에서 제어하기 위해 사용된다.
소스 플라즈마 시스템(SPS;80A)은 돔(15) 상에 장착된 코일들(26)을 포함한다. 대칭 접지 실드(shield)(미도시)는 코일들 사이의 전기적 결합을 감소시킨다. 전계가 이러한 유도성으로 구동된 코일들에 의해 발생될 때, 챔버(21) 내로 유입된 프로세스 가스들은 플라즈마로 변화한다. 전형적으로, SBS(80A)는 약 1.8MHz(megaherts)에서 약 2.2MHz 사이의 주파수에서 약 5,000 watts까지의 고주파(RF) 전력을 제공한다.
바이어스 플라즈마 시스템(BPS)(80B)은 기판(17)을 본체 부재(18)에 용량성으로 결합시킨다. BPS(80B)는 SBS(80A)에 의해 생성된 플라즈마종들(예, 이온들)의 기판의 표면으로의 수송을 강화시킨다. 전형적으로, BPS(80B)는 약 1MHz에서 약 100MHz의 사이의 주파수에서 약 5,000 watts까지의 고주파(RF) 전력을 제공한다.
가스 공급 시스템(330은 가스들을 챔버(21)로 가스 링(14)을 통하여 제공한다. 가스 링(14)은 기판 위에서 챔버(21)의 플라즈마 프로세싱 영역으로 균일한 가스 흐름을 제공하는 다수의 노즐들(미도시)을 포함한다. 노즐 길이 및 노즐 각도는 특정 프로세스에 따라 변할 수 있다.
시스템 제어기(31)는 다양한 챔버들 및 서브-프로세스들을 제어하기 위한 산업용 세팅으로 사용될 수 있는 범용 컴퓨터 프로세서의 어떤 형태 중의 하나일 수 있다. 컴퓨터는 랜덤 액세스(random access) 메모리, 읽기 전용(read only) 메모리, 플로피 디스크 드라이브, 하드 디스크, 또는 국부 또는 원격의 디지털 저장의 어떤 다른 형태와 같은 어떤 적절한 메모리도 사용할 수 있다. 다양한 지원 회로들이 통상의 방법으로 프로세스를 지원하기 위해 CPU에 결합될 수 있다. 필요한 소프트웨어 루틴들은 메모리에 저장되거나 원거리에 위치된 제 2 CPU에 의해 실행될 수 있다.
소프트웨어 루틴들은 기판 지지대(18) 상에 기판이 위치된 후에 실행된다. 실행될 때 소프트웨어 루틴들은 범용 컴퓨터를 증착 프로세스가 수행되도록 챔버 동작을 제어하는 특정 프로세스 컴퓨터로 전환시킨다. 대안으로, 챔버 동작은 특정 집적 회로이나 다른 타입의 하드웨어 기기, 또는 소프트웨어와 하드웨어의 조합을 적용으로서 원거리에 위치된 하드웨어를 사용하여 제어될 수 있다.
플루오로-오르가노실리케이트층 증착
한 실시예에서, 플루오로-오르가노실리케이트층은 플루오로-오르가노실란 화합물 및 산화 가스의 가스 혼합으로 형성된다. 플루오로-오르가노실리케이트층은 x는 17과 35 사이의 범위, y는 38과 55 사이의 범위, z는 3과 8 사이의 범위, 및 w는 4와 12 사이의 범위를 각각 가지는 일반식 SixOyCzFw을 가진다.
플루오로-오르가노실란 화합물은 a는 1과 4, b는 3과 12 및 c는 0과 3 사이의 범위를 각각 가지는 일반식 SiCaFbHc을 가진다. 예를 들어, 다른 것들 중 플루오로메틸 실란(SiCF3H3), 디플루오로메틸 실란(SiC2F6H2), 트리플루오로메틸 실란(SiC3F9H), 또는 이들의 조합들이 플루오로-오르가노실란 화합물로서 사용될 수 있다.
다른 것들 중 산소(O2), 질소 산화물(N2O), 일산화탄소(CO), 이산화탄소(CO2), 질소(N2), 또는 이들의 조합들이 산화 가스로 사용될 수 있다.
일반적으로, 다음의 증착 프로세스 파라미터들이 PECVD 또는 SACVD 챔버를 사용하여 플루오로-오르가노실리케이트층을 형성하기 위해 사용될 수 있다. 프로세스 파라미터들은 약 300℃에서 약 450℃의 웨이퍼 온도, 약 0.1torr에서 약 100torr의 챔버 압력, 약 50sccm에서 약 1000sccm의 플루오로-오르가노실란 가스 유속, 약 200sccm에서 약 1500sccm의 산화 가스 유속, 약 0.3W/㎠에서 약 3W/㎠의 RF 전력의 범위에 있다. 위의 프로세스 파라미터들은 어플라이드 머티리얼스(Applied Materials,Inc.)로부터 이용 가능한 증착 챔버 내의 200mm (mimmimeter) 기판 상에서 실행될 때, 플루오로-오르가노실리케이트층을 위해 약 800Å에서 약 3000Å 범위의 증착 속도를 제공한다.
대안으로, 산화 가스들과 반응된 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 플루오로실란(SiF4), 카본 테트라플루오라이드(CF4), 헥사플루오로에탄(C2F6), 옥토플루오로프로판(C3F8), 데카플루오로부탄(C4F10) 및 이들의 조합들의 가스 혼합으로부터 HDP CVD 챔버를 위한 플루오로-오르가노실리케이트층이 형성될 수 있다. 다른 것들 중 산소(O2), 질소 산화물(N2O), 일산화탄소(CO), 이산화탄소(CO2), 질소(N2), 또는 이들의 조합들이 산화 가스로 사용될 수 있다.
다음의 증착 프로세스 파라미터들이 HDP CVD 챔버를 사용하여 플루오로-오르가노실리케이트층을 형성하기 위해 사용될 수 있다. 프로세스 파라미터들은 약 300℃에서 약 450℃의 웨이퍼 온도, 약 1millitorr에서 약 10millitorr의 챔버 압력, 약 40sccm에서 약 100sccm의 플루오로-오르가노실란 가스 유속, 약 50sccm에서 약 300sccm의 산화 가스 유속, 약 4.5W/㎠에서 약 25W/㎠의 RF 전력의 범위에 있다. 위의 프로세스 파라미터들은 어플라이드 머티리얼스(Applied Materials,Inc.)로부터 이용 가능한 증착 챔버 내의 200mm (mimmimeter) 기판 상에서 실행될 때, 플루오로-오르가노실리케이트층을 위해 약 2500Å에서 약 7000Å 범위의 증착 속도를 제공한다.
다른 증착 챔버들은 본 발명의 범위 내에 있고, 위에서 열거된 파라미터들은 플루오로-오르가노실리케이트층을 형성하기 위해 사용되는 특정 증착 챔버에 따라 변할 것이다. 예를 들어, 다른 증착 챔버들은 어플라이드 머티리얼스로부터 이용 가능한 증착 챔버들을 위해 언급된 것보다 더 크거나 작은 가스 유속들을 필요로 하면서, 더 크거나 작은 부피를 가질 수 있고 300mm 기판들을 수용하도록 구성될 수 있다.
이와 같이 증착된 플루오로-오르가노실리케이트층은 집적 회로들에서 절연 물질로 사용되기에 적절하게 하는 약 3.5보다 작은 유전 상수를 가진다. 플루오로-오르가노실리케이트층의 유전 상수는 조정 가능하고, 약 2.5와 약 3.5 사이의 범위에서 반응 온도의 함수로서 변할 수 있다. 특히, 온도가 증가함에 따라 이와 같이 증착된 층의 유전 상수는 감소한다.
플루오로-오르가노실리케이트층의 유전 상수는 층이 형성될 동안 가스 혼합조성의 함수로서 조정될 수 있다. 가스 혼합에서 불소(F) 및 /또는 탄소(C)의 농도가 증가함에 따라, 그 유전 상수를 감소시키면서 이와 같이 증착된 플루오로-오르가노실리케이트층의 F 및/또는 C 함량은 증가한다. 부가하여, 이와 같이 증착된 플루오로-오르가노실리케이트층의 F 함량이 증가함에 따라 그 에치 속도는 유사하게 증가한다. 또한, 이와 같이 증착된 플루오로-오르가노실리케이트층의 C 함량이 증가함에 따라, 집적 회로들에서 그러한 층을 습기 장벽들로 사용되기에 적절하게 만들면서 그 소수성(hydrophobic property)들은 증가한다.
집적 회로 제조 프로세스들
A.플루오로-오르가노실리케이트 하드마스크
도 2a-e는 플루오로-오르가노실리케이트층을 하드마스크로서 포함하는 집적 회로 제조 시퀀스의 다른 단계들에서의 기판(200)의 간략화된 단면도들을 예시한다. 일반적으로, 기판(200)은 프로세싱이 수행되는 어떤 소재도 가리키고 기판 구조(250)는 기판(200)을 기판(200) 상에 형성된 다른 물질층들과 함께 일반적으로 표시하기 위해 사용된다. 프로세싱의 특정 단계에 따라, 기판(200)은 실리콘 기판 또는 기판 상에 형성된 다른 물질층에 해당할 수 있다. 예를 들어, 도 2a는 기판 상에 통상적으로 형성되는 물질층(202)을 가지는 기판 구조(250)의 단면도를 예시한다. 물질층(202)은 산화물(예, 이산화실리콘)일 수 있다. 일반적으로, 기판 구조(250)는 실리콘, 규화물들(silicides), 금속들, 또는 다른 물질들의 층을 포함할 수 있다. 도 2a는 기판(200)이 그 위에 이산화실리콘층을 가지는 실리콘으로 이루어진 일 실시예를 예시한다.
도 2b는 도 2a의 기판 구조(250) 상에 증착된 플루오로-오르가노실리케이트층(204)을 묘사한다. 플루오로-오르가노실리케이트층(204)은 위에서 설명된 프로세스 파라미터들에 따라 기판 구조(250) 상에 형성된다. 플루오로-오르가노실리케이트층은 약 3.5보다 작은 유전 상수를 가진다. 플루오로-오르가노실리케이트층을 위한 유전 상수는 조정 가능한데, 층이 형성될 동안 가스 혼합의 조성뿐만 아니라 반응 온도의 함수로서 목적하는 범위 내에서 변할 수 있다.
플루오로-오르가노실리케이트층의 두께는 프로세싱의 특정 단계에 따라 변화 가능하다. 전형적으로, 플루오로-오르가노실리케이트층은 약 4000Å에서 약 15000Å의 두께로 증착된다.
에너지에 민감한 레지스트 물질(208)층이 플루오로-오르가노실리케이트층(204) 상에 형성된다. 에너지에 민감한 레지스트 물질층(208)은 약 4000Å에서 약 10000Å의 범위 내의 두께로 기판 구조 상에서 스핀(spin) 코팅될 수 있다. 대부분의 에너지에 민감한 레지스트 물질은 약 450nm보다 작은 파장을 가지는 (UV) 복사에 민감하다.
제조 시퀀스에서 사용된 에너지에 민감한 레지스트 물질의 에치 화학에 따라, 중간층(206)은 플루오로-오르가노실리케이트층(204) 상에 형성된다. 에너지에 민감한 레지스트 물질(208) 및 플루오로-오르가노실리케이트층(204)이 동일한 화학 에천트들을 사용하여 에치될 수 있을 때, 중간층(206)은 플루오로-오르가노실리케이트층(204)을 위한 마스크로서의 역할을 한다. 중간층(206)은 통상적으로, 플루오로-오르가노실리케이트층(204) 상에 형성된다. 중간층(206)은 산화물, 질화물, 실리콘옥시나이트라이드, 실리콘 탄화물, 비정질 실리콘, 또는 다른 적절한 물질일 수 있다.
패턴의 이미지는 그러한 에너지에 민감한 레지스트 물질(208)을 마스크(210)를 거쳐 UV 복사에 노출시킴으로써 에너지에 민감한 레지스트 물질층(208)으로 유입된다. 도 2c에서 나타나듯이, 에너지에 민감한 레지스트 물질층(208)으로 유입된 패턴의 이미지는 그러한 층을 통해 패턴을 형성하기 위해 적절한 현상액에서 현상된다. 그 후에, 도 2d를 참조하여, 에너지에 민감한 레지스트 물질(208)에서 형성된 패턴은 플루오로-오르가노실리케이트층(204)을 통해 전사된다. 패턴은 에너지에 민감한 레지스트 물질(208)을 마스크로서 사용하여 플루오로-오르가노실리케이트층(204)을 통하여 전사된다. 예를 들어, 플루오로메탄(CF4), 플루오로에탄(C2F6), 및 플루오로부텐(C4F8)과 같은 플루오로카본 화합물들이 플루오로-오르가노실리케이트층(204)을 화학적으로 에치하기 위하여 사용될 수 있다.
대안으로, 중간층(206)이 있을 때, 에너지에 민감한 레지스트 물질(208)은 우선 에너지에 민감한 물질을 마스크로 이용하여 중간층(206)을 통해 전사된다. 그 후에, 패턴은 중간층(206)을 마스크로 이용하여 플루오로-오르가노실리케이트층(204)을 통해 전사된다. 패턴은 적절한 화학 에천트들을 사용하여 플루오로-오르가노실리케이트층(204)뿐만 아니라 중간층(206)을 통해서도 전사된다.
도 2e는 플루오로-오르가노실리케이트층(204)을 하드마스크(hardmask)로 사용하여 플루오로-오르가노실리케이트층(204)에서 형성된 패턴을 이산화 실리콘층(202)을 통해 전사하는 집적 회로 시퀀스의 완결을 도시한다.
이산화 실리콘층(202)이 패턴된 이후, 플루오로-오르가노실리케이트층(204)은 적절한 화학 에천트 내에서 에칭됨으로써 기판으로부터 선택적으로 제거될 수 있다.
B. 플루오로-오르가노실리케이트층을 포함하는 다마신(damascene) 구조
도 3a-3d는 기판 내에 플루오로-오르가노실리케이트층을 포함하는 다마신 구조 제조 시퀀스의 다른 단계들에서의 기판(300)의 간략한 단면도들이다. 다마신 구조들은 금속 인터커넥트들을 집적 회로들에 형성시키기 위해 전형적으로 사용된다. 프로세싱의 특정 단계에 따라, 기판(300)은 실리콘 기판, 또는 기판(300) 상에 형성된 다른 물질층에 해당할 수 있다. 예를 들어, 도 3a는 제 1 절연층(302)을 가지는 기판(300)의 단면도를 예시한다. 제 1 절연층(302)은 산화물(예, 실리콘 산화물, 불소 규산염(silicate) 유리)층일 수 있다. 일반적으로, 기판(300)은 실리콘층, 규화물들, 금속들, 또는 다른 물질들을 포함할 수 있다.
도 3a는 기판(300)이 형성된 불소 규산염 유리층을 가지는 실리콘인 일 실시예를 도시한다. 제 1 절연층(302)은 제조될 구조의 크기에 따라 약 5000Å에서 약 10,000Å의 두께를 가진다.
플루오로-오르가노실리케이트층(304)은 제 1 절연체층(302) 상에 형성된다.플루오로-오르가노실리케이트층(304)은 위에서 설명된 프로세스 파라미터들에 따라 제 1 절연체층(302) 상에 형성된다. 다마신 구조에 형성될 금속 인터커넥트들 사이의 용량성 결합을 방지하거나 최소화하기 위해, 플루오로-오르가노실리케이트층(304)은 약 3.5보다 작은 유전 상수를 가진다. 플루오로-오르가노실리콘층을 위한 유전 상수는 조정 가능한데, 층이 형성될 동안 가스 혼합의 조성뿐만 아니라 반응 온도의 함수로서 목적하는 범위 내에서 변할 수 있다.
플루오로-오르가노실리케이트층(304)의 두께는 프로세싱의 특정 단계에 따라 변화 가능하다. 전형적으로, 플루오로-오르가노실리케이트층(304)은 약 200Å에서 약 1000Å의 두께를 가진다.
도 3b를 참조하면, 플루오로-오르가노실리케이트층(304)은 콘택트들/비아들이 형성될 영역들에서 콘택/비아 개구들(306)을 형성하고 제 1 절연체층(302)을 노출하기 위하여 패턴되고 에치된다. 플루오로-오르가노실리케이트층은 통상적인 리소그래피를 사용하여 패턴되고 플루오로메탄(CF4), 플루오로에탄(C2F6), 및 플루오로부텐(C4F8)과 같은 플루오로카본 화합물들을 사용하여 에치된다. 플루오로-오르가노실리케이트층(304)이 패턴된 후, 제 2 절연층(308)이 플루오로-오르가노실리케이트층(304) 위에 증착된다. 제 2 절연체층(308)은 산화물층(예, 이산화 실리콘, 불소 규산염 유리)일 수 있다. 제 2 절연층(308)은 약 5,000Å에서 약 10,000Å의 두께를 가진다.
제 2 절연체층(308)은 이때 바람직하게는 통상적인 리소그래피 프로세스들을 사용하여 도 3c에 나타난 바와 같이 인터커넥트 라인들(310)을 형성하기 위해 패턴된다. 제 2 절연체층(308)에서 형성된 인터커넥트들(310)은 플루오로-오르가노실리케이트층(304) 내의 콘택트/비아 개구들(306) 위에 위치된다. 그 후, 인터커넥트들(310) 및 콘택들/비아들(306) 모두는 반응성 이온 에칭 또는 다른 이방성 에칭 기술들을 사용하여 에치된다.
인터커넥트들(310) 및 콘택들/비아들(306)은 구리, 알루미늄, 텅스텐, 또는 이들의 결합들과 같은 도전성 물질(314)로 매입(fill)된다. 전형적으로, 구리는 낮은 비저항(약 1.7μΩ-cm)으로 인하여 인터커넥트들(310) 및 콘택들/비아들(306)을 매입하기 위해 사용된다. 도전성 물질(314)은 다마신 구조를 형성하기 위하여 화학 기상 증착, 물리 기상 증착, 전기 도금, 또는 그 결합들을 사용하여 증착된다. 바람직하게는, 탄탈(tantalum), 탄탈 질화물과 같은 장벽층(312), 또는 다른 적절한 장벽 물질이 플루오로-오르가노실리케이트층(304)뿐만 아니라 주위 절연체층들(302, 308)로 금속이 이동하는 것을 막기 위해 인터커넥트들(310) 및 콘택들/비아들(306)의 측벽들 상에 컨포멀하게 우선 증착된다.
비록 본 발명의 내용들을 포함하는 몇 가지 바람직한 실시예들이 나타나고 상세히 설명되었지만, 당업자들은 본 발명의 내용들을 포함하는 많은 다른 변형된 실시예들을 용이하게 고안할 수 있을 것이다.

Claims (56)

  1. 기판 상에 플루오로-오르가노실리케이트층을 형성하는 방법으로서,
    증착 챔버에 기판을 위치시키는 단계;
    상기 증착 챔버에 플루오로-오르가노실란 화합물 및 산화 가스를 포함하는 가스 혼합물을 제공하는 단계; 및
    상기 기판 상에 플루오로-오르가노실리케이트층을 형성하기 위해 상기 증착 챔버 내의 상기 가스 혼합물에 전계를 인가하는 단계를 포함하는 것을 특징으로 하는 플루오로-오르가노실리케이트층 형성방법.
  2. 제 1항에 있어서, 상기 플루오로-오르가노실리케이트층은, x는 17과 35 사이, y는 38과 55 사이, z는 3과 8 사이, 및 w는 4와 12 사이의 범위를 각각 가지는 SixOyCzFw의 일반식을 가지는 것을 특징으로 하는 플루오로-오르가노실리케이트층 형성방법.
  3. 제 1항에 있어서, 상기 플루오로-오르가노실란 화합물은, a는 1과 4 사이, b는 3과 12 사이, 및 c는 0과 3 사이의 범위를 각각 가지는 SiCaFbHc의 일반식을 가지는 것을 특징으로 하는 플루오로-오르가노실리케이트층 형성방법.
  4. 제 3항에 있어서, 상기 플루오로-오르가노실란 화합물은 플루오로메틸 실란(SiCF3H3), 디플루오로메틸 실란(SiC2F6H2), 트리플루오로메틸 실란(SiC3F9H), 테트라플루오로메틸 실란(SiC4F12), 및 이들의 조합들의 그룹으로부터 선택되는 것을 특징으로 하는 플루오로-오르가노실리케이트층 형성방법.
  5. 제 1항에 있어서, 상기 산화 가스는 질소 산화물( N2O), 산소(O2), 일산화탄소(CO), 이산화탄소(CO2), 질소(N2) 및 이들의 조합들의 그룹으로부터 선택되는 것을 특징으로 하는 플루오로-오르가노실리케이트층 형성방법.
  6. 제 1항에 있어서, 상기 증착 챔버 내의 상기 가스 혼합물에 인가된 상기 전계는 고주파(RF) 전력인 것을 특징으로 하는 플루오로-오르가노실리케이트층 형성방법.
  7. 제 6항에 있어서, 상기 RF 전력은 약 0.3W/㎠에서 약 25W/㎠의 범위 내에 있는 것을 특징으로 하는 플루오로-오르가노실리케이트층 형성방법.
  8. 제 1항에 있어서, 상기 증착 챔버는 약 0.1millitorr에서 약 100torr 사이의 압력에서 유지되는 것을 특징으로 하는 플루오로-오르가노실리케이트층 형성방법.
  9. 제 1항에 있어서, 상기 플루오로-오르가노실란 화합물은 약 40sccm에서 약 1000sccm의 범위의 유속으로 증착 챔버로 제공되는 것을 특징으로 하는 플루오로-오르가노실리케이트층 형성방법.
  10. 제 1항에 있어서, 상기 산화 가스는 약 50sccm에서 약 1500sccm의 범위의 유속으로 증착 챔버로 제공되는 것을 특징으로 하는 플루오로-오르가노실리케이트층 형성방법.
  11. 제 1항에 있어서, 상기 증착 챔버는 약 300℃에서 약 450℃ 사이의 온도로 유지되는 것을 특징으로 하는 플루오로-오르가노실리케이트층 형성방법.
  12. 제 1항에 있어서, 상기 기판 상에 형성된 상기 플루오로-오르가노실리케이트층은 약 3.5보다 작은 유전 상수를 가지는 것을 특징으로 하는 플루오로-오르가노실리케이트층 형성방법.
  13. 층 증착 방법을 이용하여 실행시 범용 컴퓨터가 증착 챔버를 제어하도록 하는 소프트웨어 루틴을 포함하는 컴퓨터 저장 매체로서, 상기 층 증착 방법은,
    증착 챔버 내에 기판을 위치시키는 단계;
    상기 증착 챔버로 플루오로-오르가노실란 화합물 및 산화 가스를 포함하는 가스 혼합물을 제공하는 단계; 및
    상기 기판 상에 플루오로-오르가노실리케이트층을 형성하기 위해 상기 증착 챔버 내의 상기 가스 혼합물에 전계를 인가하는 단계를 포함하는 층 증착 방법을 사용하는 것을 특징으로 하는 컴퓨터 저장 매체.
  14. 제 13항에 있어서, 상기 플루오로-오르가노실리케이트층은, x는 17에서 35 사이, y는 38에서 55 사이, z는 3에서 8 사이, 및 w는 4에서 12 사이의 범위를 각각 가지는 SixOyCzFw의 일반식을 가지는 것을 특징으로 하는 컴퓨터 저장 매체.
  15. 제 13항에 있어서, 상기 플루오로-오르가노실란 화합물은, a는 1에서 4 사이, b는 3에서 12 사이, c는 0에서 3사이의 범위를 가지는 SiCaFbHc의 일반식을 가지는 것을 특징으로 하는 컴퓨터 저장 매체.
  16. 제 15항에 있어서, 상기 플루오로-오르가노실란 화합물은 플루오로메틸 실란(SiCF3H3), 디플루오로메틸 실란(SiC2F6H2), 트리플루오로메틸 실란(SiC3F9H), 테트라플루오로메틸 실란(SiC4F12), 및 이들의 조합들의 그룹으로부터 선택되는 것을 특징으로 하는 컴퓨터 저장 매체.
  17. 제 13항에 있어서, 상기 산화 가스는 질소 산화물(N2O), 산소(O2), 일산화탄소(CO), 이산화탄소(CO2), 질소(N2) 및 이들의 결합들의 그룹으로부터 선택되는 것을 특징으로 하는 컴퓨터 저장 매체.
  18. 제 13항에 있어서, 상기 증착 챔버 내의 상기 가스 혼합물로 인가된 상기 전계가 고주파(RF) 전력인 것을 특징으로 하는 컴퓨터 저장 매체.
  19. 제 18항에 있어서, 상기 RF 전력은 약 0.3W/㎠에서 약 25W/㎠의 범위 내에 있는 것을 특징으로 하는 컴퓨터 저장 매체.
  20. 제 13항에 있어서, 상기 증착 챔버는 약 0.1millitorr에서 약 100torr 사이의 압력에서 유지되는 것을 특징으로 하는 컴퓨터 저장 매체.
  21. 제 13항에 있어서, 상기 플루오로-오르가노실란 화합물은 약 40sccm에서 약 1000sccm의 범위의 유속으로 증착 챔버로 제공되는 것을 특징으로 하는 컴퓨터 저장 매체.
  22. 제 13항에 있어서, 상기 산화 가스는 약 50sccm에서 약 1500sccm의 범위의 유속으로 증착 챔버로 제공되는 것을 특징으로 하는 컴퓨터 저장 매체.
  23. 제 13항에 있어서, 상기 증착 챔버는 약 300℃에서 약 450℃ 사이의 온도로 유지되는 것을 특징으로 하는 컴퓨터 저장 매체.
  24. 제 13항에 있어서, 상기 기판 상에 형성된 상기 플루오로-오르가노실리케이트층은 약 3.5보다 작은 유전 상수를 가지는 것을 특징으로 하는 컴퓨터 저장 매체.
  25. 디바이스를 제조하는 방법으로서,
    플루오로-오르가노실리케이트층을 기판 상에 형성하는 단계;
    상기 플루오로-오르가노실리케이트층의 적어도 하나 이상의 영역에 패턴을 형성하는 단계; 및
    상기 플루오로-오르가노실리케이트층을 마스크로 사용하여 상기 플루오로-오르가노실리케이트층의 적어도 하나 이상의 영역에 형성된 상기 패턴을 상기 기판으로 전사하는 단계를 포함하는 것을 특징으로 하는 디바이스 제조 방법.
  26. 제 25항에 있어서, 상기 기판으로부터 상기 플루오로-오르가노실리케이트층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 디바이스 제조 방법.
  27. 제 25항에 있어서, 상기 기판은 상기 기판 상에 형성된 하나 이상의 물질층들을 가지는 것을 특징으로 하는 디바이스 제조 방법.
  28. 제 25항에 있어서, 상기 플루오로-오르가노실리케이트층의 상기 적어도 하나이상의 영역에 상기 패턴을 형성하는 단계는,
    상기 플루오로-오르가노실리케이트층 상에 에너지에 민감한 레지스트 물질의 층을 형성하는 단계;
    상기 에너지에 민감한 레지스트 물질의 층을 패턴된 방사에 노출시킴으로써 상기 패턴의 이미지를 상기 에너지에 민감한 레지스트 물질의 층에 도입하는 단계;
    상기 에너지에 민감한 레지스트 물질의 층으로 도입된 상기 패턴의 이미지를 현상하는 단계; 및
    상기 에너지에 민감한 레지스트 물질의 층을 마스크로 사용하여 상기 에너지에 민감한 레지스트 물질에서 현상된 상기 패턴을 상기 플루오로-오르가노실리케이트층을 통해 전사시키는 단계를 포함하는 것을 특징으로 하는 디바이스 제조 방법.
  29. 제 26항에 있어서, 상기 플루오로-오르가노실리케이트층은 플루오로메탄(CF4), 플루오로에탄(C2F6), 및 플루오로부텐(C4F8)과 같은 플루오로카본 화합물들을 사용하여 상기 기판으로부터 제거되는 것을 특징으로 하는 디바이스 제조 방법.
  30. 제 25항에 있어서, 상기 플루오로-오르가노실리케이트층은
    증착 챔버 내에 상기 기판을 위치시키는 단계;
    상기 증착 챔버로 플루오로-오르가노실란 화합물 및 산화 가스를 포함하는 가스 혼합물을 제공하는 단계; 및
    상기 기판 상에 상기 플루오로-오르가노실리케이트층을 형성하기 위해 상기 증착 챔버 내의 상기 가스 혼합물에 전계를 인가하는 단계에 의해 상기 기판 상에 형성되는 것을 특징으로 하는 디바이스 제조 방법.
  31. 제 30항에 있어서, 상기 플루오로-오르가노실리케이트층은, x는 17에서 35 사이, y는 38에서 55 사이, z는 3에서 8 사이, 및 w는 4에서 12 사이의 범위를 각각 가지는 SixOyCzFw의 일반식을 가지는 것을 특징으로 하는 디바이스 제조 방법.
  32. 제 30항에 있어서, 상기 플루오로-오르가노실란 화합물은, a는 1에서 4 사이, b는 3에서 13 사이, c는 0에서 3사이의 범위를 가지는 SiCaFbHc의 일반식을 가지는 것을 특징으로 하는 디바이스 제조 방법.
  33. 제 32항에 있어서, 상기 플루오로-오르가노실란 화합물은 플루오로메틸 실란(SiCF3H3), 디플루오로메틸 실란(SiC2F6H2), 트리플루오로메틸 실란(SiC3F9H), 테트라플루오로메틸 실란(SiC4F12), 및 이들의 조합들의 그룹으로부터 선택되는 것을 특징으로 하는 디바이스 제조 방법.
  34. 제 30항에 있어서, 상기 산화 가스는 질소 산화물(N2O), 산소(O2), 일산화탄소(CO), 이산화탄소(CO2), 질소(N2) 및 이들의 결합들의 그룹으로부터 선택되는 것을 특징으로 하는 디바이스 제조 방법.
  35. 제 30항에 있어서, 상기 증착 챔버 내의 상기 가스 혼합물로 인가된 상기 전계가 고주파(RF) 전력인 것을 특징으로 하는 디바이스 제조 방법.
  36. 제 35항에 있어서, 상기 RF 전력은 약 0.3W/㎠에서 약 25W/㎠의 범위 내에 있는 것을 특징으로 하는 디바이스 제조 방법.
  37. 제 30항에 있어서, 상기 증착 챔버는 약 0.1millitorr에서 약 100torr 사이의 압력에서 유지되는 것을 특징으로 하는 디바이스 제조 방법.
  38. 제 30항에 있어서, 상기 플루오로-오르가노실란 화합물은 약 40sccm에서 약 1000sccm의 범위의 유속으로 증착 챔버로 제공되는 것을 특징으로 하는 디바이스 제조 방법.
  39. 제 30항에 있어서, 상기 산화 가스는 약 50sccm에서 약 1500sccm의 범위의유속으로 증착 챔버로 제공되는 것을 특징으로 하는 디바이스 제조 방법.
  40. 제 30항에 있어서, 상기 증착 챔버는 약 300℃에서 약 450℃ 사이의 온도로 유지되는 것을 특징으로 하는 디바이스 제조 방법.
  41. 제 30항에 있어서, 상기 기판 상에 형성된 상기 플루오로-오르가노실리케이트층은 약 3.5보다 작은 유전 상수를 가지는 것을 특징으로 하는 디바이스 제조 방법.
  42. 다마신(damascene) 구조를 제조하는 방법으로서,
    기판 상에 제 1 절연층을 형성하는 단계;
    상기 제 1 절연층 상에 플루오로-오르가노실리케이트층을 형성하는 단계;
    상기 플루오로-오르가노실리케이트층을 통하는 콘택트들/비아들을 형성하기 위해 상기 플루오로-오르가노실리케이트층을 패턴하는 단계;
    상기 패턴된 플루오로-오르가노실리케이트층 상에 제 2 절연층을 형성하는 단계;
    상기 플루오로-오르가노실리케이트층에 형성된 상기 콘택트들/비아들 위에 위치하는 인터커넥트들을 상기 제 2 절연층을 통하여 형성하기 위해 상기 제 2 절연층을 패턴하는 단계;
    상기 제 1 절연층을 통하여 콘택트들/비아들을 형성하기 위해 상기 제 1 절연층을 에칭하는 단계; 및
    상기 콘택트들/비아들 및 상기 인터커넥트들을 도전성 물질로 매입(fill)하는 단계를 포함하는 것을 특징으로 하는 다마신 구조 제조 방법.
  43. 제 42항에 있어서, 상기 제 1 절연체층 및 상기 제 2 절연체층은 각각 비정질(amorphous) 탄소, 파릴렌(parylene), 불소 규산염 유리(fluorinated silicate glass;FSG), AF4, BCB, 실리콘 탄화물, 옥시질화물(oxynitride) 및 이들의 결합들을 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 다마신 구조 제조 방법.
  44. 제 42항에 있어서, 상기 콘택들/비아들 및 인터커넥트들을 매입하는 상기 도전성 물질은 구리, 알루미늄, 텅스텐, 및 이들의 결합들을 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 다마신 구조 제조 방법.
  45. 제 42항에 있어서, 상기 플루오로-오르가노실리케이트층은
    증착 챔버 내에 상기 기판을 위치시키는 단계;
    상기 증착 챔버로 플루오로-오르가노실란 화합물 및 산화 가스를 포함하는 가스 혼합물을 제공하는 단계; 및
    상기 제 1 절연체 상에 상기 플루오로-오르가노실리케이트층을 형성하기 위해 상기 증착 챔버 내의 상기 가스 혼합물에 전계를 인가하는 단계에 의해 상기 제1절연체층 상에 형성되는 것을 특징으로 하는 다마신 구조 제조 방법.
  46. 제 45항에 있어서, 상기 플루오로-오르가노실리케이트층은, x는 17에서 35 사이, y는 38에서 55 사이, z는 3에서 8 사이, 및 w는 4에서 12 사이의 범위를 각각 가지는 SixOyCzFw의 일반식을 가지는 것을 특징으로 하는 다마신 구조 제조 방법.
  47. 제 45항에 있어서, 상기 플루오로-오르가노실란 화합물은, a는 1에서 4 사이, b는 3에서 12 사이, c는 0에서 3사이의 범위를 가지는 SiCaFbHc의 일반식을 가지는 것을 특징으로 하는 다마신 구조 제조 방법.
  48. 제 47항에 있어서, 상기 플루오로-오르가노실란 화합물은 플루오로메틸 실란(SiCF3H3), 디플루오로메틸 실란(SiC2F6H2), 트리플루오로메틸 실란(SiC3F9H), 테트라플루오로메틸 실란(SiC4F12), 및 이들의 조합들의 그룹으로부터 선택되는 것을 특징으로 하는 다마신 구조 제조 방법.
  49. 제 45항에 있어서, 상기 산화 가스는 질소 산화물(N2O), 산소(O2), 일산화탄소(CO), 이산화탄소(CO2), 질소(N2) 및 이들의 결합들로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 다마신 구조 제조 방법.
  50. 제 45항에 있어서, 상기 증착 챔버 내의 상기 가스 혼합물로 인가된 상기 전계가 고주파(RF) 전력인 것을 특징으로 하는 다마신 구조 제조 방법.
  51. 제 50항에 있어서, 상기 RF 전력은 약 0.3W/㎠에서 약 25W/㎠의 범위 내에 있는 것을 특징으로 하는 다마신 구조 제조 방법.
  52. 제 45항에 있어서, 상기 플루오로-오르가노실란 화합물은 약 40sccm에서 약 1000sccm의 범위의 유속으로 증착 챔버로 제공되는 것을 특징으로 하는 다마신 구조 제조 방법.
  53. 제 45항에 있어서, 상기 산화 가스는 약 50sccm에서 약 1500sccm의 범위의 유속으로 증착 챔버로 제공되는 것을 특징으로 하는 다마신 구조 제조 방법.
  54. 제 45항에 있어서, 상기 증착 챔버는 약 0.1millitorr에서 약 100torr 사이의 압력에서 유지되는 것을 특징으로 하는 다마신 구조 제조 방법.
  55. 제 45항에 있어서, 상기 증착 챔버는 약 300℃에서 약 450℃ 사이의 온도로 유지되는 것을 특징으로 하는 다마신 구조 제조 방법.
  56. 제 42항에 있어서, 상기 제 1 절연체층 상에 형성된 상기 플루오로-오르가노실리케이트층은 약 3.5보다 작은 유전 상수를 가지는 것을 특징으로 하는 다마신 구조 제조 방법.
KR1020010033537A 2000-06-14 2001-06-14 플루오로-오르가노실리케이트층 KR20010112115A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/593,851 US6521546B1 (en) 2000-06-14 2000-06-14 Method of making a fluoro-organosilicate layer
US09/593,851 2000-06-14

Publications (1)

Publication Number Publication Date
KR20010112115A true KR20010112115A (ko) 2001-12-20

Family

ID=24376465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010033537A KR20010112115A (ko) 2000-06-14 2001-06-14 플루오로-오르가노실리케이트층

Country Status (5)

Country Link
US (1) US6521546B1 (ko)
EP (1) EP1164632A3 (ko)
JP (1) JP2002164337A (ko)
KR (1) KR20010112115A (ko)
TW (1) TWI249586B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156743A (en) * 1999-10-18 2000-12-05 Whitcomb; John E. Method of decreasing fatigue
JP3712356B2 (ja) * 2000-10-23 2005-11-02 アプライド マテリアルズ インコーポレイテッド 成膜方法および半導体装置の製造方法
US6852649B1 (en) * 2001-03-30 2005-02-08 Cypress Semiconductor Corporation Multi-step high density plasma (HDP) process to obtain uniformly doped insulating film
US6777171B2 (en) * 2001-04-20 2004-08-17 Applied Materials, Inc. Fluorine-containing layers for damascene structures
US20040033371A1 (en) * 2002-05-16 2004-02-19 Hacker Nigel P. Deposition of organosilsesquioxane films
US6746970B2 (en) * 2002-06-24 2004-06-08 Macronix International Co., Ltd. Method of forming a fluorocarbon polymer film on a substrate using a passivation layer
US20050009367A1 (en) * 2003-07-09 2005-01-13 Taiwan Semiconductor Manufacturing Co. Novel method to increase fluorine stability to improve gap fill ability and reduce k value of fluorine silicate glass (FSG) film
US7182816B2 (en) * 2003-08-18 2007-02-27 Tokyo Electron Limited Particulate reduction using temperature-controlled chamber shield
US7291563B2 (en) * 2005-08-18 2007-11-06 Micron Technology, Inc. Method of etching a substrate; method of forming a feature on a substrate; and method of depositing a layer comprising silicon, carbon, and fluorine onto a semiconductor substrate
DE102007004844B4 (de) * 2007-01-31 2011-05-05 Infineon Technologies Ag Verfahren zur Herstellung eines Bauteils und Bauteil
JP5662945B2 (ja) * 2008-12-23 2015-02-04 スリーエム イノベイティブ プロパティズ カンパニー 微多孔性有機ケイ酸塩材料を有する有機化学センサ
TWI830751B (zh) * 2018-07-19 2024-02-01 美商應用材料股份有限公司 低溫高品質的介電膜及其形成方法
CN114835232B (zh) * 2022-05-23 2023-06-13 中国科学院生态环境研究中心 一种用于污酸废水的除氟剂、应用及除氟方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111957B2 (ja) 1984-03-28 1995-11-29 圭弘 浜川 半導体の製法
US4894352A (en) 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
US5492736A (en) * 1994-11-28 1996-02-20 Air Products And Chemicals, Inc. Fluorine doped silicon oxide process
US5989998A (en) 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US6051321A (en) 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6660656B2 (en) * 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6287990B1 (en) * 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6068884A (en) 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6015595A (en) * 1998-05-28 2000-01-18 Felts; John T. Multiple source deposition plasma apparatus
US6060132A (en) 1998-06-15 2000-05-09 Siemens Aktiengesellschaft High density plasma CVD process for making dielectric anti-reflective coatings
US6147009A (en) 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6245690B1 (en) * 1998-11-04 2001-06-12 Applied Materials, Inc. Method of improving moisture resistance of low dielectric constant films
US6107184A (en) * 1998-12-09 2000-08-22 Applied Materials, Inc. Nano-porous copolymer films having low dielectric constants
US6312793B1 (en) 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6458718B1 (en) * 2000-04-28 2002-10-01 Asm Japan K.K. Fluorine-containing materials and processes

Also Published As

Publication number Publication date
TWI249586B (en) 2006-02-21
EP1164632A3 (en) 2004-08-11
EP1164632A2 (en) 2001-12-19
US6521546B1 (en) 2003-02-18
JP2002164337A (ja) 2002-06-07

Similar Documents

Publication Publication Date Title
US6764958B1 (en) Method of depositing dielectric films
US7200460B2 (en) Method of depositing low dielectric constant silicon carbide layers
US6465366B1 (en) Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
US6500773B1 (en) Method of depositing organosilicate layers
US7435685B2 (en) Method of forming a low-K dual damascene interconnect structure
US6777171B2 (en) Fluorine-containing layers for damascene structures
US6531398B1 (en) Method of depositing organosillicate layers
US6472333B2 (en) Silicon carbide cap layers for low dielectric constant silicon oxide layers
US6573196B1 (en) Method of depositing organosilicate layers
US6521546B1 (en) Method of making a fluoro-organosilicate layer
US20020142104A1 (en) Plasma treatment of organosilicate layers
EP1174911A2 (en) Silicon nitride as anti-reflective coating

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application