JP2001110780A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001110780A JP2001110780A JP28623299A JP28623299A JP2001110780A JP 2001110780 A JP2001110780 A JP 2001110780A JP 28623299 A JP28623299 A JP 28623299A JP 28623299 A JP28623299 A JP 28623299A JP 2001110780 A JP2001110780 A JP 2001110780A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- etching
- bcb
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 層間絶縁膜であるＢＣＢ膜をドライエッチン
グする際、ＳｉＯ2またはＳｉＮのエッチングマスクに
対して高選択比であり、かつ異方性形状を得ることがで
き、さらにその時下層メタル配線の膜減りや側壁再付着
が発生せず、良好なコンタクト特性が得られることを特
徴とする製造方法を提供する。 【解決手段】 下地絶縁膜１、表面にＴｉＮ層２ａを有
する下層メタル配線２、ＢＣＢ膜３、ＳｉＮ膜４ａを順
に形成する（ａ）。フォトレジスト膜５をリソグラフィ
にて形成し、ＲＩＥによりＳｉＮ膜４ａをパターニング
して絶縁膜マスク４を形成する（ｂ）。それをマスクに
Ｃｌ2／ＢＣｌ3／Ｏ2ガスを用い、ＢＣＢ膜をドライエ
ッチングし、スルーホール６を形成する（ｃ）。その
後、Ｔｉ／Ｐｔ／Ａｕスパッタ膜からなるコンタクトメ
タル層７とＡｕメッキ層８を有する上層配線を形成する
（ｄ）。
グする際、ＳｉＯ2またはＳｉＮのエッチングマスクに
対して高選択比であり、かつ異方性形状を得ることがで
き、さらにその時下層メタル配線の膜減りや側壁再付着
が発生せず、良好なコンタクト特性が得られることを特
徴とする製造方法を提供する。 【解決手段】 下地絶縁膜１、表面にＴｉＮ層２ａを有
する下層メタル配線２、ＢＣＢ膜３、ＳｉＮ膜４ａを順
に形成する（ａ）。フォトレジスト膜５をリソグラフィ
にて形成し、ＲＩＥによりＳｉＮ膜４ａをパターニング
して絶縁膜マスク４を形成する（ｂ）。それをマスクに
Ｃｌ2／ＢＣｌ3／Ｏ2ガスを用い、ＢＣＢ膜をドライエ
ッチングし、スルーホール６を形成する（ｃ）。その
後、Ｔｉ／Ｐｔ／Ａｕスパッタ膜からなるコンタクトメ
タル層７とＡｕメッキ層８を有する上層配線を形成する
（ｄ）。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであり、より詳細には、基板、配線な
どからなる層の上方に形成された有機絶縁膜をドライエ
ッチングする方法に関するものである。
方法に関するものであり、より詳細には、基板、配線な
どからなる層の上方に形成された有機絶縁膜をドライエ
ッチングする方法に関するものである。
【０００２】
【従来の技術】ＧａＡｓなどの化合物半導体は、移動体
通信用ＭＭＩＣ（マイクロ波モノリシックＩＣ）によく
利用される等の為、さらなる小型化かつ多機能化が要求
されている。小型化の為に配線の多層化が必須技術とな
っている。その際、層間絶縁膜を介しての容量結合を低
くする必要性が有り、低誘電率を有する比較的膜厚の厚
い層間膜（２μｍ以上）が必要となる。一方、Ｓｉ基板
を主に用いるＬＳＩにおいても、微細化が進むにつれ配
線間容量の影響が顕著になるため、低誘電率膜を層間絶
縁膜として用いて、配線間の容量結合を抑制する試みが
行われている。これらの層間絶縁膜として、モノマーが
図４（ａ）に示す構造である有機絶縁体膜のＢＣＢ（be
nzocyclobutene）がよく用いられている。その誘電率は
２．８程度であり、ポリイミドよりもキュアリング（硬
化処理）温度が低い、耐湿性・平坦性・耐薬品性・耐溶
剤性に優れている等の特長を有する。高密度化された半
導体装置においてＢＣＢ等の有機絶縁膜を層間絶縁膜と
して用い、下層配線との接続を図るためのスルーホール
を形成する場合には、厚い層間絶縁膜に微細で高精度の
開口を開設する必要があるため、テーパが形成されな
い、即ち異方性の高いエッチング技術が必要となる。以
下に、従来技術におけるＢＣＢ等の有機絶縁膜のエッチ
ング方法について説明する。
通信用ＭＭＩＣ（マイクロ波モノリシックＩＣ）によく
利用される等の為、さらなる小型化かつ多機能化が要求
されている。小型化の為に配線の多層化が必須技術とな
っている。その際、層間絶縁膜を介しての容量結合を低
くする必要性が有り、低誘電率を有する比較的膜厚の厚
い層間膜（２μｍ以上）が必要となる。一方、Ｓｉ基板
を主に用いるＬＳＩにおいても、微細化が進むにつれ配
線間容量の影響が顕著になるため、低誘電率膜を層間絶
縁膜として用いて、配線間の容量結合を抑制する試みが
行われている。これらの層間絶縁膜として、モノマーが
図４（ａ）に示す構造である有機絶縁体膜のＢＣＢ（be
nzocyclobutene）がよく用いられている。その誘電率は
２．８程度であり、ポリイミドよりもキュアリング（硬
化処理）温度が低い、耐湿性・平坦性・耐薬品性・耐溶
剤性に優れている等の特長を有する。高密度化された半
導体装置においてＢＣＢ等の有機絶縁膜を層間絶縁膜と
して用い、下層配線との接続を図るためのスルーホール
を形成する場合には、厚い層間絶縁膜に微細で高精度の
開口を開設する必要があるため、テーパが形成されな
い、即ち異方性の高いエッチング技術が必要となる。以
下に、従来技術におけるＢＣＢ等の有機絶縁膜のエッチ
ング方法について説明する。
【０００３】図５は、M.Schier,J.Electrochem.Soc.,Vo
l.142,No.9,September 1995(pp.3238-3240) にて開示さ
れたエッチング方法を示す工程順の断面図である（以
下、この方法を第１の従来例という）。ＩｎＰ基板１１
上に、ＳｉＮ膜１２、ＢＣＢ膜１３、ＳｉＮ膜１４を順
次堆積する〔図５（ａ）〕。フォトリソグラフィ法を用
いてコンタクトホール形成領域のＳｉＮ膜１４を選択的
にエッチング除去した後、フォトレジストを剥離液にて
除去する〔図５（ｂ）〕。次に、ＳｉＮ膜１４をマスク
として、ＣＦ4／Ｏ2ガスを用いてＢＣＢ膜１３およびＳ
ｉＮ膜１２を選択的にエッチングする〔図５（ｃ）〕。
その後、Ｔｉ／Ａｕからなるメタライズ層１５を形成す
る〔図５（ｄ）〕。上記の文献には、エッチングガスと
してＳＦ6／Ｏ2ガスを用いることも記載されており、ま
たＳｉＮ膜に代えてＳｉＯ2 膜を用いることについても
言及されている。また、ＢＣＢ膜をＣＦ4／Ｏ2ガスまた
はＳＦ6／Ｏ2ガスを用いてエッチングすることは、特開
平８−１８１０８７号公報にも記載されている。
l.142,No.9,September 1995(pp.3238-3240) にて開示さ
れたエッチング方法を示す工程順の断面図である（以
下、この方法を第１の従来例という）。ＩｎＰ基板１１
上に、ＳｉＮ膜１２、ＢＣＢ膜１３、ＳｉＮ膜１４を順
次堆積する〔図５（ａ）〕。フォトリソグラフィ法を用
いてコンタクトホール形成領域のＳｉＮ膜１４を選択的
にエッチング除去した後、フォトレジストを剥離液にて
除去する〔図５（ｂ）〕。次に、ＳｉＮ膜１４をマスク
として、ＣＦ4／Ｏ2ガスを用いてＢＣＢ膜１３およびＳ
ｉＮ膜１２を選択的にエッチングする〔図５（ｃ）〕。
その後、Ｔｉ／Ａｕからなるメタライズ層１５を形成す
る〔図５（ｄ）〕。上記の文献には、エッチングガスと
してＳＦ6／Ｏ2ガスを用いることも記載されており、ま
たＳｉＮ膜に代えてＳｉＯ2 膜を用いることについても
言及されている。また、ＢＣＢ膜をＣＦ4／Ｏ2ガスまた
はＳＦ6／Ｏ2ガスを用いてエッチングすることは、特開
平８−１８１０８７号公報にも記載されている。
【０００４】図６は、特開平２−２４４６２５号公報に
て開示された有機膜のエッチング方法を示す工程順の断
面図である（以下、この方法を第２の従来例という）。
先ず、下地層としてのシリコン基板２１の上に、有機層
である下層レジスト２２を形成する。次に、その上にス
ピンコーティングによりＳＯＧ（spin on glass）を塗
布し中間層２３を形成し、さらに通常のレジストから成
る上層レジスト２４を形成し、通常の露光・現像を行
う。上層レジスト２４をマスクにＲＩＥにより中間層２
３をパターニングする〔図６（ａ）〕。次に、Ｃｌ2／
Ｏ2ガスを用い、下層レジスト２２をドライエッチング
して、アンダーカットのない異方性形状に下層レジスト
２２をパターニングする〔図６（ｂ）〕。この方法によ
れば、エッチングに伴いＣｌ2が下層レジスト２２と反
応して、反応生成物ＣＣｌxが下層レジスト２２の側壁
を保護する側壁保護膜を形成し、その堆積物をＯ2が除
去することによりエッチングが進行するため、アンダー
カットのない異方性の高いパターンを形成することがで
きるとされる。
て開示された有機膜のエッチング方法を示す工程順の断
面図である（以下、この方法を第２の従来例という）。
先ず、下地層としてのシリコン基板２１の上に、有機層
である下層レジスト２２を形成する。次に、その上にス
ピンコーティングによりＳＯＧ（spin on glass）を塗
布し中間層２３を形成し、さらに通常のレジストから成
る上層レジスト２４を形成し、通常の露光・現像を行
う。上層レジスト２４をマスクにＲＩＥにより中間層２
３をパターニングする〔図６（ａ）〕。次に、Ｃｌ2／
Ｏ2ガスを用い、下層レジスト２２をドライエッチング
して、アンダーカットのない異方性形状に下層レジスト
２２をパターニングする〔図６（ｂ）〕。この方法によ
れば、エッチングに伴いＣｌ2が下層レジスト２２と反
応して、反応生成物ＣＣｌxが下層レジスト２２の側壁
を保護する側壁保護膜を形成し、その堆積物をＯ2が除
去することによりエッチングが進行するため、アンダー
カットのない異方性の高いパターンを形成することがで
きるとされる。
【０００５】
【発明が解決しようとする課題】上述した第１の従来例
のように、ＳｉＮ膜またはＳｉＯ2 膜をマスクにして、
ＣＦ4／Ｏ2ガスまたはＳＦ6／Ｏ2ガスを用いて、ＢＣＢ
膜をエッチングする方法では、マスクとなるＳｉＮ、Ｓ
ｉＯ2 とＢＣＢとのエッチング選択比が大きくないた
め、ＢＣＢ膜のエッチング中にマスクの開口幅が広がり
結果として異方性の高いエッチングを行うことが困難で
ある。一方、ＳＯＧ（ＳｉＯ2 ）をマスクとしてＣｌ2
／Ｏ2ガスによりレジストをエッチングする第２の従来
例でも、レジストをエッチングする場合には高い異方性
形状が得られるとしても、ＢＣＢに対してはエッチング
の選択比が不足するため、第１の従来例と同様の問題が
おこる。上記第１の従来例において、あるいは第２の従
来例の手法を用いてＢＣＢをエッチングする場合におい
て、エッチングガス中のＯ2ガス比率を上げることによ
って、無機絶縁膜マスクに対するＢＣＢのエッチング選
択比を上げることは可能である。しかし、この場合に
は、有機絶縁膜にサイドエッチングが生じたり、過剰な
Ｏ2ガスにより側壁保護膜が除去されてしまうため側面
荒れが生じるなどの弊害が生じる。
のように、ＳｉＮ膜またはＳｉＯ2 膜をマスクにして、
ＣＦ4／Ｏ2ガスまたはＳＦ6／Ｏ2ガスを用いて、ＢＣＢ
膜をエッチングする方法では、マスクとなるＳｉＮ、Ｓ
ｉＯ2 とＢＣＢとのエッチング選択比が大きくないた
め、ＢＣＢ膜のエッチング中にマスクの開口幅が広がり
結果として異方性の高いエッチングを行うことが困難で
ある。一方、ＳＯＧ（ＳｉＯ2 ）をマスクとしてＣｌ2
／Ｏ2ガスによりレジストをエッチングする第２の従来
例でも、レジストをエッチングする場合には高い異方性
形状が得られるとしても、ＢＣＢに対してはエッチング
の選択比が不足するため、第１の従来例と同様の問題が
おこる。上記第１の従来例において、あるいは第２の従
来例の手法を用いてＢＣＢをエッチングする場合におい
て、エッチングガス中のＯ2ガス比率を上げることによ
って、無機絶縁膜マスクに対するＢＣＢのエッチング選
択比を上げることは可能である。しかし、この場合に
は、有機絶縁膜にサイドエッチングが生じたり、過剰な
Ｏ2ガスにより側壁保護膜が除去されてしまうため側面
荒れが生じるなどの弊害が生じる。
【０００６】従って、本発明の課題は上述した従来技術
の問題点を解決することであって、その目的は、ＳｉＯ
2またはＳｉＮをエッチングマスクとしてＢＣＢ膜をド
ライエッチングする際、ＳｉＯ2またはＳｉＮに対して
高い選択比が得られ、かつ異方性形状が得られるドライ
エッチング方法を提供することである。本発明のもう一
つの目的は、ＢＣＢ膜などの有機絶縁膜にスルーホール
やコンタクトホールを形成する際、下層メタル配線の膜
減りや側壁再付着が発生せず、良好なコンタクト特性が
得られる製造方法を提供することである。
の問題点を解決することであって、その目的は、ＳｉＯ
2またはＳｉＮをエッチングマスクとしてＢＣＢ膜をド
ライエッチングする際、ＳｉＯ2またはＳｉＮに対して
高い選択比が得られ、かつ異方性形状が得られるドライ
エッチング方法を提供することである。本発明のもう一
つの目的は、ＢＣＢ膜などの有機絶縁膜にスルーホール
やコンタクトホールを形成する際、下層メタル配線の膜
減りや側壁再付着が発生せず、良好なコンタクト特性が
得られる製造方法を提供することである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、（１）半導体基板上に有機絶縁膜
を形成する工程と、（２）前記有機絶縁膜上にマスクを
形成する工程と、（３）前記マスクを介し、Ｃｌ2 ／Ｂ
Ｃｌ3 ／Ｏ2 ガスを用いて、前記有機絶縁膜を選択的に
エッチングして開口を形成する工程と、を含む半導体装
置の製造方法、が提供される。そして、好ましくは、下
層メタル配線上にＴｉＮ等のＴｉを有する膜を形成した
後、その上に上記有機絶縁膜を形成する。
め、本発明によれば、（１）半導体基板上に有機絶縁膜
を形成する工程と、（２）前記有機絶縁膜上にマスクを
形成する工程と、（３）前記マスクを介し、Ｃｌ2 ／Ｂ
Ｃｌ3 ／Ｏ2 ガスを用いて、前記有機絶縁膜を選択的に
エッチングして開口を形成する工程と、を含む半導体装
置の製造方法、が提供される。そして、好ましくは、下
層メタル配線上にＴｉＮ等のＴｉを有する膜を形成した
後、その上に上記有機絶縁膜を形成する。
【０００８】
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。 ［第１の実施の形態］図１は、本発明の第１の実施の形
態の一実施例として、半導体装置の製造方法の主要工程
について工程順に示した断面図である。所定の機能素子
が形成された半導体基板（図示なし）上に、下地絶縁膜
１を形成しその上に下層メタル配線２を形成する。その
上に、図４（ａ）に示すＢＣＢモノマーを５μｍの厚さ
にスピン塗布し、８０℃で予備ベークを行った後、３０
０℃にて２０〜３０分ベークする。この熱処理により、
図４（ｂ）に示されるように、ＢＣＢモノマーはまずそ
のシクロブテン部が開環し、いわゆる開環重合反応によ
りポリマーとなりＢＣＢ膜３が形成される。このとき、
膜減りはほとんど起こらない。その後、厚さ約０．３μ
ｍのＳｉＯ2膜４ａをプラズマＣＶＤ法またはスピン塗
布にて成膜する〔図１（ａ）〕。続いて、厚さ１μｍの
フォトレジスト膜５をフォトリソグラフィにて形成し、
ＣＦ4／ＣＨＦ3／Ａｒガスを用いたＲＩＥによりＳｉＯ
2膜４ａをパターニングして絶縁膜マスク４を形成する
〔図１（ｂ）〕。次に、Ｃｌ2／ＢＣｌ3／Ｏ2ガスを用
いて、ＢＣＢ膜３を異方的にドライエッチングして、ス
ルーホール６を形成する〔図１（ｃ）〕。
施の形態について説明する。 ［第１の実施の形態］図１は、本発明の第１の実施の形
態の一実施例として、半導体装置の製造方法の主要工程
について工程順に示した断面図である。所定の機能素子
が形成された半導体基板（図示なし）上に、下地絶縁膜
１を形成しその上に下層メタル配線２を形成する。その
上に、図４（ａ）に示すＢＣＢモノマーを５μｍの厚さ
にスピン塗布し、８０℃で予備ベークを行った後、３０
０℃にて２０〜３０分ベークする。この熱処理により、
図４（ｂ）に示されるように、ＢＣＢモノマーはまずそ
のシクロブテン部が開環し、いわゆる開環重合反応によ
りポリマーとなりＢＣＢ膜３が形成される。このとき、
膜減りはほとんど起こらない。その後、厚さ約０．３μ
ｍのＳｉＯ2膜４ａをプラズマＣＶＤ法またはスピン塗
布にて成膜する〔図１（ａ）〕。続いて、厚さ１μｍの
フォトレジスト膜５をフォトリソグラフィにて形成し、
ＣＦ4／ＣＨＦ3／Ａｒガスを用いたＲＩＥによりＳｉＯ
2膜４ａをパターニングして絶縁膜マスク４を形成する
〔図１（ｂ）〕。次に、Ｃｌ2／ＢＣｌ3／Ｏ2ガスを用
いて、ＢＣＢ膜３を異方的にドライエッチングして、ス
ルーホール６を形成する〔図１（ｃ）〕。
【０００９】この際、ＢＣＢ膜のドライエッチングは、
ＩＣＰ（誘導結合型プラズマ）反応炉において、エッチ
ングガス流量比Ｃｌ2／ＢＣｌ3／Ｏ2＝２０／１０／３
０ｓｃｃｍ、ガス圧力＝２．２５ｍＴｏｒｒ（＝０．３
Ｐａ）、アンテナパワー＝４００Ｗ、ＲＦバイアスパワ
ー＝２００Ｗの条件の下で行う。このときのエッチング
特性は図２のようになる（図２において、ＳｉＮ膜をマ
スクとした場合をも同時に示す）。図２（ａ）は、Ｃｌ
2／ＢＣｌ3／Ｏ2ガスによるＢＣＢ、ＳｉＯ2、ＳｉＮの
エッチングレートの、ＢＣｌ3ガス比率依存性を示した
図である。また、同図より選択比のＢＣｌ3ガス比率依
存性を示す図２（ｂ）が導出される。Ｃｌ2／Ｏ2ガスに
ＢＣｌ3ガスを添加することにより選択比ＢＣＢ／Ｓｉ
Ｏ2、ＢＣＢ／ＳｉＮが向上することがわかる。これ
は、絶縁膜表面にＢ2Ｏ3などが形成されるためと推定さ
れる。同図より、４０以上のエッチング選択比を得るた
めには、ＳｉＯ2 膜をマスクとする場合にはＢＣｌ3ガ
ス比率は２０％以上、ＳｉＮ膜をマスクとする場合には
ＢＣｌ3ガス比率は５％以上２５％以下が好ましいこと
が分かる。また、ＳｉＮマスクを使用している時にはＢ
Ｃｌ3ガス比率は１５％程度が選択比の上限であること
もわかる。また、経験より、ＢＣｌ3の比率はトータル
ガス流量の８０％以下が望ましい。ＢＣｌ3を添加する
ことにより選択比向上がみられるが、８０％よりも多く
添加すると、酸素の比率が極端に下がるため、逆に選択
比が低下する。Ｏ2ガスはトータルガス流量の２０％以
上８５％以下が望ましい。その理由は、絶縁膜表面にＳ
ｉＯ2やＢ2Ｏ3などの酸化膜が形成されることによりＢ
ＣＢ膜の絶縁膜との高い選択比が得られるため、Ｏ2ガ
スは２０％以上必要である。また、Ｏ2ガスが多すぎる
と、ＢＣＢ膜にサイドエッチングが生じるため、Ｏ2ガ
スは８５％以下がよい。さらに、Ｃｌ2ガスはトータル
ガス流量の１０％以上８０％以下が望ましい。
ＩＣＰ（誘導結合型プラズマ）反応炉において、エッチ
ングガス流量比Ｃｌ2／ＢＣｌ3／Ｏ2＝２０／１０／３
０ｓｃｃｍ、ガス圧力＝２．２５ｍＴｏｒｒ（＝０．３
Ｐａ）、アンテナパワー＝４００Ｗ、ＲＦバイアスパワ
ー＝２００Ｗの条件の下で行う。このときのエッチング
特性は図２のようになる（図２において、ＳｉＮ膜をマ
スクとした場合をも同時に示す）。図２（ａ）は、Ｃｌ
2／ＢＣｌ3／Ｏ2ガスによるＢＣＢ、ＳｉＯ2、ＳｉＮの
エッチングレートの、ＢＣｌ3ガス比率依存性を示した
図である。また、同図より選択比のＢＣｌ3ガス比率依
存性を示す図２（ｂ）が導出される。Ｃｌ2／Ｏ2ガスに
ＢＣｌ3ガスを添加することにより選択比ＢＣＢ／Ｓｉ
Ｏ2、ＢＣＢ／ＳｉＮが向上することがわかる。これ
は、絶縁膜表面にＢ2Ｏ3などが形成されるためと推定さ
れる。同図より、４０以上のエッチング選択比を得るた
めには、ＳｉＯ2 膜をマスクとする場合にはＢＣｌ3ガ
ス比率は２０％以上、ＳｉＮ膜をマスクとする場合には
ＢＣｌ3ガス比率は５％以上２５％以下が好ましいこと
が分かる。また、ＳｉＮマスクを使用している時にはＢ
Ｃｌ3ガス比率は１５％程度が選択比の上限であること
もわかる。また、経験より、ＢＣｌ3の比率はトータル
ガス流量の８０％以下が望ましい。ＢＣｌ3を添加する
ことにより選択比向上がみられるが、８０％よりも多く
添加すると、酸素の比率が極端に下がるため、逆に選択
比が低下する。Ｏ2ガスはトータルガス流量の２０％以
上８５％以下が望ましい。その理由は、絶縁膜表面にＳ
ｉＯ2やＢ2Ｏ3などの酸化膜が形成されることによりＢ
ＣＢ膜の絶縁膜との高い選択比が得られるため、Ｏ2ガ
スは２０％以上必要である。また、Ｏ2ガスが多すぎる
と、ＢＣＢ膜にサイドエッチングが生じるため、Ｏ2ガ
スは８５％以下がよい。さらに、Ｃｌ2ガスはトータル
ガス流量の１０％以上８０％以下が望ましい。
【００１０】上記のように、ＢＣＢ膜をフォトレジスト
膜とＳｉＯ2をマスクとしてエッチングした場合、ＢＣ
Ｂ膜とフォトレジストのエッチングレートはほぼ同じで
あるため、ドライエッチング中にフォトレジスト膜は除
去される。その後、全面にメッキパス用メタルであるＴ
ｉ２５ｎｍ／Ｐｔ２５ｎｍ／Ａｕ１００ｎｍをスパッタ
法により成膜してコンタクトメタル層７を形成し、スル
ーホール６部と上層配線形成領域以外をフォトレジスト
にて覆い、電解メッキによりＡｕを厚さ３μｍに成膜し
てＡｕメッキ層８を形成する。フォトレジストを有機溶
剤により剥離し、Ａｕメッキ層８をマスクにしてコンタ
クトメタル層７を、イオンミリング(ion milling)によ
り除去し、スルーホールを介して下層メタル配線２と接
続された上層配線を得る〔図１（ｄ）〕。
膜とＳｉＯ2をマスクとしてエッチングした場合、ＢＣ
Ｂ膜とフォトレジストのエッチングレートはほぼ同じで
あるため、ドライエッチング中にフォトレジスト膜は除
去される。その後、全面にメッキパス用メタルであるＴ
ｉ２５ｎｍ／Ｐｔ２５ｎｍ／Ａｕ１００ｎｍをスパッタ
法により成膜してコンタクトメタル層７を形成し、スル
ーホール６部と上層配線形成領域以外をフォトレジスト
にて覆い、電解メッキによりＡｕを厚さ３μｍに成膜し
てＡｕメッキ層８を形成する。フォトレジストを有機溶
剤により剥離し、Ａｕメッキ層８をマスクにしてコンタ
クトメタル層７を、イオンミリング(ion milling)によ
り除去し、スルーホールを介して下層メタル配線２と接
続された上層配線を得る〔図１（ｄ）〕。
【００１１】［第２の実施の形態］図３は、本発明の第
２の実施の形態の一実施例として、半導体装置の製造方
法の主要工程について工程順に示した断面図である。下
地絶縁膜１上に、表面にＴｉＮ層２ａを有する下層メタ
ル配線２を形成した後、ＢＣＢモノマーを８μｍの膜厚
にスピン塗布し、予備ベーク後３００℃にてベークする
ことによりＢＣＢ膜３を形成する。その上に、プラズマ
ＣＶＤ法により厚さ約０．３μｍのＳｉＮ膜４ｂを成膜
する〔図３（ａ）〕。さらに、第１の実施の形態と同様
にして、厚さ１μｍのフォトレジスト膜５を形成し、Ｓ
ｉＮ膜４ｂをドライエッチングによりパターニングして
絶縁膜マスク４を形成する〔図３（ｂ）〕。続いて、Ｏ
2アッシングと有機剥離にてフォトレジスト膜５を除去
する。次に、第１の実施の形態と同様に、ＩＣＰ反応炉
により、Ｃｌ2／ＢＣｌ3／Ｏ2ガスを用いて、ＢＣＢ膜
３を異方的にドライエッチングして、スルーホール６を
形成する〔図３（ｃ）〕。尚、上記の様にＯ2を含むガ
スによりドライエッチングした場合、ＴｉＮ層２ａは、
ほとんどエッチングされず、下層メタルのエッチングス
トッパーとなる。これは、Ｔｉの酸化物が表面に形成さ
れるためである。したがって、メタライズ層の膜減り
と、メタライズ層の反応生成物のスルーホール側壁への
再付着を防止することができ、良好なコンタクト特性を
得ることができる。その後、第１の実施の形態と同様
に、コンタクトメタル層７とＡｕメッキ層８とを有する
上層配線を形成する〔図３（ｄ）〕。
２の実施の形態の一実施例として、半導体装置の製造方
法の主要工程について工程順に示した断面図である。下
地絶縁膜１上に、表面にＴｉＮ層２ａを有する下層メタ
ル配線２を形成した後、ＢＣＢモノマーを８μｍの膜厚
にスピン塗布し、予備ベーク後３００℃にてベークする
ことによりＢＣＢ膜３を形成する。その上に、プラズマ
ＣＶＤ法により厚さ約０．３μｍのＳｉＮ膜４ｂを成膜
する〔図３（ａ）〕。さらに、第１の実施の形態と同様
にして、厚さ１μｍのフォトレジスト膜５を形成し、Ｓ
ｉＮ膜４ｂをドライエッチングによりパターニングして
絶縁膜マスク４を形成する〔図３（ｂ）〕。続いて、Ｏ
2アッシングと有機剥離にてフォトレジスト膜５を除去
する。次に、第１の実施の形態と同様に、ＩＣＰ反応炉
により、Ｃｌ2／ＢＣｌ3／Ｏ2ガスを用いて、ＢＣＢ膜
３を異方的にドライエッチングして、スルーホール６を
形成する〔図３（ｃ）〕。尚、上記の様にＯ2を含むガ
スによりドライエッチングした場合、ＴｉＮ層２ａは、
ほとんどエッチングされず、下層メタルのエッチングス
トッパーとなる。これは、Ｔｉの酸化物が表面に形成さ
れるためである。したがって、メタライズ層の膜減り
と、メタライズ層の反応生成物のスルーホール側壁への
再付着を防止することができ、良好なコンタクト特性を
得ることができる。その後、第１の実施の形態と同様
に、コンタクトメタル層７とＡｕメッキ層８とを有する
上層配線を形成する〔図３（ｄ）〕。
【００１２】なお、上記において、ＴｉＮ層はＴｉを有
するものであればよい。すなわち、ＴｉＮ層に限定され
るものではなくＴｉ層、ＴｉＳｉ層等であっても構わな
い。さらに、ＴｉＮ層は下層配線全面に形成することな
くスルーホールの開設される領域のみに形成するように
してもよい。いずれの場合にも、その膜厚はエッチング
ストッパ機能を全うさせるために２５ｎｍ以上とするこ
とが好ましい。さらに、ＢＣＢ膜を絶縁層間膜として用
いているが、これに限定されるものではなく、他の有機
絶縁膜に対しても、同様のドライエッチング特性が得ら
れる。
するものであればよい。すなわち、ＴｉＮ層に限定され
るものではなくＴｉ層、ＴｉＳｉ層等であっても構わな
い。さらに、ＴｉＮ層は下層配線全面に形成することな
くスルーホールの開設される領域のみに形成するように
してもよい。いずれの場合にも、その膜厚はエッチング
ストッパ機能を全うさせるために２５ｎｍ以上とするこ
とが好ましい。さらに、ＢＣＢ膜を絶縁層間膜として用
いているが、これに限定されるものではなく、他の有機
絶縁膜に対しても、同様のドライエッチング特性が得ら
れる。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
Ｃｌ2／Ｏ2ガスにＢＣｌ3を添加することにより、ＢＣ
Ｂ／ＳｉＯ2、ＢＣＢ／ＳｉＮのエッチング選択比を向
上させることが可能になる。よって、微細なスルーホー
ル、コンタクトホールを異方性高く高精度に形成するこ
とが可能となる。また、選択比が向上すると、薄い膜厚
の絶縁膜マスクにて５μｍ厚以上のＢＣＢ膜をドライエ
ッチングすることが可能になる。また、下層メタル配線
の上部にＴｉを有する膜を形成する実施の形態によれ
ば、下層メタル配線の膜減りや側壁再付着が発生せず、
良好なコンタクト特性が得ることができる。
Ｃｌ2／Ｏ2ガスにＢＣｌ3を添加することにより、ＢＣ
Ｂ／ＳｉＯ2、ＢＣＢ／ＳｉＮのエッチング選択比を向
上させることが可能になる。よって、微細なスルーホー
ル、コンタクトホールを異方性高く高精度に形成するこ
とが可能となる。また、選択比が向上すると、薄い膜厚
の絶縁膜マスクにて５μｍ厚以上のＢＣＢ膜をドライエ
ッチングすることが可能になる。また、下層メタル配線
の上部にＴｉを有する膜を形成する実施の形態によれ
ば、下層メタル配線の膜減りや側壁再付着が発生せず、
良好なコンタクト特性が得ることができる。
【図１】本発明の第１の実施の形態を説明するための工
程順断面図。
程順断面図。
【図２】本発明の実施の形態の効果を説明するためのエ
ッチングレートとエッチング選択比を示すグラフ。
ッチングレートとエッチング選択比を示すグラフ。
【図３】本発明の第２の実施の形態を説明するための工
程順断面図。
程順断面図。
【図４】ＢＣＢモノマーの構造図と重合の説明図。
【図５】第１の従来例を説明するための工程順断面図。
【図６】第２の従来例を説明するための工程順断面図。
１ 下地絶縁膜 ２ 下層メタル配線 ２ａ ＴｉＮ層 ３ ＢＣＢ膜 ４ 絶縁膜マスク ４ａ ＳｉＯ2 膜 ４ｂ ＳｉＮ膜 ５ フォトレジスト膜 ６ スルーホール ７ コンタクトメタル層 ８ Ａｕメッキ層 １１ ＩｎＰ基板 １２、１４ ＳｉＮ膜 １３ ＢＣＢ膜 １５ メタライズ層 ２１ シリコン基板 ２２ 下層レジスト ２３ 中間層 ２４ 上層レジスト
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 AA02 BA20 CA02 DA00 DA04 DA26 DB23 EA06 EA07 EB03 5F033 HH07 HH13 HH18 JJ07 JJ13 JJ18 KK18 KK27 KK33 MM05 PP15 PP27 QQ09 QQ12 QQ14 QQ15 QQ16 QQ23 QQ27 QQ28 QQ30 QQ37 RR04 RR06 RR21 SS15 SS22 WW02 WW04 XX03
Claims (11)
- 【請求項１】 （１）半導体基板上に有機絶縁膜を形成
する工程と、 （２）前記有機絶縁膜上にマスクを形成する工程と、 （３）前記マスクを介し、Ｃｌ2 ／ＢＣｌ3 ／Ｏ2 混合
ガスを用いて、前記有機絶縁膜を選択的にエッチングし
て開口を形成する工程と、を含む半導体装置の製造方
法。 - 【請求項２】 前記有機絶縁膜がＣとＳｉを含む有機材
料によって形成されることを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】 前記有機絶縁膜がベンゾシクロブテン
（ＢＣＢ）よって形成されることを特徴とする請求項１
記載の半導体装置の製造方法。 - 【請求項４】 前記マスクがＳｉＯ2 膜またはＳｉＮ膜
により形成されることを特徴とする請求項１〜３の何れ
かに記載の半導体装置の製造方法。 - 【請求項５】 前記有機絶縁膜の前記開口の底部には、
下層配線層が形成されており、該下層配線層の少なくと
も前記開口の底部と接する部分は前記エッチングガスに
対して難エッチング性の材料により形成されていること
を特徴とする請求項１〜４の何れかに記載の半導体装置
の製造方法。 - 【請求項６】 前記エッチングガスに対して難エッチン
グ性の材料がＴｉまたはＴｉＮまたはＴｉＳｉであるこ
とを特徴とする請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記エッチングガスに対して難エッチン
グ性の材料の膜厚は、２５ｎｍ以上であることを特徴と
する請求項５または６記載の半導体装置の製造方法。 - 【請求項８】 前記Ｃｌ2 ／ＢＣｌ3 ／Ｏ2 混合ガスに
おけるＢＣｌ3 ガスの混合比は、５％以上８０％以下で
あることを特徴とする請求項１〜７の何れかに記載の半
導体装置の製造方法。 - 【請求項９】 前記Ｃｌ2 ／ＢＣｌ3 ／Ｏ2 混合ガスに
おけるＯ2 ガスの混合比は、２０％以上８５％以下であ
ることを特徴とする請求項１〜８の何れかに記載の半導
体装置の製造方法。 - 【請求項１０】 前記Ｃｌ2 ／ＢＣｌ3 ／Ｏ2 混合ガス
におけるＣｌ2 ガスの混合比は、１０％以上８０％以下
であることを特徴とする請求項１〜９の何れかに記載の
半導体装置の製造方法。 - 【請求項１１】 エッチングを、ＩＣＰ（誘導結合型プ
ラズマ）炉にて行うことを特徴とする請求項１〜１０の
何れかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28623299A JP2001110780A (ja) | 1999-10-07 | 1999-10-07 | 半導体装置の製造方法 |
| US09/680,314 US6514872B1 (en) | 1999-10-07 | 2000-10-06 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28623299A JP2001110780A (ja) | 1999-10-07 | 1999-10-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001110780A true JP2001110780A (ja) | 2001-04-20 |
Family
ID=17701694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28623299A Pending JP2001110780A (ja) | 1999-10-07 | 1999-10-07 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6514872B1 (ja) |
| JP (1) | JP2001110780A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927175B2 (en) * | 2000-12-29 | 2005-08-09 | Lg. Philips Lcd Co., Ltd. | Method of fabricating X-ray detecting device |
| JP2016174013A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 半導体装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4663963B2 (ja) * | 2003-02-17 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6977212B2 (en) * | 2004-01-08 | 2005-12-20 | The United States Of America As Represented By The National Security Agency | Fabricating a semiconductor device using fully cured bisbenzocyclobutene |
| US7884016B2 (en) * | 2009-02-12 | 2011-02-08 | Asm International, N.V. | Liner materials and related processes for 3-D integration |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476723A (en) * | 1987-09-18 | 1989-03-22 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JP2892006B2 (ja) | 1988-03-29 | 1999-05-17 | ソニー株式会社 | エッチング方法 |
| JP3398896B2 (ja) * | 1994-12-06 | 2003-04-21 | キヤノン販売株式会社 | ドライエッチング方法 |
| JP2636767B2 (ja) | 1994-12-26 | 1997-07-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3399154B2 (ja) | 1995-05-22 | 2003-04-21 | ソニー株式会社 | 積層絶縁膜のプラズマエッチング方法 |
| JPH0997797A (ja) * | 1995-09-29 | 1997-04-08 | Sony Corp | 積層配線の形成方法 |
| JPH10242274A (ja) | 1997-02-27 | 1998-09-11 | Sony Corp | 多層配線基板の製造方法 |
| JP3637725B2 (ja) | 1997-04-16 | 2005-04-13 | ソニー株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-10-07 JP JP28623299A patent/JP2001110780A/ja active Pending
-
2000
- 2000-10-06 US US09/680,314 patent/US6514872B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927175B2 (en) * | 2000-12-29 | 2005-08-09 | Lg. Philips Lcd Co., Ltd. | Method of fabricating X-ray detecting device |
| US7268366B2 (en) | 2000-12-29 | 2007-09-11 | Lg.Philips Lcd Co., Ltd. | Method of fabricating X-ray detecting device |
| JP2016174013A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6514872B1 (en) | 2003-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4545852A (en) | Planarization of dielectric films on integrated circuits | |
| JP3309783B2 (ja) | 半導体装置の製造方法 | |
| JP4193438B2 (ja) | 半導体装置の製造方法 | |
| JPS63104338A (ja) | 複合絶縁層に傾斜のついた開口を形成する方法 | |
| JP2001156170A (ja) | 多層配線の製造方法 | |
| US4855252A (en) | Process for making self-aligned contacts | |
| JPH0563940B2 (ja) | ||
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JP2001110780A (ja) | 半導体装置の製造方法 | |
| JPH10261624A (ja) | エッチング方法及び多層配線構造 | |
| JPH11162982A (ja) | 半導体装置の製造方法 | |
| EP1309000A2 (en) | Via formation in polymers | |
| JP2001085389A (ja) | 半導体装置のドライエッチング方法 | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| JP3000935B2 (ja) | 半導体装置の製造方法 | |
| KR20040059982A (ko) | 반도체소자의 전도 패턴 형성 방법 | |
| US6875688B1 (en) | Method for reactive ion etch processing of a dual damascene structure | |
| KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| JPH04259241A (ja) | 半導体装置の製造方法 | |
| JP2001250861A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| KR100668726B1 (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| JPH1117108A (ja) | Ｍｉｍキャパシタ及びその製造方法、並びに高周波集積回路 | |
| JPH1092926A (ja) | 半導体装置の製造方法 | |
| JP3109506B2 (ja) | パターン形成方法 |