JP4193438B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4193438B2 JP4193438B2 JP2002221069A JP2002221069A JP4193438B2 JP 4193438 B2 JP4193438 B2 JP 4193438B2 JP 2002221069 A JP2002221069 A JP 2002221069A JP 2002221069 A JP2002221069 A JP 2002221069A JP 4193438 B2 JP4193438 B2 JP 4193438B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- film
- etching
- insulating film
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010410 layer Substances 0.000 claims description 162
- 238000005530 etching Methods 0.000 claims description 124
- 238000000034 method Methods 0.000 claims description 91
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 77
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 77
- 230000015572 biosynthetic process Effects 0.000 claims description 53
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 43
- 239000011229 interlayer Substances 0.000 claims description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 description 42
- 229920000090 poly(aryl ether) Polymers 0.000 description 42
- 239000010949 copper Substances 0.000 description 32
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 29
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 22
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 20
- 239000007789 gas Substances 0.000 description 19
- 229910010271 silicon carbide Inorganic materials 0.000 description 19
- 229910052681 coesite Inorganic materials 0.000 description 17
- 229910052906 cristobalite Inorganic materials 0.000 description 17
- 239000000377 silicon dioxide Substances 0.000 description 17
- 229910052682 stishovite Inorganic materials 0.000 description 17
- 229910052905 tridymite Inorganic materials 0.000 description 17
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 229910002091 carbon monoxide Inorganic materials 0.000 description 12
- 229910052786 argon Inorganic materials 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 8
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 8
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 6
- 229920000620 organic polymer Polymers 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 230000003064 anti-oxidating effect Effects 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 4
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 3
- 150000001412 amines Chemical class 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- YBMDPYAEZDJWNY-UHFFFAOYSA-N 1,2,3,3,4,4,5,5-octafluorocyclopentene Chemical compound FC1=C(F)C(F)(F)C(F)(F)C1(F)F YBMDPYAEZDJWNY-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229960001730 nitrous oxide Drugs 0.000 description 2
- 235000013842 nitrous oxide Nutrition 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000008378 aryl ethers Chemical class 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical group [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000412 polyarylene Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
Description
【０００１】
【発明の属する技術分野】
本発明は、低誘電率層間絶縁膜内にデュアルダマシン構造の多層配線構造を有する半導体装置の製造方法に関し、更に詳細には、良好な形状のデュアルダマシン構造の配線構造を備えた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム（Ａｌ）系合金の配線に代わり、低電気抵抗の銅（Ｃｕ）配線が導入されるようになっている。
Ｃｕは、従来の多層配線構造に使われているＡｌなどの金属材料とは異なって、ドライエッチングによるパターニングが困難なため、絶縁膜に配線溝を形成し、配線溝にＣｕを埋め込むことにより配線パターンを形成するダマシン法が一般にＣｕ多層配線構造に適用されている。特に、特願平１０−１４３９１４号公報などに開示されているデュアルダマシン法は、接続孔と配線溝とを形成した上で、Ｃｕ埋め込みを接続孔と配線溝とに同時に行う方法であって、工程数の削減に有効であることから注目されている。
【０００３】
また、高集積半導体装置では、配線容量の増大が半導体装置の動作速度の低下を招くために、低誘電率膜を層間絶縁膜に用いて配線容量の増大を抑制した微細な多層配線が不可欠となっている。
低誘電率層間絶縁膜の材料として、従来から比較的使用実績のある比誘電率３．５程度のフッ素含有酸化シリコン（ＦＳＧ）に加えて、ポリアリールエーテル（ＰＡＥ）に代表される有機シリコン系のポリマーや、ハイドロゲンシルセキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）に代表される無機系材料などの比誘電率２．７前後の低誘電率膜が挙げられる。更に、近年では、それらを多孔質化させて比誘電率を２．２前後とした低誘電率材料の適用も試みられている。
【０００４】
デュアルダマシン法を低誘電率層間絶縁膜に適用する場合、以下の技術的な制約を解決することが必要である。
第１には、低誘電率膜の組成がパターニングに用いられるレジストの組成に近いために、レジスト除去プロセスの際に低誘電率膜も損傷を受け易いことが挙げられる。具体的には、レジストマスクを用いてエッチングを行った後のレジスト剥離処理や、処理済みのレジストパターンが製品規格を満たさない場合のレジスト再生処理などを行う際、低誘電率膜に対する損傷を抑制できることが不可欠である。
【０００５】
第２には、配線と接続孔との間で合わせ余裕を持たないボーダレス構造への適用が可能なことである。
半導体装置の微細化に伴い、０．１８μｍ世代以降の多層配線では、ボーダレス構造に対応出来る加工プロセスを採用することが大前提となっている。従って、低誘電率膜を含む層間絶縁膜にデュアルダマシン法による配線溝と接続孔の同時形成を行う場合でも、合わせずれによるヴィア抵抗の変動が少ないプロセスであることが重要である。
【０００６】
第３には、配線溝を深さ制御性良く形成するには、配線溝の底部近くにエッチング阻止膜を介在させることが望ましいものの、比誘電率の比較的高いエッチング阻止膜を層間絶縁膜内に介在させると、層間容量が増加することになる。
従って、配線溝の形成を制御しつつ、しかも容量増加を抑えることが出来る低誘電率膜層間構造のデュアルダマシンプロセスが要求されている。
【０００７】
上述したような技術的な制約を解決できるデュアルダマシン法として、例えば特開２０００−１５０５１９号公報、或いは特開２００１−４４１８９号公報に開示の技術がある。
ここで、図７から図９を参照して、特開２００１−４４１８９号公報に開示されている低誘電率層間膜に対するデュアルダマシン法の適用例を説明する。図７（ａ）と（ｂ）、図８（ｃ）から（ｅ）、及び図９（ｆ）と（ｇ）は、それぞれ、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
先ず、図７（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に有機膜２と酸化シリコン（ＳｉＯ2 ）膜３からなる積層膜を層間絶縁膜として成膜し、次いで層間絶縁膜に銅（Ｃｕ）膜の埋め込み配線４を形成する。
Ｃｕ埋め込み配線４上に、順次、Ｃｕ膜の酸化防止層として炭化シリコン膜（ＳｉＣ）５を、メチルシルセスキオキサン（ＭＳＱ）膜として炭素含有酸化シリコン（ＳｉＯＣ）膜６を、有機膜としてポリアリールエーテル（ＰＡＥ）膜７を成膜する。
続いて、第一のマスク形成層として酸化シリコン（ＳｉＯ2 ）膜８を、第二のマスク形成層として窒化シリコン（ＳｉＮ）膜９を順次成膜し、更に配線溝パターンを有するレジストマスク１０をＳｉＮ膜９上に形成する。
【０００８】
次いで、図７（ｂ）に示すように、レジストマスク１０を用いたドライエッチング法によりＳｉＮ膜９をエッチングし、配線溝パターンを有するＳｉＮ膜からなる第二のマスク１１を形成し、続いてレジストマスク１０を除去する。
次に、接続孔パターンのレジストパターンの少なくとも一部が、配線溝パターンを有するＳｉＮ膜からなる第二のマスク１１に重なるように、接続孔パターンを有するレジストマスク１２を第二のマスク１１及びＳｉＯ2 膜８上に形成する。
【０００９】
図８（ｃ）に示すように、接続孔パターンを有するレジストマスク１２を用いてドライエッチング法により、ＳｉＮ膜からなる第二のマスク１１と第一のマスク形成層のＳｉＯ2 膜８をエッチングして開口し、続いてＰＡＥ膜７をエッチングしてＳｉＯＣ膜６を露出する接続孔１３を開口する。ここで、レジストマスク１２は、ＰＡＥ膜７のエッチング処理で同時に除去することが出来る
また、ＰＡＥ膜７の開口中にレジストマスク１２は薄くなって行くが、ＳｉＯ2 膜８からなる第一のマスク８Ａが存在するので、第一のマスク８Ａをマスクにして良好な開口形状の接続孔１３を開口することが出来る。
【００１０】
次に、図８（ｄ）に示すように、更にＳｉＯＣ膜６をエッチングして接続孔１３をＳｉＣ膜５まで掘り下げて接続孔１４を開口する。接続孔１４の開口と共に、配線溝形成領域に残存し、第一のマスク８Ａを形成するＳｉＯ2 膜８は、配線溝パターンを有するＳｉＮ膜からなる第二のマスク１１をマスクとするエッチングにより、同時に除去され、開口部１５となる。
図８（ｅ）に示すように、開口部１５の底部に残存するＰＡＥ膜７をエッチングして配線溝１６とし、接続孔１４の底部にあるＳｉＣ膜５をエッチングして接続孔１４をＣｕ埋め込み配線４に連通させることにより、所定のデュアルダマシン加工、つまり配線溝１６と接続孔１４の形成が完了する。
尚、配線溝形成領域外に残存するＳｉＮ膜からなる第二のマスク１１は、接続孔１４底部のＳｉＣ膜５をエッチングする過程で除去される。
【００１１】
続いて、薬液を用いた後処理、及びＲＦスパッタリング処理により、配線溝１６や接続孔１４の側壁に残留するエッチング付着物を除去し、接続孔１４底部のＣｕ変質層を正常化した後、図９（ｆ）に示すように、バリアメタルとしてＴａ膜１７をスパッタリング法により成膜し、電解めっき法あるいはスパッタリング法によりＣｕ膜１８を堆積して、配線溝１６と接続孔１４に導電膜の埋め込みを行う。
【００１２】
次いで、図９（ｇ）に示すように、堆積したＴａ膜１７及びＣｕ膜１８のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去する。これにより、デュアルダマシン構造の多層配線構造を得ることができる。
更に、下層のＣｕ埋め込み配線４と同様、酸化防止層として例えばＳｉＣ膜１９をデュアルダマシン配線１８上に成膜する。
【００１３】
低誘電率層間膜構造に対して上述した２層エッチングマスクを用いたデュアルダマシン法の適用は、前述した技術的な制約事項を克服した製造方法となっている。
すなわち、製品規格に適合しないレジストマスク１０、１２の再生処理は、第一のマスク形成層９又は第二のマスク形成層８上で行うことができ、接続孔開口のためのレジストマスク１２の除去は、ＰＡＥ膜７のエッチングして接続孔１３を開口させる工程で同時に行うことが可能であるから、低誘電率膜の損傷を抑制しつつレジスト剥離を行うことができる。
また、配線溝パターンを有するＳｉＮ膜からなる第二のマスク１１上から接続孔１３（接続孔１４）を開口するので、配線溝１６と接続孔１４との合わせずれが発生した場合でも、接続孔１４の寸法が変動することがない。
更には、ＳｉＯＣ膜６上に成膜されるＰＡＥ膜７に配線溝１６を形成する際、無機系ＭＳＱ膜（ＳｉＯＣ膜６）と有機ポリマー膜（ＰＡＥ膜７）の組み合わせであるから、エッチング選択比を確保することが容易である。従って比誘電率の高いＳｉＮ膜等のエッチング阻止膜を介在させなくても、配線溝１６の深さ制御が容易である。
【００１４】
【発明が解決しようとする課題】
しかし、上述の従来のデュアルダマシン法を更に微細な０. １μｍ世代以降の多層配線に適用する場合、次に示すような問題点がある。
第１には、第二のマスク形成層、即ちＳｉＮ膜９の膜厚が厚くなることである。第二のマスク１１は、接続孔層間膜のＳｉＯＣ膜（ＭＳＱ膜）６をエッチングして接続孔１４を開口し、かつ配線溝形成領域に開口部１５を開口するために用いられるので、ある程度の厚さが必要である。例えば、第二のマスク１１にＳｉＮ膜９を用いて、接続孔層間膜膜である膜厚４００ｎｍのＳｉＯＣ膜６を開口する場合、配線溝上方の広がりや肩落ちを抑制するためには、膜厚１００〜１５０ｎｍのＳｉＮ膜９がエッチング選択比上から必要となる。
【００１５】
第２には、レジストマスク１２を段差上に形成することが多くなるので、微細なパターンを高精度で形成することが難しいことである。
第二のマスク形成層であるＳｉＮ膜９を加工して配線溝パターンを有する第二のマスク１１を形成する工程では、図７（ｂ）に示すように、第一のマスク形成層であるＳｉＯ2 膜８に対するエッチング選択比（ＳｉＮ／ＳｉＯ2 ）が２〜３程度しか確保出来ないので、ＳｉＮ膜９のオーバーエッチング時に下地ＳｉＯ2 膜８の掘れ量が３０ｎｍ前後発生することが多い。このため、接続孔パターンを有するレジストマスク１２を１３０〜１８０ｎｍの段差上に形成することが強いられる。
ところが、２００ｎｍ弱の局所段差越しに０. １０μｍ世代以降の微細なレジストパターンを形成するのは、平坦部に形成する場合に比べて、レジスト膜のすそ引き発生や線幅制御の観点より、非常に難度の高い工程となる。
【００１６】
第３には、リソグラフィー工程で一般的に用いられる塗布系の反射防止膜（ＢＡＲＣ）を併用する場合、第二のマスク１１のパターン寸法や疎密具合により、ＢＡＲＣの埋め込み形状が変化するため、焦点深度ばらつき増大による露光処理時のレジスト形状悪化や、ＢＡＲＣ膜エッチングによる接続孔開口時の第二のマスク１１の形状悪化を招き易いことである。
【００１７】
第４には、上述した従来のデュアルダマシン法では、レジストマスク１２による接続孔１３のパターニングの前に、レジストマスク１０による配線溝パターンのパターニングを実施しているために、配線溝１６と接続孔１４のマスクアライメントが間接合わせとなり、先に接続孔パターンを形成する通常のプロセスに比べて、結果として上層配線と接続孔の合わせずれ量が増大してしまうという欠点がある。
【００１８】
これらの問題を解決する手段として、例えば特開２０００−１５０５１９号公報に開示されているように、第二のマスクを金属膜で形成して、接続孔層間膜のＭＳＱ膜に対するエッチング選択比を上げることにより、第二のマスクの薄膜化を行い、レジストパターニング段差を低減する方法が考えられる。
ところが、金属膜はマスクアライメントに用いる波長領域（２００〜１０００ｎｍ）の光を殆ど透過することが出来ないため、全面成膜してしまうと、その後の露光工程で、通常の波長域の光を用いたアライメントや画像処理を用いたアライメントを行うことが出来なくなるという問題がある。
【００１９】
そこで、本発明の目的は、ＰＡＥ膜、及びＭＳＱ膜等を用いた低誘電率層間絶縁膜内にデュアルダマシン構造を形成する際、レジストパターニング工程に対する負荷を低減し、良好なデュアルダマシン加工形状を得ることにより、高性能且つ高歩留まりで、高信頼性の多層配線構造を有する半導体装置の製造方法を提供することである。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置の製造方法（第１の発明方法と言う）は、有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
（イ）半導体基板上に、接続孔を貫通させる絶縁膜として第一の絶縁膜、及び配線層間の絶縁膜として有機絶縁膜からなる第二の絶縁膜を順次成膜する工程と、
（ロ）第二の絶縁膜上に、第１のマスク、第２のマスク、及び第３のマスクをそれぞれ形成する、第一マスク形成層、第二マスク形成層、及び第三マスク形成層を順次成膜する工程と、
（ハ）第三マスク形成層をパターニングして配線溝パターンを有する第３のマスクを形成する工程と、
（ニ）第３のマスクを含む第二マスク形成層上に接続孔パターンを有するレジストマスクを形成する工程と、
（ホ）レジストマスクを使って第３のマスク、第二マスク形成層、及び第一マスク形成層をエッチングし、更に第二の絶縁膜をエッチングして、接続孔を開口する工程と、
（へ）第３のマスクを用いて第二マスク形成層をエッチングして、配線溝パターンを有する第２のマスクを形成すると共に、第一の絶縁膜の途中まで接続孔を開口する工程と、
（ト）第２のマスクを用いて第一マスク形成層をエッチングして、配線溝パターンを有する第１のマスクを形成すると共に、接続孔の底部に残存する第一の絶縁膜をエッチングして接続孔を開口する工程と、
（チ）第１ないしは第２のマスクを用いて第二の絶縁膜をエッチングし、第二の絶縁膜に配線溝を形成する工程と、
（リ）少なくとも第２及び第３のマスクを除去する工程と
を有することを特徴としている。
【００２２】
第１の発明方法では、工程（ニ）で接続孔パターンを有するレジストマスクを形成する際の下地層の段差が、第三マスク形成層の膜厚に依存して小さく抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。これにより、配線溝の形状悪化無く、微細寸法の接続孔を安定して開口することができるので、良好なヴィアコンタント特性を得ることが出来る。
本発明方法を適用したデュアルダマシンプロセスにより、高精度で形成された多層配線を有する半導体装置を高い歩留まりで製造することができる。
【００２３】
本発明に係る半導体装置の別の製造方法（第２の発明方法と言う）は、有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
（イ）半導体基板上に、接続孔を貫通させる絶縁膜として第一の絶縁膜、及び配線層間の絶縁膜として有機絶縁膜からなる第二の絶縁膜を順次成膜する工程と、
（ロ）第二の絶縁膜上に、第１のマスク、第２のマスク、及び第３のマスクをそれぞれ形成する、第一マスク形成層、第二マスク形成層、及び第三マスク形成層を順次成膜する工程と、
（ハ）第三マスク形成層上に接続孔パターンを有する第１のレジストマスクを形成する工程と、
（ニ）第１のレジストマスクを用いて、第三マスク形成層、第二マスク形成層、及び第一マスク形成層の途中まで接続孔を開口する工程と、
（ホ）第三マスク形成層上に配線溝パターンを有する第２のレジストマスクを形成し、第２のレジストマスクを用いて第三マスク形成層をエッチングして第３のマスクを形成する工程と、
（へ）前記第２のマスク形成層を用いて第一マスク形成層及び第二の絶縁膜をエッチングして接続孔を開口する工程と、
（ト）第３のマスクを用いて第二マスク形成層をエッチングして、配線溝パターンを有する第２のマスクを形成すると共に、第一の絶縁膜を途中までエッチングして接続孔を形成する工程と、
（チ）第２のマスクを用いて第一マスク形成層をエッチングして、配線溝パターンを有する第１のマスクを形成すると共に、第一の絶縁膜をエッチングして接続孔を開口する工程と、
（リ）第１ないしは第２のマスクを用いて第二の絶縁膜をエッチングして、配線溝を形成する工程と、
（ヌ）少なくとも第２、及び第３のマスクを除去する工程と
を有することを特徴としている。
【００２４】
第２の発明方法では、工程（ハ）で接続孔パターンを有するレジストマスクを形成する際の下地層はほぼ平坦であるから、高精度の接続孔パターンを有するレジストマスクを形成することができる。これにより、配線溝の形状悪化無く、微細寸法の接続孔を安定して開口することができるので、良好なヴィアコンタント特性を得ることが出来る。
また、接続孔のパターニングを行った後に配線溝のパターニングを行うので、上層配線と接続孔のマスクアライメントが間接合わせとならない。よって、アライメント誤差の小さい多層配線を形成することができる。
本発明方法を適用したデュアルダマシンプロセスにより、高精度で形成された多層配線を有する半導体装置を高い歩留まりで製造することができる。
【００２５】
第１及び第２の発明方法では、好適には、工程（イ）では、第一の絶縁膜としてメチルシルセスキオキサン膜を、第二の絶縁膜として有機膜を成膜する。これにより、配線間静電容量を低減することができる。
【００２６】
工程（ロ）では、第一、第二、及び第三マスク形成層を光透過性を有する材料で成膜する。
また、工程（ロ）では、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、第一、第二、及び第三マスク形成層を成膜する。これにより、容易に第１から第３のマスクを形成することができる。
第１の発明方法の工程（ロ）では、第一マスク形成層としてシリコン酸化膜、第二マスク形成層としてシリコン窒化膜、及び第三マスク形成層としてシリコン酸化膜を成膜し、第２の発明方法の工程（ロ）では、第一マスク形成層としてシリコン酸化膜、第二マスク形成層としてシリコン窒化膜、及び第三マスク形成層として非晶質シリコン膜を成膜する。
【００２７】
【発明の実施の形態】
以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。尚、以下の実施形態例で示した膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。
実施形態例１
本実施形態例は、第１の発明方法に係る半導体装置の製造方法の実施形態の一例である。図１（ａ）から（ｃ）、図２（ｄ）から（ｆ）、及び図３（ｇ）と（ｈ）は、それぞれ、本実施形態例の方法により半導体基板上にデュアルダマシン構造を形成する際の各工程の断面図である。図１から図３に示す部位のうち図７から図９に示す部位と同じものには、理解を容易にするために同じ符号を付している。これは、以下の図４から図６でも同じである。
【００２８】
先ず、図１（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、有機膜２と酸化シリコン（ＳｉＯ2 ）膜３からなる積層膜を層間絶縁膜として成膜し、次いで２５０ｎｍの配線厚となるように、銅（Ｃｕ）膜の埋め込み配線４を形成する。
続いて、Ｃｕ配線４上に酸化防止層として膜厚５０ｎｍの炭化シリコン（ＳｉＣ）膜５を成膜し、更に接続孔を貫通させる層間絶縁膜として、４００ｎｍ厚の炭素含有酸化シリコン（ＳｉＯＣ）膜６を成膜する。
【００２９】
ＳｉＣ膜５及びＳｉＯＣ膜６を成膜する際には、一例として、平行平板型プラズマＣＶＤ装置を用い、その際シリコン源として使用するガスは、どちらの膜の成膜の際にもメチルシランである。
また、成膜条件として、基板温度を３００〜４００℃、プラズマパワーを１５０〜３５０Ｗ、成膜雰囲気の圧力を１００〜１０００Ｐａ程度に設定する。
以上の成膜条件により、比誘電率が、それぞれ、５. ０、及び３. ０程度のＳｉＣ膜５及びＳｉＯＣ膜６を成膜することが出来る。
【００３０】
次に、ＳｉＯＣ膜６上に、比誘電率２. ６程度の有機ポリマー膜を成膜する。本実施形態例では、有機ポリマー膜としてポリアリールエーテル（ＰＡＥ）膜７を２００ｎｍ成膜する。有機ポリマー膜は、前駆体をスピンコート法により堆積した後、４００℃〜４５０℃のキュア処理を行って成膜することが出来る。
ＰＡＥ膜の他には、ＢＣＢ膜、ポリイミド膜、アモルファスカーボン膜などを用いることもできる。
続いて、ＰＡＥ膜７上に、順次、第一マスク形成層として膜厚１５０ｎｍのＳｉＯ2 膜８、第二マスク形成層として膜厚１００ｎｍの窒化シリコン（ＳｉＮ）膜９を、更に、第三マスク形成層として膜厚５０ｎｍのＳｉＯ2 膜２０を成膜する。
次いで、配線溝パターンをレジストパターンとしてを有するレジストマスク１０をＳｉＯ2 膜２０上に形成する。
【００３１】
第一マスク形成層としてのＳｉＯ2 膜８及び第三マスク形成層としてのＳｉＯ2 膜２０は、例えばシリコン源としてモノシラン（ＳｉＨ4 ）を用い、酸化剤として一酸化二窒素（Ｎ2 Ｏ）ガスを用いたプラズマＣＶＤ法により成膜することが出来る。
また、ＳｉＯ2 膜８を形成する際に、下層のＰＡＥ膜７の酸化が問題となる場合には、化学量論よりシリコンが多い酸化シリコン膜を形成することが好ましい。
また、第二マスク形成層であるＳｉＮ膜９は、ＳｉＯ2 膜８、２０の成膜と同様のプラズマＣＶＤ装置により、例えばシリコン源としてモノシラン（ＳｉＨ4 ）を、窒化剤としてアンモニア（ＮＨ3 ）ガスを、酸化剤として一酸化二窒素（Ｎ2 Ｏ）ガスを用い、不活性ガスをキャリアガスにして成膜することが出来る。
【００３２】
次に、図１（ｂ）に示すように、レジストマスク１０上からドライエッチング法により、第三マスク形成層であるＳｉＯ2 膜２０をエッチングして、配線溝パターン２１を有する第３のマスクを形成する。
レジストマスク１０を用いてＳｉＯ2 膜２０をエッチングする際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）、一酸化炭素（ＣＯ）、及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：ＣＯ：Ａｒ）を１：５：２０、バイアスパワーを１２００Ｗ、基板温度を２０℃に設定する。
このエッチング条件下では、ＳｉＮ膜に対する１０以上のエッチング選択比（ＳｉＯ2 ／ＳｉＮ）を得ることが出来るので、下地の第二マスク形成層であるＳｉＮ膜９がエッチングされるようなことは殆ど生じない。
ＳｉＯ2 膜２０をエッチングした後、例えば酸素（Ｏ2 ）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク１０及びエッチング処理の際に生じた残留付着物を完全に除去する。
【００３３】
次に、図１（ｂ）に示すように、接続孔パターンの少なくとも一部が、第３のマスクの配線溝パターン２１を構成するＳｉＯ2 膜２０に重なるようにして、接続孔パターンを有するレジストマスク１２を残存するＳｉＯ2 膜２０及びＳｉＮ膜９上に形成する。
レジストマスク１２の形成に際し、配線溝パターン２１を構成するＳｉＯ2 膜２０により生じた段差は、概ねＳｉＯ2 膜２０の膜厚である５０ｎｍ程度に抑えられるので、平坦部にレジストマスクを形成する場合とほぼ同等のリソグラフィー特性にて、良好な接続孔のレジストパターン形状を得ることができる。
また、塗布系の反射防止膜（ＢＡＲＣ）を併用する場合でも、配線溝パターン２１の寸法や疎密具合により、ＢＡＲＣの埋め込み形状の変動が微少に抑えられ、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減することができる。
【００３４】
続いて、接続孔パターンを有するレジストマスク１２を用いて、ドライエッチング法により、接続孔形成領域に存在するＳｉＯ2 膜２０、第二マスク形成層であるＳｉＮ膜９、及び第一マスク形成層であるＳｉＯ2 膜８をエッチングし、続いて残存するＳｉＮ膜９を第２のマスクとしてＰＡＥ膜７をエッチングして、図１（ｃ）に示すように、ＳｉＯＣ膜６を露出させる接続孔１３を開口する。
尚、レジストマスク１２は、ＰＡＥ膜７をエッチング加工する際に、同時に除去することが出来る。
残存するＳｉＯ2 膜２０は、配線溝パターンのマスクを形成し、また、エッチングされたＳｉＮ膜９は、接続孔パターンを有する第２のマスクを構成する。
【００３５】
第三マスク形成層のＳｉＯ2 膜２０から第一マスク形成層のＳｉＯ2 膜８までエッチングして接続孔１３を開口する際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：Ａｒ）を１：４、バイアスパワーを４００Ｗ、基板温度を２０℃に設定する。
【００３６】
本実施形態例では、このエッチング条件下でエッチング選択比（ＳｉＯ2 ／ＳｉＮ）が１前後となり、１ステップで三層からなる第１から第３マスク形成層をエッチングして接続孔１３を開口している。
しかし、これに限らず、レジスト選択比やエッチング変換差等が問題になる場合は、３ステップエッチングにより順次第一マスク形成層、第二マスク形成層、及び第三マスク形成層をエッチングして、下地マスク形成層又は下地絶縁膜に対し選択的に対象マスク形成層を順次エッチングしていくようにすることも可能である。
【００３７】
また、ＰＡＥ膜７の接続孔開口は、通常の高密度プラズマエッチング装置を用い、エッチングガスとして例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、基板温度を２０℃に設定する。
このエッチング条件下で、レジストマスク１２のエッチングレートはＰＡＥ膜７のそれとほぼ同等であるから、ＰＡＥ膜７の開口中にレジストマスク１２は減肉して行くが、第２のマスクであるＳｉＮ膜９がエッチングマスクとして機能して、良好な接続孔の開口形状を得ることが出来る。
因みに、ＰＡＥ膜７のエッチング条件下で、ＳｉＮ膜、ＳｉＯ2 膜、ＳｉＯＣ膜に対するエッチング選択比は１００以上になる。
【００３８】
次に、図２（ｄ）に示すように、配線溝パターン２１を有するＳｉＯ2 膜２０からなる第３のマスクを用いて、ドライエッチング法により、ＳｉＮ膜９をエッチングして配線溝パターン２２を有する第２のマスクを形成する。
ＳｉＮ膜９のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置を使用して、例えばエッチングガスとしてのジフルオルメタ（Ｃ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、及びバイアスパワーを１００Ｗに設定する。
このエッチング条件下で、ＳｉＯ2 膜に対するエッチング選択比（ＳｉＮ／ＳｉＯ2 ）が３程度になるので、第三マスク形成層であるＳｉＯ2 膜２０の膜厚が５０ｎｍ程度であれば、第二マスク形成層である膜厚１００ｎｍのＳｉＮ膜９をエッチングする際、ＳｉＯ2 膜２０の減肉に対して十分な余裕をもって配線溝パターン２２を開口することが出来る。
【００３９】
また、第３のマスクのＳｉＯ2 膜２０を用いた、第二マスク形成層のＳｉＮ膜９のエッチング工程では、接続孔２１の底部に露出するＳｉＯＣ膜６が途中までエッチングされ、接続孔２１が掘り下げられて、接続孔２３が開口する。
このエッチング条件下のＳｉＯＣ膜に対するエッチング選択比（ＳｉＮ／ＳｉＮ）は１弱にすることができるので、１００ｎｍ厚のＳｉＮ膜９をエッチングする場合、必要なオーバーエッチング量を含めて接続孔２３はＳｉＯＣ膜６内に１５０〜２００ｎｍの深さまで掘り下げられることになる。
【００４０】
次に、第１のマスクであるＳｉＯ2 膜８をマスクにして、ＳｉＯＣ膜６の下部層をエッチングして、図２（ｅ）に示すように、ＳｉＣ膜５を露出させる接続孔１４を開口する。
この際、配線溝パターン１１が形成された第２のマスクのＳｉＮ膜９を用いて、配線溝領域に残存する第１のマスクＳｉＯ2 膜８を同時に除去して開口部１５を形成する。
【００４１】
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてのオクタフルオロシクロペンテン（Ｃ5 Ｆ8 ）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）、及び酸素（Ｏ2 ）を用い、ガス流量比（Ｃ5 Ｆ8 ：ＣＯ：Ａｒ：Ｏ2 ）を１：１０：５：１、バイアスパワーを１６００Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＮ膜に対する１０以上のエッチング選択比（ＳｉＯＣ／ＳｉＮ）を得ることが出来るので、接続孔底部に残る膜厚２００〜２５０ｎｍのＳｉＯＣ膜６をエッチングする際、第２のマスクのＳｉＮ膜９の膜厚が１００ｎｍあれば、ＳｉＮ膜９の減肉に対して十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。
【００４２】
続いて、図２（ｆ）に示すように、配線溝底部に残存するＰＡＥ膜７をエッチングして、配線溝１６を開口し、接続孔底部にあるＳｉＣ膜５をエッチングすることにより、接続孔１４をＣｕ埋め込み層４に連通した所定のデュアルダマシン加工が完了する。
配線溝１６を開口するＰＡＥ膜７のエッチングは、通常の高密度プラズマエッチング装置を使用して、エッチングガスには例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＯＣ膜６に対するエッチング選択比は、１００以上になるので、深さばらつき無く、制御性良く配線溝の開口を行うことが出来る。
【００４３】
接続孔１４の底部にあるＳｉＣ膜５のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン（ＣＨ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、バイアスパワーを１００Ｗに設定する。
但し、上記エッチング条件ではＳｉＯＣ膜６に対する選択比は１前後であるため、配線溝１６の底部のＳｉＯＣ膜６の膜掘れが問題になるならば、ＰＡＥ膜７への配線溝開口前に、ＳｉＣ膜５のエッチングを行うことも出来る。
尚、ＳｉＯ2 膜８上に残存するＳｉＮ膜９は、接続孔１４底部のＳｉＣ膜５をエッチングする過程で除去される。
【００４４】
薬液を用いた後処理、及びＲＦスパッタリング処理により、配線溝１６や接続孔１４の側壁に残留するエッチング付着物を除去し、接続孔１４底部のＣｕ変質層を正常のＣｕ層に転化した後、図３（ｇ）に示すように、例えばバリアメタルとしてＴａ膜１７をスパッタリング法により成膜し、Ｃｕ膜１８を電解めっき法あるいはスパッタリング法により堆積し、配線溝１６と接続孔１４への導電膜の埋め込みを同時に行う。
【００４５】
更に、図３（ｈ）に示すように、堆積したＴａ膜１７、Ｃｕ膜１８のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去することにより、デュアルダマシン構造の多層配線構造を形成することができる。
本実施形態例では、最終的な上層配線の膜厚は例えば２５０ｎｍ程度となるよう調整される。また、下層配線パターンと同様、酸化防止層として例えばＳｉＣ膜１９をデュアルダマシン配線１８上に成膜する。
【００４６】
本工程を経て形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク１２を形成する際、下地層の段差が残存ＳｉＯ2 膜２０の膜厚５０ｎｍ程度に抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。
これにより、良好なヴィアコンタント特性を得ることが出来る。また、本実施形態例の方法を適用することにより、低誘電率層間絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。
【００４７】
実施形態例２
本実施形態例は第２の発明方法に係る半導体装置の製造方法の実施形態の一例であって、図４（ａ）と（ｂ）、図５（ｃ）から（ｅ）、及び図６（ｆ）から（ｈ）は、それぞれ、本実施形態例の方法でデュアルダマシン構造を形成する際の各工程の断面図である。
実施形態例１と同様に、図４（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、有機膜２と酸化シリコン（ＳｉＯ2 ）膜３とからなる積層膜を層間絶縁膜にして、銅（Ｃｕ）膜の埋め込み配線４を形成する。
【００４８】
更に、Ｃｕ配線４上に酸化防止層として膜厚５０ｎｍの炭化シリコン（ＳｉＣ）膜５を成膜し、続いて、４００ｎｍ厚の炭素含有酸化シリコン（ＳｉＯＣ）膜６、及び比誘電率２. ６程度の有機ポリマーとして膜厚２００ｎｍのポリアリールエーテル（ＰＡＥ）膜７を成膜する。
続いて、ＰＡＥ膜７上に、順次、第一マスク形成層として膜厚１５０ｎｍのＳｉＯ2 膜８、第二マスク形成層として例えば膜厚１００ｎｍの窒化シリコン（ＳｉＮ）膜９を成膜する。
【００４９】
次に、本実施形態例では、第三マスク形成層として、例えばアルゴンプラズマを用いたシリコンターゲットのスパッタリングにより５０ｎｍ厚のアモルファスシリコン（ａ−Ｓｉ）膜２４を成膜する。つまり、本実施形態例では、実施形態例１のＳｉＯ2 膜２０に代えて、第三マスク形成層としてａ−Ｓｉ膜２４を成膜する。
更に、接続孔パターンを有するレジストマスク１２をａ−Ｓｉ膜２４上に形成する。
【００５０】
図４（ｂ）に示すように、接続孔パターンのレジストマスク１２を用いて、ドライエッチング法により、第三マスク形成層のａ−Ｓｉ膜２４、第二マスク形成層のＳｉＮ膜９、及び第一マスク形成層のＳｉＯ2 膜８の途中までエッチングして、接続孔パターン２５を形成する。
次いで、例えば酸素（Ｏ2 ）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を行うことにより、レジストマスク１２とエッチング処理で生じた残留付着物を完全に除去する。
【００５１】
第三マスク形成層のａ−Ｓｉ膜２４のエッチングは、通常のプラズマエッチング装置を使用して、例えばエッチングガスとして、塩素（Ｃｌ2 ）、臭化水素酸（ＨＢｒ）、及び酸素（Ｏ2 ）を用い、ガス流量比（Ｃｌ2 ：ＨＢｒ：Ｏ2 ）を１０：２：１、ＲＦパワーを２０Ｗ、基板温度を０℃に設定する。
【００５２】
第二マスク形成層のＳｉＮ膜９及び第一マスク形成層のＳｉＯ2 膜８のエッチングは、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：Ａｒ）を１：４、バイアスパワーを４００Ｗ、基板温度を２０℃に設定する。
このエッチング条件下のエッチング選択比（ＳｉＯ2 ／ＳｉＮ）は１前後であるから、本実施形態例では、ＳｉＮ膜９及びＳｉＯ2 膜８を一括してエッチングしているが、レジスト選択比やエッチング変換差等が問題になる場合は２ステップエッチングにより順次第二マスク形成層のＳｉＮ膜９を下地層のＳｉＯ2 膜８に対して選択的にエッチング除去し、次いでレジスト選択比の高いエッチング条件に切り換えて、第一マスク形成層のＳｉＯ2 膜８をエッチングすることもできる。
尚、第一マスク形成層のＳｉＯ2 膜８のエッチング量は、ＰＡＥ膜７が露出しないように、例えばＰＡＥ膜７上に５０〜１００ｎｍのＳｉＯ2 膜が残存するように設定する。
【００５３】
次に、図５（ｃ）に示すように、接続孔パターン２５を有する第３のマスクを構成するａ−Ｓｉ膜２４に、少なくとも配線溝パターンの一部が重なるように、配線溝パターンを有するレジストマスク１１を形成する。
【００５４】
レジストマスク１１の形成に際し、レジストマスク１２の下地層には、ａ−Ｓｉ膜２４、ＳｉＮ膜９、及びＳｉＯ2 膜８の上部層からなる２００ｎｍ前後の段差が発生しているため、配線溝のパターンやマスクの合わせずれにより、図５（ｃ）に示すように、レジストマスク１１が接続孔段差の底部付近ですそ引き形状となる場合がある。
しかし、配線溝パターンのレジストマスク１１は、第３のマスクであるａ−Ｓｉ膜２４のみをエッチング出来れば良いのであるから、仮にレジストマスク１１にすそ引きがあっても、ａ−Ｓｉ膜２４のエッチングには支障が生じない。よって、本実施形態例で、レジストマスク１１のすそ引き形状は全く問題にはならない。
また、本実施形態例では、処理済みの配線溝のパターンが製品規格を満たさない場合でも、ＰＡＥ膜７が露出していないので、レジスト再生処理を低誘電率膜への損傷無く行うことが可能である。
【００５５】
次に、配線溝パターンのレジストマスク１１を用いて、ドライエッチング法により、配線溝開口部に残存する第３のマスクのａ−Ｓｉ膜２４をエッチングして、図５（ｄ）に示すように、配線溝パターン２１を形成する。
このエッチングは、通常のプラズマエッチング装置を使用して、例えばエッチングガスとして、塩素（Ｃｌ2 ）、臭化水素酸（ＨＢｒ）、及び酸素（Ｏ2 ）を用い、ガス流量比（Ｃｌ2 ：ＨＢｒ：Ｏ2 ）を１０：２：１、ＲＦパワーを２０Ｗ、基板温度を０℃に設定する。
【００５６】
このエッチング条件下で、ＳｉＮ膜に対するエッチング選択比（Ｓｉ／ＳｉＮ）として２０以上を得ることが出来るので、下地の第２のマスクとなるＳｉＮ膜９がエッチングされるようなことは殆どない。
また、ＳｉＯ2 膜に対するエッチング選択比（Ｓｉ／ＳｉＯ2 ）も２０以上の選択比が得られるので、接続孔底部に残存する第一マスク形成層のＳｉＯ2 膜８が局所的にエッチングされるようなことは生じない。
そして、続いて、酸素（Ｏ2 ）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を行うことにより、レジストマスク１１とエッチング処理の際に生じた残留付着物は、ＰＡＥ膜７に損傷を与えること無く完全に除去することが出来る。
【００５７】
次いで、接続孔パターン２５（図４（ｂ）参照）が形成されている第２のマスク形成層のＳｉＮ膜９を用いて、図５（ｅ）に示すように、ドライエッチング法により接続孔底部に残留するＳｉＯ２膜８及びＰＡＥ膜７をエッチングして接続孔２３を形成する。
【００５８】
ＳｉＯ2 膜８のエッチングは、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）、一酸化炭素（ＣＯ）、及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：ＣＯ：Ａｒ）を１：５：２０、バイアスパワーを１２００Ｗ、基板温度を２０℃に設定する。
このエッチング条件下では、ＳｉＮ膜に対する１０以上のエッチング選択比（ＳｉＯ2 ／ＳｉＮ）を得ることが出来るので、第２のマスクとなるＳｉＮ膜９は殆どエッチングされることはない。
【００５９】
また、ＰＡＥ膜７をエッチングしえ接続孔２３を開口する際には、通常の高密度プラズマエッチング装置を使用し、エッチングガスには例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＮ膜、ＳｉＯ2 膜、及びＳｉＯＣ膜に対するエッチング選択比は、１００以上になる。
【００６０】
更に、配線溝パターン２２が形成された第３のマスクのａ−Ｓｉ膜２４を用いて、図６（ｆ）に示すように、ドライエッチング法により、第２のマスクとなるＳｉＮ膜９の配線溝パターン２２を形成する。
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン（ＣＨ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、バイアスパワーを１００Ｗに設定する。
このエッチング条件下では、ａ−Ｓｉ膜に対する１０程度のガス選択比（ＳｉＮ／Ｓｉ）を得ることが出来るので、第３のマスクのａ−Ｓｉ膜２４が例えば３０ｎｍ以上あれば、余裕を持って第二マスク形成層の１００ｎｍ厚さのＳｉＮ膜９を開口することが出来る。
【００６１】
また、第３のマスクのａ−Ｓｉ膜２４を用いて第２のマスクのＳｉＮ膜９をエッチングする際、接続孔底部に露出するＳｉＯＣ膜６を途中までエッチングして接続孔２３を掘り下げることができる。
このエッチング条件下では、ＳｉＯＣ膜に対するエッチング選択比（ＳｉＮ／ＳｉＯＣ）を１弱にすることができるので、１００ｎｍ厚のＳｉＮ膜９をエッチングする場合、必要なオーバーエッチング量を含めて接続孔２３はＳｉＯＣ膜６内に１５０〜２００ｎｍの深さまで掘り下げられることになる。
【００６２】
次に、図６（ｇ）に示すように、接続孔２３の底部に残ったＳｉＯＣ膜６をエッチングして接続孔１４を開口する。ここで、配線溝パターン１１が形成されている第２のマスクのＳｉＮ膜９を用いて、同時に、配線溝領域に残存する第１のマスクのＳｉＯ2 膜８をエッチングして開口部１５を形成する。
【００６３】
このエッチングは、一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてのオクタフルオロシクロペンテン（Ｃ5 Ｆ8 ）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）、及び酸素（Ｏ2 ）を用い、ガス流量比（Ｃ5 Ｆ8 ：ＣＯ：Ａｒ：Ｏ2 ）を１：１０：５：１、バイアスパワーを１６００Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下では、ＳｉＮ膜に対する１０以上のエッチング選択比（ＳｉＯＣ／ＳｉＮ）を得ることが出来るので、第２のマスクのＳｉＮ膜９の膜厚が１００ｎｍあれば、接続孔底部に残る膜厚２００〜２５０ｎｍのＳｉＯＣ膜６をエッチングする際、十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。
【００６４】
次いで、図６（ｈ）に示すように、実施形態例１と同様にして、配線溝パターン１５の底部に残存するＰＡＥ膜７をエッチングして配線溝１６を形成し、接続孔１４底部にあるＳｉＣ膜５をエッチングして、接続孔１４をＣｕ埋め込み層４に連通させて、所定のデュアルダマシン加工を完了する。
以下、図示しないが、実施形態例１と同様にして、デュアルダマシン構造の多層配線構造を得ることができる。
尚、配線溝領域外に残存した第２のマスクのＳｉＮ膜９は、接続孔底部のＳｉＣ膜５をエッチングする過程で除去される。
【００６５】
上述した工程を経て形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク１２を形成する際の下地層の段差が殆ど無いので、高精度の接続孔パターンを有するレジストマスク１２を形成することができる。このレジストマスク２１を使うことにより、配線溝の形状悪化無く安定して微細寸法の接続孔開口を形成することができるので、良好なヴィアコンタント特性を得ることが出来る。
また、接続孔のパターニングを行った後、配線溝のパターニングを行い、上層配線と接続孔のマスクアライメントが間接合わせとならないので、アライメント誤差の小さい多層配線を形成することができる。
本実施形態例の各工程を含むデュアルダマシンプロセスにより、高精度でパターニングされた多層配線構造を有する半導体装置を高い歩留まりで製造することができる。
【００６６】
実施形態例１及び２に記載の層間絶縁膜は、表記された膜種、膜厚、成膜方法に限定されることはない。Ｃｕ膜の酸化防止層として堆積したＳｉＣ膜５、１９は、ＣＶＤ法により形成されるＳｉＮ膜としてもよく、ＳｉＣ膜中に窒素（Ｎ2 ）や水素（Ｈ）等の軽元素が含有した膜を用いても良い。
接続孔層間膜となるＳｉＯＣ膜６と配線層間膜となるＰＡＥ膜７の積層構造は、例えばＳｉＯＣ膜の代わりに、ＣＶＤ法により成膜されたＳｉＯＦ膜やＳｉＯ2 膜、スピンコート法により形成されるＭＳＱ膜やＨＳＱ膜でもよく、ＰＡＥ膜の代わりに、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜の適用も可能である。さらに、キセロゲル膜、多孔質構造を有するＭＳＱ膜や有機ポリマー等の適用や、これらの組み合わせでも良い。
【００６７】
また、実施形態例１及び２では、ＰＡＥ膜とＭＳＱ膜の上に成膜された第一マスク形成層のＳｉＯ2 膜８、第２マスク形成層のＳｉＮ膜９、及び第３マスク形成層のＳｉＯ2 膜２０又はａ−Ｓｉ膜２４は、それぞれ、膜厚が１５０ｎｍ、１００ｎｍ、及び５０ｎｍとなっているが、上層マスクを用いて下層マスクをエッチング出来る組み合わせの膜種、膜厚、製法であれば、実施形態例１及び２の例示に限る必要がないことは勿論である。
例えば、第二マスク形成層をＳｉＮ膜に代えて、ＣＶＤ法で成膜したＳｉＣ膜としても良く、また、エッチング選択比が許す限り、各マスク形成層を薄膜化することもできる。
【００６８】
また、第三マスク形成層に対してエッチング選択比が大きな第四のエッチングマスクを形成して更に薄膜化してゆくことにより、最上層マスク段差を低減していくことも可能である。その場合は、接続孔の開口をＰＡＥ層７まで行った後に、順次、上層マスクを用いたエッチングにより配線溝パターンを下層マスク形成層に転写していけば良い。
【００６９】
実施形態例１では、最上層の第三マスク形成層としてＳｉＯ2 膜２０を成膜しているが、スパッタリング法により成膜したアモルファスシリコン膜（ａ−Ｓｉ）にすることにより、更に薄膜化することもできる。
【００７０】
実施形態例２では、最上層の第三マスク形成層をａ−Ｓｉ膜に代えてＳｉＯ2 膜とすることも可能であるが、第一マスク形成層と同一材料である場合には、図５（ｄ）に示す接続孔底部のＳｉＯ2 膜の残し量に注意を払わないと、ＰＡＥ膜７が露出する危険性がある。
【００７１】
実施形態例１及び２では、ＳｉＯ2 膜８は、図３（ｇ）等に示すように、最終的に配線層間として約５０ｎｍ残存させているが、バリアメタルとの密着性やＣｕ−ＣＭＰ工程における機械的強度、もしくはＣｕ酸化防止層１９を成膜する前に行われるＣｕ酸化物の還元処理時の損傷が問題にならなければ、第一マスク形成層をＳｉＯ2 膜に代えて、ＳｉＯＦ膜、ＭＳＱ膜、ＨＳＱ膜等の無機系低誘電率膜とすることも可能である。
また、同様の制限が許す限り、第１のマスクをデュアルダマシンエッチング工程やＣｕ−ＣＭＰ工程にて除去することも可能である。
【００７２】
【発明の効果】
本発明によれば、低誘電率層間絶縁膜内にデュアルダマシン構造の多層配線を有する半導体装置の製造に際し、低誘電率層間絶縁膜上に少なくとも２種類以上の材料を用いて、３層以上のエッチングマスクを構成とすることにより、接続孔形成のためのレジストマスクを形成する際の下地層の段差を低減することができる。
また、３層以上のエッチングマスク構造により、接続孔を層間膜途中まで開口後に最上層マスクを用いて下層マスクに配線溝パターンを形成するとともに、接続孔の開口をさらに下層配線近くまで進めることにより、その後のエッチングマスクを用いた接続孔開口に要するエッチング量を低減でき、さらなるエッチングマスク段差の低減、もしくは良好なデュアルダマシン加工形状を得ることが可能となる。
また、低誘電率膜上に少なくとも２種類以上の材料を用いて、３層以上のエッチングマスク構成とすることにより、接続孔の一部開口後に配線溝のレジストパターニングを行うことが可能となり、配線溝と接続孔のマスクアライメントにて間接合わせを回避することが出来る。
本発明方法を適用することにより、デュアルダマシン構造の多層配線を有する高集積微細で高性能半導体装置を高歩留まりで製造することができる。
【図面の簡単な説明】
【図１】図１（ａ）から（ｃ）は、それぞれ、実施形態例１の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図２】図２（ｄ）から（ｆ）は、それぞれ、図１（ｃ）に続いて、実施形態例１の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図３】図３（ｇ）と（ｈ）は、それぞれ、図２（ｆ）に続いて、実施形態例１の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図４】図４（ａ）と（ｂ）は、それぞれ、実施形態例２の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図５】図５（ｃ）から（ｅ）は、それぞれ、図４（ｂ）に続いて、実施形態例２の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図６】図６（ｆ）から（ｈ）は、それぞれ、図５（ｅ）に続いて、実施形態例２の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図７】図７（ａ）と（ｂ）は、それぞれ、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図８】図８（ｃ）から（ｅ）は、それぞれ、図７（ｂ）に続いて、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図９】図９（ｆ）と（ｇ）は、それぞれ、図８（ｅ）に続いて、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【符号の説明】
１……下地絶縁膜、２……有機膜、３……酸化シリコン（ＳｉＯ2 ）膜、４……Ｃｕ埋め込み配線、５……炭化シリコン（ＳｉＣ）膜、６……炭素含有酸化シリコン（ＳｉＯＣ）膜、７……ポリアリールエーテル（ＰＡＥ）膜、８……ＳｉＯ2 膜、９……ＳｉＮ膜、１０……レジストマスク、１１……第２のマスク、１２……レジストマスク、１３、１４……接続孔、１５……開口部、１６……配線溝、１７……Ｔａ膜、、１８……Ｃｕ膜、１９……ＳｉＣ膜、２０……ＳｉＯ2 膜、２１……配線溝パターン、２２……配線溝パターン、２３……接続孔、２４……ａ−Ｓｉ膜、２５……接続孔パターン。
【発明の属する技術分野】
本発明は、低誘電率層間絶縁膜内にデュアルダマシン構造の多層配線構造を有する半導体装置の製造方法に関し、更に詳細には、良好な形状のデュアルダマシン構造の配線構造を備えた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム（Ａｌ）系合金の配線に代わり、低電気抵抗の銅（Ｃｕ）配線が導入されるようになっている。
Ｃｕは、従来の多層配線構造に使われているＡｌなどの金属材料とは異なって、ドライエッチングによるパターニングが困難なため、絶縁膜に配線溝を形成し、配線溝にＣｕを埋め込むことにより配線パターンを形成するダマシン法が一般にＣｕ多層配線構造に適用されている。特に、特願平１０−１４３９１４号公報などに開示されているデュアルダマシン法は、接続孔と配線溝とを形成した上で、Ｃｕ埋め込みを接続孔と配線溝とに同時に行う方法であって、工程数の削減に有効であることから注目されている。
【０００３】
また、高集積半導体装置では、配線容量の増大が半導体装置の動作速度の低下を招くために、低誘電率膜を層間絶縁膜に用いて配線容量の増大を抑制した微細な多層配線が不可欠となっている。
低誘電率層間絶縁膜の材料として、従来から比較的使用実績のある比誘電率３．５程度のフッ素含有酸化シリコン（ＦＳＧ）に加えて、ポリアリールエーテル（ＰＡＥ）に代表される有機シリコン系のポリマーや、ハイドロゲンシルセキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）に代表される無機系材料などの比誘電率２．７前後の低誘電率膜が挙げられる。更に、近年では、それらを多孔質化させて比誘電率を２．２前後とした低誘電率材料の適用も試みられている。
【０００４】
デュアルダマシン法を低誘電率層間絶縁膜に適用する場合、以下の技術的な制約を解決することが必要である。
第１には、低誘電率膜の組成がパターニングに用いられるレジストの組成に近いために、レジスト除去プロセスの際に低誘電率膜も損傷を受け易いことが挙げられる。具体的には、レジストマスクを用いてエッチングを行った後のレジスト剥離処理や、処理済みのレジストパターンが製品規格を満たさない場合のレジスト再生処理などを行う際、低誘電率膜に対する損傷を抑制できることが不可欠である。
【０００５】
第２には、配線と接続孔との間で合わせ余裕を持たないボーダレス構造への適用が可能なことである。
半導体装置の微細化に伴い、０．１８μｍ世代以降の多層配線では、ボーダレス構造に対応出来る加工プロセスを採用することが大前提となっている。従って、低誘電率膜を含む層間絶縁膜にデュアルダマシン法による配線溝と接続孔の同時形成を行う場合でも、合わせずれによるヴィア抵抗の変動が少ないプロセスであることが重要である。
【０００６】
第３には、配線溝を深さ制御性良く形成するには、配線溝の底部近くにエッチング阻止膜を介在させることが望ましいものの、比誘電率の比較的高いエッチング阻止膜を層間絶縁膜内に介在させると、層間容量が増加することになる。
従って、配線溝の形成を制御しつつ、しかも容量増加を抑えることが出来る低誘電率膜層間構造のデュアルダマシンプロセスが要求されている。
【０００７】
上述したような技術的な制約を解決できるデュアルダマシン法として、例えば特開２０００−１５０５１９号公報、或いは特開２００１−４４１８９号公報に開示の技術がある。
ここで、図７から図９を参照して、特開２００１−４４１８９号公報に開示されている低誘電率層間膜に対するデュアルダマシン法の適用例を説明する。図７（ａ）と（ｂ）、図８（ｃ）から（ｅ）、及び図９（ｆ）と（ｇ）は、それぞれ、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
先ず、図７（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に有機膜２と酸化シリコン（ＳｉＯ2 ）膜３からなる積層膜を層間絶縁膜として成膜し、次いで層間絶縁膜に銅（Ｃｕ）膜の埋め込み配線４を形成する。
Ｃｕ埋め込み配線４上に、順次、Ｃｕ膜の酸化防止層として炭化シリコン膜（ＳｉＣ）５を、メチルシルセスキオキサン（ＭＳＱ）膜として炭素含有酸化シリコン（ＳｉＯＣ）膜６を、有機膜としてポリアリールエーテル（ＰＡＥ）膜７を成膜する。
続いて、第一のマスク形成層として酸化シリコン（ＳｉＯ2 ）膜８を、第二のマスク形成層として窒化シリコン（ＳｉＮ）膜９を順次成膜し、更に配線溝パターンを有するレジストマスク１０をＳｉＮ膜９上に形成する。
【０００８】
次いで、図７（ｂ）に示すように、レジストマスク１０を用いたドライエッチング法によりＳｉＮ膜９をエッチングし、配線溝パターンを有するＳｉＮ膜からなる第二のマスク１１を形成し、続いてレジストマスク１０を除去する。
次に、接続孔パターンのレジストパターンの少なくとも一部が、配線溝パターンを有するＳｉＮ膜からなる第二のマスク１１に重なるように、接続孔パターンを有するレジストマスク１２を第二のマスク１１及びＳｉＯ2 膜８上に形成する。
【０００９】
図８（ｃ）に示すように、接続孔パターンを有するレジストマスク１２を用いてドライエッチング法により、ＳｉＮ膜からなる第二のマスク１１と第一のマスク形成層のＳｉＯ2 膜８をエッチングして開口し、続いてＰＡＥ膜７をエッチングしてＳｉＯＣ膜６を露出する接続孔１３を開口する。ここで、レジストマスク１２は、ＰＡＥ膜７のエッチング処理で同時に除去することが出来る
また、ＰＡＥ膜７の開口中にレジストマスク１２は薄くなって行くが、ＳｉＯ2 膜８からなる第一のマスク８Ａが存在するので、第一のマスク８Ａをマスクにして良好な開口形状の接続孔１３を開口することが出来る。
【００１０】
次に、図８（ｄ）に示すように、更にＳｉＯＣ膜６をエッチングして接続孔１３をＳｉＣ膜５まで掘り下げて接続孔１４を開口する。接続孔１４の開口と共に、配線溝形成領域に残存し、第一のマスク８Ａを形成するＳｉＯ2 膜８は、配線溝パターンを有するＳｉＮ膜からなる第二のマスク１１をマスクとするエッチングにより、同時に除去され、開口部１５となる。
図８（ｅ）に示すように、開口部１５の底部に残存するＰＡＥ膜７をエッチングして配線溝１６とし、接続孔１４の底部にあるＳｉＣ膜５をエッチングして接続孔１４をＣｕ埋め込み配線４に連通させることにより、所定のデュアルダマシン加工、つまり配線溝１６と接続孔１４の形成が完了する。
尚、配線溝形成領域外に残存するＳｉＮ膜からなる第二のマスク１１は、接続孔１４底部のＳｉＣ膜５をエッチングする過程で除去される。
【００１１】
続いて、薬液を用いた後処理、及びＲＦスパッタリング処理により、配線溝１６や接続孔１４の側壁に残留するエッチング付着物を除去し、接続孔１４底部のＣｕ変質層を正常化した後、図９（ｆ）に示すように、バリアメタルとしてＴａ膜１７をスパッタリング法により成膜し、電解めっき法あるいはスパッタリング法によりＣｕ膜１８を堆積して、配線溝１６と接続孔１４に導電膜の埋め込みを行う。
【００１２】
次いで、図９（ｇ）に示すように、堆積したＴａ膜１７及びＣｕ膜１８のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去する。これにより、デュアルダマシン構造の多層配線構造を得ることができる。
更に、下層のＣｕ埋め込み配線４と同様、酸化防止層として例えばＳｉＣ膜１９をデュアルダマシン配線１８上に成膜する。
【００１３】
低誘電率層間膜構造に対して上述した２層エッチングマスクを用いたデュアルダマシン法の適用は、前述した技術的な制約事項を克服した製造方法となっている。
すなわち、製品規格に適合しないレジストマスク１０、１２の再生処理は、第一のマスク形成層９又は第二のマスク形成層８上で行うことができ、接続孔開口のためのレジストマスク１２の除去は、ＰＡＥ膜７のエッチングして接続孔１３を開口させる工程で同時に行うことが可能であるから、低誘電率膜の損傷を抑制しつつレジスト剥離を行うことができる。
また、配線溝パターンを有するＳｉＮ膜からなる第二のマスク１１上から接続孔１３（接続孔１４）を開口するので、配線溝１６と接続孔１４との合わせずれが発生した場合でも、接続孔１４の寸法が変動することがない。
更には、ＳｉＯＣ膜６上に成膜されるＰＡＥ膜７に配線溝１６を形成する際、無機系ＭＳＱ膜（ＳｉＯＣ膜６）と有機ポリマー膜（ＰＡＥ膜７）の組み合わせであるから、エッチング選択比を確保することが容易である。従って比誘電率の高いＳｉＮ膜等のエッチング阻止膜を介在させなくても、配線溝１６の深さ制御が容易である。
【００１４】
【発明が解決しようとする課題】
しかし、上述の従来のデュアルダマシン法を更に微細な０. １μｍ世代以降の多層配線に適用する場合、次に示すような問題点がある。
第１には、第二のマスク形成層、即ちＳｉＮ膜９の膜厚が厚くなることである。第二のマスク１１は、接続孔層間膜のＳｉＯＣ膜（ＭＳＱ膜）６をエッチングして接続孔１４を開口し、かつ配線溝形成領域に開口部１５を開口するために用いられるので、ある程度の厚さが必要である。例えば、第二のマスク１１にＳｉＮ膜９を用いて、接続孔層間膜膜である膜厚４００ｎｍのＳｉＯＣ膜６を開口する場合、配線溝上方の広がりや肩落ちを抑制するためには、膜厚１００〜１５０ｎｍのＳｉＮ膜９がエッチング選択比上から必要となる。
【００１５】
第２には、レジストマスク１２を段差上に形成することが多くなるので、微細なパターンを高精度で形成することが難しいことである。
第二のマスク形成層であるＳｉＮ膜９を加工して配線溝パターンを有する第二のマスク１１を形成する工程では、図７（ｂ）に示すように、第一のマスク形成層であるＳｉＯ2 膜８に対するエッチング選択比（ＳｉＮ／ＳｉＯ2 ）が２〜３程度しか確保出来ないので、ＳｉＮ膜９のオーバーエッチング時に下地ＳｉＯ2 膜８の掘れ量が３０ｎｍ前後発生することが多い。このため、接続孔パターンを有するレジストマスク１２を１３０〜１８０ｎｍの段差上に形成することが強いられる。
ところが、２００ｎｍ弱の局所段差越しに０. １０μｍ世代以降の微細なレジストパターンを形成するのは、平坦部に形成する場合に比べて、レジスト膜のすそ引き発生や線幅制御の観点より、非常に難度の高い工程となる。
【００１６】
第３には、リソグラフィー工程で一般的に用いられる塗布系の反射防止膜（ＢＡＲＣ）を併用する場合、第二のマスク１１のパターン寸法や疎密具合により、ＢＡＲＣの埋め込み形状が変化するため、焦点深度ばらつき増大による露光処理時のレジスト形状悪化や、ＢＡＲＣ膜エッチングによる接続孔開口時の第二のマスク１１の形状悪化を招き易いことである。
【００１７】
第４には、上述した従来のデュアルダマシン法では、レジストマスク１２による接続孔１３のパターニングの前に、レジストマスク１０による配線溝パターンのパターニングを実施しているために、配線溝１６と接続孔１４のマスクアライメントが間接合わせとなり、先に接続孔パターンを形成する通常のプロセスに比べて、結果として上層配線と接続孔の合わせずれ量が増大してしまうという欠点がある。
【００１８】
これらの問題を解決する手段として、例えば特開２０００−１５０５１９号公報に開示されているように、第二のマスクを金属膜で形成して、接続孔層間膜のＭＳＱ膜に対するエッチング選択比を上げることにより、第二のマスクの薄膜化を行い、レジストパターニング段差を低減する方法が考えられる。
ところが、金属膜はマスクアライメントに用いる波長領域（２００〜１０００ｎｍ）の光を殆ど透過することが出来ないため、全面成膜してしまうと、その後の露光工程で、通常の波長域の光を用いたアライメントや画像処理を用いたアライメントを行うことが出来なくなるという問題がある。
【００１９】
そこで、本発明の目的は、ＰＡＥ膜、及びＭＳＱ膜等を用いた低誘電率層間絶縁膜内にデュアルダマシン構造を形成する際、レジストパターニング工程に対する負荷を低減し、良好なデュアルダマシン加工形状を得ることにより、高性能且つ高歩留まりで、高信頼性の多層配線構造を有する半導体装置の製造方法を提供することである。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置の製造方法（第１の発明方法と言う）は、有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
（イ）半導体基板上に、接続孔を貫通させる絶縁膜として第一の絶縁膜、及び配線層間の絶縁膜として有機絶縁膜からなる第二の絶縁膜を順次成膜する工程と、
（ロ）第二の絶縁膜上に、第１のマスク、第２のマスク、及び第３のマスクをそれぞれ形成する、第一マスク形成層、第二マスク形成層、及び第三マスク形成層を順次成膜する工程と、
（ハ）第三マスク形成層をパターニングして配線溝パターンを有する第３のマスクを形成する工程と、
（ニ）第３のマスクを含む第二マスク形成層上に接続孔パターンを有するレジストマスクを形成する工程と、
（ホ）レジストマスクを使って第３のマスク、第二マスク形成層、及び第一マスク形成層をエッチングし、更に第二の絶縁膜をエッチングして、接続孔を開口する工程と、
（へ）第３のマスクを用いて第二マスク形成層をエッチングして、配線溝パターンを有する第２のマスクを形成すると共に、第一の絶縁膜の途中まで接続孔を開口する工程と、
（ト）第２のマスクを用いて第一マスク形成層をエッチングして、配線溝パターンを有する第１のマスクを形成すると共に、接続孔の底部に残存する第一の絶縁膜をエッチングして接続孔を開口する工程と、
（チ）第１ないしは第２のマスクを用いて第二の絶縁膜をエッチングし、第二の絶縁膜に配線溝を形成する工程と、
（リ）少なくとも第２及び第３のマスクを除去する工程と
を有することを特徴としている。
【００２２】
第１の発明方法では、工程（ニ）で接続孔パターンを有するレジストマスクを形成する際の下地層の段差が、第三マスク形成層の膜厚に依存して小さく抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。これにより、配線溝の形状悪化無く、微細寸法の接続孔を安定して開口することができるので、良好なヴィアコンタント特性を得ることが出来る。
本発明方法を適用したデュアルダマシンプロセスにより、高精度で形成された多層配線を有する半導体装置を高い歩留まりで製造することができる。
【００２３】
本発明に係る半導体装置の別の製造方法（第２の発明方法と言う）は、有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
（イ）半導体基板上に、接続孔を貫通させる絶縁膜として第一の絶縁膜、及び配線層間の絶縁膜として有機絶縁膜からなる第二の絶縁膜を順次成膜する工程と、
（ロ）第二の絶縁膜上に、第１のマスク、第２のマスク、及び第３のマスクをそれぞれ形成する、第一マスク形成層、第二マスク形成層、及び第三マスク形成層を順次成膜する工程と、
（ハ）第三マスク形成層上に接続孔パターンを有する第１のレジストマスクを形成する工程と、
（ニ）第１のレジストマスクを用いて、第三マスク形成層、第二マスク形成層、及び第一マスク形成層の途中まで接続孔を開口する工程と、
（ホ）第三マスク形成層上に配線溝パターンを有する第２のレジストマスクを形成し、第２のレジストマスクを用いて第三マスク形成層をエッチングして第３のマスクを形成する工程と、
（へ）前記第２のマスク形成層を用いて第一マスク形成層及び第二の絶縁膜をエッチングして接続孔を開口する工程と、
（ト）第３のマスクを用いて第二マスク形成層をエッチングして、配線溝パターンを有する第２のマスクを形成すると共に、第一の絶縁膜を途中までエッチングして接続孔を形成する工程と、
（チ）第２のマスクを用いて第一マスク形成層をエッチングして、配線溝パターンを有する第１のマスクを形成すると共に、第一の絶縁膜をエッチングして接続孔を開口する工程と、
（リ）第１ないしは第２のマスクを用いて第二の絶縁膜をエッチングして、配線溝を形成する工程と、
（ヌ）少なくとも第２、及び第３のマスクを除去する工程と
を有することを特徴としている。
【００２４】
第２の発明方法では、工程（ハ）で接続孔パターンを有するレジストマスクを形成する際の下地層はほぼ平坦であるから、高精度の接続孔パターンを有するレジストマスクを形成することができる。これにより、配線溝の形状悪化無く、微細寸法の接続孔を安定して開口することができるので、良好なヴィアコンタント特性を得ることが出来る。
また、接続孔のパターニングを行った後に配線溝のパターニングを行うので、上層配線と接続孔のマスクアライメントが間接合わせとならない。よって、アライメント誤差の小さい多層配線を形成することができる。
本発明方法を適用したデュアルダマシンプロセスにより、高精度で形成された多層配線を有する半導体装置を高い歩留まりで製造することができる。
【００２５】
第１及び第２の発明方法では、好適には、工程（イ）では、第一の絶縁膜としてメチルシルセスキオキサン膜を、第二の絶縁膜として有機膜を成膜する。これにより、配線間静電容量を低減することができる。
【００２６】
工程（ロ）では、第一、第二、及び第三マスク形成層を光透過性を有する材料で成膜する。
また、工程（ロ）では、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、第一、第二、及び第三マスク形成層を成膜する。これにより、容易に第１から第３のマスクを形成することができる。
第１の発明方法の工程（ロ）では、第一マスク形成層としてシリコン酸化膜、第二マスク形成層としてシリコン窒化膜、及び第三マスク形成層としてシリコン酸化膜を成膜し、第２の発明方法の工程（ロ）では、第一マスク形成層としてシリコン酸化膜、第二マスク形成層としてシリコン窒化膜、及び第三マスク形成層として非晶質シリコン膜を成膜する。
【００２７】
【発明の実施の形態】
以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。尚、以下の実施形態例で示した膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。
実施形態例１
本実施形態例は、第１の発明方法に係る半導体装置の製造方法の実施形態の一例である。図１（ａ）から（ｃ）、図２（ｄ）から（ｆ）、及び図３（ｇ）と（ｈ）は、それぞれ、本実施形態例の方法により半導体基板上にデュアルダマシン構造を形成する際の各工程の断面図である。図１から図３に示す部位のうち図７から図９に示す部位と同じものには、理解を容易にするために同じ符号を付している。これは、以下の図４から図６でも同じである。
【００２８】
先ず、図１（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、有機膜２と酸化シリコン（ＳｉＯ2 ）膜３からなる積層膜を層間絶縁膜として成膜し、次いで２５０ｎｍの配線厚となるように、銅（Ｃｕ）膜の埋め込み配線４を形成する。
続いて、Ｃｕ配線４上に酸化防止層として膜厚５０ｎｍの炭化シリコン（ＳｉＣ）膜５を成膜し、更に接続孔を貫通させる層間絶縁膜として、４００ｎｍ厚の炭素含有酸化シリコン（ＳｉＯＣ）膜６を成膜する。
【００２９】
ＳｉＣ膜５及びＳｉＯＣ膜６を成膜する際には、一例として、平行平板型プラズマＣＶＤ装置を用い、その際シリコン源として使用するガスは、どちらの膜の成膜の際にもメチルシランである。
また、成膜条件として、基板温度を３００〜４００℃、プラズマパワーを１５０〜３５０Ｗ、成膜雰囲気の圧力を１００〜１０００Ｐａ程度に設定する。
以上の成膜条件により、比誘電率が、それぞれ、５. ０、及び３. ０程度のＳｉＣ膜５及びＳｉＯＣ膜６を成膜することが出来る。
【００３０】
次に、ＳｉＯＣ膜６上に、比誘電率２. ６程度の有機ポリマー膜を成膜する。本実施形態例では、有機ポリマー膜としてポリアリールエーテル（ＰＡＥ）膜７を２００ｎｍ成膜する。有機ポリマー膜は、前駆体をスピンコート法により堆積した後、４００℃〜４５０℃のキュア処理を行って成膜することが出来る。
ＰＡＥ膜の他には、ＢＣＢ膜、ポリイミド膜、アモルファスカーボン膜などを用いることもできる。
続いて、ＰＡＥ膜７上に、順次、第一マスク形成層として膜厚１５０ｎｍのＳｉＯ2 膜８、第二マスク形成層として膜厚１００ｎｍの窒化シリコン（ＳｉＮ）膜９を、更に、第三マスク形成層として膜厚５０ｎｍのＳｉＯ2 膜２０を成膜する。
次いで、配線溝パターンをレジストパターンとしてを有するレジストマスク１０をＳｉＯ2 膜２０上に形成する。
【００３１】
第一マスク形成層としてのＳｉＯ2 膜８及び第三マスク形成層としてのＳｉＯ2 膜２０は、例えばシリコン源としてモノシラン（ＳｉＨ4 ）を用い、酸化剤として一酸化二窒素（Ｎ2 Ｏ）ガスを用いたプラズマＣＶＤ法により成膜することが出来る。
また、ＳｉＯ2 膜８を形成する際に、下層のＰＡＥ膜７の酸化が問題となる場合には、化学量論よりシリコンが多い酸化シリコン膜を形成することが好ましい。
また、第二マスク形成層であるＳｉＮ膜９は、ＳｉＯ2 膜８、２０の成膜と同様のプラズマＣＶＤ装置により、例えばシリコン源としてモノシラン（ＳｉＨ4 ）を、窒化剤としてアンモニア（ＮＨ3 ）ガスを、酸化剤として一酸化二窒素（Ｎ2 Ｏ）ガスを用い、不活性ガスをキャリアガスにして成膜することが出来る。
【００３２】
次に、図１（ｂ）に示すように、レジストマスク１０上からドライエッチング法により、第三マスク形成層であるＳｉＯ2 膜２０をエッチングして、配線溝パターン２１を有する第３のマスクを形成する。
レジストマスク１０を用いてＳｉＯ2 膜２０をエッチングする際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）、一酸化炭素（ＣＯ）、及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：ＣＯ：Ａｒ）を１：５：２０、バイアスパワーを１２００Ｗ、基板温度を２０℃に設定する。
このエッチング条件下では、ＳｉＮ膜に対する１０以上のエッチング選択比（ＳｉＯ2 ／ＳｉＮ）を得ることが出来るので、下地の第二マスク形成層であるＳｉＮ膜９がエッチングされるようなことは殆ど生じない。
ＳｉＯ2 膜２０をエッチングした後、例えば酸素（Ｏ2 ）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク１０及びエッチング処理の際に生じた残留付着物を完全に除去する。
【００３３】
次に、図１（ｂ）に示すように、接続孔パターンの少なくとも一部が、第３のマスクの配線溝パターン２１を構成するＳｉＯ2 膜２０に重なるようにして、接続孔パターンを有するレジストマスク１２を残存するＳｉＯ2 膜２０及びＳｉＮ膜９上に形成する。
レジストマスク１２の形成に際し、配線溝パターン２１を構成するＳｉＯ2 膜２０により生じた段差は、概ねＳｉＯ2 膜２０の膜厚である５０ｎｍ程度に抑えられるので、平坦部にレジストマスクを形成する場合とほぼ同等のリソグラフィー特性にて、良好な接続孔のレジストパターン形状を得ることができる。
また、塗布系の反射防止膜（ＢＡＲＣ）を併用する場合でも、配線溝パターン２１の寸法や疎密具合により、ＢＡＲＣの埋め込み形状の変動が微少に抑えられ、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減することができる。
【００３４】
続いて、接続孔パターンを有するレジストマスク１２を用いて、ドライエッチング法により、接続孔形成領域に存在するＳｉＯ2 膜２０、第二マスク形成層であるＳｉＮ膜９、及び第一マスク形成層であるＳｉＯ2 膜８をエッチングし、続いて残存するＳｉＮ膜９を第２のマスクとしてＰＡＥ膜７をエッチングして、図１（ｃ）に示すように、ＳｉＯＣ膜６を露出させる接続孔１３を開口する。
尚、レジストマスク１２は、ＰＡＥ膜７をエッチング加工する際に、同時に除去することが出来る。
残存するＳｉＯ2 膜２０は、配線溝パターンのマスクを形成し、また、エッチングされたＳｉＮ膜９は、接続孔パターンを有する第２のマスクを構成する。
【００３５】
第三マスク形成層のＳｉＯ2 膜２０から第一マスク形成層のＳｉＯ2 膜８までエッチングして接続孔１３を開口する際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：Ａｒ）を１：４、バイアスパワーを４００Ｗ、基板温度を２０℃に設定する。
【００３６】
本実施形態例では、このエッチング条件下でエッチング選択比（ＳｉＯ2 ／ＳｉＮ）が１前後となり、１ステップで三層からなる第１から第３マスク形成層をエッチングして接続孔１３を開口している。
しかし、これに限らず、レジスト選択比やエッチング変換差等が問題になる場合は、３ステップエッチングにより順次第一マスク形成層、第二マスク形成層、及び第三マスク形成層をエッチングして、下地マスク形成層又は下地絶縁膜に対し選択的に対象マスク形成層を順次エッチングしていくようにすることも可能である。
【００３７】
また、ＰＡＥ膜７の接続孔開口は、通常の高密度プラズマエッチング装置を用い、エッチングガスとして例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、基板温度を２０℃に設定する。
このエッチング条件下で、レジストマスク１２のエッチングレートはＰＡＥ膜７のそれとほぼ同等であるから、ＰＡＥ膜７の開口中にレジストマスク１２は減肉して行くが、第２のマスクであるＳｉＮ膜９がエッチングマスクとして機能して、良好な接続孔の開口形状を得ることが出来る。
因みに、ＰＡＥ膜７のエッチング条件下で、ＳｉＮ膜、ＳｉＯ2 膜、ＳｉＯＣ膜に対するエッチング選択比は１００以上になる。
【００３８】
次に、図２（ｄ）に示すように、配線溝パターン２１を有するＳｉＯ2 膜２０からなる第３のマスクを用いて、ドライエッチング法により、ＳｉＮ膜９をエッチングして配線溝パターン２２を有する第２のマスクを形成する。
ＳｉＮ膜９のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置を使用して、例えばエッチングガスとしてのジフルオルメタ（Ｃ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、及びバイアスパワーを１００Ｗに設定する。
このエッチング条件下で、ＳｉＯ2 膜に対するエッチング選択比（ＳｉＮ／ＳｉＯ2 ）が３程度になるので、第三マスク形成層であるＳｉＯ2 膜２０の膜厚が５０ｎｍ程度であれば、第二マスク形成層である膜厚１００ｎｍのＳｉＮ膜９をエッチングする際、ＳｉＯ2 膜２０の減肉に対して十分な余裕をもって配線溝パターン２２を開口することが出来る。
【００３９】
また、第３のマスクのＳｉＯ2 膜２０を用いた、第二マスク形成層のＳｉＮ膜９のエッチング工程では、接続孔２１の底部に露出するＳｉＯＣ膜６が途中までエッチングされ、接続孔２１が掘り下げられて、接続孔２３が開口する。
このエッチング条件下のＳｉＯＣ膜に対するエッチング選択比（ＳｉＮ／ＳｉＮ）は１弱にすることができるので、１００ｎｍ厚のＳｉＮ膜９をエッチングする場合、必要なオーバーエッチング量を含めて接続孔２３はＳｉＯＣ膜６内に１５０〜２００ｎｍの深さまで掘り下げられることになる。
【００４０】
次に、第１のマスクであるＳｉＯ2 膜８をマスクにして、ＳｉＯＣ膜６の下部層をエッチングして、図２（ｅ）に示すように、ＳｉＣ膜５を露出させる接続孔１４を開口する。
この際、配線溝パターン１１が形成された第２のマスクのＳｉＮ膜９を用いて、配線溝領域に残存する第１のマスクＳｉＯ2 膜８を同時に除去して開口部１５を形成する。
【００４１】
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてのオクタフルオロシクロペンテン（Ｃ5 Ｆ8 ）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）、及び酸素（Ｏ2 ）を用い、ガス流量比（Ｃ5 Ｆ8 ：ＣＯ：Ａｒ：Ｏ2 ）を１：１０：５：１、バイアスパワーを１６００Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＮ膜に対する１０以上のエッチング選択比（ＳｉＯＣ／ＳｉＮ）を得ることが出来るので、接続孔底部に残る膜厚２００〜２５０ｎｍのＳｉＯＣ膜６をエッチングする際、第２のマスクのＳｉＮ膜９の膜厚が１００ｎｍあれば、ＳｉＮ膜９の減肉に対して十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。
【００４２】
続いて、図２（ｆ）に示すように、配線溝底部に残存するＰＡＥ膜７をエッチングして、配線溝１６を開口し、接続孔底部にあるＳｉＣ膜５をエッチングすることにより、接続孔１４をＣｕ埋め込み層４に連通した所定のデュアルダマシン加工が完了する。
配線溝１６を開口するＰＡＥ膜７のエッチングは、通常の高密度プラズマエッチング装置を使用して、エッチングガスには例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＯＣ膜６に対するエッチング選択比は、１００以上になるので、深さばらつき無く、制御性良く配線溝の開口を行うことが出来る。
【００４３】
接続孔１４の底部にあるＳｉＣ膜５のエッチングでは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン（ＣＨ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、バイアスパワーを１００Ｗに設定する。
但し、上記エッチング条件ではＳｉＯＣ膜６に対する選択比は１前後であるため、配線溝１６の底部のＳｉＯＣ膜６の膜掘れが問題になるならば、ＰＡＥ膜７への配線溝開口前に、ＳｉＣ膜５のエッチングを行うことも出来る。
尚、ＳｉＯ2 膜８上に残存するＳｉＮ膜９は、接続孔１４底部のＳｉＣ膜５をエッチングする過程で除去される。
【００４４】
薬液を用いた後処理、及びＲＦスパッタリング処理により、配線溝１６や接続孔１４の側壁に残留するエッチング付着物を除去し、接続孔１４底部のＣｕ変質層を正常のＣｕ層に転化した後、図３（ｇ）に示すように、例えばバリアメタルとしてＴａ膜１７をスパッタリング法により成膜し、Ｃｕ膜１８を電解めっき法あるいはスパッタリング法により堆積し、配線溝１６と接続孔１４への導電膜の埋め込みを同時に行う。
【００４５】
更に、図３（ｈ）に示すように、堆積したＴａ膜１７、Ｃｕ膜１８のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去することにより、デュアルダマシン構造の多層配線構造を形成することができる。
本実施形態例では、最終的な上層配線の膜厚は例えば２５０ｎｍ程度となるよう調整される。また、下層配線パターンと同様、酸化防止層として例えばＳｉＣ膜１９をデュアルダマシン配線１８上に成膜する。
【００４６】
本工程を経て形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク１２を形成する際、下地層の段差が残存ＳｉＯ2 膜２０の膜厚５０ｎｍ程度に抑えられるので、高精度の接続孔パターンを有するレジストマスクを形成することができる。高精度の接続孔パターンを有するレジストマスクを使うことにより、微細寸法の接続孔開口を配線溝の形状悪化無く安定して形成することができる。
これにより、良好なヴィアコンタント特性を得ることが出来る。また、本実施形態例の方法を適用することにより、低誘電率層間絶縁膜内に良好な配線形状のデュアルダマシン構造を有する半導体装置を高い歩留まりで製造することができる。
【００４７】
実施形態例２
本実施形態例は第２の発明方法に係る半導体装置の製造方法の実施形態の一例であって、図４（ａ）と（ｂ）、図５（ｃ）から（ｅ）、及び図６（ｆ）から（ｈ）は、それぞれ、本実施形態例の方法でデュアルダマシン構造を形成する際の各工程の断面図である。
実施形態例１と同様に、図４（ａ）に示すように、図示しない基板に堆積された下地絶縁膜１上に、有機膜２と酸化シリコン（ＳｉＯ2 ）膜３とからなる積層膜を層間絶縁膜にして、銅（Ｃｕ）膜の埋め込み配線４を形成する。
【００４８】
更に、Ｃｕ配線４上に酸化防止層として膜厚５０ｎｍの炭化シリコン（ＳｉＣ）膜５を成膜し、続いて、４００ｎｍ厚の炭素含有酸化シリコン（ＳｉＯＣ）膜６、及び比誘電率２. ６程度の有機ポリマーとして膜厚２００ｎｍのポリアリールエーテル（ＰＡＥ）膜７を成膜する。
続いて、ＰＡＥ膜７上に、順次、第一マスク形成層として膜厚１５０ｎｍのＳｉＯ2 膜８、第二マスク形成層として例えば膜厚１００ｎｍの窒化シリコン（ＳｉＮ）膜９を成膜する。
【００４９】
次に、本実施形態例では、第三マスク形成層として、例えばアルゴンプラズマを用いたシリコンターゲットのスパッタリングにより５０ｎｍ厚のアモルファスシリコン（ａ−Ｓｉ）膜２４を成膜する。つまり、本実施形態例では、実施形態例１のＳｉＯ2 膜２０に代えて、第三マスク形成層としてａ−Ｓｉ膜２４を成膜する。
更に、接続孔パターンを有するレジストマスク１２をａ−Ｓｉ膜２４上に形成する。
【００５０】
図４（ｂ）に示すように、接続孔パターンのレジストマスク１２を用いて、ドライエッチング法により、第三マスク形成層のａ−Ｓｉ膜２４、第二マスク形成層のＳｉＮ膜９、及び第一マスク形成層のＳｉＯ2 膜８の途中までエッチングして、接続孔パターン２５を形成する。
次いで、例えば酸素（Ｏ2 ）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を行うことにより、レジストマスク１２とエッチング処理で生じた残留付着物を完全に除去する。
【００５１】
第三マスク形成層のａ−Ｓｉ膜２４のエッチングは、通常のプラズマエッチング装置を使用して、例えばエッチングガスとして、塩素（Ｃｌ2 ）、臭化水素酸（ＨＢｒ）、及び酸素（Ｏ2 ）を用い、ガス流量比（Ｃｌ2 ：ＨＢｒ：Ｏ2 ）を１０：２：１、ＲＦパワーを２０Ｗ、基板温度を０℃に設定する。
【００５２】
第二マスク形成層のＳｉＮ膜９及び第一マスク形成層のＳｉＯ2 膜８のエッチングは、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：Ａｒ）を１：４、バイアスパワーを４００Ｗ、基板温度を２０℃に設定する。
このエッチング条件下のエッチング選択比（ＳｉＯ2 ／ＳｉＮ）は１前後であるから、本実施形態例では、ＳｉＮ膜９及びＳｉＯ2 膜８を一括してエッチングしているが、レジスト選択比やエッチング変換差等が問題になる場合は２ステップエッチングにより順次第二マスク形成層のＳｉＮ膜９を下地層のＳｉＯ2 膜８に対して選択的にエッチング除去し、次いでレジスト選択比の高いエッチング条件に切り換えて、第一マスク形成層のＳｉＯ2 膜８をエッチングすることもできる。
尚、第一マスク形成層のＳｉＯ2 膜８のエッチング量は、ＰＡＥ膜７が露出しないように、例えばＰＡＥ膜７上に５０〜１００ｎｍのＳｉＯ2 膜が残存するように設定する。
【００５３】
次に、図５（ｃ）に示すように、接続孔パターン２５を有する第３のマスクを構成するａ−Ｓｉ膜２４に、少なくとも配線溝パターンの一部が重なるように、配線溝パターンを有するレジストマスク１１を形成する。
【００５４】
レジストマスク１１の形成に際し、レジストマスク１２の下地層には、ａ−Ｓｉ膜２４、ＳｉＮ膜９、及びＳｉＯ2 膜８の上部層からなる２００ｎｍ前後の段差が発生しているため、配線溝のパターンやマスクの合わせずれにより、図５（ｃ）に示すように、レジストマスク１１が接続孔段差の底部付近ですそ引き形状となる場合がある。
しかし、配線溝パターンのレジストマスク１１は、第３のマスクであるａ−Ｓｉ膜２４のみをエッチング出来れば良いのであるから、仮にレジストマスク１１にすそ引きがあっても、ａ−Ｓｉ膜２４のエッチングには支障が生じない。よって、本実施形態例で、レジストマスク１１のすそ引き形状は全く問題にはならない。
また、本実施形態例では、処理済みの配線溝のパターンが製品規格を満たさない場合でも、ＰＡＥ膜７が露出していないので、レジスト再生処理を低誘電率膜への損傷無く行うことが可能である。
【００５５】
次に、配線溝パターンのレジストマスク１１を用いて、ドライエッチング法により、配線溝開口部に残存する第３のマスクのａ−Ｓｉ膜２４をエッチングして、図５（ｄ）に示すように、配線溝パターン２１を形成する。
このエッチングは、通常のプラズマエッチング装置を使用して、例えばエッチングガスとして、塩素（Ｃｌ2 ）、臭化水素酸（ＨＢｒ）、及び酸素（Ｏ2 ）を用い、ガス流量比（Ｃｌ2 ：ＨＢｒ：Ｏ2 ）を１０：２：１、ＲＦパワーを２０Ｗ、基板温度を０℃に設定する。
【００５６】
このエッチング条件下で、ＳｉＮ膜に対するエッチング選択比（Ｓｉ／ＳｉＮ）として２０以上を得ることが出来るので、下地の第２のマスクとなるＳｉＮ膜９がエッチングされるようなことは殆どない。
また、ＳｉＯ2 膜に対するエッチング選択比（Ｓｉ／ＳｉＯ2 ）も２０以上の選択比が得られるので、接続孔底部に残存する第一マスク形成層のＳｉＯ2 膜８が局所的にエッチングされるようなことは生じない。
そして、続いて、酸素（Ｏ2 ）プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を行うことにより、レジストマスク１１とエッチング処理の際に生じた残留付着物は、ＰＡＥ膜７に損傷を与えること無く完全に除去することが出来る。
【００５７】
次いで、接続孔パターン２５（図４（ｂ）参照）が形成されている第２のマスク形成層のＳｉＮ膜９を用いて、図５（ｅ）に示すように、ドライエッチング法により接続孔底部に残留するＳｉＯ２膜８及びＰＡＥ膜７をエッチングして接続孔２３を形成する。
【００５８】
ＳｉＯ2 膜８のエッチングは、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてオクタフルオロブタン（Ｃ4 Ｆ8 ）、一酸化炭素（ＣＯ）、及びアルゴン（Ａｒ）を用い、ガス流量比（Ｃ4 Ｆ8 ：ＣＯ：Ａｒ）を１：５：２０、バイアスパワーを１２００Ｗ、基板温度を２０℃に設定する。
このエッチング条件下では、ＳｉＮ膜に対する１０以上のエッチング選択比（ＳｉＯ2 ／ＳｉＮ）を得ることが出来るので、第２のマスクとなるＳｉＮ膜９は殆どエッチングされることはない。
【００５９】
また、ＰＡＥ膜７をエッチングしえ接続孔２３を開口する際には、通常の高密度プラズマエッチング装置を使用し、エッチングガスには例えばアンモニア（ＮＨ3 ）を用い、ＲＦパワーを１５０Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下で、ＳｉＮ膜、ＳｉＯ2 膜、及びＳｉＯＣ膜に対するエッチング選択比は、１００以上になる。
【００６０】
更に、配線溝パターン２２が形成された第３のマスクのａ−Ｓｉ膜２４を用いて、図６（ｆ）に示すように、ドライエッチング法により、第２のマスクとなるＳｉＮ膜９の配線溝パターン２２を形成する。
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン（ＣＨ2 Ｆ2 ）、酸素（Ｏ2 ）、及びアルゴン（Ａｒ）を用い、ガス流量比（ＣＨ2 Ｆ2 ：Ｏ2 ：Ａｒ）を２：１：５、バイアスパワーを１００Ｗに設定する。
このエッチング条件下では、ａ−Ｓｉ膜に対する１０程度のガス選択比（ＳｉＮ／Ｓｉ）を得ることが出来るので、第３のマスクのａ−Ｓｉ膜２４が例えば３０ｎｍ以上あれば、余裕を持って第二マスク形成層の１００ｎｍ厚さのＳｉＮ膜９を開口することが出来る。
【００６１】
また、第３のマスクのａ−Ｓｉ膜２４を用いて第２のマスクのＳｉＮ膜９をエッチングする際、接続孔底部に露出するＳｉＯＣ膜６を途中までエッチングして接続孔２３を掘り下げることができる。
このエッチング条件下では、ＳｉＯＣ膜に対するエッチング選択比（ＳｉＮ／ＳｉＯＣ）を１弱にすることができるので、１００ｎｍ厚のＳｉＮ膜９をエッチングする場合、必要なオーバーエッチング量を含めて接続孔２３はＳｉＯＣ膜６内に１５０〜２００ｎｍの深さまで掘り下げられることになる。
【００６２】
次に、図６（ｇ）に示すように、接続孔２３の底部に残ったＳｉＯＣ膜６をエッチングして接続孔１４を開口する。ここで、配線溝パターン１１が形成されている第２のマスクのＳｉＮ膜９を用いて、同時に、配線溝領域に残存する第１のマスクのＳｉＯ2 膜８をエッチングして開口部１５を形成する。
【００６３】
このエッチングは、一般的なマグネトロン方式のエッチング装置を使用し、例えばエッチングガスとしてのオクタフルオロシクロペンテン（Ｃ5 Ｆ8 ）、一酸化炭素（ＣＯ）、アルゴン（Ａｒ）、及び酸素（Ｏ2 ）を用い、ガス流量比（Ｃ5 Ｆ8 ：ＣＯ：Ａｒ：Ｏ2 ）を１：１０：５：１、バイアスパワーを１６００Ｗ、及び基板温度を２０℃に設定する。
このエッチング条件下では、ＳｉＮ膜に対する１０以上のエッチング選択比（ＳｉＯＣ／ＳｉＮ）を得ることが出来るので、第２のマスクのＳｉＮ膜９の膜厚が１００ｎｍあれば、接続孔底部に残る膜厚２００〜２５０ｎｍのＳｉＯＣ膜６をエッチングする際、十分に余裕を持って配線溝上方の広がりや肩落ちを抑制した良好な開口形状を得ることが出来る。
【００６４】
次いで、図６（ｈ）に示すように、実施形態例１と同様にして、配線溝パターン１５の底部に残存するＰＡＥ膜７をエッチングして配線溝１６を形成し、接続孔１４底部にあるＳｉＣ膜５をエッチングして、接続孔１４をＣｕ埋め込み層４に連通させて、所定のデュアルダマシン加工を完了する。
以下、図示しないが、実施形態例１と同様にして、デュアルダマシン構造の多層配線構造を得ることができる。
尚、配線溝領域外に残存した第２のマスクのＳｉＮ膜９は、接続孔底部のＳｉＣ膜５をエッチングする過程で除去される。
【００６５】
上述した工程を経て形成されたデュアルダマシン構造の多層配線は、接続孔パターンを有するレジストマスク１２を形成する際の下地層の段差が殆ど無いので、高精度の接続孔パターンを有するレジストマスク１２を形成することができる。このレジストマスク２１を使うことにより、配線溝の形状悪化無く安定して微細寸法の接続孔開口を形成することができるので、良好なヴィアコンタント特性を得ることが出来る。
また、接続孔のパターニングを行った後、配線溝のパターニングを行い、上層配線と接続孔のマスクアライメントが間接合わせとならないので、アライメント誤差の小さい多層配線を形成することができる。
本実施形態例の各工程を含むデュアルダマシンプロセスにより、高精度でパターニングされた多層配線構造を有する半導体装置を高い歩留まりで製造することができる。
【００６６】
実施形態例１及び２に記載の層間絶縁膜は、表記された膜種、膜厚、成膜方法に限定されることはない。Ｃｕ膜の酸化防止層として堆積したＳｉＣ膜５、１９は、ＣＶＤ法により形成されるＳｉＮ膜としてもよく、ＳｉＣ膜中に窒素（Ｎ2 ）や水素（Ｈ）等の軽元素が含有した膜を用いても良い。
接続孔層間膜となるＳｉＯＣ膜６と配線層間膜となるＰＡＥ膜７の積層構造は、例えばＳｉＯＣ膜の代わりに、ＣＶＤ法により成膜されたＳｉＯＦ膜やＳｉＯ2 膜、スピンコート法により形成されるＭＳＱ膜やＨＳＱ膜でもよく、ＰＡＥ膜の代わりに、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜の適用も可能である。さらに、キセロゲル膜、多孔質構造を有するＭＳＱ膜や有機ポリマー等の適用や、これらの組み合わせでも良い。
【００６７】
また、実施形態例１及び２では、ＰＡＥ膜とＭＳＱ膜の上に成膜された第一マスク形成層のＳｉＯ2 膜８、第２マスク形成層のＳｉＮ膜９、及び第３マスク形成層のＳｉＯ2 膜２０又はａ−Ｓｉ膜２４は、それぞれ、膜厚が１５０ｎｍ、１００ｎｍ、及び５０ｎｍとなっているが、上層マスクを用いて下層マスクをエッチング出来る組み合わせの膜種、膜厚、製法であれば、実施形態例１及び２の例示に限る必要がないことは勿論である。
例えば、第二マスク形成層をＳｉＮ膜に代えて、ＣＶＤ法で成膜したＳｉＣ膜としても良く、また、エッチング選択比が許す限り、各マスク形成層を薄膜化することもできる。
【００６８】
また、第三マスク形成層に対してエッチング選択比が大きな第四のエッチングマスクを形成して更に薄膜化してゆくことにより、最上層マスク段差を低減していくことも可能である。その場合は、接続孔の開口をＰＡＥ層７まで行った後に、順次、上層マスクを用いたエッチングにより配線溝パターンを下層マスク形成層に転写していけば良い。
【００６９】
実施形態例１では、最上層の第三マスク形成層としてＳｉＯ2 膜２０を成膜しているが、スパッタリング法により成膜したアモルファスシリコン膜（ａ−Ｓｉ）にすることにより、更に薄膜化することもできる。
【００７０】
実施形態例２では、最上層の第三マスク形成層をａ−Ｓｉ膜に代えてＳｉＯ2 膜とすることも可能であるが、第一マスク形成層と同一材料である場合には、図５（ｄ）に示す接続孔底部のＳｉＯ2 膜の残し量に注意を払わないと、ＰＡＥ膜７が露出する危険性がある。
【００７１】
実施形態例１及び２では、ＳｉＯ2 膜８は、図３（ｇ）等に示すように、最終的に配線層間として約５０ｎｍ残存させているが、バリアメタルとの密着性やＣｕ−ＣＭＰ工程における機械的強度、もしくはＣｕ酸化防止層１９を成膜する前に行われるＣｕ酸化物の還元処理時の損傷が問題にならなければ、第一マスク形成層をＳｉＯ2 膜に代えて、ＳｉＯＦ膜、ＭＳＱ膜、ＨＳＱ膜等の無機系低誘電率膜とすることも可能である。
また、同様の制限が許す限り、第１のマスクをデュアルダマシンエッチング工程やＣｕ−ＣＭＰ工程にて除去することも可能である。
【００７２】
【発明の効果】
本発明によれば、低誘電率層間絶縁膜内にデュアルダマシン構造の多層配線を有する半導体装置の製造に際し、低誘電率層間絶縁膜上に少なくとも２種類以上の材料を用いて、３層以上のエッチングマスクを構成とすることにより、接続孔形成のためのレジストマスクを形成する際の下地層の段差を低減することができる。
また、３層以上のエッチングマスク構造により、接続孔を層間膜途中まで開口後に最上層マスクを用いて下層マスクに配線溝パターンを形成するとともに、接続孔の開口をさらに下層配線近くまで進めることにより、その後のエッチングマスクを用いた接続孔開口に要するエッチング量を低減でき、さらなるエッチングマスク段差の低減、もしくは良好なデュアルダマシン加工形状を得ることが可能となる。
また、低誘電率膜上に少なくとも２種類以上の材料を用いて、３層以上のエッチングマスク構成とすることにより、接続孔の一部開口後に配線溝のレジストパターニングを行うことが可能となり、配線溝と接続孔のマスクアライメントにて間接合わせを回避することが出来る。
本発明方法を適用することにより、デュアルダマシン構造の多層配線を有する高集積微細で高性能半導体装置を高歩留まりで製造することができる。
【図面の簡単な説明】
【図１】図１（ａ）から（ｃ）は、それぞれ、実施形態例１の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図２】図２（ｄ）から（ｆ）は、それぞれ、図１（ｃ）に続いて、実施形態例１の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図３】図３（ｇ）と（ｈ）は、それぞれ、図２（ｆ）に続いて、実施形態例１の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図４】図４（ａ）と（ｂ）は、それぞれ、実施形態例２の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図５】図５（ｃ）から（ｅ）は、それぞれ、図４（ｂ）に続いて、実施形態例２の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図６】図６（ｆ）から（ｈ）は、それぞれ、図５（ｅ）に続いて、実施形態例２の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図７】図７（ａ）と（ｂ）は、それぞれ、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図８】図８（ｃ）から（ｅ）は、それぞれ、図７（ｂ）に続いて、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【図９】図９（ｆ）と（ｇ）は、それぞれ、図８（ｅ）に続いて、従来の方法によりデュアルダマシン構造を形成する際の各工程の断面図である。
【符号の説明】
１……下地絶縁膜、２……有機膜、３……酸化シリコン（ＳｉＯ2 ）膜、４……Ｃｕ埋め込み配線、５……炭化シリコン（ＳｉＣ）膜、６……炭素含有酸化シリコン（ＳｉＯＣ）膜、７……ポリアリールエーテル（ＰＡＥ）膜、８……ＳｉＯ2 膜、９……ＳｉＮ膜、１０……レジストマスク、１１……第２のマスク、１２……レジストマスク、１３、１４……接続孔、１５……開口部、１６……配線溝、１７……Ｔａ膜、、１８……Ｃｕ膜、１９……ＳｉＣ膜、２０……ＳｉＯ2 膜、２１……配線溝パターン、２２……配線溝パターン、２３……接続孔、２４……ａ−Ｓｉ膜、２５……接続孔パターン。
Claims (7)
- 有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
（イ）半導体基板上に、接続孔を貫通させる絶縁膜として第一の絶縁膜、及び配線層間の絶縁膜として有機絶縁膜からなる第二の絶縁膜を順次成膜する工程と、
（ロ）前記第二の絶縁膜上に、第１のマスク、第２のマスク、及び第３のマスクをそれぞれ形成する、第一マスク形成層、第二マスク形成層、及び第三マスク形成層を順次成膜する工程と、
（ハ）前記第三マスク形成層をパターニングして配線溝パターンを有する第３のマスクを形成する工程と、
（ニ）前記第３のマスクを含む第二マスク形成層上に接続孔パターンを有するレジストマスクを形成する工程と、
（ホ）前記レジストマスクを使って前記第３のマスク、前記第二マスク形成層、及び前記第一マスク形成層をエッチングし、更に前記第二の絶縁膜をエッチングして、接続孔を開口する工程と、
（ヘ）前記第３のマスクを用いて前記第二マスク形成層をエッチングして、配線溝パターンを有する第２のマスクを形成すると共に、前記第一の絶縁膜の途中まで接続孔を開口する工程と、
（ト）前記第２のマスクを用いて前記第一マスク形成層をエッチングして、配線溝パターンを有する第１のマスクを形成すると共に、前記接続孔の底部に残存する前記第一の絶縁膜をエッチングして接続孔を開口する工程と、
（チ）前記第１ないしは第２のマスクを用いて前記第二の絶縁膜をエッチングし、前記第二の絶縁膜に配線溝を形成する工程と、
（リ）少なくとも前記第２及び第３のマスクを除去する工程と
を有することを特徴とする半導体装置の製造方法。 - 有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
（イ）半導体基板上に、接続孔を貫通させる絶縁膜として第一の絶縁膜、及び配線層間の絶縁膜として有機絶縁膜からなる第二の絶縁膜を順次成膜する工程と、
（ロ）前記第二の絶縁膜上に、第１のマスク、第２のマスク、及び第３のマスクをそれぞれ形成する、第一マスク形成層、第二マスク形成層、及び第三マスク形成層を順次成膜する工程と、
（ハ）前記第三マスク形成層上に接続孔パターンを有する第１のレジストマスクを形成する工程と、
（ニ）前記第１のレジストマスクを用いて、前記第三マスク形成層、前記第二マスク形成層、及び前記第一マスク形成層の途中まで接続孔を開口する工程と、
（ホ）前記第三マスク形成層上に配線溝パターンを有する第２のレジストマスクを形成し、前記第２のレジストマスクを用いて前記第三マスク形成層をエッチングして前記第３のマスクを形成する工程と、
（へ）前記第２のマスク形成層を用いて前記第一マスク形成層及び前記第二の絶縁膜をエッチングして接続孔を開口する工程と、
（ト）前記第３のマスクを用いて前記第二マスク形成層をエッチングして、配線溝パターンを有する第２のマスクを形成すると共に、前記第一の絶縁膜を途中までエッチングして接続孔を形成する工程と、
（チ）前記第２のマスクを用いて前記第一マスク形成層をエッチングして、配線溝パターンを有する第１のマスクを形成すると共に、前記第一の絶縁膜をエッチングして接続孔を開口する工程と、
（リ）前記第１ないしは第２のマスクを用いて前記第二の絶縁膜をエッチングして、配線溝を形成する工程と、
（ヌ）少なくとも前記第２、及び第３のマスクを除去する工程と
を有することを特徴とした半導体装置の製造方法。 - 前記工程（イ）では、前記第一の絶縁膜としてメチルシルセスキオキサン膜を、第二の絶縁膜として有機膜を成膜することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記工程（ロ）では、前記第一、第二、及び第三マスク形成層を光透過性を有する材料で成膜することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記工程（ロ）では、上層のマスク形成層に形成したマスクを用いて反応性イオンエッチング法により下層のマスク形成層を加工出来る材料で、前記第一、第二、及び第三マスク形成層を成膜することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記工程（ロ）では、前記第一マスク形成層としてシリコン酸化膜、前記第二マスク形成層としてシリコン窒化膜、及び前記第三マスク形成層としてシリコン酸化膜をそれぞれ成膜することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記工程（ロ）では、前記第一マスク形成層としてシリコン酸化膜、前記第二マスク形成層としてシリコン窒化膜、及び前記第三マスク形成層として非晶質シリコン膜をそれぞれ成膜することを特徴とする請求項２に記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002221069A JP4193438B2 (ja) | 2002-07-30 | 2002-07-30 | 半導体装置の製造方法 |
| TW092119693A TWI254379B (en) | 2002-07-30 | 2003-07-18 | Method for manufacturing a semiconductor device |
| US10/522,486 US20060166482A1 (en) | 2002-07-30 | 2003-07-29 | Semiconductor device manufacturing device |
| KR1020057001516A KR20050027133A (ko) | 2002-07-30 | 2003-07-29 | 반도체장치의 제조방법 |
| PCT/JP2003/009602 WO2004012254A1 (ja) | 2002-07-30 | 2003-07-29 | 半導体装置の製造方法 |
| US11/863,403 US7534721B2 (en) | 2002-07-30 | 2007-09-28 | Semiconductor device manufacturing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002221069A JP4193438B2 (ja) | 2002-07-30 | 2002-07-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004063859A JP2004063859A (ja) | 2004-02-26 |
| JP4193438B2 true JP4193438B2 (ja) | 2008-12-10 |
Family
ID=31184831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002221069A Expired - Fee Related JP4193438B2 (ja) | 2002-07-30 | 2002-07-30 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20060166482A1 (ja) |
| JP (1) | JP4193438B2 (ja) |
| KR (1) | KR20050027133A (ja) |
| TW (1) | TWI254379B (ja) |
| WO (1) | WO2004012254A1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4256347B2 (ja) * | 2003-04-30 | 2009-04-22 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2005203429A (ja) * | 2004-01-13 | 2005-07-28 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| JP2005203672A (ja) * | 2004-01-19 | 2005-07-28 | Sony Corp | 半導体装置の製造方法 |
| JP2006024811A (ja) * | 2004-07-09 | 2006-01-26 | Sony Corp | 半導体装置の製造方法 |
| JP2006253645A (ja) | 2005-02-14 | 2006-09-21 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP4788415B2 (ja) | 2006-03-15 | 2011-10-05 | ソニー株式会社 | 半導体装置の製造方法 |
| JP4321570B2 (ja) | 2006-09-06 | 2009-08-26 | ソニー株式会社 | 半導体装置の製造方法 |
| JP5162869B2 (ja) * | 2006-09-20 | 2013-03-13 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP4237216B2 (ja) * | 2006-10-05 | 2009-03-11 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7521358B2 (en) * | 2006-12-26 | 2009-04-21 | Lam Research Corporation | Process integration scheme to lower overall dielectric constant in BEoL interconnect structures |
| JP2008288430A (ja) * | 2007-05-18 | 2008-11-27 | Toshiba Corp | 半導体装置の製造方法 |
| KR100876816B1 (ko) * | 2007-06-29 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| US20110165719A1 (en) * | 2008-03-13 | 2011-07-07 | Florian Solzbacher | Methods of forming an embedded cavity for sensors |
| CN103503122B (zh) | 2011-05-24 | 2016-05-18 | 索尼公司 | 半导体装置 |
| CN103828028B (zh) * | 2011-09-05 | 2016-08-17 | Spp科技股份有限公司 | 等离子体蚀刻方法 |
| JP5957840B2 (ja) * | 2011-10-04 | 2016-07-27 | ソニー株式会社 | 半導体装置の製造方法 |
| US9257298B2 (en) * | 2014-03-28 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Systems and methods for in situ maintenance of a thin hardmask during an etch process |
| US9576894B2 (en) * | 2015-06-03 | 2017-02-21 | GlobalFoundries, Inc. | Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same |
| US10153161B1 (en) * | 2017-11-27 | 2018-12-11 | Nanya Technology Corporation | Method for manufacturing a semiconductor structure |
| KR102440139B1 (ko) | 2017-12-15 | 2022-09-06 | 삼성전자주식회사 | 반도체 소자 |
| US11101175B2 (en) * | 2018-11-21 | 2021-08-24 | International Business Machines Corporation | Tall trenches for via chamferless and self forming barrier |
| CN110323181B (zh) * | 2019-07-17 | 2021-08-24 | 武汉新芯集成电路制造有限公司 | 一种半导体器件的制造方法 |
| CN113097056A (zh) * | 2019-12-23 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1189224A (zh) | 1995-06-26 | 1998-07-29 | 美国3M公司 | 可在反射和透射状态之间转换的光板 |
| US5799507A (en) | 1996-10-25 | 1998-09-01 | Elcor Corporation | Hydrocarbon gas processing |
| EP1063563B1 (en) | 1999-01-07 | 2003-04-16 | Citizen Watch Co. Ltd. | Lcd device and method of manufacture thereof |
| JP3436221B2 (ja) * | 1999-03-15 | 2003-08-11 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2002026122A (ja) * | 2000-07-04 | 2002-01-25 | Sony Corp | 半導体装置の製造方法 |
| JP4377040B2 (ja) * | 2000-07-24 | 2009-12-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体の製造方法 |
| US20030064582A1 (en) * | 2001-09-28 | 2003-04-03 | Oladeji Isaiah O. | Mask layer and interconnect structure for dual damascene semiconductor manufacturing |
-
2002
- 2002-07-30 JP JP2002221069A patent/JP4193438B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-18 TW TW092119693A patent/TWI254379B/zh not_active IP Right Cessation
- 2003-07-29 WO PCT/JP2003/009602 patent/WO2004012254A1/ja active Application Filing
- 2003-07-29 KR KR1020057001516A patent/KR20050027133A/ko not_active Application Discontinuation
- 2003-07-29 US US10/522,486 patent/US20060166482A1/en not_active Abandoned
-
2007
- 2007-09-28 US US11/863,403 patent/US7534721B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200411771A (en) | 2004-07-01 |
| JP2004063859A (ja) | 2004-02-26 |
| US7534721B2 (en) | 2009-05-19 |
| TWI254379B (en) | 2006-05-01 |
| WO2004012254A1 (ja) | 2004-02-05 |
| US20080026563A1 (en) | 2008-01-31 |
| US20060166482A1 (en) | 2006-07-27 |
| WO2004012254A8 (ja) | 2004-04-15 |
| KR20050027133A (ko) | 2005-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4193438B2 (ja) | 半導体装置の製造方法 | |
| JP3778174B2 (ja) | 半導体装置及びその製造方法 | |
| US7176120B2 (en) | Method of manufacturing semiconductor device | |
| US6689695B1 (en) | Multi-purpose composite mask for dual damascene patterning | |
| KR100487948B1 (ko) | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 | |
| JP4486303B2 (ja) | 半導体装置の相互接続構造においてバイアとトレンチの間に生じ得るミスアライメントに起因する影響を回避するための方法 | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| US7259089B2 (en) | Semiconductor device manufacturing method that includes forming a wiring pattern with a mask layer that has a tapered shape | |
| JP2002043419A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20070232048A1 (en) | Damascene interconnection having a SiCOH low k layer | |
| JP2006253645A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004055781A (ja) | 半導体装置の製造方法 | |
| KR101192410B1 (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
| TW200414425A (en) | Manufacturing method of semiconductor device | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| JP2006165214A (ja) | 半導体装置およびその製造方法 | |
| JP2005217223A (ja) | 半導体装置の製造方法 | |
| JP2005353633A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR20010058563A (ko) | 쌍상감법을 이용한 반도체 메모리 소자의 패턴 형성 방법 | |
| KR100460745B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| JPH08264644A (ja) | 接続孔を形成する工程を有する半導体装置の製造方法 | |
| JP2007027447A (ja) | 半導体装置の製造方法 | |
| KR20050023204A (ko) | 반도체 장치의 제조방법 | |
| JP3958071B2 (ja) | 半導体装置製造方法 | |
| JP2006332408A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040319 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |