JPH08264644A - 接続孔を形成する工程を有する半導体装置の製造方法 - Google Patents
接続孔を形成する工程を有する半導体装置の製造方法Info
- Publication number
- JPH08264644A JPH08264644A JP7062465A JP6246595A JPH08264644A JP H08264644 A JPH08264644 A JP H08264644A JP 7062465 A JP7062465 A JP 7062465A JP 6246595 A JP6246595 A JP 6246595A JP H08264644 A JPH08264644 A JP H08264644A
- Authority
- JP
- Japan
- Prior art keywords
- insulating material
- forming
- wiring
- connection hole
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 接続孔を有する半導体装置の製造方法につい
て、セルフアラインでヴィアホール等の接続孔形成を行
える技術の提供。 【構成】 Ａｌ等の配線材料１をＳｉＮ等の第１の絶縁
材２１から成るマスク層を含むマスク２で加工し、平坦
化加工を施して前記第１の絶縁材から成るマスク層２１
ａを露出させ、第１の絶縁材から成る層５を更に形成
し、層５の上にＳｉＯ2 等の第２の絶縁材６から成る層
間膜を形成し、該第２の絶縁材６に対して第１の絶縁材
５のエッチングレートが小さい条件を用いてエッチング
を層５中で止める加工を行い、第１の絶縁材（ＳｉＮ）
の方が第２の絶縁材（ＳｉＯ2 ）よりもエッチングレー
トが大きい条件で加工を行い、配線上のみに接続孔７を
開口する。
て、セルフアラインでヴィアホール等の接続孔形成を行
える技術の提供。 【構成】 Ａｌ等の配線材料１をＳｉＮ等の第１の絶縁
材２１から成るマスク層を含むマスク２で加工し、平坦
化加工を施して前記第１の絶縁材から成るマスク層２１
ａを露出させ、第１の絶縁材から成る層５を更に形成
し、層５の上にＳｉＯ2 等の第２の絶縁材６から成る層
間膜を形成し、該第２の絶縁材６に対して第１の絶縁材
５のエッチングレートが小さい条件を用いてエッチング
を層５中で止める加工を行い、第１の絶縁材（ＳｉＮ）
の方が第２の絶縁材（ＳｉＯ2 ）よりもエッチングレー
トが大きい条件で加工を行い、配線上のみに接続孔７を
開口する。
Description
【０００１】
【産業上の利用分野】本発明は、接続孔を形成する工程
を有する半導体装置の製造方法に関する。本発明は、各
種の半導体装置について用いることができる。
を有する半導体装置の製造方法に関する。本発明は、各
種の半導体装置について用いることができる。
【０００２】
【従来の技術及びその問題点】半導体集積回路の配線は
微細化が進んでいるが、パターニングを行うリソグラフ
ィー装置（いわゆるステッパーと称される縮小投影露光
装置等）のレイヤー間（層間）の合わせ精度は、限界に
近づいている。
微細化が進んでいるが、パターニングを行うリソグラフ
ィー装置（いわゆるステッパーと称される縮小投影露光
装置等）のレイヤー間（層間）の合わせ精度は、限界に
近づいている。
【０００３】従来、位置合わせについては、例えばコン
タクトホールパターンが配線パターンに対して０. ２μ
ｍ程度ズレてもカバーできるように、下地配線パターン
に“座布団”と呼ばれる太らせパターンを設けていた。
仮にパターン間にズレがあっても、この太らせた部分に
ついてはズレが吸収され、接続が保証される。しかしこ
のため、この“座布団”パターンがコンタクトピッチの
微細化を制限していることになる。かつそれと共に、微
細化に伴って、“座布団”パターン自体を解像すること
も難しくなっている。
タクトホールパターンが配線パターンに対して０. ２μ
ｍ程度ズレてもカバーできるように、下地配線パターン
に“座布団”と呼ばれる太らせパターンを設けていた。
仮にパターン間にズレがあっても、この太らせた部分に
ついてはズレが吸収され、接続が保証される。しかしこ
のため、この“座布団”パターンがコンタクトピッチの
微細化を制限していることになる。かつそれと共に、微
細化に伴って、“座布団”パターン自体を解像すること
も難しくなっている。
【０００４】このために、オーバーラップレスコンタク
トと呼ばれる技術の開発が盛んに行われるようになって
いる。
トと呼ばれる技術の開発が盛んに行われるようになって
いる。
【０００５】このオーバーラップレスコンタクト技術
は、配線パターンから“座布団”パターンをなくし、そ
れでもヴィアホールパターンとの合わせズレが生じても
コンタクトホールエッチングが配線上から外れない、も
しくは配線上で止まるようにすることを目的として開発
されたものである。
は、配線パターンから“座布団”パターンをなくし、そ
れでもヴィアホールパターンとの合わせズレが生じても
コンタクトホールエッチングが配線上から外れない、も
しくは配線上で止まるようにすることを目的として開発
されたものである。
【０００６】このような改良技術として、例えば図１４
（ａ）に示すように、メタル配線１である例えばＡｌ配
線形成後にＰ−ＳｉＮ（シリコンナイトライド）のサイ
ドウォール１ａを形成し、ＳｉＯ2 から成る層間膜６’
に対するヴィアコンタクトの加工にＳｉＯ2 ／ＳｉＮ選
択比の高い条件を用いる方法がある。これによればヴィ
アコンタクトパターンがズレても、図１４（ｂ）に示す
ヴィアホール７のように、コンタクトホールはＳｉＮの
サイドウォール１ａで止めることができる。
（ａ）に示すように、メタル配線１である例えばＡｌ配
線形成後にＰ−ＳｉＮ（シリコンナイトライド）のサイ
ドウォール１ａを形成し、ＳｉＯ2 から成る層間膜６’
に対するヴィアコンタクトの加工にＳｉＯ2 ／ＳｉＮ選
択比の高い条件を用いる方法がある。これによればヴィ
アコンタクトパターンがズレても、図１４（ｂ）に示す
ヴィアホール７のように、コンタクトホールはＳｉＮの
サイドウォール１ａで止めることができる。
【０００７】しかし、ＳｉＮサイドウォール１ａの幅は
そう厚くすることはできず、なおかつサイドウォール１
ａはスロープを持つために、図１５（ａ）に符号１ｂで
示すような高アスペクト比の溝状にエッチングが進行し
てしまうことが多い。このような溝１ｂが生じたヴィア
ホール７を導電材料で埋め込んでも、埋め込み不良とな
る。例えば図１５（ｂ）に示すように、密着層８ａを介
してブランケットタングステン（以下Ｂｌｋ−Ｗと表記
することもある）９ａを埋め込むと、図１５（ｂ）に符
号９ｂで示すようなＢｌｋ−Ｗの埋め込み不良を生じ
る。
そう厚くすることはできず、なおかつサイドウォール１
ａはスロープを持つために、図１５（ａ）に符号１ｂで
示すような高アスペクト比の溝状にエッチングが進行し
てしまうことが多い。このような溝１ｂが生じたヴィア
ホール７を導電材料で埋め込んでも、埋め込み不良とな
る。例えば図１５（ｂ）に示すように、密着層８ａを介
してブランケットタングステン（以下Ｂｌｋ−Ｗと表記
することもある）９ａを埋め込むと、図１５（ｂ）に符
号９ｂで示すようなＢｌｋ−Ｗの埋め込み不良を生じ
る。
【０００８】また、別の方法として、ヴィアコンタクト
を順テーパに開口し、ホールの底を絞ることで合わせズ
レをカバーする手法もある。しかし、この手法ではホー
ル底の径が０．１μｍといった極めて小さいものにする
必要があるために、数百万もの数になるヴィアコンタク
ト総てでオーミックコンタクトが得られるかが問題とな
る。
を順テーパに開口し、ホールの底を絞ることで合わせズ
レをカバーする手法もある。しかし、この手法ではホー
ル底の径が０．１μｍといった極めて小さいものにする
必要があるために、数百万もの数になるヴィアコンタク
ト総てでオーミックコンタクトが得られるかが問題とな
る。
【０００９】一方、Ｓｉ基板上のコンタクトホール形成
には、オフセット酸化膜を用いたセルフアラインコンタ
クト法が開発されており、合わせズレが克服されてい
る。ヴィアホール形成においてもセルフアラインで形成
することが望ましいが、現在のところ具体的な技術が開
発されていない。よって従来からあるオーバーラップレ
スコンタクト形成方法の問題点を解決し、セルフライン
でヴィアホールを形成する技術の開発が望まれているの
が現状である。
には、オフセット酸化膜を用いたセルフアラインコンタ
クト法が開発されており、合わせズレが克服されてい
る。ヴィアホール形成においてもセルフアラインで形成
することが望ましいが、現在のところ具体的な技術が開
発されていない。よって従来からあるオーバーラップレ
スコンタクト形成方法の問題点を解決し、セルフライン
でヴィアホールを形成する技術の開発が望まれているの
が現状である。
【００１０】
【発明の目的】本発明は上記事情に鑑みてなされたもの
で、接続孔を有する半導体装置の製造方法について、セ
ルフアラインでヴィアホール等の接続孔形成（ホール形
成）を行うことができる技術を提供することを目的とす
る。
で、接続孔を有する半導体装置の製造方法について、セ
ルフアラインでヴィアホール等の接続孔形成（ホール形
成）を行うことができる技術を提供することを目的とす
る。
【００１１】
【目的を達成する手段】本発明は、接続孔を形成する工
程を有する半導体装置の製造方法において、配線材料を
第１の絶縁材から成るマスク層を含むマスクで加工して
配線を形成する工程と、平坦化加工を施して前記第１の
絶縁材から成るマスク層を露出させる工程と、その後に
第１の絶縁材から成る層を形成する工程と、該第１の絶
縁材から成る層の上に第２の絶縁材から成る層間膜を形
成する工程と、該第２の絶縁材に対して第１の絶縁材の
エッチングレートが小さい条件を用いたエッチングを行
って、該エッチングを第１の絶縁材から成る層中で止め
る加工を行う工程と、次に第１の絶縁材の方が第２の絶
縁材よりもエッチングレートが大きい条件で加工を行
い、配線上のみに接続孔を開口する工程を行うことを特
徴とする接続孔を形成する工程を有する半導体装置の製
造方法であって、これにより上記目的を達成するもので
ある。
程を有する半導体装置の製造方法において、配線材料を
第１の絶縁材から成るマスク層を含むマスクで加工して
配線を形成する工程と、平坦化加工を施して前記第１の
絶縁材から成るマスク層を露出させる工程と、その後に
第１の絶縁材から成る層を形成する工程と、該第１の絶
縁材から成る層の上に第２の絶縁材から成る層間膜を形
成する工程と、該第２の絶縁材に対して第１の絶縁材の
エッチングレートが小さい条件を用いたエッチングを行
って、該エッチングを第１の絶縁材から成る層中で止め
る加工を行う工程と、次に第１の絶縁材の方が第２の絶
縁材よりもエッチングレートが大きい条件で加工を行
い、配線上のみに接続孔を開口する工程を行うことを特
徴とする接続孔を形成する工程を有する半導体装置の製
造方法であって、これにより上記目的を達成するもので
ある。
【００１２】本発明の好ましい態様にあっては、第１の
絶縁材がＳｉＮもしくはＳｉＯＮであり、第２の絶縁材
がＳｉＯ2 である構成とする。
絶縁材がＳｉＮもしくはＳｉＯＮであり、第２の絶縁材
がＳｉＯ2 である構成とする。
【００１３】また本発明の他の好ましい態様では、接続
孔形成加工にＣ4 Ｆ8 やＣＨ2 Ｆ2のような堆積性ガス
を少なくとも含む混合ガスを用い、堆積ガスの流量比で
各ステップの選択比を制御する構成とする。
孔形成加工にＣ4 Ｆ8 やＣＨ2 Ｆ2のような堆積性ガス
を少なくとも含む混合ガスを用い、堆積ガスの流量比で
各ステップの選択比を制御する構成とする。
【００１４】また、別の好ましい態様にあっては、接続
孔形成加工において、段階的にイオンエネルギー（ＲＦ
バイアス）を変えることで選択比を制御する構成とす
る。
孔形成加工において、段階的にイオンエネルギー（ＲＦ
バイアス）を変えることで選択比を制御する構成とす
る。
【００１５】
【作用】本発明によれば、接続孔のセルフアラインによ
る形成（自己整合的形成）が可能となり、特に、従来は
セルフアラインでの形成が困難であった上層配線間ヴィ
アホールのセルフアライン形成が可能となって、微細な
半導体装置の製造について好適である。
る形成（自己整合的形成）が可能となり、特に、従来は
セルフアラインでの形成が困難であった上層配線間ヴィ
アホールのセルフアライン形成が可能となって、微細な
半導体装置の製造について好適である。
【００１６】
【実施例】以下本発明の実施例について具体的に説明す
る。但し当然のことではあるが、本発明は以下の実施例
により限定を受けるものではない。
る。但し当然のことではあるが、本発明は以下の実施例
により限定を受けるものではない。
【００１７】実施例１ この実施例は、本発明を、微細化・集積化した半導体装
置である、超ＬＳＩについて、特にそのメタル配線層間
を継なぐヴィアホールをセルフアラインで形成するよう
に具体化したものである。ここでは、メタル配線をＳｉ
Ｎのような絶縁材から成る無機マスク材料を含むマスク
で加工し、平坦化加工を施して無機マスクを露出させた
後に、メタル配線の無機マスク材料と同じ絶縁膜（例え
ばここではＳｉＮ）を１層ＣＶＤした後、第２の絶縁材
としてここではＳｉＯ2 膜をＣＶＤし、更にヴィアホー
ルを第２の絶縁材であるＳｉＯ2 に対する第１の絶縁材
（無機マスク材料、ここではＳｉＮ）の選択比を変えた
２ステップで加工する構成とした。
置である、超ＬＳＩについて、特にそのメタル配線層間
を継なぐヴィアホールをセルフアラインで形成するよう
に具体化したものである。ここでは、メタル配線をＳｉ
Ｎのような絶縁材から成る無機マスク材料を含むマスク
で加工し、平坦化加工を施して無機マスクを露出させた
後に、メタル配線の無機マスク材料と同じ絶縁膜（例え
ばここではＳｉＮ）を１層ＣＶＤした後、第２の絶縁材
としてここではＳｉＯ2 膜をＣＶＤし、更にヴィアホー
ルを第２の絶縁材であるＳｉＯ2 に対する第１の絶縁材
（無機マスク材料、ここではＳｉＮ）の選択比を変えた
２ステップで加工する構成とした。
【００１８】本実施例について、図１ないし図７を参考
して更に説明する。
して更に説明する。
【００１９】本実施例においては、接続孔７（ここでは
Ｓｉ基板上のメタル配線間を接続するためのヴィアホー
ル）を形成する半導体装置（図７参照）の製造の際、配
線材料１（ここでは上からＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／
ＴｉＮ／Ｔｉの積層材料）を第１の絶縁材２１（ここで
はＳｉＮ）から成るマスク層を含むマスク２（図１）で
加工して配線を形成する工程（図２）と、平坦化加工を
施して前記第１の絶縁材から成るマスク層（図４の符号
２１ａ参照）を露出させる工程（ここでは図３のように
平坦化膜４を形成後図４のようにエッチバックを行う工
程を用いた）と、その後に第１の絶縁材（ここではＳｉ
Ｎ）から成る層５を更に形成する工程と、該第１の絶縁
材から成る層５の上に第２の絶縁材６（ここではＰ−Ｔ
ＥＯＳによるＳｉＯ2 ）から成る層間膜（図５参照）を
形成する工程と、該第２の絶縁材６に対して第１の絶縁
材５のエッチングレートが小さい条件を用いたエッチン
グを行って、該エッチングを図６に示すように第１の絶
縁材から成る層５中で止める加工を行う工程と、次に第
１の絶縁材（ＳｉＮ）の方が第２の絶縁材（ＳｉＯ2 ）
よりもエッチングレートが大きい条件で加工を行い、配
線上のみに接続孔７を開口する工程を行うことで、図７
の接続孔７を有する構造の半導体装置を製造する。
Ｓｉ基板上のメタル配線間を接続するためのヴィアホー
ル）を形成する半導体装置（図７参照）の製造の際、配
線材料１（ここでは上からＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／
ＴｉＮ／Ｔｉの積層材料）を第１の絶縁材２１（ここで
はＳｉＮ）から成るマスク層を含むマスク２（図１）で
加工して配線を形成する工程（図２）と、平坦化加工を
施して前記第１の絶縁材から成るマスク層（図４の符号
２１ａ参照）を露出させる工程（ここでは図３のように
平坦化膜４を形成後図４のようにエッチバックを行う工
程を用いた）と、その後に第１の絶縁材（ここではＳｉ
Ｎ）から成る層５を更に形成する工程と、該第１の絶縁
材から成る層５の上に第２の絶縁材６（ここではＰ−Ｔ
ＥＯＳによるＳｉＯ2 ）から成る層間膜（図５参照）を
形成する工程と、該第２の絶縁材６に対して第１の絶縁
材５のエッチングレートが小さい条件を用いたエッチン
グを行って、該エッチングを図６に示すように第１の絶
縁材から成る層５中で止める加工を行う工程と、次に第
１の絶縁材（ＳｉＮ）の方が第２の絶縁材（ＳｉＯ2 ）
よりもエッチングレートが大きい条件で加工を行い、配
線上のみに接続孔７を開口する工程を行うことで、図７
の接続孔７を有する構造の半導体装置を製造する。
【００２０】本実施例では、上記のように、第１の絶縁
材がＳｉＮもしくはＳｉＯＮであり、第２の絶縁材がＳ
ｉＯ2 である。
材がＳｉＮもしくはＳｉＯＮであり、第２の絶縁材がＳ
ｉＯ2 である。
【００２１】また本実施例では、接続孔７の形成加工
に、Ｃ4 Ｆ8 やＣＨ2 Ｆ2 のような堆積性ガスを少なく
とも含む混合ガスを用い、堆積ガスの流量比で各ステッ
プの選択比を制御するようにした。
に、Ｃ4 Ｆ8 やＣＨ2 Ｆ2 のような堆積性ガスを少なく
とも含む混合ガスを用い、堆積ガスの流量比で各ステッ
プの選択比を制御するようにした。
【００２２】本実施例のでき上がり半導体装置は、図７
に示すように、接続孔７以外の部分（コンタクトをとる
以外の部分）では、絶縁材（ここではＳｉＮから成る）
が２層２１ａ，５になっており、よって絶縁耐性が高
く、リーク低減に効果がある。また、配線材料１である
メタルへのＰ−ＴＥＯＳ等からの水分浸透防止等の効果
もある。Ｏ3 −ＴＥＯＳのメタルに対する影響防止のた
め形成するＰ−ＴＥＯＳ層３１には、そのまま保護膜と
しての機能を果たさせることができる。
に示すように、接続孔７以外の部分（コンタクトをとる
以外の部分）では、絶縁材（ここではＳｉＮから成る）
が２層２１ａ，５になっており、よって絶縁耐性が高
く、リーク低減に効果がある。また、配線材料１である
メタルへのＰ−ＴＥＯＳ等からの水分浸透防止等の効果
もある。Ｏ3 −ＴＥＯＳのメタルに対する影響防止のた
め形成するＰ−ＴＥＯＳ層３１には、そのまま保護膜と
しての機能を果たさせることができる。
【００２３】更に詳しくは、本実施例では、次に示す具
体的な工程で半導体装置を製造した。図１ないし図７を
参照する。
体的な工程で半導体装置を製造した。図１ないし図７を
参照する。
【００２４】図１を参照する。メタル配線材としてＴｉ
Ｎ／Ｔｉ／Ａｌ−０．５ｗｔ％Ｃｕ／ＴｉＮ／Ｔｉを各
々１００／１０／５００／２０／１０ｎｍスパッタリン
グで堆積する。これにより配線材料１を形成した。図
中、上から符号１１でＴｉＮ、１２でＴｉ、１３でＡｌ
−Ｃｕ、１４でＴｉＮ、１５でＴｉを示す。その後、第
１の絶縁材２１としてＰ−ＳｉＮ（プラズマシリコンナ
イトライド）を２００ｎｍ堆積する。この上にエキシマ
リソグラフィーによって配線形成用レジストパターン２
２を形成し、マグネトロンＳｉＯ2 エッチャーを用いて
以下の条件で、第１の絶縁材２１であるＰ−ＳｉＮを加
工する。以上により少なくとも第１の絶縁材２１を有す
るマスクを備えた図１の構造を得る。 Ｃ4 Ｆ8 ／ＣＦ4 ／Ａｒ ＝１０／７０／１５０ＳＣＣＭ 圧力 ＝２７Ｐａ ＲＦパワー ＝８００Ｗ 基板温度 ＝５℃ 磁束密度 ＝６．７ｍＴ オーバーエッチング率 ＝２０％ （２００ｍｍウェハ条件） なお各図中、符号１０は下地層間膜、１０ａはこの下地
層間膜に形成されたＷプラグ等のコンタクト材である。
Ｎ／Ｔｉ／Ａｌ−０．５ｗｔ％Ｃｕ／ＴｉＮ／Ｔｉを各
々１００／１０／５００／２０／１０ｎｍスパッタリン
グで堆積する。これにより配線材料１を形成した。図
中、上から符号１１でＴｉＮ、１２でＴｉ、１３でＡｌ
−Ｃｕ、１４でＴｉＮ、１５でＴｉを示す。その後、第
１の絶縁材２１としてＰ−ＳｉＮ（プラズマシリコンナ
イトライド）を２００ｎｍ堆積する。この上にエキシマ
リソグラフィーによって配線形成用レジストパターン２
２を形成し、マグネトロンＳｉＯ2 エッチャーを用いて
以下の条件で、第１の絶縁材２１であるＰ−ＳｉＮを加
工する。以上により少なくとも第１の絶縁材２１を有す
るマスクを備えた図１の構造を得る。 Ｃ4 Ｆ8 ／ＣＦ4 ／Ａｒ ＝１０／７０／１５０ＳＣＣＭ 圧力 ＝２７Ｐａ ＲＦパワー ＝８００Ｗ 基板温度 ＝５℃ 磁束密度 ＝６．７ｍＴ オーバーエッチング率 ＝２０％ （２００ｍｍウェハ条件） なお各図中、符号１０は下地層間膜、１０ａはこの下地
層間膜に形成されたＷプラグ等のコンタクト材である。
【００２５】この後本実施例ではレジスト２２を残した
まま、第１の絶縁材２１であるＰ−ＳｉＮから成る無機
マスクを少なくとも用いて、μ波Ａｌエッチャーにより
以下の条件で配線層を加工する。これにより配線材料１
がパターンニングされて配線層となった図２の構造を得
る。 ＢＣｌ3 ／Ｃｌ2 ＝８０／１２０ＳＣＣＭ 圧力 ＝６６７ｍＰａ μ波パワー ＝１０００Ｗ ＲＦパワー ＝１００Ｗ（２ＭＨｚ） 基板温度 ＝２０℃ オーバーエッチング率 ＝３０％ （２００ｍｍウェハ条件）
まま、第１の絶縁材２１であるＰ−ＳｉＮから成る無機
マスクを少なくとも用いて、μ波Ａｌエッチャーにより
以下の条件で配線層を加工する。これにより配線材料１
がパターンニングされて配線層となった図２の構造を得
る。 ＢＣｌ3 ／Ｃｌ2 ＝８０／１２０ＳＣＣＭ 圧力 ＝６６７ｍＰａ μ波パワー ＝１０００Ｗ ＲＦパワー ＝１００Ｗ（２ＭＨｚ） 基板温度 ＝２０℃ オーバーエッチング率 ＝３０％ （２００ｍｍウェハ条件）
【００２６】加工後エッチャー内のインラインμ波プラ
ズマアッシング室でレジストの剥離と防食処理を兼ね
て、以下の条件のプラズマ処理を施す。 Ｏ2 ／ＩＰＡ ＝８００／１００ＳＣＣＭ 圧力 ＝２７０Ｐａ μ波パワー ＝１２００Ｗ ＲＦパワー ＝２５０Ｗ（２ＭＨｚ） 基板温度 ＝２０℃ オーバーアッシング率 ＝１００％ （２００ｍｍウェハ条件） なお上記ＩＰＡはイソプロパノールを示す。
ズマアッシング室でレジストの剥離と防食処理を兼ね
て、以下の条件のプラズマ処理を施す。 Ｏ2 ／ＩＰＡ ＝８００／１００ＳＣＣＭ 圧力 ＝２７０Ｐａ μ波パワー ＝１２００Ｗ ＲＦパワー ＝２５０Ｗ（２ＭＨｚ） 基板温度 ＝２０℃ オーバーアッシング率 ＝１００％ （２００ｍｍウェハ条件） なお上記ＩＰＡはイソプロパノールを示す。
【００２７】有機洗浄液を用いてアッシング残りを除去
し、次に平坦化工程を行うが、ここではまずＰ−ＴＥＯ
ＳによるＳｉＯ2 膜３を１００ｎｍ堆積し、更にＯ3 Ｔ
ＥＯＳによるＳｉＯ2 （ここでは不純物のドーピングの
ないＯ3 ＴＥＯＳ−ＮＳＧを使用）を６００ｎｍ堆積し
て平坦化用の膜４を形成した。これにより図３の構造と
した。なお、Ｐ−ＴＥＯＳ３は平坦化膜を構成するＯ3
ＴＥＯＳの水分がメタル配線材料に影響を及ぼすことを
防止するとともに、最終構造では絶縁耐性を高めて耐リ
ーク性を向上させる作用を示す。
し、次に平坦化工程を行うが、ここではまずＰ−ＴＥＯ
ＳによるＳｉＯ2 膜３を１００ｎｍ堆積し、更にＯ3 Ｔ
ＥＯＳによるＳｉＯ2 （ここでは不純物のドーピングの
ないＯ3 ＴＥＯＳ−ＮＳＧを使用）を６００ｎｍ堆積し
て平坦化用の膜４を形成した。これにより図３の構造と
した。なお、Ｐ−ＴＥＯＳ３は平坦化膜を構成するＯ3
ＴＥＯＳの水分がメタル配線材料に影響を及ぼすことを
防止するとともに、最終構造では絶縁耐性を高めて耐リ
ーク性を向上させる作用を示す。
【００２８】次に平坦化のためにレジストをコーティン
グし、マグネトロンＳｉＯ2 エッチャーを用いて該レジ
ストとＯ3 −ＴＥＯＳによるＳｉＯ2 膜である平坦化膜
４とＰ−ＴＥＯＳによるＳｉＯ2 膜３をエッチバックす
る。これにより図４に示す第１の絶縁材料２１ａが露出
する構造とした。 Ｃ4 Ｆ8 ／ＣＦ4 ／Ａｒ ＝５０／３０／１５０ＳＣＣＭ 圧力 ＝２７Ｐａ ＲＦパワー ＝１０００Ｗ 基板温度 ＝５℃ 磁束密度 ＝６．５ｍＴ エッチング量 ＝６５０ｎｍ （２００ｍｍウェハ条件） エッチバック後のＰ−ＴＥＯＳ膜を符号３１、Ｏ3 ＴＥ
ＯＳ膜を４１で示す。
グし、マグネトロンＳｉＯ2 エッチャーを用いて該レジ
ストとＯ3 −ＴＥＯＳによるＳｉＯ2 膜である平坦化膜
４とＰ−ＴＥＯＳによるＳｉＯ2 膜３をエッチバックす
る。これにより図４に示す第１の絶縁材料２１ａが露出
する構造とした。 Ｃ4 Ｆ8 ／ＣＦ4 ／Ａｒ ＝５０／３０／１５０ＳＣＣＭ 圧力 ＝２７Ｐａ ＲＦパワー ＝１０００Ｗ 基板温度 ＝５℃ 磁束密度 ＝６．５ｍＴ エッチング量 ＝６５０ｎｍ （２００ｍｍウェハ条件） エッチバック後のＰ−ＴＥＯＳ膜を符号３１、Ｏ3 ＴＥ
ＯＳ膜を４１で示す。
【００２９】上記エッチバックによって、配線材料１で
あるＡｌ配線加工に用いた第１の絶縁材２１ａであるＳ
ｉＮが露出した水平面を得た後、更に第１の絶縁材５と
してＰ−ＳｉＮを２００ｎｍ、第２の絶縁材６としてＰ
−ＴＥＯＳによるＳｉＯ2 を５００ｎｍ堆積する。この
上にエキシマリソグラフィーで前記Ａｌ配線パターン１
とアライメントをとったヴィアホールパターンであるレ
ジスト２３を形成する。以上により図５の構造を得る。
あるＡｌ配線加工に用いた第１の絶縁材２１ａであるＳ
ｉＮが露出した水平面を得た後、更に第１の絶縁材５と
してＰ−ＳｉＮを２００ｎｍ、第２の絶縁材６としてＰ
−ＴＥＯＳによるＳｉＯ2 を５００ｎｍ堆積する。この
上にエキシマリソグラフィーで前記Ａｌ配線パターン１
とアライメントをとったヴィアホールパターンであるレ
ジスト２３を形成する。以上により図５の構造を得る。
【００３０】次にマグネトロンＳｉＯ2 エッチャーを用
いて以下の条件で接続孔（ヴィアホール）を加工形成
し、図６に示すようにそのエッチングを上層の第１の絶
縁材５であるＳｉＮ層の途中でストップさせる。以下の
条件ではＳｉＯ2 ／ＳｉＮ選択比が３以上得られるた
め、１００％のオーバーエッチを行っても、ホールエッ
チングをＳｉＮ層５の途中で止めることができる。 Ｃ4 Ｆ8 ／ＣＦ4 ／Ａｒ ＝７０／１０／１５０ＳＣＣＭ 圧力 ＝２７Ｐａ ＲＦパワー ＝８００Ｗ 基板温度 ＝５℃ 磁束密度 ＝６．５ｍＴ オーバーエッチ率 ＝１００％ （２００ｍｍウェハ条件）
いて以下の条件で接続孔（ヴィアホール）を加工形成
し、図６に示すようにそのエッチングを上層の第１の絶
縁材５であるＳｉＮ層の途中でストップさせる。以下の
条件ではＳｉＯ2 ／ＳｉＮ選択比が３以上得られるた
め、１００％のオーバーエッチを行っても、ホールエッ
チングをＳｉＮ層５の途中で止めることができる。 Ｃ4 Ｆ8 ／ＣＦ4 ／Ａｒ ＝７０／１０／１５０ＳＣＣＭ 圧力 ＝２７Ｐａ ＲＦパワー ＝８００Ｗ 基板温度 ＝５℃ 磁束密度 ＝６．５ｍＴ オーバーエッチ率 ＝１００％ （２００ｍｍウェハ条件）
【００３１】次に、エッチング条件を、主にガス流量比
を変化させた以下の条件に切り換え、各ＳｉＮである第
１の絶縁材５，２１ａを選択的にエッチングすること
で、配線上のみ接続孔７（ホール）を開口させる。以下
の条件ではＳｉＮ／ＳｉＯ2 選択比が２以上となるため
に、オーバーエッチングを５０％かけても、第２の絶縁
材であるＳｉＯ2 部分が配線１より下まで削られること
がない。これにより図７の構造が得られた。 Ｃ4 Ｆ8 ／ＣＦ4 ／Ａｒ ＝１０／７０／１５０ＳＣＣＭ 圧力 ＝２７Ｐａ ＲＦパワー ＝８００Ｗ 基板温度 ＝５℃ 磁束密度 ＝６．５ｍＴ オーバーエッチング率 ＝５０％ （２００ｍｍウェハ条件）
を変化させた以下の条件に切り換え、各ＳｉＮである第
１の絶縁材５，２１ａを選択的にエッチングすること
で、配線上のみ接続孔７（ホール）を開口させる。以下
の条件ではＳｉＮ／ＳｉＯ2 選択比が２以上となるため
に、オーバーエッチングを５０％かけても、第２の絶縁
材であるＳｉＯ2 部分が配線１より下まで削られること
がない。これにより図７の構造が得られた。 Ｃ4 Ｆ8 ／ＣＦ4 ／Ａｒ ＝１０／７０／１５０ＳＣＣＭ 圧力 ＝２７Ｐａ ＲＦパワー ＝８００Ｗ 基板温度 ＝５℃ 磁束密度 ＝６．５ｍＴ オーバーエッチング率 ＝５０％ （２００ｍｍウェハ条件）
【００３２】その後、アッシング及び有機洗浄等の後処
理を施し、Ｂｌｋ−Ｗ用密着層としてＴｉＮ２０ｎｍを
スパッタで形成する。この上に、Ｂｌｋ−Ｗ（５００ｎ
ｍ）の堆積とＷエッチバックを行って、Ｗプラグを形成
した後、上層のメタル配線を形成する。
理を施し、Ｂｌｋ−Ｗ用密着層としてＴｉＮ２０ｎｍを
スパッタで形成する。この上に、Ｂｌｋ−Ｗ（５００ｎ
ｍ）の堆積とＷエッチバックを行って、Ｗプラグを形成
した後、上層のメタル配線を形成する。
【００３３】この上の接続孔（ヴィアホール）は、更に
上記の方法を繰り返すことでセルフアラインに作ること
が可能である。
上記の方法を繰り返すことでセルフアラインに作ること
が可能である。
【００３４】本実施例を用いることにより、配線にヴィ
アコンタクトホール用の太らせパターンを設けなくて
も、リソグラフィーの合わせズレをカバーし、セルフア
ラインで配線１上のみに接続孔７（ホール）を開口する
ことができる効果がある。
アコンタクトホール用の太らせパターンを設けなくて
も、リソグラフィーの合わせズレをカバーし、セルフア
ラインで配線１上のみに接続孔７（ホール）を開口する
ことができる効果がある。
【００３５】これによりリソグラフィーの解像度限界ま
でパターンを微細化しても、多層配線メタル配線を用い
た集積回路を生産することが可能となる効果がある。
でパターンを微細化しても、多層配線メタル配線を用い
た集積回路を生産することが可能となる効果がある。
【００３６】実施例２ 図８ないし図１３を参照する。各図中、図１ないし図７
と同じ符号は、同じ構成部分を示す。また本実施例で
は、接続孔形成加工において、段階的にイオンエネルギ
ー（ＲＦバイアス）を変えることで選択比を制御するよ
うにした。
と同じ符号は、同じ構成部分を示す。また本実施例で
は、接続孔形成加工において、段階的にイオンエネルギ
ー（ＲＦバイアス）を変えることで選択比を制御するよ
うにした。
【００３７】本実施例では、まず実施例１と同様に配線
形成用金属をスパッタした後、第１の絶縁材２１として
Ｐ−ＳｉＮを３００ｎｍ堆積し、エキシマリソグラフィ
ーで配線形成用マスクパターンを形成する。このＳｉＮ
を実施例１と同じ条件で加工した後、ここではレジスト
マスクを完全に除去する。これにより図８の構造とし
た。
形成用金属をスパッタした後、第１の絶縁材２１として
Ｐ−ＳｉＮを３００ｎｍ堆積し、エキシマリソグラフィ
ーで配線形成用マスクパターンを形成する。このＳｉＮ
を実施例１と同じ条件で加工した後、ここではレジスト
マスクを完全に除去する。これにより図８の構造とし
た。
【００３８】次にμ波プラズマＡ１エッチャーを用いて
以下の条件で配線を加工する。この構造ではＰ−ＳｉＮ
が分解して出てくるＮがＡｌ合金の側壁にＡｌＮ１６を
形成するため、実施例１と異なりレジストを完全に除去
した場合であるにも拘らず、レジストマスクを残した実
施例１と同様の異方性加工が行える（図９）。 ＢＣｌ3 ／Ｃｌ2 ＝１００／１００ＳＣＣＭ 圧力 ＝６６７ｍＰａ μ波パワー ＝１０００Ｗ ＲＦパワー ＝１００Ｗ 基板温度 ＝２０℃ オーバーエッチング率 ＝３０％
以下の条件で配線を加工する。この構造ではＰ−ＳｉＮ
が分解して出てくるＮがＡｌ合金の側壁にＡｌＮ１６を
形成するため、実施例１と異なりレジストを完全に除去
した場合であるにも拘らず、レジストマスクを残した実
施例１と同様の異方性加工が行える（図９）。 ＢＣｌ3 ／Ｃｌ2 ＝１００／１００ＳＣＣＭ 圧力 ＝６６７ｍＰａ μ波パワー ＝１０００Ｗ ＲＦパワー ＝１００Ｗ 基板温度 ＝２０℃ オーバーエッチング率 ＝３０％
【００３９】マスクをなす第１の絶縁材２１であるＰ−
ＳｉＮは、配線１のエッチング中にスパッタされてテー
パが付くため、Ｐ−ＴＥＯＳによるＳｉＯ2 膜３１００
ｎｍ、Ｏ3 −ＴＥＯＳ（不純物ノンドープのもの）によ
るＳｉＯ2 膜（平坦化膜４）を６００ｎｍ堆積した際に
も“す（鬆）”が入りにくく、緻密な膜でＡｌ配線１間
を埋め込むことができる（図１０）。
ＳｉＮは、配線１のエッチング中にスパッタされてテー
パが付くため、Ｐ−ＴＥＯＳによるＳｉＯ2 膜３１００
ｎｍ、Ｏ3 −ＴＥＯＳ（不純物ノンドープのもの）によ
るＳｉＯ2 膜（平坦化膜４）を６００ｎｍ堆積した際に
も“す（鬆）”が入りにくく、緻密な膜でＡｌ配線１間
を埋め込むことができる（図１０）。
【００４０】次に本実施例ではＣＭＰ（ケミカルメカニ
カルポリッシュ）装置で平坦化研磨を行い、Ａｌ配線１
のＳｉＮマスク２１が露出するまで削る。その後、実施
例１と同様の工程を行い、エキシマリソグラフィーでレ
ジスト２３により前記Ａｌ配線１パターンとアライメン
トをとったヴィアホールパターンを形成する（図１
１）。
カルポリッシュ）装置で平坦化研磨を行い、Ａｌ配線１
のＳｉＮマスク２１が露出するまで削る。その後、実施
例１と同様の工程を行い、エキシマリソグラフィーでレ
ジスト２３により前記Ａｌ配線１パターンとアライメン
トをとったヴィアホールパターンを形成する（図１
１）。
【００４１】次にマグネトロンエッチャーを用い、以下
の条件で接続孔（ヴィアホール）を加工し、エッチング
を上層の第１の絶縁材５であるＰ−ＳｉＮ層の途中で止
める。この条件でのＳｉＯ2 ／ＳｉＮ選択比は１．５と
なるが、Ｐ−ＳｉＮ層の膜厚を厚くしているため、Ｐ−
ＳｉＮ層の途中でエッチングは止まる（図１２）。 Ｃ4 Ｆ8 ／ＣＦ4 ／Ａｒ ＝３０／５０／１５０ＳＣＣＭ 圧力 ＝２７Ｐａ ＲＥパワー ＝１０００Ｗ 基板温度 ＝５℃ 磁束密度 ＝６．５ｍＴ オーバーエッチ率 ＝１００％
の条件で接続孔（ヴィアホール）を加工し、エッチング
を上層の第１の絶縁材５であるＰ−ＳｉＮ層の途中で止
める。この条件でのＳｉＯ2 ／ＳｉＮ選択比は１．５と
なるが、Ｐ−ＳｉＮ層の膜厚を厚くしているため、Ｐ−
ＳｉＮ層の途中でエッチングは止まる（図１２）。 Ｃ4 Ｆ8 ／ＣＦ4 ／Ａｒ ＝３０／５０／１５０ＳＣＣＭ 圧力 ＝２７Ｐａ ＲＥパワー ＝１０００Ｗ 基板温度 ＝５℃ 磁束密度 ＝６．５ｍＴ オーバーエッチ率 ＝１００％
【００４２】次にＲＦパワーを４００Ｗに下げて加工
し、ＳｉＮを優先的にエッチングすることで、配線１上
のみに接続孔７（ホール）を開口する（図１３）。ここ
で開口された部分を特に符号７１で示す。このようにＲ
Ｆパワーを下げることで、エッチングレートが、イオン
エネルギーに依存するＳｉＯ2 と、ラジカル反応でエッ
チングが進むＳｉＮとの選択比を逆転させることができ
るのである。
し、ＳｉＮを優先的にエッチングすることで、配線１上
のみに接続孔７（ホール）を開口する（図１３）。ここ
で開口された部分を特に符号７１で示す。このようにＲ
Ｆパワーを下げることで、エッチングレートが、イオン
エネルギーに依存するＳｉＯ2 と、ラジカル反応でエッ
チングが進むＳｉＮとの選択比を逆転させることができ
るのである。
【００４３】この後は実施例１と同様にＷプラグ等の形
成と上層配線の形成を行い、この方法を繰り返して所望
の多層配線を形成する。本実施例も、実施例１と同様の
効果を有する。
成と上層配線の形成を行い、この方法を繰り返して所望
の多層配線を形成する。本実施例も、実施例１と同様の
効果を有する。
【００４４】
【発明の効果】上記の如く、本発明によれば、接続孔を
有する半導体装置の製造方法について、セルフアライン
で接続孔形成（ホール形成）を行うことができる技術を
提供することができ、また、でき上がり半導体装置は、
絶縁耐性の良いものを得ることができた。
有する半導体装置の製造方法について、セルフアライン
で接続孔形成（ホール形成）を行うことができる技術を
提供することができ、また、でき上がり半導体装置は、
絶縁耐性の良いものを得ることができた。
【図１】 実施例１の工程を順に断面図で示すものであ
る。（１）
る。（１）
【図２】 実施例１の工程を順に断面図で示すものであ
る。（２）
る。（２）
【図３】 実施例１の工程を順に断面図で示すものであ
る。（３）
る。（３）
【図４】 実施例１の工程を順に断面図で示すものであ
る。（４）
る。（４）
【図５】 実施例１の工程を順に断面図で示すものであ
る。（５）
る。（５）
【図６】 実施例１の工程を順に断面図で示すものであ
る。（６）
る。（６）
【図７】 実施例１の工程を順に断面図で示すものであ
る。（７）
る。（７）
【図８】 実施例２の工程を順に断面図で示すものであ
る。（１）
る。（１）
【図９】 実施例２の工程を順に断面図で示すものであ
る。（２）
る。（２）
【図１０】 実施例２の工程を順に断面図で示すもので
ある。（３）
ある。（３）
【図１１】 実施例２の工程を順に断面図で示すもので
ある。（４）
ある。（４）
【図１２】 実施例２の工程を順に断面図で示すもので
ある。（５）
ある。（５）
【図１３】 実施例２の工程を順に断面図で示すもので
ある。（６）
ある。（６）
【図１４】 従来技術を示す図である。
【図１５】 従来技術を示す図である。
１ 配線（材料） １１ ＴｉＮ １２ Ｔｉ １３ Ａｌ系材料（Ａｌ−Ｃｕ） １４ ＴｉＮ １５ Ｔｉ ２ マスク ２１ 第１の絶縁材（ＳｉＮ） ２２ レジスト ３ Ｐ−ＴＥＯＳ ４ 平坦化膜（Ｏ3 −ＴＥＯＳ） ５ 第１の絶縁材（ＳｉＮ）から成る層 ２１ａ 第１の絶縁材（ＳｉＮ） ６ 第２の絶縁材（ＳｉＯ2 ） ７ 接続孔（ヴィアホール）
Claims (4)
- 【請求項１】接続孔を形成する工程を有する半導体装置
の製造方法において、 配線材料を第１の絶縁材から成るマスク層を含むマスク
で加工して配線を形成する工程と、 平坦化加工を施して前記第１の絶縁材から成るマスク層
を露出させる工程と、 その後に第１の絶縁材から成る層を更に形成する工程
と、 該第１の絶縁材から成る層の上に第２の絶縁材から成る
層間膜を形成する工程と、 該第２の絶縁材に対して第１の絶縁材のエッチングレー
トが小さい条件を用いたエッチングを行って、該エッチ
ングを第１の絶縁材から成る層中で止める加工を行う工
程と、 次に第１の絶縁材の方が第２の絶縁材よりもエッチング
レートが大きい条件で加工を行い、配線上のみに接続孔
を開口する工程を行うことを特徴とする接続孔を形成す
る工程を有する半導体装置の製造方法。 - 【請求項２】第１の絶縁材がＳｉＮもしくはＳｉＯＮで
あり、第２の絶縁材がＳｉＯ2 である請求項１に記載の
接続孔を形成する工程を有する半導体装置の製造方法。 - 【請求項３】接続孔形成加工に堆積性ガスを少なくとも
含む混合ガスを用い、堆積ガスの流量比で各ステップの
選択比を制御する請求項１に記載の接続孔を形成する工
程を有する半導体装置の製造方法。 - 【請求項４】接続孔形成加工において、段階的にイオン
エネルギーを変えることで選択比を制御する請求項１に
記載の接続孔を形成する工程を有する半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06246595A JP3353524B2 (ja) | 1995-03-22 | 1995-03-22 | 接続孔を形成する工程を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06246595A JP3353524B2 (ja) | 1995-03-22 | 1995-03-22 | 接続孔を形成する工程を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264644A true JPH08264644A (ja) | 1996-10-11 |
| JP3353524B2 JP3353524B2 (ja) | 2002-12-03 |
Family
ID=13200991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06246595A Expired - Fee Related JP3353524B2 (ja) | 1995-03-22 | 1995-03-22 | 接続孔を形成する工程を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3353524B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524907B1 (ko) * | 1998-08-10 | 2005-12-21 | 삼성전자주식회사 | 반도체장치의 금속배선 형성방법 |
| JP4690512B2 (ja) * | 1998-09-15 | 2011-06-01 | シーメンス アクチエンゲゼルシヤフト | エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法 |
| JP2013004605A (ja) * | 2011-06-14 | 2013-01-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
-
1995
- 1995-03-22 JP JP06246595A patent/JP3353524B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524907B1 (ko) * | 1998-08-10 | 2005-12-21 | 삼성전자주식회사 | 반도체장치의 금속배선 형성방법 |
| JP4690512B2 (ja) * | 1998-09-15 | 2011-06-01 | シーメンス アクチエンゲゼルシヤフト | エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法 |
| JP2013004605A (ja) * | 2011-06-14 | 2013-01-07 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3353524B2 (ja) | 2002-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4377040B2 (ja) | 半導体の製造方法 | |
| KR100358545B1 (ko) | 반도체 장치 및 그 제조 공정 | |
| KR100350811B1 (ko) | 반도체 장치의 금속 비아 콘택 및 그 형성방법 | |
| US5801094A (en) | Dual damascene process | |
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| US7534721B2 (en) | Semiconductor device manufacturing device | |
| US6458689B2 (en) | Use of PE-SiON or PE-Oxide for contact or via photo and for defect reduction with oxide and w chemical-mechanical polish | |
| TWI386978B (zh) | 半導體裝置之製造方法 | |
| US6114233A (en) | Dual damascene process using low-dielectric constant materials | |
| TWI236094B (en) | Method for forming multi-layer metal line of semiconductor device | |
| JP2004055781A (ja) | 半導体装置の製造方法 | |
| JP3189970B2 (ja) | 半導体装置の製造方法 | |
| US7485574B2 (en) | Methods of forming a metal line in a semiconductor device | |
| JP3353524B2 (ja) | 接続孔を形成する工程を有する半導体装置の製造方法 | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH10163316A (ja) | 半導体装置における埋め込み配線の形成方法 | |
| KR100457740B1 (ko) | 반도체소자의 다층 금속배선 형성방법 | |
| KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR100450241B1 (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 | |
| KR100577309B1 (ko) | 반도체 소자의 형성방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR100900773B1 (ko) | 반도체 소자의 콘택홀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |