JPH1092926A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1092926A JPH1092926A JP24621896A JP24621896A JPH1092926A JP H1092926 A JPH1092926 A JP H1092926A JP 24621896 A JP24621896 A JP 24621896A JP 24621896 A JP24621896 A JP 24621896A JP H1092926 A JPH1092926 A JP H1092926A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide
- etching
- metal
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 製造工程を短縮でき、ボンディング・シェア
強度の低下を軽減できる半導体装置の製造方法を提供す
ることである。 【解決手段】 シリコン窒化膜１５のエッチングの後に
生ずるひさし部分を酸素アッシング処理を行い、ポリイ
ミド膜を選択的にエッチングして除去した後、金属配線
上の反射防止膜１４をエッチングし、これにより、ポリ
イミド膜のひさし部分の下に反射防止膜エッチング時の
反応生成物が多量に堆積するのを防ぎ、ボンディング性
の向上を図る。
強度の低下を軽減できる半導体装置の製造方法を提供す
ることである。 【解決手段】 シリコン窒化膜１５のエッチングの後に
生ずるひさし部分を酸素アッシング処理を行い、ポリイ
ミド膜を選択的にエッチングして除去した後、金属配線
上の反射防止膜１４をエッチングし、これにより、ポリ
イミド膜のひさし部分の下に反射防止膜エッチング時の
反応生成物が多量に堆積するのを防ぎ、ボンディング性
の向上を図る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にバッファーコート層を有する半導体装置
の製造方法に関する。
法に関し、特にバッファーコート層を有する半導体装置
の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置として半導体素子チッ
プ表面にパッシベーション膜を形成し、このチップをモ
ールド樹脂で封止したものが提供されている。近年、半
導体装置の大型化に伴い、温度変化によるモールド樹脂
とパッシベーション膜間の応力が大きくなり、界面での
剥離による信頼性の低下が懸念される。そこで、この応
力を緩和するためにモールド樹脂とパッシベーション膜
の間にバッファ層としてポリイミド膜を設けたものが提
案されている。
プ表面にパッシベーション膜を形成し、このチップをモ
ールド樹脂で封止したものが提供されている。近年、半
導体装置の大型化に伴い、温度変化によるモールド樹脂
とパッシベーション膜間の応力が大きくなり、界面での
剥離による信頼性の低下が懸念される。そこで、この応
力を緩和するためにモールド樹脂とパッシベーション膜
の間にバッファ層としてポリイミド膜を設けたものが提
案されている。
【０００３】ところで、ポリイミド膜およびパッシベー
ション膜にはスクライブ線、ボンディングパッドおよび
冗長回路への切り替えヒューズ部（以下「リダンダンシ
ーヒューズ」と称す）を開口する必要がある。これらの
パターン形成方法としてはパッシベーション膜、ポリイ
ミド膜それぞれにフォトレジストをマスクに用いてパタ
−ン形成を行う方法と、ポリイミド膜の加工を行った
後、形成されたポリイミドパターンをマスクにパッシベ
ーション膜の加工を行う方法がある。
ション膜にはスクライブ線、ボンディングパッドおよび
冗長回路への切り替えヒューズ部（以下「リダンダンシ
ーヒューズ」と称す）を開口する必要がある。これらの
パターン形成方法としてはパッシベーション膜、ポリイ
ミド膜それぞれにフォトレジストをマスクに用いてパタ
−ン形成を行う方法と、ポリイミド膜の加工を行った
後、形成されたポリイミドパターンをマスクにパッシベ
ーション膜の加工を行う方法がある。
【０００４】前者の方法では工程数が多くなるという不
具合点を有しており、納期の短縮が望まれている現状に
は適さない。
具合点を有しており、納期の短縮が望まれている現状に
は適さない。
【０００５】後者の方法について図を用いて説明する。
図３は従来技術を示す工程縦断面図である。素子の作り
込まれた半導体基板３１上に絶縁膜３２を介して、Ａｌ
系金属膜例えばＡｌーＳｉーＣｕ３３を５００ｎｍを、
更にこの金属膜３３上にＴｉ系金属膜例えばＴｉＮ膜３
４を２０ｎｍそれぞれスパッタ法を用いて形成する。形
成した金属膜３３、３４をフォトリソグラフィー技術、
エッチング技術を用いて同じパターンに加工をして金属
配線３３、３４を形成する。尚この金属配線はＡｌ系金
属、Ｔｉ系金属の積層構造からなる。形成された金属配
線３３、３４上にプラズマＣＶＤ法でシリコン窒化膜３
５を膜厚１０００ｎｍで形成する（図３（ａ））。この
シリコン窒化膜３５上にポリイミド前駆体溶液（以下
「ポリイミド液」と称す）を滴下、回転塗布法を用いて
ポリイミド膜３６を形成する（図３（ｂ））。このポリ
イミド膜３６を露光・現像・熱処理を行いポリイミドパ
ターンの開口部３７の形成を行う（図３（ｃ））。形成
したポリイミド膜３６をマスクに、プラズマエッチャー
でシリコン窒化膜３５のエッチングを行う。この際シリ
コン窒化膜３５がサイドエッチングされ、ポリイミドの
ひさし３８が形成される（図３（ｄ））。次に反応性イ
オンエッチャー（以下「ＲＩＥ」と称す）で金属配線３
３、３４上部のＴｉＮ膜３４を除去する。反射防止膜が
有ると、ボンディングが不可能なためこの工程で、組立
工程でのボンディング性を確保する。この反射防止膜３
４のエッチング時に生ずる反応生成物３９が、ポリイミ
ド膜のひさし３８の部分やパターン開口部表面３７に堆
積する（図３（ｅ））。次に反応生成物除去のため、酸
素アッシングを行う（図３（ｆ））。
図３は従来技術を示す工程縦断面図である。素子の作り
込まれた半導体基板３１上に絶縁膜３２を介して、Ａｌ
系金属膜例えばＡｌーＳｉーＣｕ３３を５００ｎｍを、
更にこの金属膜３３上にＴｉ系金属膜例えばＴｉＮ膜３
４を２０ｎｍそれぞれスパッタ法を用いて形成する。形
成した金属膜３３、３４をフォトリソグラフィー技術、
エッチング技術を用いて同じパターンに加工をして金属
配線３３、３４を形成する。尚この金属配線はＡｌ系金
属、Ｔｉ系金属の積層構造からなる。形成された金属配
線３３、３４上にプラズマＣＶＤ法でシリコン窒化膜３
５を膜厚１０００ｎｍで形成する（図３（ａ））。この
シリコン窒化膜３５上にポリイミド前駆体溶液（以下
「ポリイミド液」と称す）を滴下、回転塗布法を用いて
ポリイミド膜３６を形成する（図３（ｂ））。このポリ
イミド膜３６を露光・現像・熱処理を行いポリイミドパ
ターンの開口部３７の形成を行う（図３（ｃ））。形成
したポリイミド膜３６をマスクに、プラズマエッチャー
でシリコン窒化膜３５のエッチングを行う。この際シリ
コン窒化膜３５がサイドエッチングされ、ポリイミドの
ひさし３８が形成される（図３（ｄ））。次に反応性イ
オンエッチャー（以下「ＲＩＥ」と称す）で金属配線３
３、３４上部のＴｉＮ膜３４を除去する。反射防止膜が
有ると、ボンディングが不可能なためこの工程で、組立
工程でのボンディング性を確保する。この反射防止膜３
４のエッチング時に生ずる反応生成物３９が、ポリイミ
ド膜のひさし３８の部分やパターン開口部表面３７に堆
積する（図３（ｅ））。次に反応生成物除去のため、酸
素アッシングを行う（図３（ｆ））。
【０００６】
【発明が解決しようとする課題】しかしながらこの工程
手順では、シリコン窒化膜エッチング中に生じたポリイ
ミド膜３６のひさし３８の下の部分に、反射防止膜３４
エッチング時の反応生成物３９が堆積する。ＲＩＥによ
るエッチングでは被エッチング物をスパッタしながら加
工しているが、この際発生する物質とエッチング時に使
用するガスが反応し生成物を形成する。平坦部では、ス
パッタされる速度と反応生成物が再付着する速度が平衡
状態にあり、多量に堆積することは無いが、ひさし３８
のようにくぼんだ部分では、イオンで叩かれないため堆
積量が多くなり、堆積物３９はエッチング後処理の酸素
アッシング処理では除去しきれず、パターン開口部３７
表面等に再付着しボンディング強度が低下するという不
具合点を有している。
手順では、シリコン窒化膜エッチング中に生じたポリイ
ミド膜３６のひさし３８の下の部分に、反射防止膜３４
エッチング時の反応生成物３９が堆積する。ＲＩＥによ
るエッチングでは被エッチング物をスパッタしながら加
工しているが、この際発生する物質とエッチング時に使
用するガスが反応し生成物を形成する。平坦部では、ス
パッタされる速度と反応生成物が再付着する速度が平衡
状態にあり、多量に堆積することは無いが、ひさし３８
のようにくぼんだ部分では、イオンで叩かれないため堆
積量が多くなり、堆積物３９はエッチング後処理の酸素
アッシング処理では除去しきれず、パターン開口部３７
表面等に再付着しボンディング強度が低下するという不
具合点を有している。
【０００７】また、目的及び手法は異なるがひさし部分
のない構造を得る手法としては、特開平４ー１７９１２
４号公報、特開平４ー７１２３３号公報などが開示され
ている。
のない構造を得る手法としては、特開平４ー１７９１２
４号公報、特開平４ー７１２３３号公報などが開示され
ている。
【０００８】図４に示す特開平４ー１７９１２４号公報
で示されるプロセスフローは、プリキュアの状態でドラ
イエッチングを行い（図４（ａ）〜（ｄ））、エッチン
グ後の熱処理によるポリイミド膜の体積収縮を利用して
ひさし部分の発生をなくしている（図４（ｅ））。しか
しこの手順では、プリキュア状態（軽く焼き締めを行っ
た状態で、膜中には溶媒が多量に残っている状態）の膜
をエッチングするため、膜中より溶媒が揮発、エッチン
グガスと反応して生成物を形成し、半導体基板表面に付
着してしまう。その結果、ボンディング時のシェア強度
が低くなり、半導体装置の信頼性が悪化するという不具
合点がある。
で示されるプロセスフローは、プリキュアの状態でドラ
イエッチングを行い（図４（ａ）〜（ｄ））、エッチン
グ後の熱処理によるポリイミド膜の体積収縮を利用して
ひさし部分の発生をなくしている（図４（ｅ））。しか
しこの手順では、プリキュア状態（軽く焼き締めを行っ
た状態で、膜中には溶媒が多量に残っている状態）の膜
をエッチングするため、膜中より溶媒が揮発、エッチン
グガスと反応して生成物を形成し、半導体基板表面に付
着してしまう。その結果、ボンディング時のシェア強度
が低くなり、半導体装置の信頼性が悪化するという不具
合点がある。
【０００９】また、図５に示す特開平４ー７１２３３号
公報で示されるプロセスフローでは、非感光性ポリイミ
ドを塗布、プリキュアを行った後、感光基を有するネガ
レジストを塗布して、露光・現像をしネガレジストのパ
ターン加工を行う（図５（ａ）〜（ｃ））。形成された
ネガレジストパターンをマスクにヒドラジン混合液を用
いポリイミドのエッチングを行う（図５（ｄ））。この
後熱処理を行い、ネガレジストを軟化させポリイミドパ
ターンを覆わせた後（図５（ｅ））、ネガレジスト膜を
マスクにドライエッチングを行いシリコン窒化膜のパタ
ーン形成を行った後（図５（ｆ））、有機系の溶剤を使
用してレジストの剥離を行っている（図５（ｇ））。こ
の際、プリキュア状態のポリイミド膜は薬品に対する耐
性が低いため、剥離液に容易に溶解、除去されてしま
う。耐性を上がるためには、ポリイミド膜のイミド化反
応を完了させれば良いのだが、今後はヒドラジン混合液
によるパターン形成が不可能になるという問題点が発生
する。さらにヒドラジン混合液は人体に対する有害性が
高いという問題点も有している。
公報で示されるプロセスフローでは、非感光性ポリイミ
ドを塗布、プリキュアを行った後、感光基を有するネガ
レジストを塗布して、露光・現像をしネガレジストのパ
ターン加工を行う（図５（ａ）〜（ｃ））。形成された
ネガレジストパターンをマスクにヒドラジン混合液を用
いポリイミドのエッチングを行う（図５（ｄ））。この
後熱処理を行い、ネガレジストを軟化させポリイミドパ
ターンを覆わせた後（図５（ｅ））、ネガレジスト膜を
マスクにドライエッチングを行いシリコン窒化膜のパタ
ーン形成を行った後（図５（ｆ））、有機系の溶剤を使
用してレジストの剥離を行っている（図５（ｇ））。こ
の際、プリキュア状態のポリイミド膜は薬品に対する耐
性が低いため、剥離液に容易に溶解、除去されてしま
う。耐性を上がるためには、ポリイミド膜のイミド化反
応を完了させれば良いのだが、今後はヒドラジン混合液
によるパターン形成が不可能になるという問題点が発生
する。さらにヒドラジン混合液は人体に対する有害性が
高いという問題点も有している。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、素子を形成した半導体基板上に金属膜上に反
射防止膜を被着させた構造を有する金属配線を形成する
工程と、金属配線を含む半導体基板全面を覆う絶縁膜を
形成する工程と、絶縁膜上にポリイミド膜を塗布しパタ
ーン形成、熱処理を行う工程と、形成されたパターンを
マスクに絶縁膜をエッチングする工程と、エッチング時
に発生するポリイミドのひさしを酸素アッシングにより
除去する工程と、金属配線上の反射防止膜を除去する工
程と、反射防止膜除去時に発生する反応生成物を除去す
るための酸素アッシング及びウェット処理を含んで構成
される。
造方法は、素子を形成した半導体基板上に金属膜上に反
射防止膜を被着させた構造を有する金属配線を形成する
工程と、金属配線を含む半導体基板全面を覆う絶縁膜を
形成する工程と、絶縁膜上にポリイミド膜を塗布しパタ
ーン形成、熱処理を行う工程と、形成されたパターンを
マスクに絶縁膜をエッチングする工程と、エッチング時
に発生するポリイミドのひさしを酸素アッシングにより
除去する工程と、金属配線上の反射防止膜を除去する工
程と、反射防止膜除去時に発生する反応生成物を除去す
るための酸素アッシング及びウェット処理を含んで構成
される。
【００１１】等方性エッチャーでパッシベーション膜を
エッチングした後、酸素アッシング処理でポリイミド膜
だけを選択的にエッチングしひさし部分を無くす、又
は、ポリイミドパターンのボトム部分に裾引きを生じさ
せた上、パッシベーション膜とのエッチング選択比（エ
ッチレートの比較：ポリイミド／パッシベーション膜）
が１以上になるようにしてひさし部分を生じさせないよ
うにすることで、反射防止膜エッチング時に生成するエ
ッチングの反応生成物の除去が容易になり、ボンディン
グ時のシェア強度の低下が無く、信頼性の高い半導体装
置が得られる。
エッチングした後、酸素アッシング処理でポリイミド膜
だけを選択的にエッチングしひさし部分を無くす、又
は、ポリイミドパターンのボトム部分に裾引きを生じさ
せた上、パッシベーション膜とのエッチング選択比（エ
ッチレートの比較：ポリイミド／パッシベーション膜）
が１以上になるようにしてひさし部分を生じさせないよ
うにすることで、反射防止膜エッチング時に生成するエ
ッチングの反応生成物の除去が容易になり、ボンディン
グ時のシェア強度の低下が無く、信頼性の高い半導体装
置が得られる。
【００１２】
「実施例１」次に本発明について図面を用いて説明す
る。
る。
【００１３】図１は本発明の一実施例の工程縦断面図を
示す。
示す。
【００１４】素子の作り込まれた半導体基板１１上に絶
縁膜１２を介してＡｌ系合金金属膜例えばＡｌーＳｉー
Ｃｕ膜１３を高さ５００ｎｍで形成し更にＡｌーＳｉー
Ｃｕ膜上にＴｉ系金属膜１４を２０ｎｍ形成する。形成
した積層膜１３、１４をフォトリソグラフィー技術、エ
ッチング技術を用いて金属配線１３、１４を形成する。
この金属配線１３、１４上にプラズマＣＶＤ法でシリコ
ン窒化膜１５を形成する（図１（ａ））。形成したシリ
コン窒化膜１５上に回転塗布法でポリイミド前駆体溶液
を滴下し約１５μｍの塗布膜１６を形成（図１（ｂ））
した後、露光、現像、熱処理を行いポリイミドパターン
の開口部１７を形成する（図１（ｃ））。形成されたポ
リイミドパターンをマスクにシリコン窒化膜１６を等方
性エッチャーを用いてパターン加工を行う。具体的に
は、エッチングガス混合比ＣＦ4 ／Ｏ2 ＝８：４〜１
０：０、圧力０．６〜０．８Ｔｏｒｒ、高周波電力７０
０〜１０００Ｗ、時間９０秒で行う。このエッチングに
よりシリコン窒化膜１６はアンダーカットされた状態に
なる（図１（ｄ））。エッチング後に酸素プラズマ処理
を、バッチ式では酸素流量１００〜２００ｓｃｃｍ、高
周波電力１００〜５００Ｗ、真空度０．５〜１Ｔｏｒｒ
で２０〜４０分間処理を行う。また枚葉式では酸素流量
２００〜３００ｓｃｃｍ、高周波電力７００〜１０００
Ｗ、真空度０．５〜１Ｔｏｒｒで５０〜１００秒間処理
を行う。この酸素プラズマ処理により、ポリイミド膜が
エッチングされ、ひさし１８の部分が除去される（図１
（ｅ））。この後、更に異方性エッチャーでエッチング
条件ガス混合比ＣＨＦ3 ／ｏ2 ＝８：４〜１０：０、圧
力０．６〜０．８Ｔｏｒｒ、高周波電力１０００〜１２
００Ｗ、時間６０秒で行い、反射防止膜１４の除去を行
う（図１（ｆ））。この際パターン側壁部及び開口部１
７に反応生成物１８が付着するが、ひさし部分がないた
め堆積する反応生成物の量が少いのでエッチング後の酸
素アッシング及びウェット処理で容易に除去できる（図
１（ｇ））。
縁膜１２を介してＡｌ系合金金属膜例えばＡｌーＳｉー
Ｃｕ膜１３を高さ５００ｎｍで形成し更にＡｌーＳｉー
Ｃｕ膜上にＴｉ系金属膜１４を２０ｎｍ形成する。形成
した積層膜１３、１４をフォトリソグラフィー技術、エ
ッチング技術を用いて金属配線１３、１４を形成する。
この金属配線１３、１４上にプラズマＣＶＤ法でシリコ
ン窒化膜１５を形成する（図１（ａ））。形成したシリ
コン窒化膜１５上に回転塗布法でポリイミド前駆体溶液
を滴下し約１５μｍの塗布膜１６を形成（図１（ｂ））
した後、露光、現像、熱処理を行いポリイミドパターン
の開口部１７を形成する（図１（ｃ））。形成されたポ
リイミドパターンをマスクにシリコン窒化膜１６を等方
性エッチャーを用いてパターン加工を行う。具体的に
は、エッチングガス混合比ＣＦ4 ／Ｏ2 ＝８：４〜１
０：０、圧力０．６〜０．８Ｔｏｒｒ、高周波電力７０
０〜１０００Ｗ、時間９０秒で行う。このエッチングに
よりシリコン窒化膜１６はアンダーカットされた状態に
なる（図１（ｄ））。エッチング後に酸素プラズマ処理
を、バッチ式では酸素流量１００〜２００ｓｃｃｍ、高
周波電力１００〜５００Ｗ、真空度０．５〜１Ｔｏｒｒ
で２０〜４０分間処理を行う。また枚葉式では酸素流量
２００〜３００ｓｃｃｍ、高周波電力７００〜１０００
Ｗ、真空度０．５〜１Ｔｏｒｒで５０〜１００秒間処理
を行う。この酸素プラズマ処理により、ポリイミド膜が
エッチングされ、ひさし１８の部分が除去される（図１
（ｅ））。この後、更に異方性エッチャーでエッチング
条件ガス混合比ＣＨＦ3 ／ｏ2 ＝８：４〜１０：０、圧
力０．６〜０．８Ｔｏｒｒ、高周波電力１０００〜１２
００Ｗ、時間６０秒で行い、反射防止膜１４の除去を行
う（図１（ｆ））。この際パターン側壁部及び開口部１
７に反応生成物１８が付着するが、ひさし部分がないた
め堆積する反応生成物の量が少いのでエッチング後の酸
素アッシング及びウェット処理で容易に除去できる（図
１（ｇ））。
【００１５】「実施例２」次に本発明の実施例２につい
て図面を用いて説明する。
て図面を用いて説明する。
【００１６】図２は本発明の一実施例の工程縦断面図を
示す。
示す。
【００１７】素子の作り込まれた半導体基板２１上に絶
縁膜２２を介してＡｌ系合金金属膜例えばＡｌーＳｉー
Ｃｕ膜２３を高さ５００ｎｍで形成し更にこの上に反射
防止膜としてＴｉ系金属膜例えばＴｉＮ膜２４を２０ｎ
ｍ形成する。形成したこれらの金属膜２３、２４をフォ
トリソグラフィー技術、エッチング技術を用いて金属配
線２３、２４にする。この金属配線２３、２４上にプラ
ズマＣＶＤ法でシリコン窒化膜２５を形成する。形成し
たシリコン窒化膜２５上に回転塗布法でポリイミド前駆
体溶液を滴下し約１５μｍの塗布膜２６を形成した後、
露光、現像、熱処理を行い、ポリイミドパターン２７を
形成する。尚、露光時の焦点をポリイミド塗布膜表面よ
り上方で合わせることで、パターンボトム部でポリイミ
ドの裾引きを生じさせることが出来る。尚、この裾を引
いた部分を含めて、形成されたポリイミドパターン２７
をマスクにシリコン窒化膜２５を等方性エッチャーを用
いてパターン加工を行う。この際ポリイミドパターン２
７底部と、パッシベ−ション膜のエッチング速度が等し
くなるかポリイミドの方が若干速くなるようなエッチン
グ条件を用いて行う。具体的には、エッチングガス混合
比ＣＦ4 ／Ｏ2 ＝６：４、圧力０．８Ｔｏｒｒ、高周波
電力１０００Ｗ、時間９０秒で行う。このエッチングで
はポリイミドの裾引き部分がマスクとなりシリコン窒化
膜２５のエッチングが始まる。この時、本来必要な開口
部よりも内側よりエッチングされ、深さ方向と同じ分だ
けサイドエッチングされる。しかし、ポリイミドパター
ンの裾引き部分も同じ速度でエッチングされるため、ひ
さしが生じることはない。この後、エッチング技術を用
いて反射防止膜２４の除去を行い、酸素アッシング処
理、ウェット処理を行う。この工程手順では、ポリイミ
ドのひさし部分がないため、反射防止膜２４除去時のエ
ッチング反応生成物が堆積することがないため、除去が
容易に行えることになる。
縁膜２２を介してＡｌ系合金金属膜例えばＡｌーＳｉー
Ｃｕ膜２３を高さ５００ｎｍで形成し更にこの上に反射
防止膜としてＴｉ系金属膜例えばＴｉＮ膜２４を２０ｎ
ｍ形成する。形成したこれらの金属膜２３、２４をフォ
トリソグラフィー技術、エッチング技術を用いて金属配
線２３、２４にする。この金属配線２３、２４上にプラ
ズマＣＶＤ法でシリコン窒化膜２５を形成する。形成し
たシリコン窒化膜２５上に回転塗布法でポリイミド前駆
体溶液を滴下し約１５μｍの塗布膜２６を形成した後、
露光、現像、熱処理を行い、ポリイミドパターン２７を
形成する。尚、露光時の焦点をポリイミド塗布膜表面よ
り上方で合わせることで、パターンボトム部でポリイミ
ドの裾引きを生じさせることが出来る。尚、この裾を引
いた部分を含めて、形成されたポリイミドパターン２７
をマスクにシリコン窒化膜２５を等方性エッチャーを用
いてパターン加工を行う。この際ポリイミドパターン２
７底部と、パッシベ−ション膜のエッチング速度が等し
くなるかポリイミドの方が若干速くなるようなエッチン
グ条件を用いて行う。具体的には、エッチングガス混合
比ＣＦ4 ／Ｏ2 ＝６：４、圧力０．８Ｔｏｒｒ、高周波
電力１０００Ｗ、時間９０秒で行う。このエッチングで
はポリイミドの裾引き部分がマスクとなりシリコン窒化
膜２５のエッチングが始まる。この時、本来必要な開口
部よりも内側よりエッチングされ、深さ方向と同じ分だ
けサイドエッチングされる。しかし、ポリイミドパター
ンの裾引き部分も同じ速度でエッチングされるため、ひ
さしが生じることはない。この後、エッチング技術を用
いて反射防止膜２４の除去を行い、酸素アッシング処
理、ウェット処理を行う。この工程手順では、ポリイミ
ドのひさし部分がないため、反射防止膜２４除去時のエ
ッチング反応生成物が堆積することがないため、除去が
容易に行えることになる。
【００１８】
【発明の効果】以上説明したように、形成されたひさし
部分を選択的に除去する、又は、ポリイミド膜のひさし
が無くすことで、この部分のデポの堆積が無くなるた
め、後処理におけるデポ剥がれ、再付着を防止すること
が出来、ボンディング密着性、モールド樹脂密着性の良
好で信頼性の高い半導体装置を得ることが出来る。
部分を選択的に除去する、又は、ポリイミド膜のひさし
が無くすことで、この部分のデポの堆積が無くなるた
め、後処理におけるデポ剥がれ、再付着を防止すること
が出来、ボンディング密着性、モールド樹脂密着性の良
好で信頼性の高い半導体装置を得ることが出来る。
【図１】（ａ）〜（ｇ）は、本発明の実施例１を工程順
に示す縦断面図である。
に示す縦断面図である。
【図２】（ａ）〜（ｆ）は、本発明の実施例２を工程順
に示す縦断面図である。
に示す縦断面図である。
【図３】（ａ）〜（ｆ）は、従来技術を工程順に示す縦
断面図である。
断面図である。
【図４】（ａ）〜（ｅ）は、従来の改良技術１を工程順
に示す縦断面図である。
に示す縦断面図である。
【図５】（ａ）〜（ｇ）は、従来の改良技術２を工程順
に示す縦断面図である。
に示す縦断面図である。
１１、２１、３１、４１、５１ 半導体基板 １２、２２、３２、４２、５２ 絶縁膜 １３、２３、３３、４３、５３ Ａｌ系金属膜 １４、２４、３４ 反射防止膜 １５、２５、３５、４４、５４ シリコン窒化膜 １６、２６、３６、４５、５５ ポリイミド膜 ５６ ネガ型フォトレジスト １７、２７、３７、４６、５７ パターン開口部 ３８ ポリイミドひさし部 １９、２８ 反応生成物
Claims (2)
- 【請求項１】 素子の作り込まれた半導体基板上に、金
属膜上に反射防止膜を被着させた構造の金属配線を形成
した後、パッシベーション膜の形成を行う工程と、パッ
シベーション膜上に、回転塗布法を用いてポリイミド膜
を形成し、フォトリソグラフィー技術を用いて、ポリイ
ミド膜のパターン加工を行った後、熱処理を行う工程
と、形成したポリイミドパターンをマスクにパッシベー
ション膜のプラズマエッチングを行う工程と、エッチン
グ後に酸素アッシングを行う工程と、異方性エッチャー
で金属膜上の反射防止膜を除去することを特徴とする半
導体装置の製造方法。 - 【請求項２】 素子の作り込まれた半導体基板上に、金
属膜上に反射防止膜を被着させた構造の金属配線を形成
した後、パッシベーション膜の形成を行う工程と、パッ
シベーション膜上に、回転塗布法を用いてポリイミド膜
を形成し、パターンボトム部に裾を引かせるためにポリ
イミド膜表面よりも上で焦点を合わせて露光をする工程
と、現像を行ってポリイミド膜のパターン加工を行った
後、熱処理を行う工程と、ポリイミドパターンをマスク
にエッチングする際、ポリイミドの裾引き部分とパッシ
ベーション膜のエッチング速度が同じになるような条件
でプラズマエッチングを行う工程と、異方性エッチャー
で金属膜上の反射防止膜を除去することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24621896A JP2842405B2 (ja) | 1996-09-18 | 1996-09-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24621896A JP2842405B2 (ja) | 1996-09-18 | 1996-09-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1092926A true JPH1092926A (ja) | 1998-04-10 |
| JP2842405B2 JP2842405B2 (ja) | 1999-01-06 |
Family
ID=17145276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24621896A Expired - Fee Related JP2842405B2 (ja) | 1996-09-18 | 1996-09-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842405B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354644A (ja) * | 1998-05-11 | 1999-12-24 | Motorola Inc | 集積回路の製造方法 |
| JP2005510064A (ja) * | 2001-11-12 | 2005-04-14 | サムスン エレクトロニクス カンパニー リミテッド | 半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法 |
| KR100508748B1 (ko) * | 1998-02-05 | 2005-11-11 | 삼성전자주식회사 | 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법 |
| US7737445B2 (en) | 2001-11-12 | 2010-06-15 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
-
1996
- 1996-09-18 JP JP24621896A patent/JP2842405B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508748B1 (ko) * | 1998-02-05 | 2005-11-11 | 삼성전자주식회사 | 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법 |
| JPH11354644A (ja) * | 1998-05-11 | 1999-12-24 | Motorola Inc | 集積回路の製造方法 |
| JP2005510064A (ja) * | 2001-11-12 | 2005-04-14 | サムスン エレクトロニクス カンパニー リミテッド | 半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法 |
| US7737445B2 (en) | 2001-11-12 | 2010-06-15 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2842405B2 (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0100735B1 (en) | Lift-off process for fabricating self-aligned contacts | |
| US4606998A (en) | Barrierless high-temperature lift-off process | |
| JP3270909B2 (ja) | 絶縁層により覆われている複数の接合パッドが形成される半導体基板の表面を保護する方法 | |
| JP2003504693A (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| US6127099A (en) | Method of producing a semiconductor device | |
| JP2842405B2 (ja) | 半導体装置の製造方法 | |
| JP3825314B2 (ja) | 半導体装置の製造方法 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| EP1309000A2 (en) | Via formation in polymers | |
| JPH0313744B2 (ja) | ||
| JPH1064916A (ja) | 半導体素子の金属配線製造方法 | |
| JP3371170B2 (ja) | 半導体装置の製造方法 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| US7071101B1 (en) | Sacrificial TiN arc layer for increased pad etch throughput | |
| JPH06283460A (ja) | 半導体装置のドライエッチング方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JP3109506B2 (ja) | パターン形成方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JP2001351974A (ja) | 半導体装置の製造方法 | |
| JPH04132221A (ja) | 半導体集積回路の製造方法 | |
| JP2001176961A (ja) | 半導体装置及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980922 |
|
| LAPS | Cancellation because of no payment of annual fees |