KR100508748B1 - 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법 - Google Patents

반도체소자의 폴리이미드막 디스컴방법 및 재작업방법 Download PDF

Info

Publication number
KR100508748B1
KR100508748B1 KR1019980003259A KR19980003259A KR100508748B1 KR 100508748 B1 KR100508748 B1 KR 100508748B1 KR 1019980003259 A KR1019980003259 A KR 1019980003259A KR 19980003259 A KR19980003259 A KR 19980003259A KR 100508748 B1 KR100508748 B1 KR 100508748B1
Authority
KR
South Korea
Prior art keywords
polyimide film
semiconductor device
ashing
film
polyimide
Prior art date
Application number
KR1019980003259A
Other languages
English (en)
Other versions
KR19990069181A (ko
Inventor
백은경
하헌환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980003259A priority Critical patent/KR100508748B1/ko
Publication of KR19990069181A publication Critical patent/KR19990069181A/ko
Application granted granted Critical
Publication of KR100508748B1 publication Critical patent/KR100508748B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체소자의 폴리이미드막 디스컴(Descum)방법 및 재작업(Rework)방법에 관한 것이다.
본 발명에 따른 반도체소자의 보호막으로 사용되는 감광성 폴리이미드(Polyimide)막의 사진공정 후 잔류하는 스컴(Scum)의 디스컴(Descum)방법은 산소가스를 사용한 애싱(Ashing)공정을 수행하여 이루어진다.
본 발명에 따른 반도체소자의 보호막으로 사용되는 감광성 폴리이미드(Polyimide)막의 사진공정 후 경화된 상기 폴리이미드막의 재작업방법은 폴리이미드막을 애싱하는 단계 및 상기 애싱 후 디메틸설퍼옥사이드(DMSO ; Dimethyl Sulfur Oxide)와 모노에탄올아민(Monoethanol Amine)가 혼합된 식각액으로 상기 폴리이미드막을 식각하는 단계를 포함하여 이루어진다.
따라서, 경화된 폴리이미드의 디스컴공정과 재작업을 할 수 있어 수율의 향상 및 공정마진의 확보를 하고 또한 웨이퍼의 폐기처리를 예방하여 원가절감을 할 수 있는 효과가 있다.

Description

반도체소자의 폴리이미드막 디스컴방법 및 재작업방법
본 발명은 반도체소자의 폴리이미드막 디스컴 및 재작업방법에 관한 것이다.
일반적으로 반도체소자 제조공정은 반도체 기판상에 사진공정, 식각공정, 이온주입공정 및 확산공정 등의 여러 공정을 수행하여 다수의 칩이 형성되면 상기 칩들은 패키지공정을 수행하여 반도체소자로 완성된다. 상기 제조공정들을 통하여 상기 칩이 상기 반도체 기판상에 완성되면 상기 칩을 보호하기 위하여 보호막을 형성시킨다. 상기 패키지공정에서는 외부회로와 접속되는 패드를 리드선과 연결시킨다.
상기 보호막은 일반적으로 실리콘 질화막(SiN)을 사용한다. 그러나 상기 실리콘 질화막만으로 보호막으로 사용할 경우 외부에서 주어지는 환경에 따라 반도체소자를 충분히 보호할 수 없는 경우가 많다. 즉, 외부환경이 높은 온도나 높은 습도에 있을 경우, 또는 주위에 높은 압력이 가해질 경우 보호막이 손상을 받는 현상이 생긴다. 따라서 이러한 현상을 막아 반도체소자를 보호하기 위해서 외부환경에 대한 완충작용을 할 수 있도록 상기 실리콘 질화막의 외부에 폴리이미드(Polyimide)막을 형성시킨다.
도1 내지 도4는 종래의 방법에 의한 반도체소자의 패드 상에 보호막 형성방법을 나타내는 공정단면도이다.
도1은 반도체소자의 패드 위에 보호막으로 실리콘 질화막이 형성된 상태를 나타낸다. 상기 패드(13)는 반도체 기판(11) 및 하부구조(12) 상에 형성된 내부 회로부와 반도체 칩이 접속되는 외부회로를 연결시켜 주는 접속단자의 역할을 하며 금속재질로 이루어진다. 실리콘 질화막(14)은 상기 반도체소자를 보호 및 유지하는 역할을 한다.
도2는 상기 패드(13) 위로 실리콘 질화막(14)의 일부분이 제거되고 상기 패드(13)가 드러나 있는 상태를 나타낸다. 상기 실리콘 질화막(14)을 제거하기 위해서는 사진공정과 식각공정이 사용된다.
도3은 상기 실리콘 질화막(14)의 일부분이 제거된 상기 패드(13) 위에 상기 폴리이미드막(15)과 포토레지스트(16)이 순서적으로 형성되어 있다. 상기 폴리이미드막(15)은 완충작용을 하며 상기 실리콘 질화막(14)을 보완할 수 있다.
도4는 사진공정을 통하여 완성된 상기 폴리이미드막(15)을 갖춘 상기 패드(13) 상태를 보여준다. 그러나 상기 폴리이미드막(15)의 사진공정 후 상기 패드(13)의 표면에는 상기 폴리이미드막(15)의 스컴(18)이 남는 문제점이 있다. 상기 폴리이미드막(15)의 스컴(18)은 눈으로 확인하기 어려워 그대로 공정이 진행되는 경우 상기 폴리이미드막(15)의 스컴(18)은 파티클로 작용하여 이디에스(EDS:Electrical Die Sorting)의 수리공정에서 레이저컷팅 불량을 일으키거나 조립공정에서 패키지되는 경우에 와이어볼(Wire Ball) 연결에서 상기 와이어볼(Wire Ball)과 상기 패드(13)의 접촉불량 및 상기 보호막의 균열을 가져올 수 있다.
또한 상기 경화된 폴리이미드막(15)의 전면을 제거시키는 재작업(Rework)시 상기 사진공정을 통하여 경화된 폴리이미드막(15)은 포토레지스트와는 달리 유기용제에 불용인 상태가 되므로 습식공정은 물론 건식공정으로도 종래의 재작업 공정으로는 상기 경화된 폴리이미드막(15)을 완전히 제거할 수 없어 상기 웨이퍼를 폐기해야 하는 문제점이 있다.
본 발명의 목적은, 상기 종래기술의 문제점을 해결하기 위한 것으로서 반도체소자 패드의 보호막으로 사용되는 폴리이미드막의 산소애싱을 이용한 디스컴공정 및 애싱공정과 디메틸설퍼옥사이드(DMSO ; Dimethyl Sulfur Oxide)와 모노에탄올아민(Monoethanol Amine)가 혼합된 식각액을 이용한 식각공정을 순서적으로 수행하는 재작업방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 보호막으로 사용되는 감광성 폴리이미드(Polyimide)막의 사진공정 후 잔류하는 스컴(Scum)의 디스컴(Descum)방법은 산소가스를 사용한 애싱(Ashing)공정을 수행하여 이루어진다.
상기 폴리이미드막은 패드(Pad) 또는 퓨즈(Fuse) 상에 형성될 수 있다.
상기 애싱공정 시간은 1 내지 10 분으로 할 수 있으며, 상기 애싱공정 후 상기 폴리이미드막의 두께는 800 내지 1000 Å 감소될 수 있다.
본 발명에 따른 반도체소자의 보호막으로 사용되는 감광성 폴리이미드(Polyimide)막의 사진공정 후 경화된 상기 폴리이미드막의 재작업방법은 상기 폴리이미드막을 애싱하는 단계 및 상기 폴리이미드막의 애싱 후 디메틸설퍼옥사이드(DMSO ; Dimethyl Sulfur Oxide)와 모노에탄올아민(Monoethanol Amine)가 혼합된 식각액으로 재작업하는 단계를 포함하여 이루어진다.
상기 폴리이미드막 애싱은 산소(O2)애싱 또는 오존(O3)애싱을 사용할 수 있다.
상기 오존(O3)애싱시 촉매역활을 하여 애싱속도를 높이기 위하여 질소 또는 질소화합물을 첨가할 수 있다.
이하, 본 발명의 구체적인 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도5 내지 도9는 본 발명에 따른 반도체소자의 패드 상에 보호막 형성방법을 나타내는 공정단면도이다.
도5은 반도체소자의 패드 위에 보호막으로 실리콘 질화막이 형성된 상태를 나타낸다. 상기 패드(13)는 반도체 기판(11) 및 하부구조(12) 상에 형성된 내부 회로부와 반도체 칩이 접속되는 외부회로를 연결시켜 주는 접속단자의 역할을 하며 금속재질로 이루어진다. 실리콘 질화막(14)은 상기 반도체소자를 보호 및 유지하는 역할을 한다.
도6은 상기 패드(13) 위로 실리콘 질화막(14)의 일부분이 제거되고 상기 패드(13)가 드러나 있는 상태를 나타낸다. 상기 실리콘 질화막(14)을 제거하기 위해서는 사진공정과 식각공정이 사용된다.
도7은 상기 실리콘 질화막(14)의 일부분이 제거된 상기 패드(13) 위에 상기 폴리이미드막(15)과 포토레지스트(16)이 순서적으로 형성되어 있다. 상기 폴리이미드막(15)은 완충작용을 하며 상기 실리콘 질화막(14)을 보완할 수 있다.
도8은 사진공정을 통하여 완성된 상기 폴리이미드막(15)을 갖춘 상기 패드(13) 상태를 보여준다. 상기 폴리이미드막(15)은 상기 포토레지스트(16)를 식각마스크로 현상액에 의한 습식식각이 수행되어 패턴이 형성된다. 그러나 상기 폴리이미드막(15)의 사진공정 후 상기 패드(13)의 표면에는 상기 폴리이미드막(15)의 스컴(18)이 남아있다. 이때의 상기 폴리이미드막(15)은 상기 사진공정을 통하여 경화된 상태이다.
도9는 상기 폴리이미드막(16)의 스컴(18)을 산소애싱을 수행하여 상기 폴리이미드막(16)의 스컴(18)이 제거된 상태를 나타낸다.
상기 애싱공정은 반드시 산소애싱을 해야하며 오존애싱을 하는 경우 상기 폴리이미드(16)막의 표면막질이 무기질화되어 에폭시레진(Epoxy Resin)과의 접착력이 떨어져 신뢰성 측면에서 치명적인 문제를 일으킬 수 있다.
상기 산소애싱공정의 공정시간은 5분이며, 이때 상기 폴리이미드(16)막의 두께는 800 Å 정도 감소된다.
도10은 도5 내지 도8의 본 발명에 따른 반도체소자의 패드 상에 보호막으로 형성된 폴리이미드막의 재작업방법을 나타내는 공정순서도이다.
도10에서 보는 바와 같이 처음 도8과 같이 상기 폴리이미드(16)막의 스컴(18)이 형성된 상태에서 애싱 단계로 상기 폴리이미드(16)막을 충분한 오버애싱(Over Ashing)으로 상기 폴리이미드(16)막을 제거한다. 이때의 애싱공정은 산소애싱 또는 오존애싱을 수행할 수 있다. 상기 오존애싱시에는 촉매역활을 하여 애싱속도를 높이기 위하여 질소 또는 질소화합물을 첨가할 수 있다.
다음은 식각단계로 디메틸설퍼옥사이드(DMSO ; Dimethyl Sulfur Oxide)와 모노에탄올아민(Monoethanol Amine)가 혼합된 식각액인 도쿄오카사(TOKYO OKA Co. LTD)의 S-150으로 식각하여 상기 폴리이미드(16)막을 완전히 제거한다.
따라서, 본 발명에 의하면 상술한 바와 같이 종래에 할 수 없었던 경화된 폴리이미드의 디스컴공정과 재작업을 할 수 있어 수율의 향상 및 공정마진의 확보를 하고 또한 웨이퍼의 폐기처리를 예방하여 원가절감을 할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도1 내지 도4는 종래의 기술에 따른 반도체소자의 패드 상에 보호막 형성방법을 나타내는 공정단면도이다.
도5 내지 도9는 본 발명에 따른 반도체소자의 패드 상에 보호막 형성방법을 나타내는 공정단면도이다.
도10은 도5 내지 도8의 본 발명에 따른 반도체소자의 패드 상에 보호막으로 형성된 폴리이미드막의 재작업방법을 나타내는 공정순서도이다.
※도면의 주요부분에 대한 부호의 설명
11 ; 반도체 기판 12 ; 하부구조
13 ; 패드 14 ; 실리콘 질화막
15 ; 폴리이미드막 16 ; 포토레지스트
18 ; 폴리이미드막 스컴

Claims (2)

  1. 반도체소자의 보호막으로 사용되는 감광성 폴리이미드(Polyimide)막의 사진공정 후 경화된 상기 폴리이미드막의 재작업방법에 있어서,
    상기 폴리이미드막을 오존 애싱하는 단계; 및
    상기 애싱 후 디메틸설퍼옥사이드(DMSO ; Dimethyl Sulfur Oxide)와 모노에탄올아민(Monoethanol Amine)가 혼합된 식각액으로 상기 폴리이미드막을 식각하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 폴리이미드막 재작업방법.
  2. 제1항에 있어서,
    상기 오존(O3)애싱시 촉매역할을 하여 애싱속도를 높이기 위하여 질소 또는 질소화합물을 첨가하는 것을 특징으로 하는 상기 반도체소자의 폴리이미드막 재작업방법.
KR1019980003259A 1998-02-05 1998-02-05 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법 KR100508748B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980003259A KR100508748B1 (ko) 1998-02-05 1998-02-05 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003259A KR100508748B1 (ko) 1998-02-05 1998-02-05 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법

Publications (2)

Publication Number Publication Date
KR19990069181A KR19990069181A (ko) 1999-09-06
KR100508748B1 true KR100508748B1 (ko) 2005-11-11

Family

ID=37305971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003259A KR100508748B1 (ko) 1998-02-05 1998-02-05 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법

Country Status (1)

Country Link
KR (1) KR100508748B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943495B1 (ko) * 2007-12-26 2010-02-22 주식회사 동부하이텍 반도체 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257238A (ja) * 1991-02-12 1992-09-11 Matsushita Electron Corp 半導体装置の製造方法
JPH08293492A (ja) * 1995-04-24 1996-11-05 Nec Corp 半導体装置の製造方法
JPH1012605A (ja) * 1996-06-25 1998-01-16 Nec Corp 半導体装置の製造方法
JPH1092926A (ja) * 1996-09-18 1998-04-10 Nec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257238A (ja) * 1991-02-12 1992-09-11 Matsushita Electron Corp 半導体装置の製造方法
JPH08293492A (ja) * 1995-04-24 1996-11-05 Nec Corp 半導体装置の製造方法
JPH1012605A (ja) * 1996-06-25 1998-01-16 Nec Corp 半導体装置の製造方法
JPH1092926A (ja) * 1996-09-18 1998-04-10 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990069181A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
JP4995551B2 (ja) 半導体装置及び半導体装置の製造方法
KR100508748B1 (ko) 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법
KR100812085B1 (ko) 반도체 소자의 개별화 방법
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
KR0169226B1 (ko) 반도체장치의 패드부 형성방법
US5864170A (en) Semiconductor device having bonding pad and scribe line
KR100298441B1 (ko) 듀얼게이트산화막의형성방법
US20240145244A1 (en) Method of patterning underlying structure
KR100272525B1 (ko) 반도체 소자의 패드 형성 방법
KR100582441B1 (ko) 폴리이미드층의 제거 방법
KR19990070955A (ko) 반도체소자의 보호막을 재작업하는 방법
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
KR100537423B1 (ko) 반도체 소자의 패드 오픈 방법
KR100459688B1 (ko) 도전층패턴상에내식각성버퍼층을구비하는반도체장치및그제조방법
KR100591128B1 (ko) 반도체 소자 및 그 제조 방법
KR100431992B1 (ko) 레티클을 이용한 반도체소자의 제조방법
US20080119037A1 (en) Method for manufacturing semiconductor device
KR100282418B1 (ko) 반도체소자의 폴리머 제거 방법
KR100468705B1 (ko) 집적 회로 장치의 상이한 두께를 가지는 게이트 산화막 구조 형성 방법
KR100186508B1 (ko) 폴리머 제거 방법
KR100390999B1 (ko) 반도체소자의 형성방법
KR100309904B1 (ko) 반도체소자의금속배선제조방법
KR100290902B1 (ko) 반도체소자의 웰 형성방법
KR19990056746A (ko) 칼라 필터의 제조방법
KR20110006901A (ko) 웨이퍼 레벨 디바이스 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee