KR100812085B1 - 반도체 소자의 개별화 방법 - Google Patents

반도체 소자의 개별화 방법 Download PDF

Info

Publication number
KR100812085B1
KR100812085B1 KR1020060132688A KR20060132688A KR100812085B1 KR 100812085 B1 KR100812085 B1 KR 100812085B1 KR 1020060132688 A KR1020060132688 A KR 1020060132688A KR 20060132688 A KR20060132688 A KR 20060132688A KR 100812085 B1 KR100812085 B1 KR 100812085B1
Authority
KR
South Korea
Prior art keywords
pad
scribe lane
semiconductor device
photoresist pattern
substrate
Prior art date
Application number
KR1020060132688A
Other languages
English (en)
Inventor
정명안
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060132688A priority Critical patent/KR100812085B1/ko
Priority to US11/959,775 priority patent/US7727812B2/en
Application granted granted Critical
Publication of KR100812085B1 publication Critical patent/KR100812085B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조에 관한 것으로, 특히 패드를 보호하면서 소잉(Sawing) 공정을 할 수 있는 반도체 소자의 개별화 방법에 관한 것이다.
본 발명에 따르면, 스크라이브 레인 영역 및 칩 영역을 포함하는 반도체 소자를 형성하는 방법에 있어서, 상기 스크라이브 레인 영역에 패드를 형성하는 단계; 상기 스크라이브 레인 영역을 노출하며 상기 패드를 덮는 포토레지스트 패턴을 형성하는 단계; 및 상기 스크라이브 레인 영역에서 기판을 절단하며 세척액을 상기 스크라이브 레인 영역에 분사하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 반도체 소자의 패드부를 보호하면서도 안정적으로 웨이퍼를 분리시킬 수 있어 팹(FAB) 공정의 안정화를 구현할 수 있으며, 소잉 공정 시에 순수에 의한 패드부 부식을 방지하여 소자 불량을 최소화하여 소자의 신뢰성을 향상시킬 수 있다.
소잉, 스크라이브, 부식, 알루미늄

Description

반도체 소자의 개별화 방법{method for singulating a semiconductor device}
도 1은 종래 기술의 반도체 소자의 소잉 공정을 나타낸 공정 단면도.
도 2는 종래 기술의 반도체 소자의 소잉 공정이 적용될 경우 패드부 상태를 보여주는 평면도.
도 3a 내지 도 3g는 본 발명에 따른 반도체 소자의 제조 공정을 보여주는 단면도들.
<도면의 주요부분에 대한 부호 설명>
200 : 반도체 기판 201 : 보호막
203 : 금속 패드 211 : 실리콘 가루
213 : 세척액 223 : 분사 노즐
225 : 소잉 휠 240 : 포토레지스트막
241 : 포토레지스트 패턴 290 : 포토마스크
본 발명은 반도체 소자의 제조에 관한 것으로, 특히 패드를 보호하면서 소잉(Sawing) 공정을 할 수 있는 반도체 소자의 개별화 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정은 FAB(FABrication) 공정과 패키지(Package) 공정으로 크게 나눌 수 있다.
FAB 공정은 실리콘 웨이퍼(Silicon Wafer)에 미세 패턴을 형성하여 회로를 구성하게 하는 공정이고, 미세 패턴이 형성된 웨이퍼를 개별적인 칩 단위로 전기를 공급할 수 있도록 하는 공정을 패키지 공정이라 한다.
여기서, 패키지 공정은 양품의 칩(또는 다이)만 개개로 분리시켜 칩의 전기적 물리적 특성을 지닐 수 있도록 패키지 상태로 형성화시켜 칩을 외부의 기계적 물리적 화학적인 충격으로부터 보호하며 PCB(Printed Circuit Board) 실장이 가능토록 하는 기술이다.
이하에서 첨부된 도면을 참고하여 반도체 소자의 금속 패드 오픈 및 본딩 공정에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 반도체 소자의 소잉 공정을 나타낸 공정 단면도이고, 도 2는 종래 기술의 반도체 소자의 소잉 공정이 적용될 경우 패드부 상태를 보여주는 평면도이다.
도 1 및 도 2에 도시된 바와 같이, 패키지 공정은 팹-아웃(FAB-out)되면 웨이퍼 레벨에서 양품과 불량품으로 분류하고 웨이퍼 마운트 단계, 스크라이브 레인을 기준으로 칩을 개별화하는 소잉 단계, 개별화된 칩을 도전성 접착제인 에폭시를 사용하여 리드 프레임에 접착시키고, 칩의 금속 패드와 리드 프레임의 리드 간의 전기적 접속을 위해 고순도의 금 와이어를 사용하여 캐필러리(capillary)로서 접속시키는 와이어 본딩 단계, 와이어 본딩이 끝난 칩을 외부의 물리적 충격 또는 화학적 변화로부터 보호하기 위해 열경화수지로 칩의 외부를 몰딩하는 단계의 순서로 진행된다.
상기 소잉 공정 이전에 포토리소그래피 공정을 이용하여 금속 패드 패턴을 오픈한다.
이후, 상기 반도체 기판(100) 상에 박막 형성, 확산 공정, 사진 공정, 식각 공정 등의 공정으로 칩 회로를 구성하는 미세 패턴(도시되지 않음)을 형성한다.
이와 같은 미세 패턴들이 형성된 제 1 및 제 2 웨이퍼(A, B)의 패드 형성 영역에서는 층간 절연층 상에 금속 패드(103)가 형성된다.
상기 금속 패드는 알루미늄(Al)일 수 있다.
그리고, 상기 반도체 기판(100) 상에 형성된 여러 종류의 금속을 이용한 소자들 및 회로를 외부의 오염원으로부터 보호하고, 부식 방지를 위하여 질화막 또는 산화막을 사용하여 보호막(101)을 형성한다.
이어, 외부 전원과의 연결을 위하여 금속 패드(103)를 오픈하기 위하여 전면에 포토레지스트를 도포하고 선택적으로 노광 및 현상하여 패드 오픈 영역을 갖는 포토레지스트 패턴을 형성한다.
상기 포토레지스트 패턴을 마스크로 하여 플라즈마를 이용한 식각 공정으로 노출된 보호막(101)을 선택적으로 식각하여 금속 패드(103)를 오픈한다.
이와 같은 제조된 반도체 기판은 소잉 공정을 진행한다.
상기 소잉 공정에 의해 제 1 웨이퍼(A)와 제 2 웨이퍼(B)는 개별로 분리된다.
구체적으로, 원형 형태의 실리콘 웨이퍼에 존재하는 각각의 반도체 소자를 분리하기 위하여 소잉 휠(sawing wheel)(125)을 이용하여 스크라이브 레인에서 절단한다.
이때, 상기 소잉 공정에서 웨이퍼 절단시에 발생되는 실리콘 가루(111)를 제거하기 위하여 절단과 동시에 분사 노즐(123)로 순수(deionized water)(113)를 분사하게 된다.
그러나 이상에서 설명한 종래 기술의 반도체 소자의 금속 패드 형성 및 소잉 공정은 다음과 같은 문제점이 있다.
종래 기술의 경우에는 보호막(101)의 홀(130)을 통하여 금속 패드(103)를 외부에 노출시키고 소잉 과정을 진행하는 동안, 실리콘 가루(111)와 같은 부산물(150)을 제거하기 위하여 사용되는 순수(113)에 의하여 금속 패드(103)의 부식이 발생하는 문제점이 있다.
또한, 종래 기술에서는 소잉 공정에서 발생된 실리콘 가루(111)에 의하여 반도체 소자의 금속 패드(103)가 오염(150)되는 문제점이 있었다.
이와 같은 문제점들은 반도체 소자의 불량을 발생시켜 수율을 저하시키는 문제가 있다.
본 발명은 반도체 소자의 패드부를 보호하면서도 안정적으로 웨이퍼를 분리시킬 수 있는 소잉 공정을 적용한 반도체 소자의 개별화 방법을 제공하는 데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 개별화 방법은, 스크라이브 레인 영역 및 칩 영역을 포함하는 반도체 소자를 형성하는 방법에 있어서, 상기 칩 영역에 패드를 형성하는 단계; 상기 스크라이브 레인 영역을 노출하며 상기 패드를 덮는 포토 레지스트 패턴을 형성하는 단계; 및 상기 스크라이브 레인 영역에서 기판을 절단하며 세척액을 상기 스크라이브 레인 영역에 분사하는 단계를 포함하는 것을 특징으로 한다.
상기 포토레지스트 패턴을 형성하는 단계에 있어서, 상기 스크라이브 레인 영역과 상기 칩 영역을 덮는 포토레지스트층을 형성하는 단계; 상기 포토레지스트층 상에 개구부와 투과부를 가지는 마스크를 씌우는 단계; 상기 마스크에 광을 조사하여 상기 포토레지스트층을 선택적으로 경화시키는 단계; 및 상기 포토레지스트층을 현상하는 단계를 포함하는 것을 특징으로 한다.
상기 포토레지스트층은 파지티브(positive) 감광성 막인 것을 특징으로 한다.
상기 세척액을 상기 스크라이브 레인 영역에 분사하는 단계에 있어서, 상기 포토레지스트 패턴이 상기 세척액에 의해 제거되는 것을 특징으로 한다.
상기 세척액은 시너(thinner)를 포함하는 것을 특징으로 한다.
상기 스크라이브 레인 영역에서 기판을 절단하며 세척액을 상기 스크라이브 레인 영역에 분사하는 단계에 있어서, 적어도 상기 기판을 절단하는 시간 동안 상기 포토레지스트 패턴이 상기 패드를 덮는 것을 특징으로 한다.
상기 패드는 알루미늄 패드(Al pad)인 것을 특징으로 한다.
상기한 목적을 달성하기 위하여 본 발명에 따른 다른 실시예로서 반도체 소자의 제조 방법은, 스크라이브 레인 영역 및 칩 영역을 포함하는 반도체 소자를 형성하는 방법에 있어서, 상기 칩 영역에 패드를 형성하는 단계; 상기 스크라이브 레인 영역을 노출하며 상기 패드를 덮는 파지티브 포토레지스트 패턴을 형성하는 단계; 상기 스크라이브 레인 영역에서 기판을 절단하며 상기 스크라이브 레인 영역으로 순수(DI water)를 분사하는 단계; 및 상기 스크라이브 레인 영역에 시너와 아세톤 중 하나를 분사하여 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 반도체 소자의 제조 방법에 대해서 구체적으로 설명한다.
도 3a 내지 도 3g는 본 발명에 따른 반도체 소자의 제조 공정을 보여주는 단면도들이다.
제 1 및 제 2 웨이퍼(A, B)는 스크라이브 레인 영역(C)과 반도체 칩이 형성되는 반도체 칩 영역을 포함한다.
상기 제 1 웨이퍼(A) 및 제 2 웨이퍼(B)는 반도체 소자 형성 공정을 마친 후, 소잉 공정에 의해 개별의 웨이퍼로 분리된다.
상기 제 1 및 제 2 웨이퍼들(A, B)의 각 반도체 칩 영역에는 다수의 반도체 소자 예를 들어, 트랜지스터들이 형성되며, 상기 트랜지스터들 간의 배선 구조 및 소자 간 절연을 위한 층간 절연막들이 형성되어 있다.
도 3a에 도시된 바와 같이, 상기 제 1 및 제 2 웨이퍼(A, B)에서 반도체 기판(200) 상에 금속으로 형성된 금속 패드(203)가 형성된다.
예를 들어, 상기 금속 패드(203)는 알루미늄(Al) 패드일 수 있다.
상기 스크라이브 레인 영역(C)은 100 내지 200 ㎛ 일 수 있다.
상기 금속 패드(203)가 형성된 반도체 기판(200) 상에 보호막(201)을 형성하고, 패드 공개(Pre Pad Open) 용 마스크를 사용하여 상기 금속 패드(203)를 노출시킨다.
도 3b에 도시된 바와 같이, 상기 제 1 및 제 2 웨이퍼(A, B) 상의 전면에 상기 스크라이브 레인 영역(C)과 상기 반도체 칩 영역을 덮는 포토레지스트층(240)을 형성한다.
상기 포토레지스트층(240)은 파지티브 포토레지스트(positive photo resist) 물질 또는 네거티브 포토레지스트(negative photo resist) 물질 중에서 선택적으로 사용할 수 있다.
상기 파지티브 포토레지스트 물질은 빛을 받은 부분의 크로스 링크(cross link)가 깨져 현상액에 의해 제거되는 물질이고, 상기 네거티브 포토레지스트 물질 은 빛을 받은 부분에 크로스 링크가 생성되어 빛을 받지 않은 부분이 현상액에 의해 제거되는 물질이다.
여기서는, 상기 포토레지스트층(240)은 파지티브 포토레지스트막으로 한다.
상기 포토레지스트층의 두께는 3 내지 5㎛인 것으로 한다.
이후, 도 3c에 도시된 바와 같이, 상기 포토레지스트층(240) 상에는 포토마스크(290)가 소정 간격 이격되어 배치되며, 상기 포토마스크(290) 상으로 광 예를 들어, 자외선 등이 조사된다.
상기 포토마스크(290)는 조사되는 광을 투과 또는 차단하여 광량을 조절할 수 있도록 패턴이 형성되어 있으며, 상기 포토마스크(290)는 광 차단부(BA), 광 투과부(TA)를 포함한다.
상기 포토마스크(290)의 광 차단부(BA)는 상기 포토마스크(290)로 조사되는 광을 차단할 수 있는 물질이 형성되어 있으며, 상기 광 투과부(TA)는 상기 포토마스크(290)로 조사되는 광을 전부 투과할 수 있는 투명 물질이 형성되거나 개구되어 형성된다.
여기서, 상기 포토마스크(290)의 광 차단부(BA)는 상기 금속 패드(203)를 포함하는 부분과 대응되며, 상기 포토마스크(290)의 광 투과부(TA)는 스크라이브가 이루어지는 영역(C)을 포함하는 부분과 대응된다.
상기와 같은 포토마스크(290)는 상기 제 1 및 제 2 웨이퍼(A, B) 전면에 배치된다. 그리고, 상기 포토마스크(290)를 투과한 광은 상기 포토레지스트층(240) 상으로 전달된다.
이후, 도 3d에 도시된 바와 같이, 상기 포토레지스트층(240)을 현상액에 담구거나 분사하여 현상하면, 포토레지스트 패턴(241)이 형성된다.
상기 포토레지스트 패턴(241)은 상기 광 차단부(BA)와 대응되는 영역은 현상되지 않고 남아있으며, 상기 광 투과부(TA)와 대응되는 영역은 현상에 의해 제거되어 상기 스크라이브가 이루어지는 영역(C)을 노출시킨다.
이후, 도 3e 및 도 3f에 도시된 바와 같이, 소잉 휠(Sawing wheel)(225)을 이용하여 상기 스크라이브 레인 영역(C)에서 소잉 공정을 진행한다.
상기 소잉 공정에 의해서 상기 제 1 및 제 2 웨이퍼(A, B)가 개별로 분리된다.
이때, 소잉 시에 발생되는 부산물 예를 들어, 실리콘 가루(211) 등이 금속 패드(203)를 오염시키는 것을 방지하기 위하여 소잉 공정과 동시에 분사 노즐(223)에서 세척액(213)이 상기 스크라이브 레인 영역(C)으로 분사된다.
이때, 상기 세척액(213)은 웨이퍼 전면에 분사될 수도 있고, 상기 스크라이브 레인 영역(C)에 집중적으로 분사될 수도 있다.
상기 세척액(213)은 상기 금속 패드(203) 상에 남아있는 포토레지스트 패턴(241)도 동시에 제거할 수 있도록 시너(thinner)액으로 한다.
상기 세척액(213)은 상기 파지티브 포토레지스트 패턴을 제거할 수 있는 아세톤을 포함할 수도 있다.
따라서, 상기 세척액(2130이 소잉 공정의 부산물을 세척함과 동시에 상기 포토레지스트 패턴(241)도 함께 제거할 수 있다.
도 3e 및 도 3f는 소잉 공정이 진행되면서 포토레지스트 패턴(241, 241a)의 두께가 점차 낮아지는 것을 보여준다.
바람직하게는, 상기 소잉 공정이 완료될 때까지 상기 포토레지스트 패턴(241a)이 상기 금속 패드(203)를 덮어, 상기 금속 패드(203)를 노출시키지 않는다.
따라서, 알루미늄으로 이루어진 금속 패드(203)가 노출되지 않으며, 부산물 등에 의하여 오염되지 않으며, 상기 금속 패드(203)가 부식될 염려도 없으므로 공정의 안정성을 향상시킬 수 있으며 소자의 신뢰성도 향상시킬 수 있다.
상기와 같은 공정에 의해서 도 3g와 같이 제 1 웨이퍼(A)와 제 2 웨이퍼(B)는 안정적으로 분리된다.
즉, 본 발명은 반도체 소자의 패드부를 보호하면서도 안정적으로 웨이퍼를 분리시킬 수 있어 팹(FAB) 공정의 안정화를 구현할 수 있다.
본 발명은 반도체 소자의 소잉 공정 시에 부산물에 의한 패드 오염을 방지하여 패드부 접촉 불량을 방지할 수 있다.
본 발명은 반도체 소자의 소잉 공정 시에 순수에 의한 패드부 부식을 방지하여 소자 불량을 최소화할 수 있다.
본 발명의 일 실시예는 웨이퍼의 소잉 공정시에 세척액으로 시너 또는 아세톤을 이용하여 부산물인 실리콘 가루를 제거하면서도 포토레지스트 패턴을 제거하고, 패드부 부식을 방지하는 것이다.
또한, 본 발명의 다른 실시예는 웨이퍼의 소잉 공정시에 세척액으로 순수를 사용하여 부산물인 실리콘 가루를 제거하며 세정하고, 이후, 패드부를 덮고 있는 포토레지스트 패턴을 제거하고 패드부 부식을 방지하기 위하여 시너 또는 아세톤을 분사할 수도 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 소자의 개별화 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 반도체 소자의 패드부를 보호하면서도 안정적으로 웨이퍼를 분리시킬 수 있어 팹(FAB) 공정의 안정화를 구현할 수 있는 제 1의 효과가 있다.
본 발명은 반도체 소자의 소잉 공정 시에 부산물에 의한 패드 오염을 방지하여 패드부 접촉 불량을 방지하는 제 2의 효과가 있다.
본 발명은 반도체 소자의 소잉 공정 시에 순수에 의한 패드부 부식을 방지하여 소자 불량을 최소화하는 제 3의 효과가 있다.

Claims (10)

  1. 스크라이브 레인 영역 및 칩 영역을 포함하는 반도체 소자를 형성하는 방법에 있어서,
    기판 상의 상기 칩 영역에 패드를 형성하는 단계;
    상기 패드가 형성된 기판 전면에 보호막을 형성하는 단계;
    상기 보호막에 패드 공개용 마스크를 사용하여 상기 패드를 노출시키는 단계;
    상기 스크라이브 레인 영역 및 상기 칩 영역의 일부를 노출하며 상기 노출된 패드를 덮는 포토레지스트 패턴을 형성하는 단계; 및
    상기 패드를 덮는 상기 포토레지스트 패턴이 형성된 상기 기판에서 상기 스크라이브 레인 영역의 상기 기판을 절단하며 세척액을 상기 스크라이브 레인 영역에 분사하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 개별화 방법.
  2. 제 1항에 있어서,
    상기 포토레지스트 패턴을 형성하는 단계는,
    상기 스크라이브 레인 영역과 상기 칩 영역을 덮는 포토레지스트층을 형성하는 단계;
    상기 포토레지스트층 상에 개구부와 투과부를 가지는 마스크를 씌우는 단계;
    상기 마스크에 광을 조사하여 상기 포토레지스트층을 선택적으로 경화시키는 단계; 및
    상기 포토레지스트층을 현상하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 개별화 방법.
  3. 제 2항에 있어서,
    상기 포토레지스트층은 파지티브(positive) 감광성 막인 것을 특징으로 하는 반도체 소자의 개별화 방법.
  4. 제 1항에 있어서,
    상기 세척액을 상기 스크라이브 레인 영역에 분사하는 단계는,
    상기 포토레지스트 패턴이 상기 세척액에 의해 제거되는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 개별화 방법.
  5. 제 1항에 있어서,
    상기 세척액은 시너(thinner) 및 아세톤 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 개별화 방법.
  6. 제 1항에 있어서,
    상기 패드는 알루미늄 패드(Al pad)인 것을 특징으로 하는 반도체 소자의 개별화 방법.
  7. 제 1항에 있어서,
    상기 포토레지스트 패턴의 적층 두께는 3 내지 5 ㎛인 것을 특징으로 하는 반도체 소자의 개별화 방법.
  8. 스크라이브 레인 영역 및 칩 영역을 포함하는 반도체 소자를 형성하는 방법에 있어서,
    기판 상의 상기 칩 영역에 패드를 형성하는 단계;
    상기 패드가 형성된 기판 전면에 보호막을 형성하는 단계;
    상기 보호막에 패드 공개용 마스크를 사용하여 상기 패드를 노출시키는 단계;
    상기 스크라이브 레인 영역 및 상기 칩 영역의 일부를 노출하며 상기 노출된 패드를 덮는 포토레지스트 패턴을 형성하는 단계; 및
    상기 패드를 덮는 상기 포토레지스트 패턴이 형성된 상기 기판에서 상기 스크라이브 레인 영역의 상기 기판을 절단하며 상기 스크라이브 레인 영역으로 순수(DI water)를 분사하는 단계; 및
    상기 스크라이브 레인 영역에 시너와 아세톤 중 하나를 분사하여 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 개별화 방법.
  9. 제 8항에 있어서,
    상기 패드는 알루미늄 패드(Al pad)인 것을 특징으로 하는 반도체 소자의 개별화 방법.
  10. 제 8항에 있어서,
    상기 포토레지스트 패턴은 파지티브 포토레지스트이며, 상기 포토레지스트 패턴의 적층 두께는 3 내지 5 ㎛인 것을 특징으로 하는 반도체 소자의 개별화 방법.
KR1020060132688A 2006-12-22 2006-12-22 반도체 소자의 개별화 방법 KR100812085B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060132688A KR100812085B1 (ko) 2006-12-22 2006-12-22 반도체 소자의 개별화 방법
US11/959,775 US7727812B2 (en) 2006-12-22 2007-12-19 Singulation method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132688A KR100812085B1 (ko) 2006-12-22 2006-12-22 반도체 소자의 개별화 방법

Publications (1)

Publication Number Publication Date
KR100812085B1 true KR100812085B1 (ko) 2008-03-07

Family

ID=39398280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132688A KR100812085B1 (ko) 2006-12-22 2006-12-22 반도체 소자의 개별화 방법

Country Status (2)

Country Link
US (1) US7727812B2 (ko)
KR (1) KR100812085B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090024408A (ko) * 2007-09-04 2009-03-09 삼성전자주식회사 스크라이브 래인 내의 금속 버를 제거하는 노즐을 갖는웨이퍼 소잉 장치, 웨이퍼 소잉 방법 및 이를 이용하여제작된 반도체 패키지
US8580656B2 (en) * 2008-07-14 2013-11-12 Air Products And Chemicals, Inc. Process for inhibiting corrosion and removing contaminant from a surface during wafer dicing and composition useful therefor
KR102653165B1 (ko) 2018-11-22 2024-04-01 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법
CN115132568A (zh) * 2021-03-25 2022-09-30 三美电机株式会社 半导体装置的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000220A (ko) * 1997-06-03 1999-01-15 문정환 고체 촬상 소자의 제조 방법
KR20030078374A (ko) * 2002-03-29 2003-10-08 주식회사 동진쎄미켐 감광성 수지 제거용 씬너 조성물
KR20040004769A (ko) * 2002-07-05 2004-01-16 삼성전기주식회사 마이크로 전기 기계 구조 칩의 다이싱 방법
KR20050032957A (ko) * 2003-10-02 2005-04-08 (주)한빛레이저 계면활성제 도포 방법을 이용한 실리콘 웨이퍼 레이저절단 방법 및 장치
JP2005203679A (ja) * 2004-01-19 2005-07-28 Fuji Film Microdevices Co Ltd 固体撮像素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051833A (ja) * 1983-07-01 1985-03-23 Toray Ind Inc 感光性樹脂組成物
CA1226699A (en) * 1984-01-13 1987-09-08 Akira Yada Process for preparing sticky polymers
JPH1021843A (ja) * 1996-06-28 1998-01-23 Nec Kansai Ltd カラー陰極線管
KR100401752B1 (ko) * 2000-11-27 2003-10-17 삼성전자주식회사 수직형 웨이퍼 소잉 장치
KR100451950B1 (ko) * 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
US7279362B2 (en) * 2005-03-31 2007-10-09 Intel Corporation Semiconductor wafer coat layers and methods therefor
US7504318B2 (en) * 2005-09-19 2009-03-17 Intel Corporation Nanopowder coating for scribing and structures formed thereby
JP5011981B2 (ja) * 2006-11-30 2012-08-29 富士通株式会社 デバイス素子製造方法およびダイシング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000220A (ko) * 1997-06-03 1999-01-15 문정환 고체 촬상 소자의 제조 방법
KR20030078374A (ko) * 2002-03-29 2003-10-08 주식회사 동진쎄미켐 감광성 수지 제거용 씬너 조성물
KR20040004769A (ko) * 2002-07-05 2004-01-16 삼성전기주식회사 마이크로 전기 기계 구조 칩의 다이싱 방법
KR20050032957A (ko) * 2003-10-02 2005-04-08 (주)한빛레이저 계면활성제 도포 방법을 이용한 실리콘 웨이퍼 레이저절단 방법 및 장치
JP2005203679A (ja) * 2004-01-19 2005-07-28 Fuji Film Microdevices Co Ltd 固体撮像素子の製造方法

Also Published As

Publication number Publication date
US7727812B2 (en) 2010-06-01
US20080153263A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
US7446414B2 (en) Semiconductor device
US6933172B2 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
TWI475618B (zh) 晶圓級封裝半導體之方法
US20100273312A1 (en) Method of manufacturing semiconductor device
US8822325B2 (en) Chip package and fabrication method thereof
JP5264332B2 (ja) 接合ウエハ、その製造方法、及び半導体装置の製造方法
US20110045642A1 (en) Method of manufacturing semiconductor package
KR100812085B1 (ko) 반도체 소자의 개별화 방법
JP2008153499A (ja) 半導体装置の製造方法
JP2006339189A (ja) 半導体ウェハおよびそれにより形成した半導体装置
JP2007150038A (ja) 光学半導体装置及びその製造方法
KR20110131674A (ko) 감광성 유리 기판을 이용한 디바이스 보호용 캡 및 그 제조 방법
CN100499094C (zh) 半导体元件
KR100556351B1 (ko) 반도체 소자의 금속 패드 및 금속 패드 본딩 방법
US7998834B2 (en) Substrate level bonding method and substrate level package
CN109360860B (zh) 一种晶圆封装结构及其制备方法
CN111627857A (zh) 封装方法及封装结构
US10937760B2 (en) Method for manufacturing a chip package
CN110970362B (zh) 芯片封装体的制造方法
KR100508748B1 (ko) 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법
KR100591128B1 (ko) 반도체 소자 및 그 제조 방법
JP4971960B2 (ja) 半導体装置の製造方法
KR20230052696A (ko) Cis 반도체 패키지의 제조방법
JP2009182362A (ja) 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法
JP2007250952A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110221

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee