KR100812085B1 - Method for singulating a semiconductor device - Google Patents

Method for singulating a semiconductor device Download PDF

Info

Publication number
KR100812085B1
KR100812085B1 KR1020060132688A KR20060132688A KR100812085B1 KR 100812085 B1 KR100812085 B1 KR 100812085B1 KR 1020060132688 A KR1020060132688 A KR 1020060132688A KR 20060132688 A KR20060132688 A KR 20060132688A KR 100812085 B1 KR100812085 B1 KR 100812085B1
Authority
KR
South Korea
Prior art keywords
pad
scribe lane
semiconductor device
photoresist pattern
substrate
Prior art date
Application number
KR1020060132688A
Other languages
Korean (ko)
Inventor
정명안
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060132688A priority Critical patent/KR100812085B1/en
Priority to US11/959,775 priority patent/US7727812B2/en
Application granted granted Critical
Publication of KR100812085B1 publication Critical patent/KR100812085B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A method for singulating a semiconductor device is provided to prevent a contact error of a pad part by preventing contamination of a pad caused by byproducts in a sawing process. A pad(203) is formed on a chip region of a substrate(200). A protective layer(201) is formed on the entire surface of the substrate on which the pad is formed. The pad is exposed from the protective layer by using a mask for opening the pad. A photoresist pattern(241a) is formed to expose a part of a scribe lane region and a part of the chip region and to cover the exposed pad. A cutting process is performed to cut the substrate of the scribe lane region in the substrate having the photoresist pattern for covering the pad. A cleaning solution is injected onto the scribe lane region.

Description

반도체 소자의 개별화 방법{method for singulating a semiconductor device}Method for singulating a semiconductor device

도 1은 종래 기술의 반도체 소자의 소잉 공정을 나타낸 공정 단면도.1 is a cross-sectional view showing a sawing process of a semiconductor device of the prior art;

도 2는 종래 기술의 반도체 소자의 소잉 공정이 적용될 경우 패드부 상태를 보여주는 평면도.Figure 2 is a plan view showing a pad portion state when the sawing process of the semiconductor device of the prior art is applied.

도 3a 내지 도 3g는 본 발명에 따른 반도체 소자의 제조 공정을 보여주는 단면도들.3A to 3G are cross-sectional views illustrating a manufacturing process of a semiconductor device according to the present invention.

<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>

200 : 반도체 기판 201 : 보호막200: semiconductor substrate 201: protective film

203 : 금속 패드 211 : 실리콘 가루203: metal pad 211: silicon powder

213 : 세척액 223 : 분사 노즐213: washing liquid 223: spray nozzle

225 : 소잉 휠 240 : 포토레지스트막225: sawing wheel 240: photoresist film

241 : 포토레지스트 패턴 290 : 포토마스크241 photoresist pattern 290 photomask

본 발명은 반도체 소자의 제조에 관한 것으로, 특히 패드를 보호하면서 소잉(Sawing) 공정을 할 수 있는 반도체 소자의 개별화 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of semiconductor devices, and more particularly, to a method for individualizing a semiconductor device capable of performing a sawing process while protecting a pad.

일반적으로 반도체 소자의 제조 공정은 FAB(FABrication) 공정과 패키지(Package) 공정으로 크게 나눌 수 있다.In general, a semiconductor device manufacturing process may be roughly divided into a FAB (FABrication) process and a package process.

FAB 공정은 실리콘 웨이퍼(Silicon Wafer)에 미세 패턴을 형성하여 회로를 구성하게 하는 공정이고, 미세 패턴이 형성된 웨이퍼를 개별적인 칩 단위로 전기를 공급할 수 있도록 하는 공정을 패키지 공정이라 한다.The FAB process is a process of forming a circuit by forming a fine pattern on a silicon wafer, and a process of allowing electricity to be supplied to individual chip units on the wafer on which the fine pattern is formed is called a package process.

여기서, 패키지 공정은 양품의 칩(또는 다이)만 개개로 분리시켜 칩의 전기적 물리적 특성을 지닐 수 있도록 패키지 상태로 형성화시켜 칩을 외부의 기계적 물리적 화학적인 충격으로부터 보호하며 PCB(Printed Circuit Board) 실장이 가능토록 하는 기술이다.Here, the packaging process separates only good chips (or dies) into packages so that they can have the electrical and physical properties of the chips, thereby protecting the chips from external mechanical, physical and chemical shocks, and printing a printed circuit board (PCB). It is a technology that can be implemented.

이하에서 첨부된 도면을 참고하여 반도체 소자의 금속 패드 오픈 및 본딩 공정에 관하여 설명하면 다음과 같다.Hereinafter, a metal pad opening and bonding process of a semiconductor device will be described with reference to the accompanying drawings.

도 1은 종래 기술의 반도체 소자의 소잉 공정을 나타낸 공정 단면도이고, 도 2는 종래 기술의 반도체 소자의 소잉 공정이 적용될 경우 패드부 상태를 보여주는 평면도이다.1 is a cross-sectional view illustrating a sawing process of a semiconductor device of the prior art, and FIG. 2 is a plan view illustrating a pad part state when the sawing process of the semiconductor device of the prior art is applied.

도 1 및 도 2에 도시된 바와 같이, 패키지 공정은 팹-아웃(FAB-out)되면 웨이퍼 레벨에서 양품과 불량품으로 분류하고 웨이퍼 마운트 단계, 스크라이브 레인을 기준으로 칩을 개별화하는 소잉 단계, 개별화된 칩을 도전성 접착제인 에폭시를 사용하여 리드 프레임에 접착시키고, 칩의 금속 패드와 리드 프레임의 리드 간의 전기적 접속을 위해 고순도의 금 와이어를 사용하여 캐필러리(capillary)로서 접속시키는 와이어 본딩 단계, 와이어 본딩이 끝난 칩을 외부의 물리적 충격 또는 화학적 변화로부터 보호하기 위해 열경화수지로 칩의 외부를 몰딩하는 단계의 순서로 진행된다.As shown in Figs. 1 and 2, the packaging process is classified as good or bad at the wafer level when it is fab-out, wafer mounting step, sawing step to individualize chips based on scribe lanes, individualized Wire bonding step of bonding the chip to the lead frame using epoxy as a conductive adhesive and connecting it as a capillary using high purity gold wire for electrical connection between the chip's metal pad and the lead of the lead frame, wire In order to protect the bonded chip from external physical shocks or chemical changes, the steps of molding the outside of the chip with thermosetting resin are performed.

상기 소잉 공정 이전에 포토리소그래피 공정을 이용하여 금속 패드 패턴을 오픈한다.The metal pad pattern is opened using a photolithography process prior to the sawing process.

이후, 상기 반도체 기판(100) 상에 박막 형성, 확산 공정, 사진 공정, 식각 공정 등의 공정으로 칩 회로를 구성하는 미세 패턴(도시되지 않음)을 형성한다.Thereafter, a fine pattern (not shown) constituting the chip circuit is formed on the semiconductor substrate 100 by a process such as a thin film formation, a diffusion process, a photo process, and an etching process.

이와 같은 미세 패턴들이 형성된 제 1 및 제 2 웨이퍼(A, B)의 패드 형성 영역에서는 층간 절연층 상에 금속 패드(103)가 형성된다.In the pad forming regions of the first and second wafers A and B having such fine patterns, metal pads 103 are formed on the interlayer insulating layer.

상기 금속 패드는 알루미늄(Al)일 수 있다.The metal pad may be aluminum (Al).

그리고, 상기 반도체 기판(100) 상에 형성된 여러 종류의 금속을 이용한 소자들 및 회로를 외부의 오염원으로부터 보호하고, 부식 방지를 위하여 질화막 또는 산화막을 사용하여 보호막(101)을 형성한다.In addition, elements and circuits using various types of metals formed on the semiconductor substrate 100 are protected from an external pollution source, and a protective film 101 is formed using a nitride film or an oxide film to prevent corrosion.

이어, 외부 전원과의 연결을 위하여 금속 패드(103)를 오픈하기 위하여 전면에 포토레지스트를 도포하고 선택적으로 노광 및 현상하여 패드 오픈 영역을 갖는 포토레지스트 패턴을 형성한다.Subsequently, in order to open the metal pad 103 for connection with an external power source, a photoresist is coated on the front surface and selectively exposed and developed to form a photoresist pattern having a pad open area.

상기 포토레지스트 패턴을 마스크로 하여 플라즈마를 이용한 식각 공정으로 노출된 보호막(101)을 선택적으로 식각하여 금속 패드(103)를 오픈한다.Using the photoresist pattern as a mask, the protective film 101 exposed by an etching process using plasma is selectively etched to open the metal pad 103.

이와 같은 제조된 반도체 기판은 소잉 공정을 진행한다.Such manufactured semiconductor substrates undergo a sawing process.

상기 소잉 공정에 의해 제 1 웨이퍼(A)와 제 2 웨이퍼(B)는 개별로 분리된다.The sawing process separates the first wafer A and the second wafer B separately.

구체적으로, 원형 형태의 실리콘 웨이퍼에 존재하는 각각의 반도체 소자를 분리하기 위하여 소잉 휠(sawing wheel)(125)을 이용하여 스크라이브 레인에서 절단한다.Specifically, the semiconductor device is cut in the scribe lane using a sawing wheel 125 to separate each semiconductor device existing in the circular silicon wafer.

이때, 상기 소잉 공정에서 웨이퍼 절단시에 발생되는 실리콘 가루(111)를 제거하기 위하여 절단과 동시에 분사 노즐(123)로 순수(deionized water)(113)를 분사하게 된다.At this time, in order to remove the silicon powder 111 generated during wafer cutting in the sawing process, deionized water 113 is sprayed to the spray nozzle 123 at the same time as the cutting.

그러나 이상에서 설명한 종래 기술의 반도체 소자의 금속 패드 형성 및 소잉 공정은 다음과 같은 문제점이 있다.However, the metal pad forming and sawing process of the semiconductor device of the prior art described above has the following problems.

종래 기술의 경우에는 보호막(101)의 홀(130)을 통하여 금속 패드(103)를 외부에 노출시키고 소잉 과정을 진행하는 동안, 실리콘 가루(111)와 같은 부산물(150)을 제거하기 위하여 사용되는 순수(113)에 의하여 금속 패드(103)의 부식이 발생하는 문제점이 있다.In the prior art, the metal pad 103 is exposed to the outside through the hole 130 of the protective film 101 and used to remove the by-product 150 such as the silicon powder 111 during the sawing process. There is a problem that corrosion of the metal pad 103 occurs due to the pure water 113.

또한, 종래 기술에서는 소잉 공정에서 발생된 실리콘 가루(111)에 의하여 반도체 소자의 금속 패드(103)가 오염(150)되는 문제점이 있었다.In addition, in the related art, the metal pad 103 of the semiconductor device is contaminated 150 by the silicon powder 111 generated in the sawing process.

이와 같은 문제점들은 반도체 소자의 불량을 발생시켜 수율을 저하시키는 문제가 있다.These problems have a problem of lowering the yield by generating a defect of the semiconductor device.

본 발명은 반도체 소자의 패드부를 보호하면서도 안정적으로 웨이퍼를 분리시킬 수 있는 소잉 공정을 적용한 반도체 소자의 개별화 방법을 제공하는 데 목적이 있다.An object of the present invention is to provide a method for individualizing a semiconductor device to which a sawing process that can stably separate a wafer while protecting a pad portion of a semiconductor device is applied.

상기한 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 개별화 방법은, 스크라이브 레인 영역 및 칩 영역을 포함하는 반도체 소자를 형성하는 방법에 있어서, 상기 칩 영역에 패드를 형성하는 단계; 상기 스크라이브 레인 영역을 노출하며 상기 패드를 덮는 포토 레지스트 패턴을 형성하는 단계; 및 상기 스크라이브 레인 영역에서 기판을 절단하며 세척액을 상기 스크라이브 레인 영역에 분사하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of individualizing a semiconductor device, the method comprising: forming a pad in the chip area, the method comprising: forming a semiconductor device including a scribe lane area and a chip area; Forming a photoresist pattern exposing the scribe lane area and covering the pad; And cutting the substrate in the scribe lane area and spraying a cleaning solution to the scribe lane area.

상기 포토레지스트 패턴을 형성하는 단계에 있어서, 상기 스크라이브 레인 영역과 상기 칩 영역을 덮는 포토레지스트층을 형성하는 단계; 상기 포토레지스트층 상에 개구부와 투과부를 가지는 마스크를 씌우는 단계; 상기 마스크에 광을 조사하여 상기 포토레지스트층을 선택적으로 경화시키는 단계; 및 상기 포토레지스트층을 현상하는 단계를 포함하는 것을 특징으로 한다.Forming the photoresist pattern, forming a photoresist layer covering the scribe lane region and the chip region; Covering a mask having an opening and a transmission portion on the photoresist layer; Selectively curing the photoresist layer by irradiating the mask with light; And developing the photoresist layer.

상기 포토레지스트층은 파지티브(positive) 감광성 막인 것을 특징으로 한다.The photoresist layer is characterized in that it is a positive photosensitive film.

상기 세척액을 상기 스크라이브 레인 영역에 분사하는 단계에 있어서, 상기 포토레지스트 패턴이 상기 세척액에 의해 제거되는 것을 특징으로 한다.In the spraying of the washing solution onto the scribe lane region, the photoresist pattern is removed by the washing solution.

상기 세척액은 시너(thinner)를 포함하는 것을 특징으로 한다.The washing liquid is characterized in that it comprises a thinner (thinner).

상기 스크라이브 레인 영역에서 기판을 절단하며 세척액을 상기 스크라이브 레인 영역에 분사하는 단계에 있어서, 적어도 상기 기판을 절단하는 시간 동안 상기 포토레지스트 패턴이 상기 패드를 덮는 것을 특징으로 한다.In the cutting of the substrate in the scribe lane area and spraying a cleaning solution to the scribe lane area, the photoresist pattern is characterized in that the pad covers the at least a time for cutting the substrate.

상기 패드는 알루미늄 패드(Al pad)인 것을 특징으로 한다.The pad is characterized in that the aluminum pad (Al pad).

상기한 목적을 달성하기 위하여 본 발명에 따른 다른 실시예로서 반도체 소자의 제조 방법은, 스크라이브 레인 영역 및 칩 영역을 포함하는 반도체 소자를 형성하는 방법에 있어서, 상기 칩 영역에 패드를 형성하는 단계; 상기 스크라이브 레인 영역을 노출하며 상기 패드를 덮는 파지티브 포토레지스트 패턴을 형성하는 단계; 상기 스크라이브 레인 영역에서 기판을 절단하며 상기 스크라이브 레인 영역으로 순수(DI water)를 분사하는 단계; 및 상기 스크라이브 레인 영역에 시너와 아세톤 중 하나를 분사하여 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method including forming a semiconductor device including a scribe lane region and a chip region, the method comprising: forming a pad in the chip region; Forming a positive photoresist pattern exposing the scribe lane area and covering the pad; Cutting the substrate in the scribe lane area and spraying DI water into the scribe lane area; And removing the photoresist pattern by spraying one of thinner and acetone on the scribe lane region.

이하, 첨부한 도면을 참조로 하여 본 발명에 따른 반도체 소자의 제조 방법에 대해서 구체적으로 설명한다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3g는 본 발명에 따른 반도체 소자의 제조 공정을 보여주는 단면도들이다.3A to 3G are cross-sectional views illustrating a process of manufacturing a semiconductor device according to the present invention.

제 1 및 제 2 웨이퍼(A, B)는 스크라이브 레인 영역(C)과 반도체 칩이 형성되는 반도체 칩 영역을 포함한다.The first and second wafers A and B include a scribe lane region C and a semiconductor chip region where a semiconductor chip is formed.

상기 제 1 웨이퍼(A) 및 제 2 웨이퍼(B)는 반도체 소자 형성 공정을 마친 후, 소잉 공정에 의해 개별의 웨이퍼로 분리된다.The first wafer A and the second wafer B are separated into individual wafers by a sawing process after the semiconductor element forming step is completed.

상기 제 1 및 제 2 웨이퍼들(A, B)의 각 반도체 칩 영역에는 다수의 반도체 소자 예를 들어, 트랜지스터들이 형성되며, 상기 트랜지스터들 간의 배선 구조 및 소자 간 절연을 위한 층간 절연막들이 형성되어 있다.A plurality of semiconductor devices, for example, transistors are formed in each of the semiconductor chip regions of the first and second wafers A and B, and a wiring structure between the transistors and interlayer insulating films for inter-device insulation are formed. .

도 3a에 도시된 바와 같이, 상기 제 1 및 제 2 웨이퍼(A, B)에서 반도체 기판(200) 상에 금속으로 형성된 금속 패드(203)가 형성된다.As shown in FIG. 3A, metal pads 203 formed of metal are formed on the semiconductor substrate 200 in the first and second wafers A and B. Referring to FIG.

예를 들어, 상기 금속 패드(203)는 알루미늄(Al) 패드일 수 있다.For example, the metal pad 203 may be an aluminum (Al) pad.

상기 스크라이브 레인 영역(C)은 100 내지 200 ㎛ 일 수 있다.The scribe lane region C may be 100 to 200 μm.

상기 금속 패드(203)가 형성된 반도체 기판(200) 상에 보호막(201)을 형성하고, 패드 공개(Pre Pad Open) 용 마스크를 사용하여 상기 금속 패드(203)를 노출시킨다. The passivation layer 201 is formed on the semiconductor substrate 200 on which the metal pad 203 is formed, and the metal pad 203 is exposed using a mask for pad opening.

도 3b에 도시된 바와 같이, 상기 제 1 및 제 2 웨이퍼(A, B) 상의 전면에 상기 스크라이브 레인 영역(C)과 상기 반도체 칩 영역을 덮는 포토레지스트층(240)을 형성한다.As shown in FIG. 3B, a photoresist layer 240 is formed on the first and second wafers A and B to cover the scribe lane region C and the semiconductor chip region.

상기 포토레지스트층(240)은 파지티브 포토레지스트(positive photo resist) 물질 또는 네거티브 포토레지스트(negative photo resist) 물질 중에서 선택적으로 사용할 수 있다. The photoresist layer 240 may be selectively used among a positive photoresist material or a negative photoresist material.

상기 파지티브 포토레지스트 물질은 빛을 받은 부분의 크로스 링크(cross link)가 깨져 현상액에 의해 제거되는 물질이고, 상기 네거티브 포토레지스트 물질 은 빛을 받은 부분에 크로스 링크가 생성되어 빛을 받지 않은 부분이 현상액에 의해 제거되는 물질이다. The positive photoresist material is a material in which a cross link of the lighted portion is broken and removed by a developer, and the negative photoresist material is a portion in which the light is not received because a cross link is formed in the lighted portion. It is a substance removed by the developer.

여기서는, 상기 포토레지스트층(240)은 파지티브 포토레지스트막으로 한다.In this case, the photoresist layer 240 is a positive photoresist film.

상기 포토레지스트층의 두께는 3 내지 5㎛인 것으로 한다.The thickness of the photoresist layer shall be 3 to 5 µm.

이후, 도 3c에 도시된 바와 같이, 상기 포토레지스트층(240) 상에는 포토마스크(290)가 소정 간격 이격되어 배치되며, 상기 포토마스크(290) 상으로 광 예를 들어, 자외선 등이 조사된다.Thereafter, as shown in FIG. 3C, photomasks 290 are disposed on the photoresist layer 240 at predetermined intervals, and light, for example, ultraviolet rays, are irradiated onto the photomask 290.

상기 포토마스크(290)는 조사되는 광을 투과 또는 차단하여 광량을 조절할 수 있도록 패턴이 형성되어 있으며, 상기 포토마스크(290)는 광 차단부(BA), 광 투과부(TA)를 포함한다.The photomask 290 has a pattern formed to transmit or block irradiated light to adjust the amount of light, and the photomask 290 includes a light blocking part BA and a light transmitting part TA.

상기 포토마스크(290)의 광 차단부(BA)는 상기 포토마스크(290)로 조사되는 광을 차단할 수 있는 물질이 형성되어 있으며, 상기 광 투과부(TA)는 상기 포토마스크(290)로 조사되는 광을 전부 투과할 수 있는 투명 물질이 형성되거나 개구되어 형성된다.The light blocking part BA of the photomask 290 is formed of a material capable of blocking light irradiated to the photomask 290, and the light transmitting part TA is irradiated to the photomask 290. A transparent material capable of transmitting all of the light is formed or is opened.

여기서, 상기 포토마스크(290)의 광 차단부(BA)는 상기 금속 패드(203)를 포함하는 부분과 대응되며, 상기 포토마스크(290)의 광 투과부(TA)는 스크라이브가 이루어지는 영역(C)을 포함하는 부분과 대응된다.Here, the light blocking part BA of the photomask 290 corresponds to a portion including the metal pad 203, and the light transmitting part TA of the photomask 290 is a scribe area C. Corresponds to the portion that includes.

상기와 같은 포토마스크(290)는 상기 제 1 및 제 2 웨이퍼(A, B) 전면에 배치된다. 그리고, 상기 포토마스크(290)를 투과한 광은 상기 포토레지스트층(240) 상으로 전달된다.The photomask 290 as described above is disposed on the front surfaces of the first and second wafers A and B. Light transmitted through the photomask 290 is transferred onto the photoresist layer 240.

이후, 도 3d에 도시된 바와 같이, 상기 포토레지스트층(240)을 현상액에 담구거나 분사하여 현상하면, 포토레지스트 패턴(241)이 형성된다.Thereafter, as illustrated in FIG. 3D, when the photoresist layer 240 is developed by immersing or spraying the developer, a photoresist pattern 241 is formed.

상기 포토레지스트 패턴(241)은 상기 광 차단부(BA)와 대응되는 영역은 현상되지 않고 남아있으며, 상기 광 투과부(TA)와 대응되는 영역은 현상에 의해 제거되어 상기 스크라이브가 이루어지는 영역(C)을 노출시킨다.In the photoresist pattern 241, an area corresponding to the light blocking part BA remains undeveloped, and an area corresponding to the light transmitting part TA is removed by development to form the scribe. Expose

이후, 도 3e 및 도 3f에 도시된 바와 같이, 소잉 휠(Sawing wheel)(225)을 이용하여 상기 스크라이브 레인 영역(C)에서 소잉 공정을 진행한다.Thereafter, as shown in FIGS. 3E and 3F, a sawing process is performed in the scribe lane area C using a sawing wheel 225.

상기 소잉 공정에 의해서 상기 제 1 및 제 2 웨이퍼(A, B)가 개별로 분리된다.The sawing process separates the first and second wafers A and B separately.

이때, 소잉 시에 발생되는 부산물 예를 들어, 실리콘 가루(211) 등이 금속 패드(203)를 오염시키는 것을 방지하기 위하여 소잉 공정과 동시에 분사 노즐(223)에서 세척액(213)이 상기 스크라이브 레인 영역(C)으로 분사된다.At this time, in order to prevent the by-products generated during sawing, for example, silicon powder 211, and the like from contaminating the metal pad 203, the cleaning liquid 213 is sprayed from the spray nozzle 223 at the same time as the sawing process. Sprayed in (C).

이때, 상기 세척액(213)은 웨이퍼 전면에 분사될 수도 있고, 상기 스크라이브 레인 영역(C)에 집중적으로 분사될 수도 있다.In this case, the cleaning liquid 213 may be sprayed on the entire surface of the wafer or may be sprayed intensively on the scribe lane region (C).

상기 세척액(213)은 상기 금속 패드(203) 상에 남아있는 포토레지스트 패턴(241)도 동시에 제거할 수 있도록 시너(thinner)액으로 한다.The cleaning liquid 213 is a thinner liquid so that the photoresist pattern 241 remaining on the metal pad 203 can be removed at the same time.

상기 세척액(213)은 상기 파지티브 포토레지스트 패턴을 제거할 수 있는 아세톤을 포함할 수도 있다.The cleaning solution 213 may include acetone to remove the positive photoresist pattern.

따라서, 상기 세척액(2130이 소잉 공정의 부산물을 세척함과 동시에 상기 포토레지스트 패턴(241)도 함께 제거할 수 있다.Accordingly, the washing solution 2130 may remove the photoresist pattern 241 together with washing the by-products of the sawing process.

도 3e 및 도 3f는 소잉 공정이 진행되면서 포토레지스트 패턴(241, 241a)의 두께가 점차 낮아지는 것을 보여준다.3E and 3F show that the thicknesses of the photoresist patterns 241 and 241a gradually decrease as the sawing process proceeds.

바람직하게는, 상기 소잉 공정이 완료될 때까지 상기 포토레지스트 패턴(241a)이 상기 금속 패드(203)를 덮어, 상기 금속 패드(203)를 노출시키지 않는다.Preferably, the photoresist pattern 241a covers the metal pad 203 until the sawing process is completed, so that the metal pad 203 is not exposed.

따라서, 알루미늄으로 이루어진 금속 패드(203)가 노출되지 않으며, 부산물 등에 의하여 오염되지 않으며, 상기 금속 패드(203)가 부식될 염려도 없으므로 공정의 안정성을 향상시킬 수 있으며 소자의 신뢰성도 향상시킬 수 있다.Accordingly, the metal pad 203 made of aluminum is not exposed, is not contaminated by by-products, and the metal pad 203 is not corroded, thereby improving process stability and improving device reliability. .

상기와 같은 공정에 의해서 도 3g와 같이 제 1 웨이퍼(A)와 제 2 웨이퍼(B)는 안정적으로 분리된다.By the above process, as illustrated in FIG. 3G, the first wafer A and the second wafer B are stably separated.

즉, 본 발명은 반도체 소자의 패드부를 보호하면서도 안정적으로 웨이퍼를 분리시킬 수 있어 팹(FAB) 공정의 안정화를 구현할 수 있다.That is, the present invention can stably separate the wafer while protecting the pad portion of the semiconductor device, thereby achieving stabilization of the Fab process.

본 발명은 반도체 소자의 소잉 공정 시에 부산물에 의한 패드 오염을 방지하여 패드부 접촉 불량을 방지할 수 있다.The present invention can prevent the pad contamination due to by-products during the sawing process of the semiconductor device to prevent the pad portion contact failure.

본 발명은 반도체 소자의 소잉 공정 시에 순수에 의한 패드부 부식을 방지하여 소자 불량을 최소화할 수 있다.The present invention can minimize the failure of the device by preventing the pad portion corrosion by the pure water during the sawing process of the semiconductor device.

본 발명의 일 실시예는 웨이퍼의 소잉 공정시에 세척액으로 시너 또는 아세톤을 이용하여 부산물인 실리콘 가루를 제거하면서도 포토레지스트 패턴을 제거하고, 패드부 부식을 방지하는 것이다.One embodiment of the present invention is to remove the photoresist pattern while removing the by-product silicon powder using thinner or acetone as the cleaning liquid during the sawing process of the wafer, and to prevent corrosion of the pad portion.

또한, 본 발명의 다른 실시예는 웨이퍼의 소잉 공정시에 세척액으로 순수를 사용하여 부산물인 실리콘 가루를 제거하며 세정하고, 이후, 패드부를 덮고 있는 포토레지스트 패턴을 제거하고 패드부 부식을 방지하기 위하여 시너 또는 아세톤을 분사할 수도 있다.In addition, another embodiment of the present invention is to remove the by-product silicon powder using pure water as the cleaning liquid during the sawing process of the wafer, and then, to remove the photoresist pattern covering the pad portion and to prevent the pad portion corrosion You can also spray thinner or acetone.

이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 소자의 개별화 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.As described above, the present invention has been described in detail through specific embodiments, which are intended to specifically describe the present invention, and the method of individualizing the semiconductor device according to the present invention is not limited thereto. It is apparent that modifications and improvements are possible to those skilled in the art.

본 발명은 반도체 소자의 패드부를 보호하면서도 안정적으로 웨이퍼를 분리시킬 수 있어 팹(FAB) 공정의 안정화를 구현할 수 있는 제 1의 효과가 있다.The present invention has a first effect of stably separating a wafer while protecting a pad portion of a semiconductor device, thereby achieving stabilization of a Fab process.

본 발명은 반도체 소자의 소잉 공정 시에 부산물에 의한 패드 오염을 방지하여 패드부 접촉 불량을 방지하는 제 2의 효과가 있다.The present invention has a second effect of preventing pad contamination due to by-products during the sawing process of the semiconductor device, thereby preventing pad contact failure.

본 발명은 반도체 소자의 소잉 공정 시에 순수에 의한 패드부 부식을 방지하여 소자 불량을 최소화하는 제 3의 효과가 있다.The present invention has a third effect of minimizing device defects by preventing corrosion of the pad part by pure water during the sawing process of the semiconductor device.

Claims (10)

스크라이브 레인 영역 및 칩 영역을 포함하는 반도체 소자를 형성하는 방법에 있어서,In the method of forming a semiconductor device comprising a scribe lane region and a chip region, 기판 상의 상기 칩 영역에 패드를 형성하는 단계;Forming a pad in the chip region on the substrate; 상기 패드가 형성된 기판 전면에 보호막을 형성하는 단계;Forming a protective film on an entire surface of the substrate on which the pad is formed; 상기 보호막에 패드 공개용 마스크를 사용하여 상기 패드를 노출시키는 단계;Exposing the pad to the passivation layer using a pad revealing mask; 상기 스크라이브 레인 영역 및 상기 칩 영역의 일부를 노출하며 상기 노출된 패드를 덮는 포토레지스트 패턴을 형성하는 단계; 및Forming a photoresist pattern exposing the scribe lane region and a portion of the chip region and covering the exposed pads; And 상기 패드를 덮는 상기 포토레지스트 패턴이 형성된 상기 기판에서 상기 스크라이브 레인 영역의 상기 기판을 절단하며 세척액을 상기 스크라이브 레인 영역에 분사하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 개별화 방법.And cutting the substrate of the scribe lane region from the substrate on which the photoresist pattern covering the pad is formed, and spraying a cleaning solution to the scribe lane region. 제 1항에 있어서,The method of claim 1, 상기 포토레지스트 패턴을 형성하는 단계는,Forming the photoresist pattern, 상기 스크라이브 레인 영역과 상기 칩 영역을 덮는 포토레지스트층을 형성하는 단계;Forming a photoresist layer covering the scribe lane region and the chip region; 상기 포토레지스트층 상에 개구부와 투과부를 가지는 마스크를 씌우는 단계;Covering a mask having an opening and a transmission portion on the photoresist layer; 상기 마스크에 광을 조사하여 상기 포토레지스트층을 선택적으로 경화시키는 단계; 및Selectively curing the photoresist layer by irradiating the mask with light; And 상기 포토레지스트층을 현상하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 개별화 방법.And developing the photoresist layer. 제 2항에 있어서,The method of claim 2, 상기 포토레지스트층은 파지티브(positive) 감광성 막인 것을 특징으로 하는 반도체 소자의 개별화 방법.And the photoresist layer is a positive photosensitive film. 제 1항에 있어서,The method of claim 1, 상기 세척액을 상기 스크라이브 레인 영역에 분사하는 단계는,Injecting the washing liquid into the scribe lane area, 상기 포토레지스트 패턴이 상기 세척액에 의해 제거되는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 개별화 방법.And the photoresist pattern is removed by the cleaning solution. 제 1항에 있어서,The method of claim 1, 상기 세척액은 시너(thinner) 및 아세톤 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 개별화 방법.The cleaning solution is a method of individualizing a semiconductor device, characterized in that it comprises any one of thinner and acetone. 제 1항에 있어서,The method of claim 1, 상기 패드는 알루미늄 패드(Al pad)인 것을 특징으로 하는 반도체 소자의 개별화 방법.The pad is an aluminum pad (Al pad), characterized in that the semiconductor device individualization method. 제 1항에 있어서,The method of claim 1, 상기 포토레지스트 패턴의 적층 두께는 3 내지 5 ㎛인 것을 특징으로 하는 반도체 소자의 개별화 방법.The stacking thickness of the photoresist pattern is a method of individualizing a semiconductor device, characterized in that 3 to 5 ㎛. 스크라이브 레인 영역 및 칩 영역을 포함하는 반도체 소자를 형성하는 방법에 있어서,In the method of forming a semiconductor device comprising a scribe lane region and a chip region, 기판 상의 상기 칩 영역에 패드를 형성하는 단계;Forming a pad in the chip region on the substrate; 상기 패드가 형성된 기판 전면에 보호막을 형성하는 단계;Forming a protective film on an entire surface of the substrate on which the pad is formed; 상기 보호막에 패드 공개용 마스크를 사용하여 상기 패드를 노출시키는 단계;Exposing the pad to the passivation layer using a pad revealing mask; 상기 스크라이브 레인 영역 및 상기 칩 영역의 일부를 노출하며 상기 노출된 패드를 덮는 포토레지스트 패턴을 형성하는 단계; 및Forming a photoresist pattern exposing the scribe lane region and a portion of the chip region and covering the exposed pads; And 상기 패드를 덮는 상기 포토레지스트 패턴이 형성된 상기 기판에서 상기 스크라이브 레인 영역의 상기 기판을 절단하며 상기 스크라이브 레인 영역으로 순수(DI water)를 분사하는 단계; 및Cutting the substrate of the scribe lane area from the substrate on which the photoresist pattern covering the pad is formed and spraying DI water into the scribe lane area; And 상기 스크라이브 레인 영역에 시너와 아세톤 중 하나를 분사하여 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 개별화 방법.And removing the photoresist pattern by injecting one of thinner and acetone into the scribe lane region. 제 8항에 있어서,The method of claim 8, 상기 패드는 알루미늄 패드(Al pad)인 것을 특징으로 하는 반도체 소자의 개별화 방법.The pad is an aluminum pad (Al pad), characterized in that the semiconductor device individualization method. 제 8항에 있어서,The method of claim 8, 상기 포토레지스트 패턴은 파지티브 포토레지스트이며, 상기 포토레지스트 패턴의 적층 두께는 3 내지 5 ㎛인 것을 특징으로 하는 반도체 소자의 개별화 방법.Wherein the photoresist pattern is a positive photoresist, and a stack thickness of the photoresist pattern is 3 to 5 μm.
KR1020060132688A 2006-12-22 2006-12-22 Method for singulating a semiconductor device KR100812085B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060132688A KR100812085B1 (en) 2006-12-22 2006-12-22 Method for singulating a semiconductor device
US11/959,775 US7727812B2 (en) 2006-12-22 2007-12-19 Singulation method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132688A KR100812085B1 (en) 2006-12-22 2006-12-22 Method for singulating a semiconductor device

Publications (1)

Publication Number Publication Date
KR100812085B1 true KR100812085B1 (en) 2008-03-07

Family

ID=39398280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132688A KR100812085B1 (en) 2006-12-22 2006-12-22 Method for singulating a semiconductor device

Country Status (2)

Country Link
US (1) US7727812B2 (en)
KR (1) KR100812085B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090024408A (en) * 2007-09-04 2009-03-09 삼성전자주식회사 Appratus for sawing a wafer having a nozzle eliminating a metal burr in a scribe lane, method of sawing the wafer and semiconductor package fabricated thereby the same
US8580656B2 (en) * 2008-07-14 2013-11-12 Air Products And Chemicals, Inc. Process for inhibiting corrosion and removing contaminant from a surface during wafer dicing and composition useful therefor
KR102653165B1 (en) 2018-11-22 2024-04-01 삼성전자주식회사 Semiconductor device, semiconductor chip and method of sawing a semiconductor substrate
CN115132568A (en) * 2021-03-25 2022-09-30 三美电机株式会社 Method for manufacturing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000220A (en) * 1997-06-03 1999-01-15 문정환 Manufacturing Method of Solid State Imaging Device
KR20030078374A (en) * 2002-03-29 2003-10-08 주식회사 동진쎄미켐 Thinner composition for removing photosensitive resin
KR20040004769A (en) * 2002-07-05 2004-01-16 삼성전기주식회사 Dicing method micro electro-mechanical system chip
KR20050032957A (en) * 2003-10-02 2005-04-08 (주)한빛레이저 The method and apparatus for silicon wafer laser dicing with surfactant coating
JP2005203679A (en) * 2004-01-19 2005-07-28 Fuji Film Microdevices Co Ltd Method of manufacturing solid-state image pickup device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051833A (en) * 1983-07-01 1985-03-23 Toray Ind Inc Photosensitive resin composition
CA1226699A (en) * 1984-01-13 1987-09-08 Akira Yada Process for preparing sticky polymers
JPH1021843A (en) * 1996-06-28 1998-01-23 Nec Kansai Ltd Color cathode-ray tube
KR100401752B1 (en) * 2000-11-27 2003-10-17 삼성전자주식회사 Vertical type sawing apparatus
KR100451950B1 (en) * 2002-02-25 2004-10-08 삼성전자주식회사 Sawing method for image sensor device wafer
US7279362B2 (en) * 2005-03-31 2007-10-09 Intel Corporation Semiconductor wafer coat layers and methods therefor
US7504318B2 (en) * 2005-09-19 2009-03-17 Intel Corporation Nanopowder coating for scribing and structures formed thereby
JP5011981B2 (en) * 2006-11-30 2012-08-29 富士通株式会社 Device element manufacturing method and dicing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000220A (en) * 1997-06-03 1999-01-15 문정환 Manufacturing Method of Solid State Imaging Device
KR20030078374A (en) * 2002-03-29 2003-10-08 주식회사 동진쎄미켐 Thinner composition for removing photosensitive resin
KR20040004769A (en) * 2002-07-05 2004-01-16 삼성전기주식회사 Dicing method micro electro-mechanical system chip
KR20050032957A (en) * 2003-10-02 2005-04-08 (주)한빛레이저 The method and apparatus for silicon wafer laser dicing with surfactant coating
JP2005203679A (en) * 2004-01-19 2005-07-28 Fuji Film Microdevices Co Ltd Method of manufacturing solid-state image pickup device

Also Published As

Publication number Publication date
US20080153263A1 (en) 2008-06-26
US7727812B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
US7446414B2 (en) Semiconductor device
US6933172B2 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
TWI475618B (en) Method for packaging semiconductors at a wafer level
US20100273312A1 (en) Method of manufacturing semiconductor device
US8822325B2 (en) Chip package and fabrication method thereof
JP5264332B2 (en) Bonded wafer, manufacturing method thereof, and manufacturing method of semiconductor device
US20110045642A1 (en) Method of manufacturing semiconductor package
KR100812085B1 (en) Method for singulating a semiconductor device
JP2008153499A (en) Method of manufacturing semiconductor device
JP2006339189A (en) Semiconductor wafer and semiconductor device using the same
JP2007150038A (en) Optical semiconductor device and method for fabrication thereof
KR20110131674A (en) Cap for protecting divice using photo-sensitivity glass substrate and menufacturing method thereof
CN100499094C (en) Semiconductor element
KR100556351B1 (en) Metal Pad of semiconductor device and method for bonding of metal pad
US7998834B2 (en) Substrate level bonding method and substrate level package
CN109360860B (en) Wafer packaging structure and preparation method thereof
US10937760B2 (en) Method for manufacturing a chip package
CN110970362B (en) Method for manufacturing chip package
KR100508748B1 (en) Polyimide Film Discombing Method and Rework Method of Semiconductor Device
KR100591128B1 (en) Semiconductor device and fabrication method thereof
KR100233866B1 (en) The structure of semiconductor chip for flip-chip and its manufacturing method
JP4971960B2 (en) Manufacturing method of semiconductor device
KR20230052696A (en) Manufacturing method of CIS semiconductor package
JP2009182362A (en) Method of manufacturing solder layer of semiconductor device, method of producing mark of semiconductor device and method of dicing semiconductor device
JP2007250952A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110221

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee