KR20040004769A - 마이크로 전기 기계 구조 칩의 다이싱 방법 - Google Patents

마이크로 전기 기계 구조 칩의 다이싱 방법 Download PDF

Info

Publication number
KR20040004769A
KR20040004769A KR1020020038792A KR20020038792A KR20040004769A KR 20040004769 A KR20040004769 A KR 20040004769A KR 1020020038792 A KR1020020038792 A KR 1020020038792A KR 20020038792 A KR20020038792 A KR 20020038792A KR 20040004769 A KR20040004769 A KR 20040004769A
Authority
KR
South Korea
Prior art keywords
filler
photoresist
dicing
wafer
heat treatment
Prior art date
Application number
KR1020020038792A
Other languages
English (en)
Other versions
KR100439511B1 (ko
Inventor
이현기
정성천
강준석
윤상기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2002-0038792A priority Critical patent/KR100439511B1/ko
Priority to US10/412,486 priority patent/US20040005735A1/en
Publication of KR20040004769A publication Critical patent/KR20040004769A/ko
Application granted granted Critical
Publication of KR100439511B1 publication Critical patent/KR100439511B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00896—Temporary protection during separation into individual elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/053—Depositing a protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Dicing (AREA)

Abstract

본 발명은 감광재 또는 충진재를 이용하여 다이싱(dicing) 공정 중에 미세 구조물이 파괴되지 않도록 함으로써 높은 수율과 생산성을 얻을 수 있는 마이크로 전기 기계 구조 칩의 다이싱 방법에 관한 것으로 특히, 미세 구조물이 제작된 웨이퍼(wafer) 위에 액상의 감광제를 토출한 후 스핀 코터(spin coater)로 일정 속도와 시간으로 회전시켜 웨이퍼 위의 전면에 감광제를 코팅하는 제1 과정; 상기 제1 과정이 이루어진 후, 감광제 내의 잔류 수분을 제거하고 경화시키기 위해 일정 시간과 온도로 열처리를 수행하는 제2 과정; 상기 제2 과정이 이루어진 후, 다이싱 공정 작업을 실시하는 제3 과정; 및 상기 제3 과정이 이루어진 후, 구조물의 보호제로 사용한 감광제를 제거하는 제4 과정을 포함하여 이루어지는 것을 특징으로 한다.

Description

마이크로 전기 기계 구조 칩의 다이싱 방법{DICING METHOD MICRO ELECTRO-MECHANICAL SYSTEM CHIP}
본 발명은 마이크로 전기 기계 구조 칩의 다이싱 방법에 관한 것으로, 특히 감광재 또는 충진재를 이용하여 다이싱(dicing) 공정 중에 미세 구조물이 파괴되지 않도록 함으로써 높은 수율과 생산성을 얻을 수 있는 마이크로 전기 기계 구조 칩의 다이싱 방법에 관한 것이다.
일반적으로, 21세기 정보화 사회는 주변정보의 인식을 요구하고 있으며, 수많은 센서를 이용하여 실시간 측정/분석을 필요로 하고 있다. 현재 산업의 발전 추세가 정보화/전자화이므로, 주변의 압력, 온도, 속도 등 물리량과 화학적 성분을 감지하기 위한 센서 수요가 급증하고 있다.
기존의 센서는 부품으로서의 크기의 한계, 기능, 성능, 신뢰성 같은 품질의 한계, 제조원가의 한계를 갖고 있는데, 이 한계를 극복할 수 있는 기술로서 제시되고 있는 것이 마이크로 전기 기계 구조(Micro Electro-Mechanical Systems : 이하 MEMS라 한다.)를 이용한 고집적 마이크로 센서이다.
반도체 일괄공정에 의해 제작되는 MEMS 센서는 신호처리회로와 동일 칩에 집적화(On-Chip Integration) 시킴으로써 자기진단, 연산 및 디지털 신호출력의 기능을 가지며, 저가격, 고신뢰성, 초소형 패키징이 가능한 특징을 갖고 있다. 고집적마이크로 센서(Integrated Micro Sensor On Chip)는 다수의 MEMS 센서와 신호처리회로가 하나의 실리콘 칩(chip)에 집적된 초소형 복합 감지시스템으로 압력, 속도, 위치, 자세 등 물리량과 화학적 성분등 주변정보를 수집 분석하여, 필요한 정보를 출력하는 정보수집 센터(Information Gathering Center)의 역할을 하게 된다.
따라서, 일반적인 MEMS 기술은 저가의 고성능 초소형 소자 개발에 강점을 갖고 있으므로 관성 센서, 압력 센서, 생의학 소자 및 광통신 부품에의 응용이 활발히 연구되고 있다.
MEMS 기술로 구현된 VOA(variable optical attenuator) 및 광학 스위치(optical switch) 등은 칩 위에 일직선으로 배열된 두 개의 광섬유 사이에서 기판 미세 가공(bulk micro machining)으로 제작된 차단막과 액츄에이터(actuator)의 움직임이 송출부의 광섬유와 수신부의 광섬유 사이에서 광량의 감쇄 및 광로 변경 역할을 하는 광통신 부품이다. 상기 MEMS VOA와 같이 광섬유와 칩 사이의 정밀 정렬이 중요한 광학(Optical) MEMS 소자는 광섬유 코어(core)와 칩 구조체 간의 정렬을 위해 고형상비(High Aspect Ratio)의 구조체가 요구된다.
도 1은 고형상비 MEMS 구조체의 통상적인 단면도이고, 도 2는 다이싱 공정 과정에서 파손된 MEMS 용 구조체의 현미경 사진이다.
일반적으로 반도체 제작공정에서는 웨이퍼(wafer) 표면에 MEMS와 같은 미세 구조물이 없으므로 웨이퍼를 가이드 링(guide ring)에 실장(mounting)한 다음 냉각수를 분사하면서 다이싱 블레이드(dicing blade)를 고속 회전시켜서 다이싱 공정작업을 실시한다.
상기와 같은 기존의 반도체 제조공정에서 사용되는 다이싱(dicing) 방법을 도 1에 도시된 바와 같은 고형상비 구조체가 요구되는 광학 MEMS 용 구조체에 적용하면, 다이싱 과정에서 발생되는 열을 식혀주기 위한 냉각수의 수압 및 고속 회전하는 다이싱 블레이드 주변의 공기압에 의해 구조체가 도 2에 도시된 바와 같이 쉽게 파손된다.
상기와 같은 문제점을 해결하기 위하여 일반적인 관성(Inertial) MEMS 소자 등은 유리(glass) 웨이퍼(wafer) 등으로 패키징 한 후 다이싱 공정을 하여 구조체를 보호하는 방법을 사용한다.
그러나 광학 MEMS 소자는 칩 제작 후 광섬유와의 직접 정렬이 요구되므로 유리(glass) 웨이퍼(wafer)로 패키징한 후 다이싱 공정을 할 수가 없다. 따라서 다이싱 공정 중에 냉각수 및 공기압에 구조체가 직접 노출되어 미세 구조물이 쉽게 파손되기 때문에 생산과정에서의 수율을 저하시키게 되는 문제점이 발생하고 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 마이크로 전기 기계 구조 칩의 다이싱 방법에 관한 것으로 특히, 감광재 또는 충진재를 이용하여 다이싱(dicing) 공정 중에 미세 구조물이 파괴되지 않도록 함으로써 높은 수율과 생산성을 얻을 수 있는 마이크로 전기 기계 구조 칩의 다이싱 방법을 제공하는데 있다.
도 1은 고형상비 MEMS 구조체의 단면도.
도 2는 다이싱 공정 과정에서 파손된 MEMS 용 구조체의 현미경 사진.
도 3은 통상적으로 다이싱 공정을 수행하기 전의 제작된 광학 MEMS 웨이퍼를 나타내는 단면도.
도 4는 본 발명에 의하여 감광제가 코팅된 상태를 나타내는 단면도.
도 5는 본 발명에 의하여 다이싱 공정이 이루어지는 상태를 나타내는 단면도.
도 6은 본 발명에 의하여 감광제 제거 공정을 나타내는 단면도.
도 7은 본 발명에 따른 다른 실시예에 따른 1차 충진제 충진 및 경화 공정을 나타내는 단면도.
도 8은 2차 충진제 충진 및 경화 공정을 나타내는 단면도.
도 9는 완전 충진제 충진 및 경화 공정을 나타내는 단면도.
도 10은 다이싱 공정이 이루어지는 상태를 나타내는 단면도.
도 11은 충진제 제거 공정을 나타내는 단면도.
도 12는 충진재가 완전히 충진된 후 경화된 웨이퍼에서 미세구조물 부분의현미경 사진.
도 13은 다이싱 공정후 세정작업이 완료된 칩의 현미경 사진.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 마이크로 전기 기계 구조 칩의 다이싱 방법의 특징은, 미세 구조물이 제작된 웨이퍼(wafer) 위에 액상의 감광제를 토출한 후 스핀 코터(spin coater)로 일정 속도와 시간으로 회전시켜 웨이퍼 위의 전면에 감광제를 코팅하는 제1 과정; 상기 제1 과정이 이루어진 후, 감광제 내의 잔류 수분을 제거하고 경화시키기 위해 일정 시간과 온도로 열처리를 수행하는 제2 과정; 상기 제2 과정이 이루어진 후, 다이싱 공정 작업을 실시하는 제3 과정; 및 상기 제3 과정이 이루어진 후, 구조물의 보호제로 사용한 감광제를 제거하는 제4 과정을 포함하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 마이크로 전기 기계 구조 칩의 다이싱 방법의 부가적인 특징으로, 상기 제2 과정에서는 급격한 온도 변화로 감광제를 열처리 할 경우 감광제 내의 기포의 팽창으로 구조물의 파손이 발생하므로 시간과 온도를 변화시켜 단계별로 열처리를 진행하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 마이크로 전기 기계 구조 칩의 다이싱 방법의 부가적인 다른 특징으로, 상기 제4 과정에서는 감광제의 종류 및 열처리 조건을 고려하여 아세톤과 제거제(Remover) 등의 용액을 이용하고, 최종적으로 IPA, DI 등을 이용해 클린(cleaning) 공정을 수행하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 마이크로 전기 기계 구조 칩의 다이싱 방법의 다른 특징은, 미세 구조물이 제작된 웨이퍼(wafer) 위에 액상의 충진제를 웨이퍼 전면에 걸쳐 고르게 분사한 후 경화시키는 과정을 반복하여 웨이퍼 전면에 충진제가 완전 충진되도록 하는 제1 과정; 상기 제1 과정이 이루어진후, 다이싱 공정 작업을 실시하는 제 2과정; 및 상기 제2 과정이 이루어진 후, 구조물의 보호제로 사용한 충진제를 제거하는 제 3과정을 포함하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 마이크로 전기 기계 구조 칩의 다이싱 방법의 부가적인 특징으로, 상기 충진제는 Acrylic resin 계열 재료를 사용하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 마이크로 전기 기계 구조 칩의 다이싱 방법의 부가적인 다른 특징으로, 상기 제 3과정은 아세톤 등의 용제에서 다이싱 되어진 칩을 침전시키므로써 충진재를 제거하는 제 1단계와; 상기 제 1단계를 통해 충진제가 제거된 이후 상온의 IPA와 끓는 IPA등에 담가서 잔류 충진재와 용제를 제거하는 제 2단계를 포함하는 데 있다.
본 발명의 상술한 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해, 첨부된 도면을 참조하여 후술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하, 본 발명에 따른 바람직한 일 실시 예를 첨부도면을 참조하여 상세히 설명한다.
첨부한 도 3 내지 도 6은 본 발명에 의한 MEMS 칩의 다이싱 과정을 나타내는 도면으로서, 도 3은 다이싱 공정을 수행하기 전의 제작된 광학 MEMS 웨이퍼를 나타내는 단면도이고, 도 4는 본 발명에 의하여 감광제가 코팅된 상태를 나타내는 단면도이고, 도 5는 본 발명에 의하여 다이싱 공정이 이루어지는 상태를 나타내는 단면도이며, 도 6은 본 발명에 의하여 감광제 제거 공정을 나타내는 단면도이다.
상기 첨부도면 도 3 내지 도 6을 참조하여 MEMS 칩의 다이싱 과정을 상세히 설명하면 다음과 같다.
먼저, 도 3에 도시된 바와 같이 미세 구조물(3)이 제작된 기판(1) 위에, 첨부한 도 4에 도시된 바와 같이 액상 감광제(4)를 토출한 후 스핀 코터(spin coater)로 일정 속도와 시간으로 회전시켜 상기 기판(1) 위의 전면에 감광제(4)를 코팅하게 된다.
이때, 구조물(3) 전체를 고르게 도포할 수 있도록 구조물(3)의 높이와 형상에 따라 점도를 고려하여 감광제(4)를 선택하며, 감광제(4) 종류에 따른 속도 및 시간 등의 코팅 조건을 결정하게 된다.
상기 감광제(4)를 코팅한 후 감광제(4) 내의 잔류 수분을 제거하고 경화시키기 위해 일정 시간과 온도로 열처리를 하게 된다. 이때, 급격한 온도 변화로 감광제(4)를 열처리 할 경우에는 감광제(4) 내의 기포의 팽창으로 구조물(3)의 파손이 발생할 수 있기 때문에 시간과 온도를 변화시켜 단계별로 열처리를 진행하는 것이 바람직하다.
상기의 동작에 의해 감광제(4)로 구조물을 보호한 후 첨부한 도 5에 도시된 바와 같이 일반적인 과정에 의해 다이싱 공정을 수행하고, 이후 첨부한 도 6에 도시된 바와 같이 구조물(3)의 보호제로 사용한 감광제(4)를 제거하게 된다.
이때, 상기 감광제(4)의 제거는 감광제(4)의 종류 및 열처리 조건을 고려하여 아세톤과 제거제(Remover) 등의 용액을 이용하고, 최종적으로 IPA, DI 등을 이용해 클린(cleaning) 공정을 수행하게 된다.
상술한 바와 같은 실시 예와 달리 동일한 기술적 사고를 갖는 다른 실시 예를 첨부한 도 7내지 도 11을 참조하여 살펴보면, 이하의 설명에서 사용되는 본 발명에 따른 실시 예는 감광제를 사용하지 않고 충진제를 사용하는 방식이다.
첨부한 도 7은 본 발명에 따른 다른 실시예에 따른 1차 충진제 충진 및 경화 공정을 나타내는 단면도이며, 도 8은 2차 충진제 충진 및 경화 공정을 나타내는 단면도이고, 도 9는 완전 충진제 충진 및 경화 공정을 나타내는 단면도이며, 도 10은 다이싱 공정이 이루어지는 상태를 나타내는 단면도이고, 도 11은 충진제 제거 공정을 나타내는 단면도이다.
첨부한 도 7 내지 도 11의 과정에 따른 본 발명의 다른 실시 예는 전체적으로 첨부한 도 3내지 도 6에 도시되어 있는 본 발명에 따른 실시 예와 기술적 사상이 거의 동일하므로 중복되는 상세한 설명은 생략하기로 한다.
상기 도 7 내지 도 11의 과정에 따른 본 발명의 실시 예에서 사용되는 충진재(5)는 여러 가지가 있을 수 있으나 그중 Acrylic resin 계열 재료를 사용하는 것이 가장 바람직하다.
또한, 첨부한 도 7 내지 도 9도까지의 과정에서 충진재(5)를 기판(1)위에 고르게 분사하고 경화시키는 작업을 반복하는 것은, 미세 구조물(3) 사이의 공간이 충진재(5)로 완전히 메워질 수 있도록 한다. 충진재가 원하는 두께만큼 충분히 충진이 되었으면 경화시킨 다음 첨부한 도 10에 도시되어 있는 바와 같이 다이싱(dicing)한다.
다이싱 되어진 칩은 아세톤 등의 용제에서 충진재(5)를 제거한다. 그리고,상온의 IPA와 끓는 IPA등에 담가서 잔류 충진재와 용제를 제거하며, MEMS 미세구조물 사이의 접합을 방지한다.
결국, 본 발명은 광학 MEMS 칩을 다이싱 공정 중에 외부의 압력에 의해서 미세 구조물이 파괴되지 않도록 하기 위하여, 웨이퍼 위에 감광제 또는 충진재를 코팅(coating)하여 구조물을 보호한 후 다이싱 하는 방법이다.
이와 같은 충진제를 사용한 본 발명에 따른 실시 예의 효과를 첨부한 도 12와 도 13을 참조하면 극명하게 알 수 있다.
도 12는 충진재가 완전히 충진된 후 경화된 웨이퍼에서 미세구조물 부분의 현미경 사진이며, 도 13은 다이싱 공정후 세정작업이 완료된 칩의 현미경 사진이다.
이때, 첨부한 도 13의 사진과 종래 기술에 따라 다이싱 공정이 완료되어진 도 2의 사진을 살펴보면, 본 발명에 따라 충진재를 이용한 다이싱 공정을 수행하면 구조물에 손상을 방지할 수 있음이 명백함을 알 수 있다.
본 발명은 특정의 실시 예와 관련하여 도시 및 설명하였지만, 첨부된 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당 업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.
이상에서 설명한 바와 같은 본 발명의 마이크로 전기 기계 구조 칩의 다이싱 방법을 적용하면, 감광제 및 충진제를 이용하여 미세 구조물의 파손을 방지함으로써 고형상비(HAR) 구조체를 요구하는 VOA 및 OSW 등의 광학 MEMS 제품 제작에서 불량을 줄여서 제품 수율을 향상시킬 수 있으므로 MEMS 제품의 양산화에 기여하게 되는 효과가 있다.

Claims (6)

  1. 미세 구조물이 제작된 웨이퍼(wafer) 위에 액상의 감광제를 토출한 후 스핀 코터(spin coater)로 일정 속도와 시간으로 회전시켜 웨이퍼 위의 전면에 감광제를 코팅하는 제1 과정;
    상기 제1 과정이 이루어진 후, 감광제 내의 잔류 수분을 제거하고 경화시키기 위해 일정 시간과 온도로 열처리를 수행하는 제2 과정;
    상기 제2 과정이 이루어진 후, 다이싱 공정 작업을 실시하는 제3 과정; 및
    상기 제3 과정이 이루어진 후, 구조물의 보호제로 사용한 감광제를 제거하는 제4 과정을 포함하는 것을 특징으로 하는 마이크로 전기 기계 구조 칩의 다이싱 방법.
  2. 제 1 항에 있어서,
    상기 제2 과정에서는 급격한 온도 변화로 감광제를 열처리 할 경우 감광제 내의 기포의 팽창으로 구조물의 파손이 발생하므로 시간과 온도를 변화시켜 단계별로 열처리를 진행하는 것을 특징으로 하는 마이크로 전기 기계 구조 칩의 다이싱 방법.
  3. 제 1 항에 있어서,
    상기 제4 과정에서는 감광제의 종류 및 열처리 조건을 고려하여 아세톤과 제거제(Remover) 등의 용액을 이용하고, 최종적으로 IPA, DI 등을 이용해 클린(cleaning) 공정을 수행하는 것을 특징으로 하는 마이크로 전기 기계 구조 칩의 다이싱 방법.
  4. 미세 구조물이 제작된 웨이퍼(wafer) 위에 액상의 충진제를 웨이퍼 전면에 걸쳐 고르게 분사한 후 경화시키는 과정을 반복하여 웨이퍼 전면에 충진제가 완전 충진되도록 하는 제1 과정;
    상기 제1 과정이 이루어진 후, 다이싱 공정 작업을 실시하는 제 2과정; 및
    상기 제2 과정이 이루어진 후, 구조물의 보호제로 사용한 충진제를 제거하는 제 3과정을 포함하는 것을 특징으로 하는 마이크로 전기 기계 구조 칩의 다이싱 방법.
  5. 제 4 항에 있어서,
    상기 충진제는 Acrylic resin 계열 재료를 사용하는 것을 특징으로 하는 마이크로 전기 기계 구조 칩의 다이싱 방법.
  6. 제 4 항에 있어서,
    상기 제 3과정은 아세톤 등의 용제에서 다이싱 되어진 칩을 침전시키므로써 충진재를 제거하는 제 1단계와;
    상기 제 1단계를 통해 충진제가 제거된 이후 상온의 IPA와 끓는 IPA등에 담가서 잔류 충진재와 용제를 제거하는 제 2단계를 포함하는 것을 특징으로 하는 마이크로 전기 기계 구조 칩의 다이싱 방법.
KR10-2002-0038792A 2002-07-05 2002-07-05 마이크로 전기 기계 구조 칩의 다이싱 방법 KR100439511B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0038792A KR100439511B1 (ko) 2002-07-05 2002-07-05 마이크로 전기 기계 구조 칩의 다이싱 방법
US10/412,486 US20040005735A1 (en) 2002-07-05 2003-04-11 Dicing method for micro electro mechanical system chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0038792A KR100439511B1 (ko) 2002-07-05 2002-07-05 마이크로 전기 기계 구조 칩의 다이싱 방법

Publications (2)

Publication Number Publication Date
KR20040004769A true KR20040004769A (ko) 2004-01-16
KR100439511B1 KR100439511B1 (ko) 2004-07-09

Family

ID=29997454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0038792A KR100439511B1 (ko) 2002-07-05 2002-07-05 마이크로 전기 기계 구조 칩의 다이싱 방법

Country Status (2)

Country Link
US (1) US20040005735A1 (ko)
KR (1) KR100439511B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812085B1 (ko) * 2006-12-22 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자의 개별화 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837409B1 (ko) * 2006-11-30 2008-06-12 삼성전자주식회사 옥세탄-함유 화합물, 이를 포함한 포토레지스트 조성물,상기 포토레지스트 조성물을 이용한 패턴 형성 방법 및잉크젯 프린트 헤드
CN108666222B (zh) * 2017-04-01 2021-06-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法
CN108946655B (zh) * 2017-05-23 2021-04-30 北京大学 一种单片集成惯性器件工艺兼容方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144938A (ja) * 1991-09-26 1993-06-11 Toshiba Corp 固体撮像装置の製造方法
JPH06302690A (ja) * 1993-04-13 1994-10-28 Yamatake Honeywell Co Ltd 基板の分割方法
JPH07111254A (ja) * 1993-10-12 1995-04-25 Sumitomo Electric Ind Ltd 半導体装置の製造方法
KR970018641A (ko) * 1995-09-29 1997-04-30 김광호 이미지센싱장치의 제조방법
US5832585A (en) * 1996-08-13 1998-11-10 National Semiconductor Corporation Method of separating micro-devices formed on a substrate
JPH10135254A (ja) * 1996-11-01 1998-05-22 Sony Corp 半導体装置の製造方法及び半導体装置
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
JPH10302634A (ja) * 1997-04-22 1998-11-13 Futaba Corp 蛍光表示管用単結晶半導体ウエハーの加工方法
KR20010010311A (ko) * 1999-07-19 2001-02-05 윤종용 조립시 고체 촬상 소자의 마이크로 렌즈 보호 방법
US6425971B1 (en) * 2000-05-10 2002-07-30 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
KR100837987B1 (ko) * 2000-06-21 2008-06-16 텍사스 인스트루먼츠 인코포레이티드 용해 수지를 이용하는 마이크로 전기기계 시스템 장치의재코팅 방법
US20020122881A1 (en) * 2000-12-29 2002-09-05 Toshiyuki Kaeriyama Micromechanical device recoat methods
US7071025B2 (en) * 2000-12-29 2006-07-04 Texas Instruments Incorporated Separating wafers coated with plastic films
US6420206B1 (en) * 2001-01-30 2002-07-16 Axsun Technologies, Inc. Optical membrane singulation process utilizing backside and frontside protective coating during die saw

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812085B1 (ko) * 2006-12-22 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자의 개별화 방법

Also Published As

Publication number Publication date
KR100439511B1 (ko) 2004-07-09
US20040005735A1 (en) 2004-01-08

Similar Documents

Publication Publication Date Title
JP7298856B2 (ja) 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法
US5389182A (en) Use of a saw frame with tape as a substrate carrier for wafer level backend processing
US7109055B2 (en) Methods and apparatus having wafer level chip scale package for sensing elements
US7288435B2 (en) Method for producing a cover, method for producing a packaged device
US6956283B1 (en) Encapsulants for protecting MEMS devices during post-packaging release etch
US9443782B1 (en) Method of bond pad protection during wafer processing
EP0810659A2 (en) Semiconductor packaging apparatus and method
US6352935B1 (en) Method of forming a cover cap for semiconductor wafer devices
US20090075431A1 (en) Wafer level package with cavities for active devices
WO2017011252A1 (en) Open cavity package using chip-embedding technology
US6465281B1 (en) Method of manufacturing a semiconductor wafer level package
US7947530B2 (en) Method of manufacturing wafer level package including coating and removing resin over the dicing lines
US8043880B2 (en) Microelectronic device
US8058150B2 (en) Particle free wafer separation
US11538717B2 (en) Electronic package for integrated circuits and related methods
KR100439511B1 (ko) 마이크로 전기 기계 구조 칩의 다이싱 방법
CN110015634B (zh) 在前端中在晶片级沉积保护材料以进行早期颗粒和水分保护
US20070284681A1 (en) Apparatus and method for protective covering of microelectromechanical system (mems) devices
US20050247398A1 (en) Manufacturing tool for wafer level package and method of placing dies
US8053367B2 (en) Wafer polishing method
US6420206B1 (en) Optical membrane singulation process utilizing backside and frontside protective coating during die saw
US7470565B2 (en) Method of wafer level packaging and cutting
JP2008072075A (ja) チップパッケージ構造物およびチップパッケージ構造物の製造方法
US6833288B2 (en) Dicing method for micro electro mechnical system chip
Bowman A Selective Encapsulation Solution For Packaging An Optical Micro Electro Mechanical System

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee