JPH10135254A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JPH10135254A
JPH10135254A JP8291915A JP29191596A JPH10135254A JP H10135254 A JPH10135254 A JP H10135254A JP 8291915 A JP8291915 A JP 8291915A JP 29191596 A JP29191596 A JP 29191596A JP H10135254 A JPH10135254 A JP H10135254A
Authority
JP
Japan
Prior art keywords
resin
substrate
semiconductor chip
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8291915A
Other languages
English (en)
Inventor
Shigeyasu Ito
茂康 伊藤
Takeshi Takashima
毅 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8291915A priority Critical patent/JPH10135254A/ja
Publication of JPH10135254A publication Critical patent/JPH10135254A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の製造において封止用樹脂を滴下
するためのポッティング作業を改良することを目的とす
る。 【解決手段】 基板上に実装された多数の半導体チップ
を囲むように、枠体を配置し、その中に液体の樹脂を滴
下する。樹脂が枠体から溢れないように、且つ半導体チ
ップを覆うまで、樹脂を滴下する。樹脂が硬化したら、
半導体チップの周囲を切断する。それによって多数の半
導体装置が製造される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はインターポーザ基板
を含むパッケージ型半導体装置の製造方法に関し、より
詳細には、斯かる半導体装置の封止方法に関する。
【０００２】
【従来の技術】図２を参照して、インターポーザ基板を
含む構造のパッケージ型半導体装置の例を説明する。こ
の形式の半導体装置には、図２Ａ及び図２Ｂに示す如き
フェースアップ構造を有するもの、図２Ｃに示す如きフ
ェースダウン構造を有するもの等が知られている。
【０００３】この形式の半導体装置は、典型的には上側
の半導体チップ１０と下側のインターポーザ基板２０と
を含む。インターポーザ基板２０は半導体チップ１０よ
り僅かに大きい寸法を有する。上側の半導体チップ１０
は通常の半導体チップ又はフリップチップであり、ベア
チップと称される。下側のインターポーザ基板２０は、
プリント基板、フレキシブル基板、セラミック基板等で
ある。
【０００４】半導体チップ１０の電極又はランドとイン
ターポーザ基板２０の電極又はランドは、適当なボンデ
ィング法によって接続される。ボンディング法には フ
リップチップボンディング、ワイヤボンディング、ＴＡ
Ｂ熱圧着法等が含まれる。図２Ａ及び図２Ｂに示すフェ
ースアップ形の半導体装置では、ワイヤボンディングに
よって接続され、図２Ｃに示すフェースアップ形の半導
体装置では、フリップチップボンディングが使用されて
いる。
【０００５】こうして製造された半導体装置は、通常の
半導体装置、半導体チップ等と同様に、主基板（マザー
ボード）上に実装される。この半導体装置の電極２５は
インターポーザ基板２０の下面に設けられており、この
電極２５が主基板（マザーボード）の所定の電極又はラ
ンドと接続される。
【０００６】この形式の半導体装置の製造方法は、典型
的には比較的大きな寸法を有する基板を準備する前工程
と、この基板上に半導体チップ１０を装着するボンディ
ング工程と、半導体チップ１０が装着された基板を分割
（ダイシング）して多数の半導体装置を製造する後工程
とを含む。
【０００７】実装が終了した後の後工程では、電極及び
配線パターン等は樹脂によって封止される。樹脂の封止
法には様々な方法がある。図２Ａに示す半導体装置では
ポッティング法、図２Ｂに示す半導体装置では、トラン
スファモールディング法が用いられている。尚、図２Ｃ
に示す半導体装置では、アンダーフィル法が用いられて
いる。
【０００８】図３を参照して、図２Ａに示したフェース
アップ形の半導体装置の製造方法、特に、ポッティング
法による樹脂の封止方法を説明する。図３Ａは実装工程
が終了した状態を示す。比較的大きな寸法の基板２０’
上に多数の半導体チップ１０が装着されている。即ち、
半導体チップ１０は基板２０’の上面に接着剤１２によ
って接着され、、ワイヤ１７によって両者の電極又はラ
ンドは接続されている。
【０００９】次に図３Ｂに示すように、各半導体チップ
１０上に液体の樹脂が滴下される。樹脂は適当な粘度を
有し、半導体チップ１０を覆うように流動する。樹脂の
硬化後、図３Ｃに示すように、基板２０’は切断され
る。それによって、半導体チップ１０とインタポーザ基
板２０よりなる半導体装置が生成される。
【００１０】
【発明が解決しようとする課題】ポッティング法は、樹
脂供給装置の構造が簡単であり、樹脂供給作業が迅速で
あり、作業工程が短時間となる利点を有し、広く使用さ
れている。しかしながら、次のような欠点を有する。
【００１１】（１）生成された樹脂封止部の形状が凸形
となり、製造された半導体装置を主基板（マザーボー
ド）に実装するための実装工程において、自動実装装置
に対応することができない。 （２）樹脂が周囲に流動してフィレット部分が生成され
る。そのため、樹脂封止部の寸法は半導体チップの寸法
よりかなり大きくなる。 （３）樹脂の流動によって半導体チップ１０の皮膜を形
成するため、樹脂の粘度を正確に調整する必要がある。
【００１２】本発明は斯かる点に鑑み、半導体チップと
インタポーザ基板とを含む半導体装置の製造方法におい
て、ポッティング法による樹脂の封止作業を改良するこ
とを目的とする。
【００１３】本発明は斯かる点に鑑み、ポッティング法
を使用して製造した半導体装置を主基板（マザーボー
ド）に実装するときに、自動実装装置に適用可能にする
ことを目的とする。
【００１４】本発明は斯かる点に鑑み、半導体装置を製
造する場合、樹脂による封止法に使用するポッティング
法において、樹脂が周囲にフィレット部分が生成される
ことがないようにすることを目的とする。
【００１５】本発明は斯かる点に鑑み、半導体装置を製
造する場合、樹脂による封止法に使用するポッティング
法において、樹脂の粘度を正確に調整する必要がないよ
うにすることを目的とする。
【００１６】
【課題を解決するための手段】本発明によると、半導体
チップとインタポーザ基板とを有する半導体装置の製造
方法において、半導体チップが実装された基板を用意す
ることと、基板上に半導体チップを囲むように枠体を配
置することと、ポッティング法によって液状の樹脂を枠
体の内側に滴下させることと、樹脂が硬化した後に半導
体チップの周囲に沿って樹脂及び基板を切断すること
と、を含む。半導体チップとインタポーザ基板の電極部
はワイヤボンディング法に接続されている。また、基板
には多数の半導体チップが実装されている。
【００１７】本発明によると、上側の半導体チップと下
側のインタポーザ基板とを有し、半導体チップを覆うよ
うに樹脂からなる封止材が配置された半導体装置におい
て、封止材は比較的大きな寸法の基板上に実装された半
導体チップを囲むように配置された枠体の内側にポッテ
ィング法によって液状の樹脂を滴下し、樹脂が硬化した
後に半導体チップの周囲に沿って樹脂及び基板を切断す
ることによって生成されたことを特徴とする。
【００１８】
【発明の実施の形態】図１を参照して本発明による半導
体装置の製造方法の例を説明する。図１Ａは、実装工程
又はボンディング工程が終了した状態を示す。比較的大
きな寸法の基板２０’上に多数の半導体チップ又はベア
チップ１０が装着されている。半導体チップ１０は基板
２０’の上面に接着剤１２によって接着されている。ま
た、両者の電極又はランドはワイヤボンディング法によ
って接続されている。各半導体チップ１０の両側にはワ
イヤ１７が配置されている。
【００１９】本例によると、上側の半導体チップ又はベ
アチップ１０を囲むように、基板２０’上に枠体３０が
配置される。枠体３０は１個の又は複数個の半導体チッ
プ１０を囲むように配置されてよい。枠体３０の高さ
は、半導体チップ１０より僅かに高い。
【００２０】次に、図１Ｂに示すように、ポッティング
法によって液状の樹脂が滴下される。樹脂１５は基板２
０’を底面とし枠体３０を側壁とする容器状部分に貯蔵
される。樹脂１５の液面が上昇し、樹脂１５は半導体チ
ップ１０の間に浸透する。樹脂１５は丁度、液面の高さ
が所定の高さ、即ち、半導体チップ１０及びワイヤ１７
が完全に樹脂１５に埋まる高さになるまで、滴下され
る。
【００２１】ポッティングが終了すると樹脂１５は硬化
される。次に、図１Ｃに示すように、基板２０’及び樹
脂１５を分割（ダイシング）して多数の半導体装置を生
成する。基板２０’の分割（ダイシング）は、従来の製
造方法に使用されているダイシング技術が使用されてよ
い。例えば、ダイシングソー又はレーザビームが使用さ
れる。
【００２２】基板２０’のダイシングによって、枠体３
０も同時に切断され除去される。尚、基板２０’のダイ
シングの前に、予め枠体３０を除去し、基板２０’及び
樹脂１５のみをダイシングするように構成してもよい。
【００２３】こうして製造された半導体装置は、上面が
平坦であり、周囲にフィレット状の樹脂部を有さない。
また、周囲まで同一厚さの樹脂部が形成されている。
【００２４】図３に示す従来のポッティング法と図１に
示す本例のポッティング法を比較すると、本例のポッテ
ィング法を使用する場合、基板２０’上に実装される半
導体チップ１０の配列ピッチを小さくすることができ
る。従って、より高密度に半導体チップ１０を基板２
０’に実装することができ、半導体装置を効率的に、即
ち、同時に多数の半導体装置を製造することができる。
【００２５】最後の基板２０’の分割（ダイシング）工
程にて、精密なダイシング技術を使用することによっ
て、十分小さな寸法の半導体装置を効率的に且つ大量に
製造することができる。
【００２６】以上本発明の実施の形態について詳細に説
明したが、本発明はこれらの例に限定されることなく特
許請求の範囲に記載された発明の範囲にて様々な変更等
が可能であることは当業者にとって理解されよう。
【００２７】
【発明の効果】本発明によると、半導体チップとインタ
ポーザ基板とを含む半導体装置の製造方法において、ポ
ッティング法による樹脂の封止作業を精度良く且つ能率
的に行うことができる利点を有する。
【００２８】本発明によると、ポッティング法を使用し
て製造した半導体装置を主基板（マザーボード）に実装
するときに、自動実装装置を使用することができる利点
を有する。
【００２９】本発明によると、半導体装置の製造方法に
使用するポッティング法において、樹脂が周囲にフィレ
ット部分が生成されることがない利点を有する。
【００３０】本発明によると、半導体装置の製造方法に
使用するポッティング法において、樹脂の粘度を正確に
調整する必要がない利点を有する。
【図面の簡単な説明】
【図１】本発明による半導体装置の製造方法を説明する
ための説明図である。
【図２】従来の半導体装置の構成例を示す図である。
【図３】従来の半導体装置の製造方法を説明するための
説明図である。
【符号の説明】
１０ 半導体チップ、 １２ 接着剤、 １５ 封止
材、 １７ ワイヤ、 ２０ インタポーザ基板、 ２
０’ 基板、 ２５ 電極、 ３０ 枠体

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップとインタポーザ基板とを有
    する半導体装置の製造方法において、 半導体チップが実装された基板を用意することと、該基
    板上に上記半導体チップを囲むように枠体を配置するこ
    とと、ポッティング法によって液状の樹脂を上記枠体の
    内側に滴下させることと、上記樹脂が硬化した後に上記
    半導体チップの周囲に沿って上記樹脂及び上記基板を切
    断することと、を含むことを特徴とする半導体装置の製
    造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、上記半導体チップと上記インタポーザ基板の電
    極部はワイヤボンディング法に接続されていることを特
    徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項１又は２記載の半導体装置の製造
    方法において、上記基板には多数の上記半導体チップが
    実装されていることを特徴とする半導体装置の製造方
    法。
  4. 【請求項４】 上側の半導体チップと下側のインタポー
    ザ基板とを有し、上記半導体チップを覆うように樹脂か
    らなる封止材が配置された半導体装置において、 上記封止材は比較的大きな寸法の基板上に実装された半
    導体チップを囲むように配置された枠体の内側にポッテ
    ィング法によって液状の樹脂を滴下し、上記樹脂が硬化
    した後に上記半導体チップの周囲に沿って上記樹脂及び
    上記基板を切断することによって生成されたことを特徴
    とする半導体装置。
JP8291915A 1996-11-01 1996-11-01 半導体装置の製造方法及び半導体装置 Pending JPH10135254A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8291915A JPH10135254A (ja) 1996-11-01 1996-11-01 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8291915A JPH10135254A (ja) 1996-11-01 1996-11-01 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH10135254A true JPH10135254A (ja) 1998-05-22

Family

ID=17775112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8291915A Pending JPH10135254A (ja) 1996-11-01 1996-11-01 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JPH10135254A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451628B1 (en) * 1997-12-25 2002-09-17 Sanyo Electric Co., Ltd. Method fabricating a semiconductor device with a decreased mounting area
US6459152B1 (en) * 1999-10-27 2002-10-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
US6544814B1 (en) 1999-07-27 2003-04-08 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a packaged semiconductor device, and a semiconductor device manufactured thereby
EP1120823A3 (en) * 2000-01-28 2004-01-02 NEC Compound Semiconductor Devices, Ltd. Semiconductor device substrate and method of manufacturing semiconductor device
KR100439511B1 (ko) * 2002-07-05 2004-07-09 삼성전기주식회사 마이크로 전기 기계 구조 칩의 다이싱 방법
US20130005210A1 (en) * 2011-06-30 2013-01-03 Toyoda Gosei Co., Ltd. Manufacturing method of light emitting devices
KR20220041769A (ko) * 2020-09-25 2022-04-01 주식회사 네패스라웨 반도체 패키지 제작용 캐리어 및 이를 이용한 반도체 패키지 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451628B1 (en) * 1997-12-25 2002-09-17 Sanyo Electric Co., Ltd. Method fabricating a semiconductor device with a decreased mounting area
US6544814B1 (en) 1999-07-27 2003-04-08 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a packaged semiconductor device, and a semiconductor device manufactured thereby
US6459152B1 (en) * 1999-10-27 2002-10-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
US7094630B2 (en) 1999-10-27 2006-08-22 Renesas Technology Corp. Method of fabricating semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface
EP1120823A3 (en) * 2000-01-28 2004-01-02 NEC Compound Semiconductor Devices, Ltd. Semiconductor device substrate and method of manufacturing semiconductor device
KR100439511B1 (ko) * 2002-07-05 2004-07-09 삼성전기주식회사 마이크로 전기 기계 구조 칩의 다이싱 방법
US20130005210A1 (en) * 2011-06-30 2013-01-03 Toyoda Gosei Co., Ltd. Manufacturing method of light emitting devices
US9039475B2 (en) * 2011-06-30 2015-05-26 Toyoda Gosei Co., Ltd. Manufacturing method of light emitting devices
KR20220041769A (ko) * 2020-09-25 2022-04-01 주식회사 네패스라웨 반도체 패키지 제작용 캐리어 및 이를 이용한 반도체 패키지 제조방법

Similar Documents

Publication Publication Date Title
US6710454B1 (en) Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6201266B1 (en) Semiconductor device and method for manufacturing the same
US6624005B1 (en) Semiconductor memory cards and method of making same
JP2010165940A (ja) 半導体素子の樹脂封止方法
JP2010165940A5 (ja)
JP2002319647A (ja) 半導体装置の製造方法
CN105762084B (zh) 倒装芯片的封装方法及封装装置
US6780682B2 (en) Process for precise encapsulation of flip chip interconnects
JP2002222914A (ja) 半導体装置及びその製造方法
JPH09172038A (ja) 半導体素子の基板上接着連結構造
US5889332A (en) Area matched package
JPH10135254A (ja) 半導体装置の製造方法及び半導体装置
US7863094B2 (en) Method for removing bubbles from adhesive layer of semiconductor chip package
JP2000012575A (ja) 半導体チップのモールド方法およびこれに用いるモールド装置
KR100878408B1 (ko) 웨이퍼 레벨 디바이스 패키징 방법
KR100590394B1 (ko) 웨이퍼 레벨 패키지용 제조 공구, 및 다이 배치 방법
JPH0661417A (ja) 半導体装置，電子回路装置，それらの製造方法および製造装置
JPH10150069A (ja) 半導体パッケージ及びその製造方法
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JPS5950534A (ja) 半導体の樹脂封止方法
JP2002016093A (ja) 半導体装置の製造方法
JP2003158141A (ja) 半導体装置
JPH11238760A (ja) 半導体素子実装構造
JPS58204546A (ja) Ｉｃの封止方法
JP2007329424A (ja) 電子部品を搭載した配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041130