JPH11238760A - 半導体素子実装構造 - Google Patents
半導体素子実装構造Info
- Publication number
- JPH11238760A JPH11238760A JP4168198A JP4168198A JPH11238760A JP H11238760 A JPH11238760 A JP H11238760A JP 4168198 A JP4168198 A JP 4168198A JP 4168198 A JP4168198 A JP 4168198A JP H11238760 A JPH11238760 A JP H11238760A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- bumps
- mounting
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004806 packaging method and process Methods 0.000 title abstract 3
- 229920005989 resin Polymers 0.000 claims abstract description 68
- 239000011347 resin Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005192 partition Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000035699 permeability Effects 0.000 claims description 2
- 230000035515 penetration Effects 0.000 claims 1
- 239000007788 liquid Substances 0.000 abstract description 17
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 2
- 230000004907 flux Effects 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000010897 surface acoustic wave method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10165—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 隣接するバンプ間に液状樹脂を供給すること
によって短絡等の不良を無くすことができると共に、バ
ンプの実装高さを確保できる半導体素子実装構造を提供
する。 【解決手段】 搭載基板１の配線パターン２間に配置さ
れる樹脂４と、この樹脂４間に配置されるバンプ５とを
設け、前記樹脂４で前記バンプ５間に高さのある仕切り
を形成し、前記バンプ５の実装高さを確保するとともに
短絡を防止する。
によって短絡等の不良を無くすことができると共に、バ
ンプの実装高さを確保できる半導体素子実装構造を提供
する。 【解決手段】 搭載基板１の配線パターン２間に配置さ
れる樹脂４と、この樹脂４間に配置されるバンプ５とを
設け、前記樹脂４で前記バンプ５間に高さのある仕切り
を形成し、前記バンプ５の実装高さを確保するとともに
短絡を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品（ＭＣＭ
／ＢＧＡ／ＣＳＰ等）における半導体素子実装構造に関
するものである。
／ＢＧＡ／ＣＳＰ等）における半導体素子実装構造に関
するものである。
【０００２】
【従来の技術】一般的に半導体素子実装の場合、バンプ
ピッチを広くしたり、レジスト等にて仕切りを設けるこ
とによって短絡等を防止していた。図７は従来の第１の
半導体素子の搭載基板の平面図、図８はその半導体素子
の実装構造の断面図である。
ピッチを広くしたり、レジスト等にて仕切りを設けるこ
とによって短絡等を防止していた。図７は従来の第１の
半導体素子の搭載基板の平面図、図８はその半導体素子
の実装構造の断面図である。
【０００３】これらの図において、１０１は搭載基板、
１０２は配線パターン、１０３はレジスト、１０４は半
導体素子、１０５はバンプ、１０６はアンダーフィル樹
脂である。このように、配線パターン１０２に対応する
ようにバンプ１０５を配置し、これらのバンプ１０５間
の絶縁は、アンダーフィル樹脂１０６で行うようにして
いた。
１０２は配線パターン、１０３はレジスト、１０４は半
導体素子、１０５はバンプ、１０６はアンダーフィル樹
脂である。このように、配線パターン１０２に対応する
ようにバンプ１０５を配置し、これらのバンプ１０５間
の絶縁は、アンダーフィル樹脂１０６で行うようにして
いた。
【０００４】図９は従来の第２の半導体素子の搭載基板
の平面図、図１０はその半導体素子の実装構造の断面図
である。これらの図において、２０１は搭載基板、２０
２は配線パターン、２０３はレジスト、２０４は半導体
素子、２０５はバンプ、２０６はアンダーフィル樹脂で
ある。
の平面図、図１０はその半導体素子の実装構造の断面図
である。これらの図において、２０１は搭載基板、２０
２は配線パターン、２０３はレジスト、２０４は半導体
素子、２０５はバンプ、２０６はアンダーフィル樹脂で
ある。
【０００５】このように、配線パターン２０２間にはレ
ジスト２０３を配置するとともに、配線パターン２０２
に対応するようにバンプ２０５を配置し、これらのバン
プ２０５間の絶縁は、アンダーフィル樹脂２０６で行う
ようにしていた。また、弾性表面波（以下、ＳＡＷと略
す）のように、素子下部に樹脂を充填できないものにつ
いては、ワイヤボンディングにて対応するようにしてい
た。
ジスト２０３を配置するとともに、配線パターン２０２
に対応するようにバンプ２０５を配置し、これらのバン
プ２０５間の絶縁は、アンダーフィル樹脂２０６で行う
ようにしていた。また、弾性表面波（以下、ＳＡＷと略
す）のように、素子下部に樹脂を充填できないものにつ
いては、ワイヤボンディングにて対応するようにしてい
た。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体素子実装構造では、微細ピッチのバンプ
接合は短絡等の問題により歩留まりが低下してしまう。
従って、ピン数が増大する場合はピッチの制約等により
パッケージが大型化してしまい、応力による破壊等の影
響を受け易いという問題がある。
た従来の半導体素子実装構造では、微細ピッチのバンプ
接合は短絡等の問題により歩留まりが低下してしまう。
従って、ピン数が増大する場合はピッチの制約等により
パッケージが大型化してしまい、応力による破壊等の影
響を受け易いという問題がある。
【０００７】更に、レジストにて仕切ることは可能であ
るが、仕切りをした部分に樹脂充填後、ボイドが発生し
てしまい、接続性が低下してしまうといった問題があ
る。また、ＳＡＷにおいては、半導体素子実装を用いた
実装方式ではバンプ周辺に応力が集中し、接続性が低下
してしまうが、素子下部への樹脂充填ができないため、
半導体素子実装方式を採用できないといった問題があっ
た。
るが、仕切りをした部分に樹脂充填後、ボイドが発生し
てしまい、接続性が低下してしまうといった問題があ
る。また、ＳＡＷにおいては、半導体素子実装を用いた
実装方式ではバンプ周辺に応力が集中し、接続性が低下
してしまうが、素子下部への樹脂充填ができないため、
半導体素子実装方式を採用できないといった問題があっ
た。
【０００８】本発明は、上記問題点を除去し、隣接する
バンプ間に液状樹脂を供給することによって短絡等の不
良を無くすことができると共に、バンプの実装高さを確
保できる半導体素子実装構造を提供することを目的とす
る。
バンプ間に液状樹脂を供給することによって短絡等の不
良を無くすことができると共に、バンプの実装高さを確
保できる半導体素子実装構造を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体素子実装構造において、搭載基板の配線パ
ターン間に配置される樹脂と、この樹脂間に配置される
バンプとを設け、前記樹脂で前記バンプ間に高さのある
仕切りを形成し、前記バンプの実装高さを確保するとと
もに短絡を防止するようにしたものである。
成するために、 〔１〕半導体素子実装構造において、搭載基板の配線パ
ターン間に配置される樹脂と、この樹脂間に配置される
バンプとを設け、前記樹脂で前記バンプ間に高さのある
仕切りを形成し、前記バンプの実装高さを確保するとと
もに短絡を防止するようにしたものである。
【００１０】〔２〕半導体素子実装構造において、搭載
基板の配線パターン間に配置されるシート状の樹脂と、
この樹脂間に配置されるバンプとを設け、前記シート状
の樹脂で前記バンプ間に高さのある仕切りを形成し、前
記バンプの実装高さを確保し、短絡を防止するととも
に、樹脂浸透性を向上させるようにしたものである。 〔３〕半導体素子実装構造において、搭載基板の配線パ
ターン間に配置される樹脂と、半導体素子底面の周辺部
にダム材を配置し、半導体素子の素子面への樹脂の浸入
を抑えるようにしたものである。
基板の配線パターン間に配置されるシート状の樹脂と、
この樹脂間に配置されるバンプとを設け、前記シート状
の樹脂で前記バンプ間に高さのある仕切りを形成し、前
記バンプの実装高さを確保し、短絡を防止するととも
に、樹脂浸透性を向上させるようにしたものである。 〔３〕半導体素子実装構造において、搭載基板の配線パ
ターン間に配置される樹脂と、半導体素子底面の周辺部
にダム材を配置し、半導体素子の素子面への樹脂の浸入
を抑えるようにしたものである。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。図１は本発明の第１実施例を示す半
導体素子の搭載基板の平面図、図２はその半導体素子の
実装構造の断面図である。これらの図において、１は搭
載基板、２はその搭載基板１上に形成される回路を形成
するための配線パターン、３は半田の流出を防止するた
めのソルダーレジスト、４は配線パターン２間に配置さ
れる絶縁物としての液状樹脂（エポキシ樹脂）、５はバ
ンプ、６は半導体素子（ＬＳＩ／ＩＣ：弾性表面波素子
を含む）、７はアンダーフィル樹脂である。なお、半導
体素子下にもソルダーレジスト３Ａが形成されている。
て詳細に説明する。図１は本発明の第１実施例を示す半
導体素子の搭載基板の平面図、図２はその半導体素子の
実装構造の断面図である。これらの図において、１は搭
載基板、２はその搭載基板１上に形成される回路を形成
するための配線パターン、３は半田の流出を防止するた
めのソルダーレジスト、４は配線パターン２間に配置さ
れる絶縁物としての液状樹脂（エポキシ樹脂）、５はバ
ンプ、６は半導体素子（ＬＳＩ／ＩＣ：弾性表面波素子
を含む）、７はアンダーフィル樹脂である。なお、半導
体素子下にもソルダーレジスト３Ａが形成されている。
【００１２】この半導体素子の実装構造の製造方法は、
基板製造時にバンプが搭載される部分をエッチングにて
除去し、ピッチ／高さに適した液状樹脂４を印刷やディ
スペンサにて供給する。液状樹脂４を硬化させると、絶
縁性を持たせるためのダムが完成する。硬化条件はその
液状樹脂４にあった硬化条件にて行うものとする。その
後、半導体素子６を搭載するが、半導体素子６へのフラ
ックス供給は、転写／印刷等して供給し、半導体素子６
を搭載し、リフローにより接合する。次に、応力緩和の
ために、アンダーフィル樹脂７を充填し応力の緩和がで
きるようにする。
基板製造時にバンプが搭載される部分をエッチングにて
除去し、ピッチ／高さに適した液状樹脂４を印刷やディ
スペンサにて供給する。液状樹脂４を硬化させると、絶
縁性を持たせるためのダムが完成する。硬化条件はその
液状樹脂４にあった硬化条件にて行うものとする。その
後、半導体素子６を搭載するが、半導体素子６へのフラ
ックス供給は、転写／印刷等して供給し、半導体素子６
を搭載し、リフローにより接合する。次に、応力緩和の
ために、アンダーフィル樹脂７を充填し応力の緩和がで
きるようにする。
【００１３】このように第１実施例によれば、隣接する
バンプ間に液状樹脂を供給することによって短絡等の不
良を無くすことができると共に、バンプの実装高さを確
保できることにより、信頼性を向上させることができ
る。次に、本発明の第２実施例について説明する。図３
は本発明の第２実施例を示す半導体素子の搭載基板の平
面図、図４はその半導体素子の実装構造の断面図であ
る。
バンプ間に液状樹脂を供給することによって短絡等の不
良を無くすことができると共に、バンプの実装高さを確
保できることにより、信頼性を向上させることができ
る。次に、本発明の第２実施例について説明する。図３
は本発明の第２実施例を示す半導体素子の搭載基板の平
面図、図４はその半導体素子の実装構造の断面図であ
る。
【００１４】これらの図において、１１は搭載基板、１
２はその搭載基板１１上に形成される回路を形成するた
めの配線パターン、１３は半田の流出を防止するための
ソルダーレジスト、１４は半導体素子１６の底面及び配
線パターン１２間に配置される絶縁物としてのシート状
の樹脂、１５はバンプ、１６は半導体素子（ＬＳＩ／Ｉ
Ｃ：弾性表面波素子を含む）である。
２はその搭載基板１１上に形成される回路を形成するた
めの配線パターン、１３は半田の流出を防止するための
ソルダーレジスト、１４は半導体素子１６の底面及び配
線パターン１２間に配置される絶縁物としてのシート状
の樹脂、１５はバンプ、１６は半導体素子（ＬＳＩ／Ｉ
Ｃ：弾性表面波素子を含む）である。
【００１５】この実施例は、第１実施例に示した半導体
素子下のレジストを無くし、シート状の樹脂を搭載する
ようにしたものである。その他については、第１実施例
と同様である。この実施例では、ソルダーレジスト１３
を半導体素子１６が搭載される部分を除去し、配線パタ
ーン１２の隙間に埋めるような樹脂をシート形状に作製
する。そのシート状の樹脂１４は半導体素子１６下部へ
樹脂が隙間なく充填されるように半導体素子１６下の樹
脂は厚めにしておく。シート状の樹脂１４を搭載基板１
１上に搭載し、第１実施例のように、半導体素子１６を
搭載し、リフローする。シート状の樹脂１４はリフロー
されることことによって溶融しアンダーフィルの役目を
果たす。リフロー後にオーブンに入れる（流れ作業も可
能／ベルト式オーブン）ことによって樹脂硬化を行う。
素子下のレジストを無くし、シート状の樹脂を搭載する
ようにしたものである。その他については、第１実施例
と同様である。この実施例では、ソルダーレジスト１３
を半導体素子１６が搭載される部分を除去し、配線パタ
ーン１２の隙間に埋めるような樹脂をシート形状に作製
する。そのシート状の樹脂１４は半導体素子１６下部へ
樹脂が隙間なく充填されるように半導体素子１６下の樹
脂は厚めにしておく。シート状の樹脂１４を搭載基板１
１上に搭載し、第１実施例のように、半導体素子１６を
搭載し、リフローする。シート状の樹脂１４はリフロー
されることことによって溶融しアンダーフィルの役目を
果たす。リフロー後にオーブンに入れる（流れ作業も可
能／ベルト式オーブン）ことによって樹脂硬化を行う。
【００１６】このように第２実施例によれば、シート状
の樹脂１４を使用することによって、樹脂塗布の工程を
半導体素子１６のリフローと同時に行うことができるた
め一工程を省くことができる。また、樹脂の供給をシー
ト状にて行うことができるため、大型チップへの安定供
給も問題無くなり、モジュールの小型化が可能となる。
の樹脂１４を使用することによって、樹脂塗布の工程を
半導体素子１６のリフローと同時に行うことができるた
め一工程を省くことができる。また、樹脂の供給をシー
ト状にて行うことができるため、大型チップへの安定供
給も問題無くなり、モジュールの小型化が可能となる。
【００１７】次に、本発明の第３実施例について説明す
る。図５は本発明の第３実施例を示す半導体素子の搭載
基板の平面図、図６はその半導体素子の実装構造の断面
図である。この実施例は、半導体素子の下部周辺部にダ
ムを配置するようにしたものである。
る。図５は本発明の第３実施例を示す半導体素子の搭載
基板の平面図、図６はその半導体素子の実装構造の断面
図である。この実施例は、半導体素子の下部周辺部にダ
ムを配置するようにしたものである。
【００１８】これらの図において、２１は搭載基板、２
２はその搭載基板２１上に形成される回路を形成するた
めの配線パターン、２３は半田の流出を防止するための
ソルダーレジスト、２４は配線パターン２２間に配置さ
れる絶縁物としての液状樹脂（エポキシ樹脂）、２５は
半導体素子の下部への樹脂流出防止のためのダム材、２
６は半導体素子の素子面への樹脂流出禁止エリア、２７
はバンプ、２８は半導体素子（ＬＳＩ／ＩＣ：弾性表面
波素子を含む）、２９はアンダーフィル樹脂である。
２はその搭載基板２１上に形成される回路を形成するた
めの配線パターン、２３は半田の流出を防止するための
ソルダーレジスト、２４は配線パターン２２間に配置さ
れる絶縁物としての液状樹脂（エポキシ樹脂）、２５は
半導体素子の下部への樹脂流出防止のためのダム材、２
６は半導体素子の素子面への樹脂流出禁止エリア、２７
はバンプ、２８は半導体素子（ＬＳＩ／ＩＣ：弾性表面
波素子を含む）、２９はアンダーフィル樹脂である。
【００１９】この半導体素子の実装構造の製造方法は、
回路を形成した搭載基板２１上にダム材２５を供給す
る。ダム材２５が固形のものの場合は、位置合わせ治具
等を用い位置ずれがないように搭載し、供給を行う。液
状のものの場合は、条件を樹脂によって調整する。半導
体素子２８の搭載は第１及び第２実施例のように搭載す
る場合と、圧接による接合が考えられる。接合後は液状
樹脂を周囲より供給し、バンプ２７周辺に樹脂が充填さ
れることになる。
回路を形成した搭載基板２１上にダム材２５を供給す
る。ダム材２５が固形のものの場合は、位置合わせ治具
等を用い位置ずれがないように搭載し、供給を行う。液
状のものの場合は、条件を樹脂によって調整する。半導
体素子２８の搭載は第１及び第２実施例のように搭載す
る場合と、圧接による接合が考えられる。接合後は液状
樹脂を周囲より供給し、バンプ２７周辺に樹脂が充填さ
れることになる。
【００２０】このように第３実施例によれば、ダム材２
５によるダムを配置することにより、半導体素子２８の
素子面への液状樹脂２４の浸入を防ぐことが可能とな
り、ワイヤボンディング品に比べ、パッケージサイズを
小型にすることができる。また、この実施例におけるダ
ム材は固形でなく、液状の場合も対応可能である。液状
の場合には、印刷／ディスペンスにて供給することによ
って、ダムの形成が可能となる。
５によるダムを配置することにより、半導体素子２８の
素子面への液状樹脂２４の浸入を防ぐことが可能とな
り、ワイヤボンディング品に比べ、パッケージサイズを
小型にすることができる。また、この実施例におけるダ
ム材は固形でなく、液状の場合も対応可能である。液状
の場合には、印刷／ディスペンスにて供給することによ
って、ダムの形成が可能となる。
【００２１】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、隣接するバンプ間
に液状樹脂を供給することによって短絡等の不良を無く
すことができると共に、バンプの実装高さを確保できる
ことにより、信頼性を向上させることができる。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、隣接するバンプ間
に液状樹脂を供給することによって短絡等の不良を無く
すことができると共に、バンプの実装高さを確保できる
ことにより、信頼性を向上させることができる。
【００２３】（２）請求項２記載の発明によれば、シー
ト状の樹脂を使用することによって、樹脂塗布の工程を
半導体素子のリフローと同時に行うことができるため、
一工程を省くことができる。また、樹脂の供給をシート
状にて行うことができるため、大型チップへの安定供給
も問題無くなり、モジュールの小型化が可能となる。
ト状の樹脂を使用することによって、樹脂塗布の工程を
半導体素子のリフローと同時に行うことができるため、
一工程を省くことができる。また、樹脂の供給をシート
状にて行うことができるため、大型チップへの安定供給
も問題無くなり、モジュールの小型化が可能となる。
【００２４】（３）請求項３記載の発明によれば、半導
体素子の下部周辺部にダムを配置することにより、半導
体素子の素子面への樹脂浸入を防ぐことが可能となり、
ワイヤボンディング品に比べ、パッケージサイズを小型
にすることができる。
体素子の下部周辺部にダムを配置することにより、半導
体素子の素子面への樹脂浸入を防ぐことが可能となり、
ワイヤボンディング品に比べ、パッケージサイズを小型
にすることができる。
【図１】本発明の第１実施例を示す半導体素子の搭載基
板の平面図である。
板の平面図である。
【図２】本発明の第１実施例を示す半導体素子の実装構
造の断面図である。
造の断面図である。
【図３】本発明の第２実施例を示す半導体素子の搭載基
板の平面図である。
板の平面図である。
【図４】本発明の第１実施例を示す半導体素子の実装構
造の断面図である。
造の断面図である。
【図５】本発明の第３実施例を示す半導体素子の搭載基
板の平面図である。
板の平面図である。
【図６】本発明の第３実施例を示す半導体素子の実装構
造の断面図である。
造の断面図である。
【図７】従来の第１の半導体素子の搭載基板の平面図で
ある。
ある。
【図８】従来の第１の半導体素子の実装構造の断面図で
ある。
ある。
【図９】従来の第２の半導体素子の搭載基板の平面図で
ある。
ある。
【図１０】従来の第２の半導体素子の実装構造の断面図
である。
である。
１，１１，２１ 搭載基板 ２，１２，２２ 配線パターン ３，３Ａ，１３，２３ ソルダーレジスト ４，２４ 液状樹脂（エポキシ樹脂） ５，１５，２７ バンプ ６，１６，２８ 半導体素子 ７，２９ アンダーフィル樹脂 １４ シート状の樹脂 ２５ ダム材 ２６ 樹脂流出禁止エリア
Claims (3)
- 【請求項１】（ａ）搭載基板の配線パターン間に配置さ
れる樹脂と、（ｂ）該樹脂間に配置されるバンプとを設
け、（ｃ）前記樹脂で前記バンプ間に高さのある仕切り
を形成し、前記バンプの実装高さを確保するとともに短
絡を防止することを特徴とする半導体素子実装構造。 - 【請求項２】（ａ）搭載基板の配線パターン間に配置さ
れるシート状の樹脂と、（ｂ）該樹脂間に配置されるバ
ンプとを設け、（ｃ）前記シート状の樹脂で前記バンプ
間に高さのある仕切りを形成し、前記バンプの実装高さ
を確保し、短絡を防止するとともに、樹脂浸透性を向上
させることを特徴とする半導体素子実装構造。 - 【請求項３】（ａ）搭載基板の配線パターン間に配置さ
れる樹脂と、（ｂ）半導体素子底面の周辺部にダム材を
配置し、半導体素子の素子面への樹脂の浸入を抑えるこ
とを特徴とする半導体素子実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4168198A JPH11238760A (ja) | 1998-02-24 | 1998-02-24 | 半導体素子実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4168198A JPH11238760A (ja) | 1998-02-24 | 1998-02-24 | 半導体素子実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11238760A true JPH11238760A (ja) | 1999-08-31 |
Family
ID=12615181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4168198A Withdrawn JPH11238760A (ja) | 1998-02-24 | 1998-02-24 | 半導体素子実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11238760A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6425516B1 (en) * | 1999-04-27 | 2002-07-30 | Sony Corporation | Semiconductor device and method of production of the same |
| KR100886446B1 (ko) * | 2007-05-15 | 2009-03-04 | 삼성전기주식회사 | 패키지 기판, 패키지 및 패키지 제조방법 |
| KR101019151B1 (ko) * | 2008-06-02 | 2011-03-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
-
1998
- 1998-02-24 JP JP4168198A patent/JPH11238760A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6425516B1 (en) * | 1999-04-27 | 2002-07-30 | Sony Corporation | Semiconductor device and method of production of the same |
| KR100886446B1 (ko) * | 2007-05-15 | 2009-03-04 | 삼성전기주식회사 | 패키지 기판, 패키지 및 패키지 제조방법 |
| KR101019151B1 (ko) * | 2008-06-02 | 2011-03-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3648053B2 (ja) | 半導体装置 | |
| TWI529886B (zh) | 封裝體、裝置的封裝方法以及封裝層疊裝置 | |
| US6905912B2 (en) | Semiconductor device and method for fabricating the same | |
| US6133064A (en) | Flip chip ball grid array package with laminated substrate | |
| US20170179041A1 (en) | Semiconductor package with trenched molding-based electromagnetic interference shielding | |
| JP2004349495A (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
| US6849955B2 (en) | High density integrated circuit packages and method for the same | |
| US9881903B2 (en) | Package-on-package structure with epoxy flux residue | |
| KR101122805B1 (ko) | 인터포저를 갖는 플립칩 및 그 제조 방법 | |
| US20160276256A1 (en) | Electronic package and fabrication method thereof and substrate structure | |
| JP2007103772A (ja) | 半導体装置の製造方法 | |
| JP2001015650A (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| US6387795B1 (en) | Wafer-level packaging | |
| US6246124B1 (en) | Encapsulated chip module and method of making same | |
| US6953709B2 (en) | Semiconductor device and its manufacturing method | |
| JP4228457B2 (ja) | 電子モジュール及び電子機器 | |
| JP3621182B2 (ja) | チップサイズパッケージの製造方法 | |
| CN106463427B (zh) | 半导体装置及其制造方法 | |
| JP2004241648A (ja) | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 | |
| JP2002299511A (ja) | ウェハレベルの実装方法 | |
| JPH11238760A (ja) | 半導体素子実装構造 | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| TW202103271A (zh) | 電子封裝件及其製法 | |
| JP3485509B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
| US20030201544A1 (en) | Flip chip package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |