JP2002299511A - ウェハレベルの実装方法 - Google Patents

ウェハレベルの実装方法

Info

Publication number
JP2002299511A
JP2002299511A JP2001168239A JP2001168239A JP2002299511A JP 2002299511 A JP2002299511 A JP 2002299511A JP 2001168239 A JP2001168239 A JP 2001168239A JP 2001168239 A JP2001168239 A JP 2001168239A JP 2002299511 A JP2002299511 A JP 2002299511A
Authority
JP
Japan
Prior art keywords
wafer
buffer layer
stress buffer
patterned photoresist
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001168239A
Other languages
English (en)
Inventor
Muh-Min Yih
牧 民 易
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apack Technologies Inc
Original Assignee
Apack Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apack Technologies Inc filed Critical Apack Technologies Inc
Publication of JP2002299511A publication Critical patent/JP2002299511A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 アンダーフィルに代えてストレスバッファ層
をウェハ上に適切に形成することにより、工程の簡素化
を図ることのできるウェハレベルの実装方法の提供。 【解決手段】 バンプ形成位置と複数のスクライブラ
インとを覆うように、パターン化されたフォトレジスト
をウェハ１００上に形成し、フォトレジストで覆われて
いない領域の上にストレスバッファ層１０９を形成し、
フォトレジストを除去した後、複数の第１開口部をスト
レスバッファ層１０９に設け、複数の第２開口部１１５
を有するステンシル又は第２のパターン化されたフォト
レジスト１１４でストレスバッファ層とスクライブライ
ンとを覆い、第２開口部で第１開口部を露出させ、その
中に半田材料１１６を満たし、リフロー処理を行う。そ
の後ステンシル又は第２のパターン化されたフォトレジ
スト１１４を除去する。このようにしてパッケージされ
たウェハは、ダイスの後、直接外部キャリアに接続する
ことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はウェハレベルの実装
方法に係り、より詳しくは、ウェハ上にアンダーフィル
ではなくストレスバッファ層を用いるウェハレベルの実
装方法に関する。
【０００２】
【従来の技術】エレクトロニクス技術の進歩に伴い、電
子機器の小型化が特に重要視されるようになった。結
果、この小型化は電子機器の複雑化及び高密度化を進め
た。電子産業では、電子機器パッケージ用の小面積かつ
高密度のパッケージ構造が要求されている。そして、ボ
ールグリッドアレイパッケージ（ＢＧＡ）、チップスケ
ールパッケージ（ＣＳＰ）、フリップチップ（Ｆ／Ｃ）
パッケージ、マルチチップモジュール（ＭＣＭ）パッケ
ージといった様々なタイプのパッケージが開発されてい
る。
【０００３】上記したパッケージタイプの中でもフリッ
プチップパッケージは「表面積が小さい」「多くのピン
を設置できる」「信号経路が短い」「誘電率が小さい」
「雑音信号の制御が容易」といった多くの利点がある。
その結果、フリップチップ構造は電子デバイスのパッケ
ージングに益々利用されるようになっている。通常のフ
リップチップパッケージでは、チップとチップの接続さ
れたキャリアまたはプリント回路基板との間にアンダー
フィルを形成しなければならない。アンダーフィルはキ
ャリアとチップの熱膨張係数の違いから両者の間に生じ
る熱ストレスを分散する役割を果たし、チップとキャリ
アとを電気的に接続するバンプを熱サイクルによる疲労
から十分に保護できる。
【０００４】
【発明が解決しようとする課題】パッケージの集積化に
伴い、チップ上に形成されるバンプ間のピッチも減少し
ている。そして、フリップチップパッケージでは、隙間
を作らず効率的にアンダーフィルを形成することが課題
となっており、そのための生産コストが増加している。
よって、上記課題のための解決策が信頼性のあるフリッ
プチップ構造で要求されている。本発明は上記事情に鑑
みてなされたもので、従来より利用されてきたアンダー
フィルに代えてストレスバッファ層をウェハ上に適切に
形成することにより、工程の簡素化を図ることのできる
ウェハレベルの実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため、ウェハ表面を覆う不活性化層を介して複数の
ボンディングパッドが露出している複数のチップを備え
たウェハを用意し、各ボンディングパッドの上にＵＢＭ
を個々に形成し、複数のスクライブラインと複数のバン
プ形成位置とを定義するため、パターン化されたフォト
レジストを基板を覆うように形成し、パターン化された
フォトレジストで覆われていない領域を覆うためのスト
レスバッファ層を形成し、パターン化されたフォトレジ
ストを除去し、複数の開口部を有するステンシルでスト
レスバッファ層とスクライブラインとを覆い、開口部で
バンプ形成位置を露出させ、開口部の中に半田材料を満
たし、ステンシルを除去し、バンプ形成位置にバンプを
形成するためリフロー処理を行うことを特徴とするウェ
ハレベルの実装方法を提供する。
【０００６】さらに、本発明は、ウェハ表面を覆う不活
性化層を介して複数のボンディングパッドが露出してい
る複数のチップを備えたウェハを用意し、複数のスクラ
イブラインと複数のバンプ形成位置とを定義するため、
第１のパターン化されたフォトレジストを形成し、第１
のパターン化されたフォトレジストで覆われていない領
域を覆うためのストレスバッファ層を形成し、ボンディ
ングパッドの反対側に位置し、ストレスバッファ層の中
に複数の第１開口部を設ける第１のパターン化されたフ
ォトレジストを除去し、ＵＢＭによってボンディングパ
ッドと第１開口部の側壁とを覆い、ＵＢＭによってスト
レスバッファ層の上を一部覆うため、ボンディングパッ
ド上にＵＢＭを個々に形成し、第２開口部を介して第１
開口部を露出させるために、ストレスバッファ層及びス
クライブラインの上に第２開口部を複数備えた第２のパ
ターン化されたフォトレジストを形成し、第１開口部及
び第２開口部の中に半田材料を満たし、バンプを形成す
るためにリフロー処理を行い、第２のパターン化された
フォトレジストを除去することを特徴とするウェハレベ
ルの実装方法を提供する。
【０００７】上記実装方法の後、フリップチップの相互
接続技術を用いてウェハをダイスしたり、ウェハとキャ
リアとを接続したりする。そして、従来より用いられて
きたアンダーフィルに代えてストレスバッファ層を使用
することにより、フリップチップパッケージの生産コス
トを実質的に削減する。なお、前述の従来技術と後述す
る詳細な説明とは一例に過ぎず、本発明の適用範囲は特
許請求の範囲に基づくより広いものを意図する。
【０００８】
【発明の実施の形態】本発明の理解を深めるため図面
（図１〜８）を添付した。各図面は他の図面と組み合わ
さることにより、本発明の仕組みを部分的に構成してい
る。そして、全図面で本発明の全体を表しており、以下
の文章と併せて本発明の原理が説明される。ここで、図
１〜４は本発明の第１の実施の形態であるウェハレベル
の実装方法を適用した場合の各段階の断面図である。図
５〜８は本発明の第２の実施の形態であるウェハレベル
の実装方法を適用した場合の各段階の断面図である。
【０００９】なお、以下に示す本発明の全体及び実施形
態の詳細な説明は、上記添付図面を説明するための一例
に過ぎず、本発明はこれに限定されない。図１〜４を参
照すると、本発明の第１の実施形態であるウェハレベル
の実装方法を適用した場合の各段階での断面図が示され
ている。図１を参照すると、ウェハ１００には複数のボ
ンディングパッド１０２が設けられている。不活性化層
１０４はウェハ１００の上に形成されており、ボンディ
ングパッド１０２がその上に露出する。ＵＢＭ（under
ball metallurgy）１０６はそれぞれ露出するボンディ
ングパッド１０２の上に形成される。ＵＢＭは例えば、
クロム／クロム−銅／銅の多数の層から形成される。パ
ターン化されたフォトレジスト１０８は、ＵＢＭ１０６
とスクライブラインとを覆うためにウェハ１００の上に
形成される。パターン化されたフォトレジスト１０８と
しては、例えば、液体フォトレジスト又はドライフィル
ムが考えられる。
【００１０】図２を参照すると、ストレスバッファ層１
０９がパターン化されたフォトレジスト１０８によって
覆われていない領域に形成されている。このストレスバ
ッファ層１０９は効率的なストレスバッファを提供す
る、例えば、樹脂のようなもので作られる。パターン化
されたフォトレジスト１０８が除去され、ＵＢＭ１０６
及び複数のスクライブライン１１２を露出させるように
ストレスバッファ層１０９の中に複数の第１開口部１１
０を設ける。第１開口部１１０は後にバンプが形成され
る位置（バンプ形成位置）に設けられる。
【００１１】図３を参照すると、ステンシル１１４がス
クライブライン１１２を覆うためにストレスバッファ層
１０９の上に設けられている。ステンシル１１４には複
数の第２開口部１１５があり、ステンシル１１４がスト
レスバッファ層１０９上に設けられたとき、第２開口部
１１５と第１開口部とが重なる。半田材料１１６は第１
開口部１１０及び第２開口部１１５の中に満たされる。
本発明全体の具体例として、第２開口部１１５は第１開
口部１１０より大きいとする。半田材料１１６として
は、例えば、錫と鉛とを混ぜたペースト状のものが考え
られる。ＳｎｘＰｂｙの比は様々であるが、ｘ＋ｙ＝１
００とする。本実施の形態では特に記載しないが、半田
材料１１６には別の構成要素を使用してもよい。
【００１２】図４を参照すると、ステンシル１１４を除
去し、後にウェハ１００をダイスするためのスクライブ
ライン１１２を露出させる。そして、複数のバンプ１１
８を形成するため、半田材料１１６がリフローされる。
半田材料１１６がリフローされる間に表面張力が生じて
バンプ１１８が形成され、そのバンプ１１８がストレス
バッファ層１０９と部分的に重なる。図５〜８を参照す
ると、本発明の第２の実施形態であるウェハレベルの実
装方法を適用した場合の各段階での断面図が示されてい
る。
【００１３】図５を参照すると、ウェハ２００には複数
のチップが設けられており、それぞれのチップには複数
のボンディングパッド２０２がある。このボンディング
パッド２０２は、ウェハ２００の上に形成された不活性
化層２０４を介して露出している。パターン化されたフ
ォトレジスト２０８は、バンプ形成位置とスクライブラ
インとを覆うためにウェハ２００の上に形成される。パ
ターン化されたフォトレジスト２０８としては、例え
ば、液体フォトレジスト又はドライフィルムが考えられ
る。
【００１４】図６を参照すると、ストレスバッファ層２
０９がパターン化されたフォトレジスト２０８によって
覆われていないウェハ上の領域に形成されている。この
ストレスバッファ層２０９は効率的なストレスバッファ
特性を提供する、例えば、樹脂のようなもので作られ
る。複数のスクライブライン２１２及びボンディングパ
ッド２０２を露出させる複数の第１開口部２１０を設け
るため、パターン化されたフォトレジスト２０８は除去
される。そしてここにＵＢＭ２０６が形成される。第１
開口部２１０は後にバンプが形成される位置に設けられ
る。
【００１５】図７を参照すると、、第１開口部２１０の
底にあるボンディングパッド２０２、スクライブライン
２１２、およびストレスバッファ層２０９を覆うように
共形に分離層が形成されている。ＵＢＭ２０６は各ボン
ディングパッド２０２上方に形成されており、ＵＢＭ２
０６はボンディングパッド２０２や第１開口部２１０の
側壁を覆っている。本実施形態では、ストレスバッファ
層２０９を覆うように重なってＵＢＭ２０６が形成され
ている。本発明の第１の実施の形態ではＵＢＭ１０６は
ボンディングパッド１０２のみを覆っていた。一方、本
発明の第２の実施の形態では、分離層２０７は不活性化
層２０４とストレスバッファ層２０９との上に形成され
る。
【００１６】一方、別のパターン化されたフォトレジス
ト２１４が、スクライブラインとストレスバッファ層２
０９とを覆うようにして設けられている。パターン化さ
れたフォトレジスト２１４には複数の第２開口部２１５
があり、第２開口部２１５と第１開口部２１０とが重な
っている。半田材料２１６は第１開口部２１０及び第２
開口部２１５の中に満たされる。本発明全体の具体例と
して、第２開口部２１５は第１開口部２１０より大きい
とする。半田材料２１６としては、例えば、錫と鉛とを
混ぜたペースト状のものが考えられる。ＳｎｘＰｂｙの
比は様々であるが、ｘ＋ｙ＝１００とする。本実施の形
態では特に記載しないが、半田材料２１６には別の構成
要素を使用してもよい。
【００１７】図８を参照すると、半田材料２１６がリフ
ローされた後、複数のバンプ２１８が形成されている。
このように形成されたバンプ２１８はストレスバッファ
層２０９を覆い、一部は重なっている。パターン化され
たフォトレジスト２１４とバンプによって覆われていな
い分離層２０７とが除去される。リフロー後、パターン
化されたフォトレジスト２１４の除去が分離層２０７に
よって効率的かつ完全に行われる。本発明の方法を用い
ると、ストレスバッファ層、バンプ、スクライブライン
が全てウェハ上に形成され、ウェハレベルのパッケージ
ングが簡素化される。
【００１８】さらに、ウェハ上に形成するパターン化さ
れたフォトレジストによってスクライブラインが定義さ
れるため、ミスアライメントの問題もなく容易にパッケ
ージ後のウェハをダイスすることができる。また、後の
熱処理の間に起こりうるウェハの歪みをスクライブライ
ンによって回避することができる。また、ウェハをダイ
スした後、このような個々のチップを裏返し、プリント
回路基板又はキャリアに直接接続してもよい。このよう
にして、ストレスバッファ層は従来からのアンダーフィ
ル工程を省くことを可能にした。よって、本発明のスト
レスバッファ層によって従来からのアンダーフィルが不
要となり、パッケージングを低コストで行うことが可能
になった。
【００１９】上記方法によれば、バンプのピッチが減少
した場合にも、ウェハレベルの実装方法を簡素化しつ
つ、アンダーフィル工程の制限を効果的に克服すること
ができる。本発明は、好適な実施例の形態により上記の
ごとく開示されたが、それは、本発明を限定するための
ものではなく、いかなる当業者も本発明の思想および範
囲において、各種の変更ならびに装飾を加えることは当
然できることであるから、本発明の保護されるべき範囲
は、上記した特許請求の範囲ならびにそれと均等な部分
に記載した事項を基準とするものでなければならない。
【００２０】
【発明の効果】このように本発明によると、従来より利
用されてきたアンダーフィルに代えてストレスバッファ
層をウェハ上に適切に形成することにより、工程の簡素
化を図ることのできるウェハレベルの実装方法を提供す
ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の実装方法を適用した
ときの断面図。
【図２】本発明の第１の実施形態の実装方法を適用した
ときの断面図。
【図３】本発明の第１の実施形態の実装方法を適用した
ときの断面図。
【図４】本発明の第１の実施形態の実装方法を適用した
ときの断面図。
【図５】本発明の第２の実施形態の実装方法を適用した
ときの断面図。
【図６】本発明の第２の実施形態の実装方法を適用した
ときの断面図。
【図７】本発明の第２の実施形態の実装方法を適用した
ときの断面図。
【図８】本発明の第２の実施形態の実装方法を適用した
ときの断面図。
【符号の説明】
１００，２００ ウェハ １０２，２０２ ボンディングパッド １０４，２０４ 不活性化層 １０６，２０６ ＵＢＭ １０８，２０８ フォトレジスト ２１４ フォトレジスト １１０，２１０ 第１開口部 １１２，２１２ スクライブライン １１４ ステンシル １１６，２１６ 半田材料 １１８，２１８ バンプ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ウェハを覆う不活性化層を介して複数の
    ボンディングパッドが露出している複数のチップを備え
    たウェハ上で行われる、ウェハレベルの実装方法であ
    り、 各ボンディングパッドの上にＵＢＭを個々に形成し、 前記ＵＢＭの位置に対応し後に複数のバンプが形成され
    る複数のバンプ形成位置と複数のスクライブラインとを
    定義するため、第１のパターン化されたフォトレジスト
    を基板を覆うように形成し、 前記第１のパターン化されたフォトレジストで覆われて
    いない領域を覆うためのストレスバッファ層を形成し、 前記バンプ形成位置を露出させる複数の第１開口部を前
    記ストレスバッファ層に設けるために前記第１のパター
    ン化されたフォトレジストを除去し、 前記ストレスバッファ層と前記スクライブラインとを覆
    うため、複数の第２開口部を有するステンシルを前記ウ
    ェハ上に設けて前記第２開口部で前記第１開口部を露出
    させ、 前記第１開口部及び前記第２開口部の中に半田材料を満
    たし、リフロー処理を行い、 前記ステンシルを除去することを特徴とするウェハレベ
    ルの実装方法。
  2. 【請求項２】 請求項１に記載の実装方法において、 前記ストレスバッファ層はスクリーンプリントによって
    形成されることを特徴とするウェハレベルの実装方法。
  3. 【請求項３】 ウェハを覆う不活性化層を介して複数の
    ボンディングパッドが露出している複数のチップを備え
    たウェハ上で行われる、ウェハレベルの実装方法であ
    り、 前記ボンディングパッドの位置に対応し複数のバンプが
    個々に形成される複数のバンプ形成位置と、複数のスク
    ライブラインとを定義するため、第１のパターン化され
    たフォトレジストを形成し、 前記第１のパターン化されたフォトレジストで覆われて
    いない領域を覆うためのストレスバッファ層を形成し、 前記バンプ形成位置を露出させる複数の第１開口部を前
    記ストレスバッファ層に設けるために前記第１のパター
    ン化されたフォトレジストを除去し、 ＵＢＭによって前記ボンディングパッドと前記第１開口
    部の側壁とを個々に覆い、前記ＵＢＭによって前記スト
    レスバッファ層の上を一部覆うため、前記ボンディング
    パッド上に前記ＵＢＭを個々に形成し、 第２開口部を複数備えた第２のパターン化されたフォト
    レジストを前記ストレスバッファ層と前記スクライブラ
    インとを覆うように形成し、 前記第２開口部を介して前記第１開口部を露出させ、 前記第１開口部及び前記第２開口部の中に半田材料を満
    たし、リフロー処理を行い、 前記第２のパターン化されたフォトレジストを除去する
    ことを特徴とするウェハレベルの実装方法。
JP2001168239A 2001-03-22 2001-06-04 ウェハレベルの実装方法 Pending JP2002299511A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW090106705 2001-03-22
TW090106705A TW480685B (en) 2001-03-22 2001-03-22 Wafer-level package process

Publications (1)

Publication Number Publication Date
JP2002299511A true JP2002299511A (ja) 2002-10-11

Family

ID=21677726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001168239A Pending JP2002299511A (ja) 2001-03-22 2001-06-04 ウェハレベルの実装方法

Country Status (3)

Country Link
US (1) US6376354B1 (ja)
JP (1) JP2002299511A (ja)
TW (1) TW480685B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609334B1 (ko) 2005-06-13 2006-08-08 삼성전자주식회사 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법
JP2006237198A (ja) * 2005-02-24 2006-09-07 Renesas Technology Corp 半導体装置および半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486054B1 (en) * 2002-01-28 2002-11-26 Taiwan Semiconductor Manufacturing Company Method to achieve robust solder bump height
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
TWI241001B (en) * 2004-03-26 2005-10-01 Advanced Semiconductor Eng Method of improving adhesive characteristic between photoresist layer and substrate, and bumping process
US7157310B2 (en) * 2004-09-01 2007-01-02 Micron Technology, Inc. Methods for packaging microfeature devices and microfeature devices formed by such methods
TWI240979B (en) * 2004-10-28 2005-10-01 Advanced Semiconductor Eng Bumping process
TWI257136B (en) * 2005-03-16 2006-06-21 Advanced Semiconductor Eng Method for manufacturing a bump of wafer level package
TWI261330B (en) * 2005-05-06 2006-09-01 Via Tech Inc Contact structure on chip and package thereof
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7935408B2 (en) * 2007-10-26 2011-05-03 International Business Machines Corporation Substrate anchor structure and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69632969T2 (de) * 1995-03-20 2005-07-28 Unitive International Ltd. Verfahren zum Bilden von Loterhebungen und Loterhebungsstruktur
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
US6258705B1 (en) * 2000-08-21 2001-07-10 Siliconeware Precision Industries Co., Ltd. Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237198A (ja) * 2005-02-24 2006-09-07 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP4574393B2 (ja) * 2005-02-24 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100609334B1 (ko) 2005-06-13 2006-08-08 삼성전자주식회사 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법

Also Published As

Publication number Publication date
US6376354B1 (en) 2002-04-23
TW480685B (en) 2002-03-21

Similar Documents

Publication Publication Date Title
US9831282B2 (en) Electronic device package and fabricating method thereof
TWI388046B (zh) 覆晶封裝及半導體晶片封裝
US7633169B2 (en) Chip package structure
US7489037B2 (en) Semiconductor device and fabrication method thereof
US10242972B2 (en) Package structure and fabrication method thereof
US20030141582A1 (en) Stack type flip-chip package
US6228689B1 (en) Trench style bump and application of the same
US20060216858A1 (en) Vertically Stacked Semiconductor Device
US6849955B2 (en) High density integrated circuit packages and method for the same
US20080230925A1 (en) Solder-bumping structures produced by a solder bumping method
KR20010070217A (ko) 반도체 장치 및 그 제조 방법
US8154125B2 (en) Chip package structure
US8378482B2 (en) Wiring board
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US6387795B1 (en) Wafer-level packaging
US20070023925A1 (en) Semiconductor element with conductive bumps and fabrication method thereof
JP2002299511A (ja) ウェハレベルの実装方法
KR100990396B1 (ko) 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
CN114927492A (zh) 封装器件、封装件和用于形成封装件的方法
US7358177B2 (en) Fabrication method of under bump metallurgy structure
TWI322491B (en) Bumping process
US7456503B1 (en) Integrated circuit package
US20020137325A1 (en) Method for forming bumps
KR20020091468A (ko) 웨이퍼 레벨 패키징 방법
US20050215044A1 (en) Method for forming photoresist layer on subsrtate and bumping process using the same