JP4574393B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4574393B2 JP4574393B2 JP2005048463A JP2005048463A JP4574393B2 JP 4574393 B2 JP4574393 B2 JP 4574393B2 JP 2005048463 A JP2005048463 A JP 2005048463A JP 2005048463 A JP2005048463 A JP 2005048463A JP 4574393 B2 JP4574393 B2 JP 4574393B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- semiconductor device
- resin layer
- stress relaxation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
図1(a)は、本発明に係る半導体装置の一実施例の様子を模式的に示す断面図であり、(b)は外部端子形成面の様子を模式的に示す平面図であり、(c)は実装状況を模式的に示す断面図である。図2は、本発明に係る半導体装置とは異なる応力緩和機能を有する外部端子部分の構成を示す部分断面図である。
前記実施の形態1では、ポリイミド21a等の熱硬化性樹脂を応力緩和物質21として使用した場合を示したが、かかる熱硬化性樹脂から構成される応力緩和層20は、図1(a)に示すように、バンプ15aの上端より低い高さに設定されているため、実装時には、図1(c)に示すように、応力緩和層20と基板30との間に隙間aが発生する。
前記実施の形態2では、熱可塑性樹脂21bを応力緩和物質21として使用した場合を示したが、前記実施の形態2で説明した熱可塑性樹脂21bを用いる構成は、応力緩和層20の全体に適用しなくても構わない。例えば、図3に示すフローのステップS400で、初めに応力緩和層(第3有機膜、第3樹脂層)20である熱硬化性樹脂21aを充填し、硬化した後に、さらに応力緩和層(第4有機膜、第4樹脂層)20である熱可塑性樹脂21bを充填して印刷することで、図7に示すように、応力緩和層20の全体を熱硬化性樹脂21aと熱可塑性樹脂21bとの複合層に構成しても構わない。最上層には熱可塑性樹脂21bの層が形成されるようにしておけばよい。この結果、熱硬化性樹脂21aによりバンプ15aへの応力集中を緩和することができ、さらには熱可塑性樹脂21bの層厚は、実装時の隙間aを埋めることができる程度の量を有する層厚に設定しておけばよい。
本実施の形態では、前記実施の形態1、2、3で説明した構成の半導体装置10において、応力緩和層20を所定層厚に規制することで、レベリングが精度高く行える場合について説明する。
11 パッド
12 パッシべーション膜
13 配線
14 アンダーバンプメタル
15 外部端子
15a バンプ
16 樹脂層
17 ダイシングエリア
20 応力緩和層
21 応力緩和物質
21a ポリイミド
21b 熱可塑性樹脂
30 基板
31 電極
100 ウエハ
110 マスク
110a 網面
111 バンプマスク部
112 ダイシングエリアマスク部
A 樹脂層
a 隙間
B 根本箇所
D 最大径
S100、S200、S300、S400、S500 ステップ
S600、S700、S800 ステップ
Claims (2)
- 以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)主面、前記主面上に形成された複数のパッド、及び前記複数のパッドのそれぞれの一部を開口するように前記主面上に形成された第1樹脂層を有する基板を準備する工程;
(b)前記(a)工程の後、前記第1樹脂層から露出する前記複数のパッドのそれぞれに複数のバンプを形成する工程;
(c)前記(b)工程の後、前記複数のバンプのそれぞれの周囲に、前記第1樹脂層の厚さよりも厚い第2樹脂層を形成する工程;
ここで、
前記(a)工程において準備される前記基板は、さらに、ダイシングエリアを有し、
前記(c)工程において形成される前記第2樹脂層は、さらに、以下の工程(c1)〜(c5)で形成される、
(c1)表面、及び前記表面と反対側の裏面を有する網面と、前記複数のバンプのそれぞれを隠すように前記網面の前記裏面に設けられたバンプマスク部と、前記ダイシングエリアを隠すように前記網面の前記裏面に設けられ、前記バンプマスク部の厚さよりも厚く構成されたダイシングエリアマスク部とを備えたマスクを準備する工程;
(c2)前記(c1)工程の後、前記バンプマスク部が前記複数のバンプのそれぞれを覆い、かつ前記ダイシングエリアマスク部が前記ダイシングエリアを覆うように、前記マスクを前記基板上に配置する工程;
(c3)前記(c2)工程の後、前記マスクの前記表面側から応力緩和物質を供給する工程;
(c4)前記(c3)工程の後、前記マスクを前記基板上から離す工程;
(c5)前記(c4)工程の後、前記応力緩和物質が前記複数のバンプのそれぞれの周囲に供給された前記基板をベークし、前記第2樹脂層を形成する工程;
さらに、前記(c)工程において形成される前記第2樹脂層は、前記バンプにかかる応力を緩和するための緩和層であり、
前記緩和層は、前記バンプの高さの半分以上を覆うように形成され、かつ前記バンプの先端部を露出するように形成される。 - 請求項1記載の半導体装置の製造方法において、
前記(a)工程において準備される前記基板は、さらに前記第1樹脂層から露出する前記複数のパッドのそれぞれの上に設けられた配線、前記配線上に設けられたアンダーバンプメタルを有するウエハであり、
前記(b)工程の後、かつ前記(c)工程の前に、前記複数のバンプのそれぞれの根元部を、前記第1及び第2樹脂層とは異なる樹脂層で覆うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005048463A JP4574393B2 (ja) | 2005-02-24 | 2005-02-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005048463A JP4574393B2 (ja) | 2005-02-24 | 2005-02-24 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006237198A JP2006237198A (ja) | 2006-09-07 |
JP2006237198A5 JP2006237198A5 (ja) | 2008-04-03 |
JP4574393B2 true JP4574393B2 (ja) | 2010-11-04 |
Family
ID=37044536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005048463A Expired - Fee Related JP4574393B2 (ja) | 2005-02-24 | 2005-02-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4574393B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4980709B2 (ja) * | 2006-12-25 | 2012-07-18 | ローム株式会社 | 半導体装置 |
JP6519127B2 (ja) * | 2014-09-19 | 2019-05-29 | 日亜化学工業株式会社 | 発光装置の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299511A (ja) * | 2001-03-22 | 2002-10-11 | Apack Technologies Inc | ウェハレベルの実装方法 |
-
2005
- 2005-02-24 JP JP2005048463A patent/JP4574393B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299511A (ja) * | 2001-03-22 | 2002-10-11 | Apack Technologies Inc | ウェハレベルの実装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006237198A (ja) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI661515B (zh) | 晶圓級封裝及方法 | |
US20100261311A1 (en) | Method of manufacturing a semiconductor device | |
JP2006521703A5 (ja) | ||
TW201643971A (zh) | 晶圓級封裝及其製作方法 | |
TWI725452B (zh) | 電子封裝件及其製法 | |
JP2008507134A (ja) | ダイと、ボールグリッドアレイパッケージを覆うように積層された反転ランドグリッドアレイパッケージとを含む半導体マルチパッケージモジュール | |
TW200534453A (en) | Chip package structure and process for fabricating the same | |
TWI652774B (zh) | 電子封裝件之製法 | |
TWI421956B (zh) | 晶片尺寸封裝件及其製法 | |
JP2015008210A (ja) | 半導体装置の製造方法 | |
KR102549580B1 (ko) | 플립 칩 | |
JP2011159942A (ja) | 電子装置の製造方法及び電子装置 | |
TWI582867B (zh) | 晶片封裝製程 | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP4574393B2 (ja) | 半導体装置の製造方法 | |
JP2000228465A (ja) | 半導体装置及びその製造方法 | |
JP2004134480A (ja) | 半導体装置及びその製造方法 | |
TW202203417A (zh) | 半導體裝置及半導體裝置的製造方法 | |
JP2012009713A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
US11784148B2 (en) | Semiconductor package | |
TWI430376B (zh) | The Method of Fabrication of Semiconductor Packaging Structure | |
JP2004319779A (ja) | 半導体チップ搭載用配線基板及びその製造方法 | |
JP2004063515A (ja) | 半導体装置の製造方法 | |
JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
JP2005317860A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |