JP2011159942A - 電子装置の製造方法及び電子装置 - Google Patents

電子装置の製造方法及び電子装置 Download PDF

Info

Publication number
JP2011159942A
JP2011159942A JP2010038580A JP2010038580A JP2011159942A JP 2011159942 A JP2011159942 A JP 2011159942A JP 2010038580 A JP2010038580 A JP 2010038580A JP 2010038580 A JP2010038580 A JP 2010038580A JP 2011159942 A JP2011159942 A JP 2011159942A
Authority
JP
Japan
Prior art keywords
semiconductor device
support member
electronic device
resin layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010038580A
Other languages
English (en)
Inventor
Jun Tsukano
純 塚野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010038580A priority Critical patent/JP2011159942A/ja
Publication of JP2011159942A publication Critical patent/JP2011159942A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】第１の半導体装置が支持部材からはみ出している領域の下の領域にボイドが発生することを抑制する。
【解決手段】支持部材２００は実装基板１０の上に設けられている。第１の半導体装置１１０は支持部材２００上に載置されており、平面視において少なくとも一部が支持部材２００からはみ出している。第１の樹脂層４００は、支持部材２００の周囲のうち、第１の半導体装置１１０がはみ出している領域の一部において第１の半導体装置１１０の下の空間を埋めており、かつ支持部材２００に接している。第２の樹脂層４２０は第１の半導体装置１１０及び支持部材２００を封止している。
【選択図】図１

Description

本発明は、実装基板上に支持部材を介して半導体装置を搭載した電子装置の製造方法及び電子装置に関する。
半導体装置を有する電子装置は、常に小型化及び多機能化が要求されている。この要求に対応する方法として、同一の実装基板上に複数の半導体チップを重ねて積層したＣｏＣ（Ｃｈｉｐ ｏｎ Ｃｈｉｐ）構造や、半導体パッケージの中に半導体パッケージを入れたＰｉｎＰ（Ｐａｃｋａｇｅ ｉｎ Ｐａｃｋａｇｅ）構造が開発されている。これらの構造においては、半導体チップや半導体パッケージなどの半導体装置を、スペーサーや下側の半導体装置などの支持部材を介して実装基板上に実装される。そして平面視において半導体装置が支持部材からはみ出してオーバーハング部が形成されることもある。
特許文献１には、半導体チップやスペーサーの上に、これらより大きい半導体チップを搭載する場合に、上側の半導体チップの周辺部の下に支持部材を設けることが記載されている。特許文献１に記載の技術は、上側の半導体チップをボンディングするときにこの半導体チップに部分的な負荷がかかって破損や断線が生じることを解決するためのものである。
特開２００５−３４０４１５号公報
本発明者が検討した結果、半導体装置が支持部材に対してはみ出している、すなわちオーバーハングしている電子装置を樹脂で封止する場合、オーバーハング部の下にボイドが発生することが判明した。このようなボイドが発生すると、半導体装置の耐久性が劣化してしまう。
本発明者はオーバーハング部の下でボイドが発生することを抑制するために、電子装置の樹脂封止を行う前に、オーバーハング部の下に予め第１の樹脂を導入しておくことを検討した。ここで第１の樹脂を導入する領域を多くしすぎると、第１の樹脂と封止樹脂との界面が大きくなってしまい、この界面で剥離が生じる可能性が高くなり、半導体装置の耐久性が低下してしまうと考え、本発明に至った。
すなわち本発明によれば、実装基板上に支持部材を配置する工程と、
前記支持部材の周囲の一部に、第１の樹脂層を前記支持部材に接するように設ける工程と、
前記支持部材上に第１の半導体装置が、平面視において前記第１の半導体装置が少なくとも前記第１の樹脂層が設けられた方向に前記支持部材からはみ出した状態で搭載された後に、平面視において前記支持部材を介して前記第１の樹脂層とは反対側から第２の樹脂を供給することにより、前記支持部材及び前記第１の半導体装置を前記第２の樹脂で封止する工程と、
を備える電子装置の製造方法が提供される。
本発明者が検討した結果、ボイドは、オーバーハング部の下の領域のうち、支持部材を介して封止用の樹脂の注入口とは逆側の領域に形成されることが判明した。これは、封止用の樹脂がこの部分に流入しにくいため、と考えられる。これに対して本発明では、実装基板上の半導体装置を樹脂封止する前に、支持部材の周囲の一部には予め第１の樹脂が設けられる。そして封止用の樹脂である第２の樹脂は、平面視において支持部材を介して第１の樹脂層とは反対側から供給される。すなわち本発明では、樹脂封止を行う状態において、第１の半導体装置のオーバーハング部の下の領域のうちボイドが発生しやすい領域すなわち第２の樹脂が流入しにくい部分には、予め第１の樹脂が設けられている。従って、第１の半導体装置のオーバーハング部の下の領域にボイドが発生することを抑制できる。
また第１の樹脂層は支持部材の周囲の一部にのみ設けられているため、第１の樹脂層と第２の樹脂層の界面が必要以上に大きくなることを抑制できる。このため、第１の樹脂層と第２の樹脂層の間で剥離が生じることを抑制できる。
本発明によれば、実装基板と、
前記実装基板の上に設けられた支持部材と、
前記支持部材上に載置されており、平面視において少なくとも一部が前記支持部材からはみ出している第１の半導体装置と、
前記支持部材の周囲のうち、前記第１の半導体装置がはみ出している領域の一部において前記第１の半導体装置の下の空間を埋めており、かつ前記支持部材に接している第１の樹脂層と、
前記第１の半導体装置及び前記支持部材を封止している第２の樹脂層と、
を備える電子装置が提供される。
本発明によれば、第１の半導体装置が支持部材からはみ出している領域の下の領域にボイドが発生することを抑制できる。
第１の実施形態に係る電子装置の構成を示す断面図である。 図１に示した電子装置のうち、実装基板、第２の半導体装置、支持部材、及び第１の樹脂層のレイアウトを示す平面図である。 図１に示した電子装置のうち、実装基板、支持部材、及び第１の半導体装置のレイアウトを示す平面図である。 図１〜図３に示した電子装置の製造方法を示す断面図である。 図１〜図３に示した電子装置の製造方法を示す断面図である。 第２の樹脂層を形成する方法を示す平面概略図である。 電子装置の変形例を示す平面図である。 第２の実施形態に係る電子装置の構成を示す平面図である。 第３の実施形態に係る電子装置の構成を示す断面図である。 第４の実施形態に係る電子装置の構成を示す断面図である。 第５の実施形態に係る電子装置の構成を示す断面図である。 図１１に示した電子装置の製造方法を示す断面図である。 第６の実施形態に係る電子装置の構成を示す断面図である。 第７の実施形態に係る電子装置の構成を示す断面図である。 第８の実施形態に係る電子装置の構成を示す断面図である。 第９の実施形態に係る電子装置の構成を示す断面図である。 第１０の実施形態に係る電子装置の構成を示す断面図である。 第１１の実施形態に係る電子装置の構成を示す断面図である。 第１２の実施形態に係る電子装置の構成を示す断面図である。 図１９の変形例を示す図である。 第１３の実施形態に係る電子装置の構成を示す断面図である。 第１４の実施形態に係る電子装置の構成を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る電子装置の構成を示す断面図である。この電子装置は、実装基板１０、支持部材２００、第１の半導体装置１１０、第１の樹脂層４００、及び第２の樹脂層４２０を備えている。支持部材２００は実装基板１０の上に設けられている。第１の半導体装置１１０は支持部材２００上に載置されており、平面視において少なくとも一部が支持部材２００からはみ出している。第１の樹脂層４００は、支持部材２００の周囲のうち、第１の半導体装置１１０がはみ出している領域の一部において第１の半導体装置１１０の下の空間を埋めており、かつ支持部材２００に接している。第２の樹脂層４２０は第１の半導体装置１１０及び支持部材２００を封止している。
本実施形態において実装基板１０の上には第２の半導体装置１００が載置されている。支持部材２００はスペーサーであり、第２の半導体装置１００上に配置されている。第１の半導体装置１１０及び第２の半導体装置１００はそれぞれ半導体チップであり、図１に示した電子装置は、実装基板１０の上に第２の半導体装置１００、スペーサーである支持部材２００、及び第１の半導体装置１１０をこの順に重ねたチップオンチップ構造を有している。第１の半導体装置１１０は能動面が上を向いており、ボンディングワイヤ３１０を介して実装基板１０に接続している。また第２の半導体装置１００も能動面が上を向いており、ボンディングワイヤ３００を介して実装基板１０に接続している。第２の樹脂層４２０は、第２の半導体装置１００、支持部材２００、及び第１の樹脂層４００の他に、第１の半導体装置１１０及びボンディングワイヤ３００，３１０も封止している。
図２は、図１に示した電子装置のうち、実装基板１０、第２の半導体装置１００、支持部材２００、及び第１の樹脂層４００のレイアウトを示す平面図である。実装基板１０、第２の半導体装置１００、及び支持部材２００は、いずれも正方形又は長方形であり、それぞれが有する４つの辺が互いに平行になるように、かつ中心が互いに重なるように配置されている。第１の樹脂層４００は、支持部材２００の一辺２０２のうち両端を除いた領域に設けられている。例えば第１の樹脂層４００は、一辺２０２のうち２０％以上１００％以下の領域、好ましくは５０％以上１００％以下の領域に設けられている。本図に示す例では、第１の樹脂層４００は、一辺２０２のうち５０％以上の領域に設けられている。
第２の半導体装置１００には、外部接続端子としての電極パッド１０２が複数設けられている。複数の電極パッド１０２は、第２の半導体装置１００の４つの辺それぞれに沿って設けられており、互いに異なるボンディングワイヤ３００を介して実装基板１０の複数の電極１２に接続している。第１の樹脂層４００は、いずれの電極パッド１０２及びボンディングワイヤ３００も覆っていない。
複数の電極パッド１０２の一部は、第２の半導体装置１００のうち支持部材２００の一辺２０２と直角に延伸する２つの辺１０１，１０３に沿って設けられている。この一部に接続しているボンディングワイヤ３００の少なくとも一つは、平面視において頂点が当該ボンディングワイヤ３００の両端を結ぶ直線より第１の樹脂層４００の近くに位置している。これは、後述する第２の樹脂層４２０を形成する工程において、樹脂の流れによってボンディングワイヤ３００の頂点が流れるためである。
また実装基板１０のうち電極１２よりも縁に近い部分には、電極１４が設けられている。電極１４は、図１に示したボンディングワイヤ３１０を介して第１の半導体装置１１０の電極パッドに接続される。
図３は、図１に示した電子装置のうち、実装基板１０、支持部材２００、及び第１の半導体装置１１０のレイアウトを示す平面図である。なお説明のため、支持部材２００及び第１の樹脂層４００を点線で示しており、ボンディングワイヤ３００の図示を省略している。
第１の半導体装置１１０は正方形又は長方形であり、４つの辺が支持部材２００の４つの辺それぞれと平行になるように、かつ支持部材２００と中心が重なるように配置されている。第１の半導体装置１１０の４つの辺には複数の電極パッド１１２が縁に沿って設けられている。そして少なくとも一つの電極パッド１１２、例えば第１の半導体装置１１０のうち支持部材２００の一辺２０２と直角に延伸する２つの辺１１１，１１３に沿って設けられている電極パッド１１２は、平面視で第１の樹脂層４００と重なっていない。本図に示す例では全ての電極パッド１１２が第１の樹脂層４００と重なっていない。ただし第１の樹脂層４００が第２の半導体装置１００上に滴下された後、広がる場合もある。この場合、第１の樹脂層４００が一部の電極パッド１１２と重なる場合もある。また電極パッド１１２は、ボンディングワイヤ３１０を介して実装基板１０の電極１４に接続している。
複数の電極パッド１１２の一部は、上記した２つの辺１１１，１１３に沿って設けられている。この一部に接続しているボンディングワイヤ３１０の少なくとも一つは、平面視において頂点が当該ボンディングワイヤ３１０の両端を結ぶ直線より第１の樹脂層４００の近くに位置している。これは、後述する第２の樹脂層４２０を形成する工程において、樹脂の流れによってボンディングワイヤ３１０の頂点が流れるためである。
図４及び図５の各図は、図１〜図３に示した電子装置の製造方法を示す断面図である。この電子装置の製造方法は、概略以下の工程を有している。まず、実装基板１０上に支持部材２００を配置する。次いで、支持部材２００の周囲の一部に第１の樹脂層４００を支持部材２００に接するように設ける。そして支持部材２００上に第１の半導体装置１１０が、平面視において第１の半導体装置１１０が少なくとも第１の樹脂層４００が設けられた方向に支持部材２００からはみ出した状態で搭載された後に、支持部材２００及び第１の半導体装置１１０を第２の樹脂層４２０で封止する。このとき、第２の樹脂層４２０となる樹脂を、平面視において支持部材２００を介して第１の樹脂層４００とは反対側から供給する。以下、詳細に説明する。
まず図４（ａ）に示すように、実装基板１０上に第２の半導体装置１００を、能動面を上に向けて載置する。このとき、実装基板１０と第２の半導体装置１００の間にマウント材（図示せず）を設ける。次いで第２の半導体装置１００と実装基板１０とをボンディングワイヤ３００で接続する。そして第２の半導体装置１００上にスペーサーとしての支持部材２００を設ける。このとき、第２の半導体装置１００と支持部材２００の間にマウント材（図示せず）を設ける。
なお、第２の半導体装置１００上に支持部材２００を設けた後に、ボンディングワイヤ３００を設けてもよい。
次いで図４（ｂ）に示すように、支持部材２００の側面の一辺２０２に、第１の樹脂層４００を設ける。このとき第１の樹脂層４００は、一辺２０２の全体に設けられてもよいし、一辺２０２のうち両端を除いた部分に接するように設けられてもよい。第１の樹脂層４００は例えば液滴法により形成される。この状態において第１の樹脂層４００は、上端が支持部材２００の上面より高く位置するように形成される。また第１の樹脂層４００は、第２の半導体装置１００の電極パッド１０２（図２に図示）及びボンディングワイヤ３００を覆わないように設けられる。
次いで図５に示すように、支持部材２００上に第１の半導体装置１１０を、能動面を上に向けて搭載する。このとき、支持部材２００と第１の半導体装置１１０の間にマウント材（図示せず）を設ける。支持部材２００上に第１の半導体装置１１０を搭載するとき、第１の樹脂層４００の上端は、第１の半導体装置１１０の下面により押しつぶされる。これにより、第１の半導体装置１１０の下面、支持部材２００の側面、及び第１の樹脂層４００の間にボイドが残ることが抑制される。
次いで第１の半導体装置１１０と実装基板１０とをボンディングワイヤ３１０で接続する。
その後、封止装置を用いて、第２の半導体装置１００、支持部材２００、第１の樹脂層４００、第１の半導体装置１１０、及びボンディングワイヤ３００，３１０を第２の樹脂層４２０で封止する。
図６は、第２の樹脂層４２０を形成する方法を示す平面概略図である。第２の樹脂層４２０を設けるとき、実装基板１０は、複数の電子装置に分割される前の状態になっており、電子装置になる領域それぞれに、第２の半導体装置１００、支持部材２００、第１の樹脂層４００、第１の半導体装置１１０、及びボンディングワイヤ３００，３１０が設けられている。なお本図では、説明のために第１の半導体装置１１０のみを図示している。
実装基板１０は、金型２４の中に配置されている。金型２４には、樹脂の注入口である複数のゲート２２が接続している。そして金型２４には、複数のゲート２２を介して樹脂注入装置２０から樹脂が注入される。このとき、ゲート２２は、平面視において支持部材２００（図示せず）を介して第１の樹脂層４００（図示せず）とは反対側に位置している。このため、第２の樹脂層４２０となる樹脂は、平面視において支持部材２００（図示せず）を介して第１の樹脂層４００（図示せず）とは反対側から供給される。第１の樹脂層４００は、支持部材２００の周囲のうちボイドが発生しやすい部分に設けられている。このため、第２の樹脂層４２０で封止を行うときに第２の樹脂層４２０にボイドが生じることを抑制できる。
また第１の樹脂層４００は、第２の半導体装置１００の電極パッド１０２及びボンディングワイヤ３００を覆わないように設けられている。従って、ボンディングワイヤ３００の端部は第１の樹脂層４００によって固定されていないため、第２の樹脂層４２０を形成するときの樹脂の流れによってボンディングワイヤ３００が断線することを抑制できる。
その後、実装基板１０及び第２の樹脂層４２０を、図６の点線に沿って切断することにより、個々の電子装置に分割する。
次に、本実施形態の作用及び効果について説明する。本実施形態において、第１の半導体装置１１０の平面形状は支持部材２００の平面形状より大きい。このため、第１の半導体装置１１０は支持部材２００に対してオーバーハングしている。このような形状において、支持部材２００の周囲のうちゲート２２とは逆側に位置する領域には、第２の樹脂層４２０となる樹脂が流入しにくいため、ボイドが発生しやすい。これに対して本実施形態では、第２の樹脂層４２０を設ける前に、支持部材２００のうちゲート２２とは逆側に位置する部分に第１の樹脂層４００が設けられている。従って、第１の半導体装置１１０のオーバーハング部の下の領域にボイドが発生することを抑制できる。
また第１の樹脂層４００は支持部材２００の周囲の一部にのみ設けられているため、第１の樹脂層４００と第２の樹脂層４２０の界面が必要以上に大きくなることを抑制できる。このため、第１の樹脂層４００と第２の樹脂層４２０の間で剥離が生じることを抑制できる。
なお本実施形態では、図２に示すように第１の樹脂層４００は、支持部材２００の一辺２０２のうち５０％以上の領域に設けられていたが、図７に示すように、第１の樹脂層４００は、支持部材２００の一辺２０２のうち５０％未満の領域に設けられていてもよい。
（第２の実施形態）
図８は、第２の実施形態に係る電子装置の構成を示す平面図であり、第１の実施形態における図２に相当している。本実施形態に係る電子装置は、第１の樹脂層４００の平面形状を除いて第１の実施形態に係る電子装置と同様の構成である。
本実施形態において第１の樹脂層４００は、平面視における形状が三角形、例えば二等辺三角形を有しており、一辺、例えば二等辺三角形における底辺が支持部材２００に接している。例えばシート状の樹脂層を貼り付けることにより第１の樹脂層４００を形成すると、第１の樹脂層４００をこのような形状にすることができる。
本実施形態によれば、第１の実施形態と同様の効果を得ることができる。また支持部材２００の側面と第１の樹脂層４００の境界を形成している角部４０２を鈍角にすることができるため、角部４０２にボイドが発生することを抑制できる。
（第３の実施形態）
図９は、第３の実施形態に係る電子装置の構成を示す断面図であり、第１の実施形態における図１に相当している。本実施形態における電子装置は、第１の樹脂層４００がボンディングワイヤ３００の端部及び図２に示した電極パッド１０２を覆っている点を除いて、第１の実施形態に係る電子装置と同様の構成である。
本実施形態によっても、第１の実施形態と同様に、第１の半導体装置１１０のオーバーハング部の下の領域にボイドが発生することを抑制でき、かつ第１の樹脂層４００と第２の樹脂層４２０の間で剥離が生じることを抑制できる。
（第４の実施形態）
図１０は、第４の実施形態に係る電子装置の構成を示す断面図であり、第１の実施形態における図１に相当している。本実施形態における電子装置は、第１の樹脂層４００がボンディングワイヤ３００の全体を覆っており、第１の樹脂層４００の下面の一部が実装基板１０の上面に接している点を除いて、第１の実施形態に係る電子装置と同様の構成である。
本実施形態によっても、第１の実施形態と同様に、第１の半導体装置１１０のオーバーハング部の下の領域にボイドが発生することを抑制でき、かつ第１の樹脂層４００と第２の樹脂層４２０の間で剥離が生じることを抑制できる。
（第５の実施形態）
図１１は、第５の実施形態に係る電子装置の構成を示す断面図であり、第１の実施形態における図１に相当している。本実施形態における電子装置は、第１の樹脂層４００がボンディングワイヤ３００，３１０の全体及び第１の半導体装置１１０の電極パッド１１２（図３に図示）を覆っており、かつ第１の樹脂層４００の下面の一部が実装基板１０の上面に接している点を除いて、第１の実施形態に係る電子装置と同様の構成である。
図１２の各図は、図１１に示した電子装置の製造方法を示す断面図である。まず図１２（ａ）に示すように、実装基板１０上に第２の半導体装置１００及びスペーサーとなる支持部材２００を載置し、かつボンディングワイヤ３００を設ける。これらを設ける工程は、第１の実施形態と同様である。次いで、第１の樹脂層４００を設ける前に、支持部材２００上に第１の半導体装置１１０を載置し、さらにボンディングワイヤ３１０を設ける。
次いで図１２（ｂ）に示すように、液滴法を用いて第１の樹脂層４００を設ける。このとき、第１の樹脂層４００は第１の半導体装置１１０と第２の半導体装置１００の間の空間にも入り込み、支持部材２００の側面の一部のみに接する。
その後、第２の樹脂層４２０を設ける。第２の樹脂層４２０を設ける方法は、第１の実施形態と同様である。
本実施形態によっても、第１の実施形態と同様に、第１の半導体装置１１０のオーバーハング部の下の領域にボイドが発生することを抑制でき、かつ第１の樹脂層４００と第２の樹脂層４２０の間で剥離が生じることを抑制できる。
（第６の実施形態）
図１３は、第６の実施形態に係る電子装置の構成を示す断面図であり、第１の実施形態における図１に相当している。この電子装置は、以下の点を除いて第１の実施形態と同様の構成である。
まず、平面視において第２の半導体装置１００は第１の半導体装置１１０より小さく、また実装基板１０上にバンプ３０２を用いてフリップチップ実装されている。そして第１の半導体装置１１０は、第２の半導体装置１００上に搭載されている。すなわち本実施形態では、スペーサーとしての支持部材が用いられずに、第２の半導体装置１００が第１の半導体装置１１０を支持する支持部材として用いられている。そして第１の樹脂層４００は、第１の半導体装置１１０が第２の半導体装置１００に対してオーバーハングしている領域の一部に、第２の半導体装置１００の側面に接するように設けられている。なお、第１の半導体装置１１０と第２の半導体装置１００の間にはマウント材（図示せず）が設けられる。なお第２の半導体装置１００と実装基板１０の間の空間は、アンダーフィル樹脂（図示せず）によって封止されている。
この半導体装置の製造方法は、以下の通りである。まず実装基板１０上に第２の半導体装置１００をフリップチップ実装する。次いで、第２の半導体装置１００と実装基板１０の間の空間をアンダーフィル樹脂で封止する。次いで、第１の樹脂層４００を液滴法により形成する。このとき、第１の樹脂層４００の上端を第２の半導体装置１００の上面より高くする。次いで、第２の半導体装置１００上に第１の半導体装置１１０を搭載し、ボンディングワイヤ３１０を設ける。次いで、第２の樹脂層４２０を形成する。
本実施形態によっても、第１の実施形態と同様に、第１の半導体装置１１０のオーバーハング部の下の領域にボイドが発生することを抑制でき、かつ第１の樹脂層４００と第２の樹脂層４２０の間で剥離が生じることを抑制できる。
（第７の実施形態）
図１４は、第７の実施形態に係る電子装置の構成を示す断面図であり、第１の実施形態における図１に相当している。この電子装置は、支持部材２００（図１などに図示）の代わりに第３の半導体装置１２０が用いられている点を除いて、第１の実施形態に係る電子装置と同様の構成である。
詳細には、第３の半導体装置１２０は半導体チップであり、第２の半導体装置１００上に、能動面を上に向けて搭載されている。そして第１の半導体装置１１０の下面は、第３の半導体装置１２０の上面の一部と接している。第３の半導体装置１２０は少なくとも一辺が第１の半導体装置１１０によって覆われておらず、この覆われていない領域に複数の電極パッド（図示せず）を有している。これらの電極パッドは、ボンディングワイヤ３２０を介して実装基板１０上の電極（図示せず）に接続している。
また第１の半導体装置１１０は、平面視において少なくとも一辺が第３の半導体装置１２０からはみ出すように搭載されている。第１の樹脂層４００は、このはみ出している領域の一部の下方に、第３の半導体装置１２０の側面と接するように設けられている。なお本実施形態において第１の樹脂層４００は、ボンディングワイヤ３００及び第２の半導体装置の電極パッド１０２を覆っていてもよいし、図１４に示すように覆っていなくてもよい。
本実施形態に係る電子装置の製造方法は、支持部材２００の代わりに第３の半導体装置１２０を第２の半導体装置１００上に搭載する点を除いて、第１の実施形態に係る電子装置の製造方法と同様である。なおボンディングワイヤ３２０は、第３の半導体装置１２０が第２の半導体装置１００上に搭載された後、ボンディングワイヤ３１０が設けられる前であれば、どのタイミングで設けられてもよい。
本実施形態によっても、第１の実施形態と同様に、第１の半導体装置１１０のオーバーハング部の下の領域にボイドが発生することを抑制でき、かつ第１の樹脂層４００と第２の樹脂層４２０の間で剥離が生じることを抑制できる。
（第８の実施形態）
図１５は、第８の実施形態に係る電子装置の構成を示す断面図であり、第７の実施形態における図１４に相当している。この電子装置は、以下の点を除いて第７の実施形態に係る電子装置と同様の構成である。
まず第３の半導体装置１２０は第２の半導体装置１００に対して第１の方向（図１５における右方向）にずれており、第１の半導体装置１１０は第３の半導体装置１２０に対して同じく第１の方向にずれている。すなわち平面視において、第３の半導体装置１２０は第２の半導体装置１００に対して第１の方向にはみ出しており、第１の半導体装置１１０は第３の半導体装置１２０に対して第１の方向にはみ出している。
そして第１の樹脂層４００は、少なくとも第３の半導体装置１２０が第２の半導体装置１００に対してはみ出している領域（オーバーハング部）の下方の一部に形成されている。本図に示す例では、第１の樹脂層４００は、第１の半導体装置１１０が第３の半導体装置１２０に対してはみ出している領域（オーバーハング部）の一部にも設けられている。
本実施形態によっても、第７の実施形態と同様の作用により、第１の半導体装置１１０のオーバーハング部の下の領域にボイドが発生することを抑制できる。また第３の半導体装置１２０のオーバーハング部の下の領域にボイドが発生することを抑制できる。また、第１の樹脂層４００と第２の樹脂層４２０の間で剥離が生じることを抑制できる。
（第９の実施形態）
図１６は、第９の実施形態に係る電子装置の構成を示す断面図であり、第８の実施形態における図１５に相当している。この電子装置は、第４の半導体装置１３０、例えば半導体チップが設けられている点を除いて、第８の実施形態に係る電子装置と同様の構成である。
第４の半導体装置１３０は、実装基板１０上にマウント材（図示せず）を介して搭載されており、第３の半導体装置１２０のオーバーハング領域の下に位置している。第４の半導体装置１３０はボンディングワイヤ３３０を介して実装基板１０に接続している。第４の半導体装置１３０及びボンディングワイヤ３３０は、第１の樹脂層４００によって封止されている。なお第４の半導体装置１３０は、実装基板１０上にフリップチップ実装されていても良い。
本実施形態によっても、第８の実施形態と同様の効果を得ることができる。また第４の半導体装置１３０を第３の半導体装置１２０のオーバーハング領域の下に配置した場合、第２の樹脂層４２０を形成するときに、第４の半導体装置１３０の周囲にはボイドが発生しやすい。これに対して本実施形態では、第４の半導体装置１３０は予め第１の樹脂層４００によって封止されている。このため、第４の半導体装置１３０の周囲にボイドが発生することを抑制できる。
（第１０の実施形態）
図１７は、第１０の実施形態に係る電子装置の構成を示す断面図である。この電子装置は、第２の半導体装置１００の能動面のうち支持部材２００に覆われていない領域に第４の半導体装置１３０が設けられている点を除いて、第１の実施形態に係る電子装置と同様の構成である。第４の半導体装置１３０は、ボンディングワイヤ３３０を介して実装基板１０に接続している。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。
（第１１の実施形態）
図１８は、第１１の実施形態に係る電子装置の構成を示す断面図である。この電子装置は以下の構成を有している。
まず、実装基板１０上には支持部材２００がマウント材（図示せず）を介して搭載されている。支持部材２００上には第２の半導体装置１００がマウント材（図示せず）を介して搭載されている。第２の半導体装置１００の上には、第１の半導体装置１１０がマウント材（図示せず）を介して搭載されている。第２の半導体装置１００は、少なくとも一辺が第１の半導体装置１１０によって覆われておらず、この覆われていない領域に複数の電極パッド（図示せず）を有している。そしてこれらの電極パッドは、ボンディングワイヤ３００を介して実装基板１０に接続している。
また第１の半導体装置１１０は、第２の半導体装置１００の他方の辺側にはみ出しており、第２の半導体装置１００に対してオーバーハング部を形成している。このオーバーハング部には、第１の実施形態と同様に第１の樹脂層４００が設けられている。第１の半導体装置１１０は、ボンディングワイヤ３１０を介して実装基板１０に接続している。
また支持部材２００上には、第４の半導体装置１３０もマウント材（図示せず）を介して搭載されている。第４の半導体装置１３０は、平面視において一部が第１の半導体装置１１０のオーバーハング部と重なるように配置されている。第４の半導体装置１３０は、ボンディングワイヤ３３０を介して実装基板１０に接続している。なお本図に示す例において第１の樹脂層４００は、第４の半導体装置１３０を覆っていないが、第４の半導体装置１３０のうち少なくとも第２の半導体装置１００に面する側を覆っていても良いし、第４の半導体装置１３０の全体を覆っていてもよい。
本実施形態によれば、第４の半導体装置１３０を設けているため、第２の樹脂層４２０を設ける際に第１の半導体装置１１０のオーバーハング部の下にはボイドが特に発生しやすくなっているが、第１の樹脂層４００を設けているため、ボイドの発生を抑制できる。また第１の樹脂層４００は第２の半導体装置１００の周囲の一部にのみ形成されているため、第１の樹脂層４００と第２の樹脂層４２０の界面の面積が大きくなることを抑制でき、これにより、第１の樹脂層４００と第２の樹脂層４２０の間で剥離が生じることを抑制できる。
（第１２の実施形態）
図１９は、第１２の実施形態に係る電子装置の構成を示す断面図であり、第１の実施形態における図１に相当している。この電子装置は、パッケージインパッケージの構成を有している。そしてこの電子装置は、第２の半導体装置１００の代わりに半導体パッケージ５００を有しており、支持部材２００の代わりに支持部材１２２を有している点を除いて、第１の実施形態と同様の構成である。すなわち本実施形態では半導体パッケージ５００が支持部材の一つとして設けられている。
詳細には、実装基板１０上には半導体パッケージ５００がマウント材（図示せず）を介して搭載されている。半導体パッケージ５００は、実装基板５１０上に半導体チップ５２０を、バンプ５２２を用いてフリップチップ実装し、かつアンダーフィル樹脂５３０及び封止樹脂５４０を用いて半導体チップ５２０を封止したものである。半導体パッケージ５００は、実装基板５１０を上に向けて実装基板１０に実装されている。実装基板５１０は、ボンディングワイヤ３５０を介して実装基板１０に接続している。
また半導体パッケージ５００上には、支持部材１２２及び第１の半導体装置１１０がこの順に搭載されている。第１の半導体装置１１０は半導体チップである。ただし、第１の半導体装置１１０は半導体パッケージであってもよい。第１の半導体装置１１０と支持部材１２２を比較した場合、平面形状は第１の半導体装置１１０のほうが大きい。第１の半導体装置１１０は、全周にわたって支持部材１２２からはみ出しており、その一部の下方には第１の樹脂層４００が設けられている。
なお実装基板１０の下面には、外部端子１６、例えばハンダボールが設けられている。
図２０は、図１９の変形例を示す図である。本図に示す電子装置は、半導体チップ５２０がフリップチップ実装ではなく、ボンディングワイヤ５２４を介して実装基板５１０に接続されている点を除いて、図１９に示した電子装置と同様の構成である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。なお本実施形態において、第１の半導体装置１１０が半導体パッケージである場合、半導体パッケージ５００の代わりに半導体チップが用いられてもよい。
（第１３の実施形態）
図２１は、第１３の実施形態に係る電子装置の構成を示す断面図である。この電子装置は、以下の点を除いて、第１の実施形態に係る電子装置と同様の構成である。
まず支持部材２００の代わりに第３の半導体装置１２０を有している。第３の半導体装置１２０は例えば半導体チップであり、第２の半導体装置１００に対してフリップチップ実装されている。また第２の半導体装置１００は、実装基板１０に対してフリップチップ実装されており、第１の半導体装置１１０は第３の半導体装置１２０に対してフリップチップ実装されている。第３の半導体装置１２０は貫通電極１２７を有しており、貫通電極１２７及びバンプ３２２を介して第２の半導体装置１００に接続している。また第１の半導体装置１１０は貫通電極１１７を有しており、貫通電極１１７及びバンプ３１２を介して第３の半導体装置１２０に接続している。なお第２の半導体装置１００も貫通電極１１７を有しており、貫通電極１１７及びバンプ３０２を介して実装基板１０に接続している。
平面視において第３の半導体装置１２０は、第１の半導体装置１１０よりも小さく、かつ第２の半導体装置１００よりも小さい。このため、第１の半導体装置１１０及び第２の半導体装置１１０は、いずれも第３の半導体装置１２０に対してはみ出している。そして第１の樹脂層４００は、平面視において第１の実施形態に係る電子装置と同様のレイアウトを有している。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。
（第１４の実施形態）
図２２は、第１４の実施形態に係る電子装置の構成を示す断面図である。この電子装置は、実装基板１０の上に第２の半導体装置１００、第３の半導体装置１２０、及び第１の半導体装置１１０を、能動面を上に向けてこの順に積層している。第１の半導体装置１１０、第２の半導体装置１００、及び第３の半導体装置１２０は、それぞれ平面形状が正方形又は長方形の半導体チップであるが、裏面側の縁が全周にわたって裏面の他の領域より窪んでいる。このため、第１の半導体装置１１０の縁の下方には空間１１４が全周に渡って形成されており、第３の半導体装置１２０の縁の下方には空間１２４が全周に渡って形成されており、第２の半導体装置１００の縁の下方には空間１０４が全周に渡って形成されている。空間１１４，１２４，１０４となる窪みは、例えば各半導体装置をウェハ状態から個片化する前に、ダイシングラインに沿ってウェハの裏面に溝を形成することにより、形成することができる。なおこの窪みの側面は、曲面となっている。
第１の半導体装置１１０、第３の半導体装置１２０、及び第２の半導体装置１００は、それぞれ縁に複数の貫通電極１１６，１２６，１０６を有している。貫通電極１１６は、空間１１４に設けられたスタッドバンプ１６６を介して第３の半導体装置１２０の貫通電極１２６に接続しており、貫通電極１２６は、空間１２４に設けられたスタッドバンプ１６４を介して第２の半導体装置１００の貫通電極１０６に接続している。第２の半導体装置１００は、空間１０４に設けられたスタッドバンプ１６２を介して実装基板１０に接続している。
また空間１１４，１２４，１０４には、それぞれ一部に第１の樹脂層４１０，４１２，４００が、各半導体装置の裏面のうち空間１１４，１２４，１０４を形成している窪みの側面に接するように設けられている。平面視における第１の樹脂層４１０，４１２，４００のレイアウトは、第１の実施形態における第１の樹脂層４００のレイアウトと同様である。そして第１の半導体装置１１０、第２の半導体装置１００、及び第３の半導体装置１２０は第２の樹脂層４２０によって封止されている。
この電子装置は、以下のようにして形成することができる。まず、実装基板１０上にスタッドバンプ１６２及び第２の半導体装置１００を搭載する。このとき、第２の半導体装置１００の裏面が下を向くようにする。そして第１の樹脂層４００を、空間１０４を形成している窪みの側面に接するように設ける。次いで、第２の半導体装置１００上にスタッドバンプ１６４及び第３の半導体装置１２０を搭載する。このとき、第３の半導体装置１２０の裏面が下を向くようにする。そして第１の樹脂層４１２を、空間１２４を形成している窪みの側面に接するように設ける。次いで、第３の半導体装置１２０上にスタッドバンプ１６６及び第１の半導体装置１１０を搭載する。このとき、第１の半導体装置１１０の裏面が下を向くようにする。そして第１の樹脂層４１０を、空間１１４を形成している窪みの側面に接するように設ける。その後、第１の半導体装置１１０、第２の半導体装置１００、及び第３の半導体装置１２０を第２の樹脂層４２０で封止する。第２の樹脂層４２０の形成方法は、第１の実施形態と同様である。
第２の樹脂層４２０を形成するときに空間１０４，１１４，１２４にはボイドが発生しやすい。これに対して本実施形態では、第２の樹脂層４２０を形成する前に、空間１０４，１１４，１２４のうちボイドが発生しやすい領域に予め第１の樹脂層４００，４１０，４１２を形成している。従って、第２の樹脂層４２０を形成するときに空間１０４，１１４，１２４にボイドが発生することを抑制できる。また第１の樹脂層４００，４１０，４１２は空間１０４，１１４，１２４の一部にのみ形成されているため、第１の樹脂層４００，４１０，４１２と第２の樹脂層４２０の界面の面積が大きくなることを抑制できる。これにより、第１の樹脂層４００，４１０，４１２と第２の樹脂層４２０の間で剥離が生じることを抑制できる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１０ 実装基板
１２ 電極
１４ 電極
１６ 外部端子
２０ 樹脂注入装置
２２ ゲート
２４ 金型
１００ 第２の半導体装置
１０１ 辺
１０２ 電極パッド
１０３ 辺
１０４ 空間
１０６ 貫通電極
１１０ 第１の半導体装置
１１２ 電極パッド
１１３ 辺
１１４ 空間
１１６ 貫通電極
１１７ 貫通電極
１２０ 第３の半導体装置
１２２ 支持部材
１２４ 空間
１２６ 貫通電極
１２７ 貫通電極
１３０ 第４の半導体装置
１６２ スタッドバンプ
１６４ スタッドバンプ
１６６ スタッドバンプ
２００ 支持部材
２０２ 一辺
３００ ボンディングワイヤ
３０２ バンプ
３１０ ボンディングワイヤ
３１２ バンプ
３２０ ボンディングワイヤ
３２２ バンプ
３３０ ボンディングワイヤ
３５０ ボンディングワイヤ
４００ 第１の樹脂層
４０２ 角部
４１０ 第１の樹脂層
４１２ 第１の樹脂層
４２０ 第２の樹脂層
５００ 半導体パッケージ
５１０ 実装基板
５２０ 半導体チップ
５２２ バンプ
５２４ ボンディングワイヤ
５３０ アンダーフィル樹脂
５４０ 封止樹脂

Claims (16)

  1. 実装基板上に支持部材を配置する工程と、
    前記支持部材の周囲の一部に、第１の樹脂層を前記支持部材に接するように設ける工程と、
    前記支持部材上に第１の半導体装置が、平面視において前記第１の半導体装置が少なくとも前記第１の樹脂層が設けられた方向に前記支持部材からはみ出した状態で搭載された後に、平面視において前記支持部材を介して前記第１の樹脂層とは反対側から第２の樹脂を供給することにより、前記支持部材及び前記第１の半導体装置を前記第２の樹脂で封止する工程と、
    を備える電子装置の製造方法。
  2. 請求項１に記載の電子装置の製造方法において、
    前記支持部材の平面形状は正方形又は長方形であり、
    前記第１の樹脂層は、前記支持部材の一辺に形成される電子装置の製造方法。
  3. 請求項２に記載の電子装置の製造方法において、
    前記第１の樹脂層は、前記支持部材の前記一辺のうち２０％以上１００％以下の領域に設けられている電子装置の製造方法。
  4. 請求項１〜３のいずれか一つに記載の電子装置の製造方法において、
    前記第１の樹脂層を前記一部に設ける工程の後に、前記支持部材上に前記第１の半導体装置を搭載する工程を有する電子装置の製造方法。
  5. 請求項４に記載の電子装置の製造方法において、
    前記第１の樹脂層を前記一部に設ける工程において、前記第１の樹脂層は、上端が前記支持部材の上面より高く位置するように形成される電子装置の製造方法。
  6. 請求項１〜３のいずれか一つに記載の電子装置の製造方法において、
    前記第１の樹脂層を前記一部に設ける工程の前に、前記支持部材上に前記第１の半導体装置を搭載する工程を有する電子装置の製造方法。
  7. 請求項１〜６のいずれか一つに記載の電子装置の製造方法において、
    前記支持部材を前記実装基板上に配置する工程の前に、前記実装基板上に第２の半導体装置を実装する工程を有しており、
    前記支持部材を前記実装基板上に配置する工程において、前記支持部材を前記第２の半導体装置上に配置する電子装置の製造方法。
  8. 請求項７に記載の電子装置の製造方法において、
    前記第２の半導体装置は能動面が上を向くように前記実装基板上に配置され、
    前記実装基板上に前記第２の半導体装置を配置した後、前記第１の樹脂層を形成する前に、前記第２の半導体装置の外部接続端子と前記実装基板とをボンディングワイヤを用いて接続する工程を備える電子装置の製造方法。
  9. 請求項８に記載の電子装置の製造方法において、
    前記第１の樹脂層を形成する工程において、前記第２の半導体装置の前記外部接続端子及び前記ボンディングワイヤを前記第１の樹脂層で覆わない電子装置の製造方法。
  10. 請求項１〜９のいずれか一つに記載の電子装置の製造方法おいて、
    前記支持部材は半導体装置である電子装置の製造方法。
  11. 請求項１〜１０のいずれか一つに記載の電子装置の製造方法において、
    前記第１の半導体装置は半導体チップである電子装置の製造方法。
  12. 請求項１〜１１のいずれか一つに記載の電子装置の製造方法において、
    前記支持部材は半導体パッケージである電子装置の製造方法。
  13. 実装基板と、
    前記実装基板の上に設けられた支持部材と、
    前記支持部材上に載置されており、平面視において少なくとも一部が前記支持部材からはみ出している第１の半導体装置と、
    前記支持部材の周囲のうち、前記第１の半導体装置がはみ出している領域の一部において前記第１の半導体装置の下の空間を埋めており、かつ前記支持部材に接している第１の樹脂層と、
    前記第１の半導体装置及び前記支持部材を封止している第２の樹脂層と、
    を備える電子装置。
  14. 請求項１３に記載の電子装置において、
    前記第１の半導体装置と前記実装基板とを接続するボンディングワイヤを有し、
    平面視において、前記ボンディングワイヤの頂点は、前記ボンディングワイヤの両端を結ぶ直線より前記第１の樹脂層の近くに位置している電子装置。
  15. 請求項１３又は１４に記載の電子装置において、
    前記実装基板に実装された第２の半導体装置をさらに有しており、
    前記支持部材は、前記第２の半導体装置上に配置されている電子装置。
  16. 請求項１５に記載の電子装置において、
    前記第２の半導体装置は能動面が上を向くように前記実装基板上に配置されており、
    前記第２の半導体装置の外部接続端子と前記実装基板とを接続するボンディングワイヤをさらに備え、
    前記第１の樹脂層は前記外部接続端子及び前記ボンディングワイヤを覆っていない電子装置。
JP2010038580A 2010-01-06 2010-02-24 電子装置の製造方法及び電子装置 Pending JP2011159942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010038580A JP2011159942A (ja) 2010-01-06 2010-02-24 電子装置の製造方法及び電子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010001502 2010-01-06
JP2010001502 2010-01-06
JP2010038580A JP2011159942A (ja) 2010-01-06 2010-02-24 電子装置の製造方法及び電子装置

Publications (1)

Publication Number Publication Date
JP2011159942A true JP2011159942A (ja) 2011-08-18

Family

ID=44224234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010038580A Pending JP2011159942A (ja) 2010-01-06 2010-02-24 電子装置の製造方法及び電子装置

Country Status (2)

Country Link
US (1) US8304918B2 (ja)
JP (1) JP2011159942A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008342A (ko) * 2018-07-16 2020-01-28 삼성전자주식회사 반도체 장치 및 상기 반도체 장치를 탑재한 반도체 패키지

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053406A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置
KR102205044B1 (ko) * 2014-01-06 2021-01-19 에스케이하이닉스 주식회사 칩 적층 패키지 및 그 제조방법
US20160181180A1 (en) * 2014-12-23 2016-06-23 Texas Instruments Incorporated Packaged semiconductor device having attached chips overhanging the assembly pad
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
JP7034706B2 (ja) * 2017-12-27 2022-03-14 キオクシア株式会社 半導体装置
KR102518803B1 (ko) 2018-10-24 2023-04-07 삼성전자주식회사 반도체 패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296897A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP4428141B2 (ja) 2004-05-26 2010-03-10 ソニー株式会社 半導体パッケージの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008342A (ko) * 2018-07-16 2020-01-28 삼성전자주식회사 반도체 장치 및 상기 반도체 장치를 탑재한 반도체 패키지
KR102525161B1 (ko) 2018-07-16 2023-04-24 삼성전자주식회사 반도체 장치 및 상기 반도체 장치를 탑재한 반도체 패키지

Also Published As

Publication number Publication date
US20110163458A1 (en) 2011-07-07
US8304918B2 (en) 2012-11-06

Similar Documents

Publication Publication Date Title
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP5529371B2 (ja) 半導体装置及びその製造方法
KR100477020B1 (ko) 멀티 칩 패키지
US20150179623A1 (en) Method for manufacturing semiconductor device
JP2011159942A (ja) 電子装置の製造方法及び電子装置
JP2005183923A (ja) 半導体装置およびその製造方法
KR20120062366A (ko) 멀티칩 패키지의 제조 방법
JP2008166373A (ja) 半導体装置およびその製造方法
JP2004327855A (ja) 半導体装置およびその製造方法
US20110074037A1 (en) Semiconductor device
JP4896010B2 (ja) 積層型半導体装置及びその製造方法
KR20150056562A (ko) 반도체장치 및 반도체장치의 제조방법
TWI630699B (zh) Semiconductor device
JP6161380B2 (ja) 半導体装置の製造方法
US20090206466A1 (en) Semiconductor device
US7518230B2 (en) Semiconductor chip and semiconductor device
JP2001077294A (ja) 半導体装置
JP2006253576A (ja) 半導体装置およびその製造方法
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP2010050262A (ja) 半導体装置及びその製造方法
JP2010263108A (ja) 半導体装置及びその製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP2010147225A (ja) 半導体装置及びその製造方法
JP2004228117A (ja) 半導体装置および半導体パッケージ
TWI278049B (en) Stackable back-to-back flip chip package