JP2004228117A - 半導体装置および半導体パッケージ - Google Patents
半導体装置および半導体パッケージ Download PDFInfo
- Publication number
- JP2004228117A JP2004228117A JP2003010701A JP2003010701A JP2004228117A JP 2004228117 A JP2004228117 A JP 2004228117A JP 2003010701 A JP2003010701 A JP 2003010701A JP 2003010701 A JP2003010701 A JP 2003010701A JP 2004228117 A JP2004228117 A JP 2004228117A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- cavity
- chip
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Abstract
【課題】パッケージ内に複数個の半導体チップを効率的に搭載可能として、高集積化された半導体装置として提供する。
【解決手段】キャビティ２２内に半導体チップ１０を積み重ねて搭載し、半導体チップとパッケージ本体２０に設けられた配線パターン２４とが電気的に接続して形成された半導体装置において、前記キャビティ２２の内側面が階段状に形成されるとともに、キャビティ２２の底部を含む各段部のチップ搭載面に前記配線パターン２４と電気的に接続する接続電極２４ｂが設けられ、前記キャビティ２２の各段部に前記接続電極２４ｂとフリップチップ接合により半導体チップ１０が搭載され、前記半導体チップ１０とキャビティ２２との間および隣接する半導体チップ１０との間の隙間部分が樹脂４０によって封止されている。
【選択図】 図１
【解決手段】キャビティ２２内に半導体チップ１０を積み重ねて搭載し、半導体チップとパッケージ本体２０に設けられた配線パターン２４とが電気的に接続して形成された半導体装置において、前記キャビティ２２の内側面が階段状に形成されるとともに、キャビティ２２の底部を含む各段部のチップ搭載面に前記配線パターン２４と電気的に接続する接続電極２４ｂが設けられ、前記キャビティ２２の各段部に前記接続電極２４ｂとフリップチップ接合により半導体チップ１０が搭載され、前記半導体チップ１０とキャビティ２２との間および隣接する半導体チップ１０との間の隙間部分が樹脂４０によって封止されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置および半導体パッケージに関し、より詳細には、フリップチップ接合を利用して半導体チップを複数個積み重ねて搭載した半導体装置およびこれに用いる半導体パッケージに関する。
【０００２】
【従来の技術】
半導体装置の多機能化、高密度化、大容量化とともに、単一の半導体装置内に複数の半導体チップを搭載した半導体装置が提供されており、半導体装置をよりコンパクトに形成するため、半導体チップを複数個積み重ねるようにして搭載した半導体装置が提案されている（たとえば、特許文献１、特許文献２参照）。
【０００３】
図５は、半導体チップ１０を積み重ねて搭載した半導体装置の従来の構成例を示す。同図に示す半導体装置は、パッケージ本体２０に設けたキャビティ２２内に、上段の半導体チップ１０の外形寸法が徐々に小さくなるように半導体チップ１０を積み重ね、各々の半導体チップ１０とパッケージ本体２０のキャビティ２２の内面側に形成されたボンディングパッド２４ａとをワイヤボンディングによって接続し、キャビティ２２に封止用の樹脂３０を充填して形成されたものである。
【０００４】
図６は、半導体チップ１０とパッケージ本体２０との接続部の構成を拡大して示している。パッケージ本体２０に形成されているキャビティ２２は、内側面が階段状となるように配線パターンが積層して形成されたものであり、各段にはキャビティ２２を囲む配置に配線パターン２４のボンディングパッド２４ａが形成されている。半導体チップ１０の電極端子１０ａは、積み重ねて配置される半導体チップ１０の外周縁に配置され、半導体チップ１０の電極端子１０ａとボンディングパッド２４ａとが段ごとにワイヤボンディングされる。
配線パターン２４はパッケージ本体２０の実装面に露出するランド２６とビア２５を介して電気的に接続されており、これによって半導体チップ１０の各々の電極端子１０ａはランド２６に接合される外部接続端子２８と電気的に接続される。
【０００５】
【特許文献１】
特開２００２−３４３９２８号公報
【特許文献２】
特開２０００−２９９４３１号公報
【０００６】
【発明が解決しようとする課題】
一つのパッケージ本体２０に複数の半導体チップ１０を積み重ねるようにして搭載する場合に、半導体チップ１０の電極端子１０ａとパッケージ本体２０のボンディングパッド２４ａとをワイヤボンディングによって接続する場合には、図５に示すように、上段に配置される半導体チップ１０の外形寸法を徐々に小さくし、各段の半導体チップ１０とボンディングパッド２４ａとがワイヤボンディングできるように配置される。
【０００７】
なお、半導体チップを積み重ねる際に、上下の半導体チップの間にスペーサを挟んで半導体チップを積み重ねるようにし、下段の半導体チップに接続されるボンディングワイヤと干渉しないようにして同じ大きさの半導体チップを積み重ねるようにする方法、下段の半導体チップについてはフリップチップ接合によってパッケージ本体に電気的に接続し、上段の半導体チップについてはワイヤボンディングによってパッケージ本体と電気的に接続するようにすることによって同じ大きさの半導体チップを積み重ねて搭載する方法等もある。
【０００８】
しかしながら、図５に示すようにワイヤボンディングによって半導体チップ１０とパッケージ本体２０とを電気的に接続する方法による場合は、ボンディングワイヤをキャビティ２２内に埋没するようにするため、パッケージ本体２０の厚さが一定以上必要になり、半導体装置の薄型化、小型化が十分に図れないという問題がある。また、ワイヤボンディングによる場合は、上段の半導体チップ１０とボンディングパッド２４ａとを接続するワイヤ長が長くなり、パッケージ本体２０の大きさの割りに大型の半導体チップ１０を搭載することができないという問題がある。
また、スペーサを介して半導体チップを積み重ねる場合も半導体装置の小型化に対しては非効率であり、フリップチップ接合とワイヤボンディング法とを利用する方法では半導体チップが２枚までしか搭載できないという不利がある。
【０００９】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、単一のパッケージ本体内に複数個の半導体チップを効率的に搭載することができ、半導体装置の小型化、薄型化を好適に図ることができるとともに、製造も容易な半導体装置およびその製造方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】
本発明は上記目的を達成するため、次の構成を備える。
すなわち、キャビティ内に半導体チップを積み重ねて搭載し、半導体チップとパッケージ本体に設けられた配線パターンとが電気的に接続して形成された半導体装置において、前記キャビティの内側面が階段状に形成されるとともに、キャビティの底部を含む各段部のチップ搭載面に前記配線パターンと電気的に接続する接続電極が設けられ、前記キャビティの各段部に前記接続電極とフリップチップ接合により半導体チップが搭載され、前記半導体チップとキャビティとの間および隣接する半導体チップとの間の隙間部分が樹脂によって封止されていることを特徴とする。
また、前記パッケージ本体の外面に前記配線パターンと電気的に接続して形成されたランドが設けられ、前記ランドにはんだボール等の外部接続端子が設けられていることを特徴とする。
【００１１】
また、前記半導体装置に用いる半導体パッケージであって、半導体チップを搭載するキャビティの内側面が階段状に形成されるとともに、キャビティの各段部のチップ搭載面に、フリップチップ接合によって搭載される半導体チップのパッド配置に合わせて、フリップチップ接合用の接続電極が設けられていることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面とともに詳細に説明する。
図１は本発明に係る半導体装置の一実施形態の構成を示す断面図である。本実施形態の半導体装置も図５に示す従来の半導体装置と同様に、パッケージ本体２０内に、複数の半導体チップ１０を積み重ねるようにして搭載したものである。パッケージ本体２０も、図５に示す従来のパッケージ本体２０と同様に、半導体チップ１０が収容されるキャビティ２２の内側面形状が階段状に形成されたものである。
【００１３】
本実施形態の半導体装置においてもっとも特徴とする構成は、フリップチップ接合によって半導体チップ１０をパッケージ本体２０に搭載したことにある。すなわち、パッケージ本体２０に形成されたキャビティ２２の階段状に形成された各段のチップ搭載面（段部の上面部分）にはパッケージ本体２０に搭載される半導体チップ１０のバンプ１０ｂの配置に合わせて接続電極２４ｂが形成されている。
半導体チップ１０のバンプ１０ｂはフリップチップ接合によってパッケージ本体２０の接続電極２４ｂに接合されるもので、たとえば金−金接合によって接合する場合には、バンプ１０ｂを金スタットによって形成し、接続電極２４ｂの表面に金めっきを施すようにすればよい。
【００１４】
図２に、半導体チップ１０と接続電極２４ｂとがフリップチップ接合によって接続されている状態を拡大して示す。接続電極２４ｂはパッケージ本体２０の内部に形成されている配線パターン２４と電気的に接続して形成されるとともに、キャビティ２２の各段のチップ搭載面の表面に露出するようにして形成されている。また、配線パターン２４はビア２５を介してパッケージ本体２０の実装面に形成されているランド２６に電気的に接続する。ランド２６には、はんだボール等の外部接続端子２８が接合され、これによって外部接続端子２８と半導体チップ１０とはビア２５、配線パターン２４、接続電極２４ｂを介して電気的に接続される。
【００１５】
図１に示すように、本実施形態の半導体装置はキャビティ２２の底部側から開口部側に向けて、徐々に大型となる半導体チップ１０が、キャビティ２２の段ごとにフリップチップ接合によって搭載されている。
４０はキャビティ２２と半導体チップ１０との間の隙間部分、および隣接する半導体チップ１０間の隙間部分を充填している樹脂である。キャビティ２２内の隙間部分を樹脂４０によって封止することにより、半導体装置の内部に水分等が侵入することを防止して半導体装置の信頼性を高めることができ、半導体チップ１０とパッケージ本体２０との接合性を良好にし、半導体チップ１０とパッケージ本体２０との電気的接続を確実にすることができる。
【００１６】
図３に、本実施形態の半導体装置の製造方法を示す。
図３（ａ）は、図１に示す半導体装置を形成するための半導体パッケージの断面図を示す。この半導体パッケージは、キャビティ２２の内側面が階段状に形成され、各段のチップ搭載面（段部の上面）に接続電極２４ｂが露出して形成されている。なお、キャビティ２２の底部にも半導体チップ１０を搭載するからキャビティ２２の底部の周縁部にも接続電極２４ｂが形成されている。
【００１７】
図３（ｂ）は、まず１枚目の半導体チップ１０を搭載するため、キャビティ２２の底部に樹脂４０を供給した状態を示す。１枚目の半導体チップ１０はキャビティ２２の最底部に搭載するもので、キャビティ２２の底部の段差領域内に配置できる外形寸法に形成されている。
樹脂４０は半導体チップ１０とキャビティ２２の底部との間の隙間部分を充填するとともに、半導体チップ１０の外側面とキャビティ２２の側面との間の隙間部分を充填するに必要な分量が供給される。
【００１８】
図３（ｃ）は１枚目の半導体チップ１０をキャビティ２２の底部に接合している状態を示す。半導体チップ１０のバンプ１０ｂをキャビティ２２の底部に形成されている接続電極２４ｂに対向させて位置合わせするとともに、加圧ツール５０により半導体チップ１０をパッケージ本体２０の底部に向けて加圧し、バンプ１０ｂを接続電極２４ｂにフリップチップ接合させる。樹脂４０は半導体チップ１０をフリップチップ接合する際に、押し広げられるようにして半導体チップ１０とキャビティ２２の底部との間に充填される。
加圧ツール５０およびパッケージ本体２０を支持する支持ブロックを加熱しながらフリップチップ接合することによって、半導体チップ１０を接続電極２４ｂに電気的に接続して接合するとともに、樹脂４０を加熱して硬化させる。
【００１９】
このように、キャビティ２２の下段側から、１枚ずつ半導体チップ１０を積み重ねるようにしてフリップチップ接合し、各段に半導体チップ１０を接合することによって図３（ｄ）に示す半導体装置を得ることができる。
次段の半導体チップ１０を積み重ねる際には、下段の半導体チップ１０はすでにパッケージ本体２０にフリップチップ接合され、樹脂４０は硬化した状態にあるから、下段の半導体チップ１０の裏面（上面）に所要量の樹脂４０を供給した後、図３（ｃ）に示すと同様に、加圧ツールを用いて当該段に搭載する半導体チップ１０を加圧しながら接続電極２４ｂにフリップチップ接合するとともに、樹脂４０を押し広げるようにして隙間部分を充填し、樹脂４０を硬化させるようにすればよい。
【００２０】
図３（ｅ）は、ランド２６にはんだボール等の外部接続端子２８を接合して半導体装置の完成体とした状態を示す。なお、製品によっては、はんだボール以外の外部接続端子を使用する場合もあり、外部接続端子２８を接合しない状態で完成体として使用することもある。また、図３ではパッケージ本体２０の底部側に外部接続端子２８を配置している（フェイスアップ）が、キャビティ２２の開口部側に外部接続端子２８を配置する（フェイスダウン）形態とすることも可能である。
【００２１】
本実施形態の半導体装置は、半導体チップ１０を３段に搭載した例であるが、半導体チップ１０の搭載数はとくに限定されるものではない。
図１に示す半導体装置の構成と図５に示す半導体装置の構成を比較すると明らかであるが、本発明に係る半導体装置では、キャビティ２２の内側面が階段状に形成されることと対応してキャビティ２２の底部側からキャビティ２２の開口部側に向けて徐々に大型となる半導体チップ１０が搭載される。したがって、パッケージ本体２０の内部スペースを有効に利用して効率的に半導体チップ１０を搭載することが可能となる。これによって、より高集積化された半導体装置として提供することが可能となる。また、フリップチップ接合によって半導体チップ１０を搭載したことによって、パッケージ本体２０の薄型化、小型化を効率的に図ることが可能となる。
【００２２】
なお、図４に示す半導体装置は、パッケージ本体２０の最外部に配置する半導体チップ１０の外形寸法をパッケージ本体２０の外形寸法を一致させた例である。図１に示すようにしてキャビティ２２に半導体チップ１０を搭載した後、最外部に位置する半導体チップ１０の外形位置に合わせてパッケージ本体２０を切断することによって半導体チップ１０と同サイズの半導体装置として得ることができる。パッケージ本体２０を大判の基板として形成し、半導体チップ１０を各々のキャビティに搭載した後、大判の基板を最外部の半導体チップ１０の外形位置に合わせて切断する方法も可能である。もちろん、個片のパッケージ本体２０を最外部の半導体チップ１０と同一の外形寸法に形成しておき、樹脂４０により封止するようにして最外部の半導体チップ１０を搭載することによって図４に示す形態の半導体装置を得ることも可能である。
【００２３】
また、上記実施形態においては、一つの半導体パッケージにはキャビティ２２を一つ形成した例について説明したが、一つの半導体パッケージに複数のキャビティ２２を形成し、各々のキャビティ２２に半導体チップ１０を積み重ねるように搭載し、全体としてより複合化された半導体装置として構成することも可能である。本発明に係る半導体装置であれば、半導体チップ１０を複数個積み重ねた場合でも十分に薄型化が可能であり、これによって複合化された半導体装置であって好適に薄型化、小型化が図られた製品として提供することが可能となる。
【００２４】
【発明の効果】
本発明に係る半導体装置および半導体パッケージによれば、上述したように、パッケージ本体内に複数個の半導体チップを積み重ねるようにして搭載することができ、半導体装置の薄型化、小型化を図ることにより高集積化された半導体装置として提供することが可能となる。また、フリップチップ接合によることで高集積化された半導体装置を容易に得ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態の構成を示す断面図である。
【図２】半導体チップとパッケージ本体との接合部分の構成を拡大して示す説明図である。
【図３】半導体装置の製造方法を示す説明図である。
【図４】半導体装置の他の実施形態の構成を示す断面図である。
【図５】半導体装置の従来の構成例を示す断面図である。
【図６】パッケージ本体と半導体チップとパッケージ本体との接続部分の構成を拡大して示す説明図である。
【符号の説明】
１０ 半導体チップ
１０ａ 電極端子
１０ｂ バンプ
２０ パッケージ本体
２２ キャビティ
２４ 配線パターン
２４ａ ボンディングパッド
２４ｂ 接続電極
２５ ビア
２６ ランド
２８ 外部接続端子
３０、４０ 樹脂
５０ 加圧ツール
【発明の属する技術分野】
本発明は半導体装置および半導体パッケージに関し、より詳細には、フリップチップ接合を利用して半導体チップを複数個積み重ねて搭載した半導体装置およびこれに用いる半導体パッケージに関する。
【０００２】
【従来の技術】
半導体装置の多機能化、高密度化、大容量化とともに、単一の半導体装置内に複数の半導体チップを搭載した半導体装置が提供されており、半導体装置をよりコンパクトに形成するため、半導体チップを複数個積み重ねるようにして搭載した半導体装置が提案されている（たとえば、特許文献１、特許文献２参照）。
【０００３】
図５は、半導体チップ１０を積み重ねて搭載した半導体装置の従来の構成例を示す。同図に示す半導体装置は、パッケージ本体２０に設けたキャビティ２２内に、上段の半導体チップ１０の外形寸法が徐々に小さくなるように半導体チップ１０を積み重ね、各々の半導体チップ１０とパッケージ本体２０のキャビティ２２の内面側に形成されたボンディングパッド２４ａとをワイヤボンディングによって接続し、キャビティ２２に封止用の樹脂３０を充填して形成されたものである。
【０００４】
図６は、半導体チップ１０とパッケージ本体２０との接続部の構成を拡大して示している。パッケージ本体２０に形成されているキャビティ２２は、内側面が階段状となるように配線パターンが積層して形成されたものであり、各段にはキャビティ２２を囲む配置に配線パターン２４のボンディングパッド２４ａが形成されている。半導体チップ１０の電極端子１０ａは、積み重ねて配置される半導体チップ１０の外周縁に配置され、半導体チップ１０の電極端子１０ａとボンディングパッド２４ａとが段ごとにワイヤボンディングされる。
配線パターン２４はパッケージ本体２０の実装面に露出するランド２６とビア２５を介して電気的に接続されており、これによって半導体チップ１０の各々の電極端子１０ａはランド２６に接合される外部接続端子２８と電気的に接続される。
【０００５】
【特許文献１】
特開２００２−３４３９２８号公報
【特許文献２】
特開２０００−２９９４３１号公報
【０００６】
【発明が解決しようとする課題】
一つのパッケージ本体２０に複数の半導体チップ１０を積み重ねるようにして搭載する場合に、半導体チップ１０の電極端子１０ａとパッケージ本体２０のボンディングパッド２４ａとをワイヤボンディングによって接続する場合には、図５に示すように、上段に配置される半導体チップ１０の外形寸法を徐々に小さくし、各段の半導体チップ１０とボンディングパッド２４ａとがワイヤボンディングできるように配置される。
【０００７】
なお、半導体チップを積み重ねる際に、上下の半導体チップの間にスペーサを挟んで半導体チップを積み重ねるようにし、下段の半導体チップに接続されるボンディングワイヤと干渉しないようにして同じ大きさの半導体チップを積み重ねるようにする方法、下段の半導体チップについてはフリップチップ接合によってパッケージ本体に電気的に接続し、上段の半導体チップについてはワイヤボンディングによってパッケージ本体と電気的に接続するようにすることによって同じ大きさの半導体チップを積み重ねて搭載する方法等もある。
【０００８】
しかしながら、図５に示すようにワイヤボンディングによって半導体チップ１０とパッケージ本体２０とを電気的に接続する方法による場合は、ボンディングワイヤをキャビティ２２内に埋没するようにするため、パッケージ本体２０の厚さが一定以上必要になり、半導体装置の薄型化、小型化が十分に図れないという問題がある。また、ワイヤボンディングによる場合は、上段の半導体チップ１０とボンディングパッド２４ａとを接続するワイヤ長が長くなり、パッケージ本体２０の大きさの割りに大型の半導体チップ１０を搭載することができないという問題がある。
また、スペーサを介して半導体チップを積み重ねる場合も半導体装置の小型化に対しては非効率であり、フリップチップ接合とワイヤボンディング法とを利用する方法では半導体チップが２枚までしか搭載できないという不利がある。
【０００９】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、単一のパッケージ本体内に複数個の半導体チップを効率的に搭載することができ、半導体装置の小型化、薄型化を好適に図ることができるとともに、製造も容易な半導体装置およびその製造方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】
本発明は上記目的を達成するため、次の構成を備える。
すなわち、キャビティ内に半導体チップを積み重ねて搭載し、半導体チップとパッケージ本体に設けられた配線パターンとが電気的に接続して形成された半導体装置において、前記キャビティの内側面が階段状に形成されるとともに、キャビティの底部を含む各段部のチップ搭載面に前記配線パターンと電気的に接続する接続電極が設けられ、前記キャビティの各段部に前記接続電極とフリップチップ接合により半導体チップが搭載され、前記半導体チップとキャビティとの間および隣接する半導体チップとの間の隙間部分が樹脂によって封止されていることを特徴とする。
また、前記パッケージ本体の外面に前記配線パターンと電気的に接続して形成されたランドが設けられ、前記ランドにはんだボール等の外部接続端子が設けられていることを特徴とする。
【００１１】
また、前記半導体装置に用いる半導体パッケージであって、半導体チップを搭載するキャビティの内側面が階段状に形成されるとともに、キャビティの各段部のチップ搭載面に、フリップチップ接合によって搭載される半導体チップのパッド配置に合わせて、フリップチップ接合用の接続電極が設けられていることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面とともに詳細に説明する。
図１は本発明に係る半導体装置の一実施形態の構成を示す断面図である。本実施形態の半導体装置も図５に示す従来の半導体装置と同様に、パッケージ本体２０内に、複数の半導体チップ１０を積み重ねるようにして搭載したものである。パッケージ本体２０も、図５に示す従来のパッケージ本体２０と同様に、半導体チップ１０が収容されるキャビティ２２の内側面形状が階段状に形成されたものである。
【００１３】
本実施形態の半導体装置においてもっとも特徴とする構成は、フリップチップ接合によって半導体チップ１０をパッケージ本体２０に搭載したことにある。すなわち、パッケージ本体２０に形成されたキャビティ２２の階段状に形成された各段のチップ搭載面（段部の上面部分）にはパッケージ本体２０に搭載される半導体チップ１０のバンプ１０ｂの配置に合わせて接続電極２４ｂが形成されている。
半導体チップ１０のバンプ１０ｂはフリップチップ接合によってパッケージ本体２０の接続電極２４ｂに接合されるもので、たとえば金−金接合によって接合する場合には、バンプ１０ｂを金スタットによって形成し、接続電極２４ｂの表面に金めっきを施すようにすればよい。
【００１４】
図２に、半導体チップ１０と接続電極２４ｂとがフリップチップ接合によって接続されている状態を拡大して示す。接続電極２４ｂはパッケージ本体２０の内部に形成されている配線パターン２４と電気的に接続して形成されるとともに、キャビティ２２の各段のチップ搭載面の表面に露出するようにして形成されている。また、配線パターン２４はビア２５を介してパッケージ本体２０の実装面に形成されているランド２６に電気的に接続する。ランド２６には、はんだボール等の外部接続端子２８が接合され、これによって外部接続端子２８と半導体チップ１０とはビア２５、配線パターン２４、接続電極２４ｂを介して電気的に接続される。
【００１５】
図１に示すように、本実施形態の半導体装置はキャビティ２２の底部側から開口部側に向けて、徐々に大型となる半導体チップ１０が、キャビティ２２の段ごとにフリップチップ接合によって搭載されている。
４０はキャビティ２２と半導体チップ１０との間の隙間部分、および隣接する半導体チップ１０間の隙間部分を充填している樹脂である。キャビティ２２内の隙間部分を樹脂４０によって封止することにより、半導体装置の内部に水分等が侵入することを防止して半導体装置の信頼性を高めることができ、半導体チップ１０とパッケージ本体２０との接合性を良好にし、半導体チップ１０とパッケージ本体２０との電気的接続を確実にすることができる。
【００１６】
図３に、本実施形態の半導体装置の製造方法を示す。
図３（ａ）は、図１に示す半導体装置を形成するための半導体パッケージの断面図を示す。この半導体パッケージは、キャビティ２２の内側面が階段状に形成され、各段のチップ搭載面（段部の上面）に接続電極２４ｂが露出して形成されている。なお、キャビティ２２の底部にも半導体チップ１０を搭載するからキャビティ２２の底部の周縁部にも接続電極２４ｂが形成されている。
【００１７】
図３（ｂ）は、まず１枚目の半導体チップ１０を搭載するため、キャビティ２２の底部に樹脂４０を供給した状態を示す。１枚目の半導体チップ１０はキャビティ２２の最底部に搭載するもので、キャビティ２２の底部の段差領域内に配置できる外形寸法に形成されている。
樹脂４０は半導体チップ１０とキャビティ２２の底部との間の隙間部分を充填するとともに、半導体チップ１０の外側面とキャビティ２２の側面との間の隙間部分を充填するに必要な分量が供給される。
【００１８】
図３（ｃ）は１枚目の半導体チップ１０をキャビティ２２の底部に接合している状態を示す。半導体チップ１０のバンプ１０ｂをキャビティ２２の底部に形成されている接続電極２４ｂに対向させて位置合わせするとともに、加圧ツール５０により半導体チップ１０をパッケージ本体２０の底部に向けて加圧し、バンプ１０ｂを接続電極２４ｂにフリップチップ接合させる。樹脂４０は半導体チップ１０をフリップチップ接合する際に、押し広げられるようにして半導体チップ１０とキャビティ２２の底部との間に充填される。
加圧ツール５０およびパッケージ本体２０を支持する支持ブロックを加熱しながらフリップチップ接合することによって、半導体チップ１０を接続電極２４ｂに電気的に接続して接合するとともに、樹脂４０を加熱して硬化させる。
【００１９】
このように、キャビティ２２の下段側から、１枚ずつ半導体チップ１０を積み重ねるようにしてフリップチップ接合し、各段に半導体チップ１０を接合することによって図３（ｄ）に示す半導体装置を得ることができる。
次段の半導体チップ１０を積み重ねる際には、下段の半導体チップ１０はすでにパッケージ本体２０にフリップチップ接合され、樹脂４０は硬化した状態にあるから、下段の半導体チップ１０の裏面（上面）に所要量の樹脂４０を供給した後、図３（ｃ）に示すと同様に、加圧ツールを用いて当該段に搭載する半導体チップ１０を加圧しながら接続電極２４ｂにフリップチップ接合するとともに、樹脂４０を押し広げるようにして隙間部分を充填し、樹脂４０を硬化させるようにすればよい。
【００２０】
図３（ｅ）は、ランド２６にはんだボール等の外部接続端子２８を接合して半導体装置の完成体とした状態を示す。なお、製品によっては、はんだボール以外の外部接続端子を使用する場合もあり、外部接続端子２８を接合しない状態で完成体として使用することもある。また、図３ではパッケージ本体２０の底部側に外部接続端子２８を配置している（フェイスアップ）が、キャビティ２２の開口部側に外部接続端子２８を配置する（フェイスダウン）形態とすることも可能である。
【００２１】
本実施形態の半導体装置は、半導体チップ１０を３段に搭載した例であるが、半導体チップ１０の搭載数はとくに限定されるものではない。
図１に示す半導体装置の構成と図５に示す半導体装置の構成を比較すると明らかであるが、本発明に係る半導体装置では、キャビティ２２の内側面が階段状に形成されることと対応してキャビティ２２の底部側からキャビティ２２の開口部側に向けて徐々に大型となる半導体チップ１０が搭載される。したがって、パッケージ本体２０の内部スペースを有効に利用して効率的に半導体チップ１０を搭載することが可能となる。これによって、より高集積化された半導体装置として提供することが可能となる。また、フリップチップ接合によって半導体チップ１０を搭載したことによって、パッケージ本体２０の薄型化、小型化を効率的に図ることが可能となる。
【００２２】
なお、図４に示す半導体装置は、パッケージ本体２０の最外部に配置する半導体チップ１０の外形寸法をパッケージ本体２０の外形寸法を一致させた例である。図１に示すようにしてキャビティ２２に半導体チップ１０を搭載した後、最外部に位置する半導体チップ１０の外形位置に合わせてパッケージ本体２０を切断することによって半導体チップ１０と同サイズの半導体装置として得ることができる。パッケージ本体２０を大判の基板として形成し、半導体チップ１０を各々のキャビティに搭載した後、大判の基板を最外部の半導体チップ１０の外形位置に合わせて切断する方法も可能である。もちろん、個片のパッケージ本体２０を最外部の半導体チップ１０と同一の外形寸法に形成しておき、樹脂４０により封止するようにして最外部の半導体チップ１０を搭載することによって図４に示す形態の半導体装置を得ることも可能である。
【００２３】
また、上記実施形態においては、一つの半導体パッケージにはキャビティ２２を一つ形成した例について説明したが、一つの半導体パッケージに複数のキャビティ２２を形成し、各々のキャビティ２２に半導体チップ１０を積み重ねるように搭載し、全体としてより複合化された半導体装置として構成することも可能である。本発明に係る半導体装置であれば、半導体チップ１０を複数個積み重ねた場合でも十分に薄型化が可能であり、これによって複合化された半導体装置であって好適に薄型化、小型化が図られた製品として提供することが可能となる。
【００２４】
【発明の効果】
本発明に係る半導体装置および半導体パッケージによれば、上述したように、パッケージ本体内に複数個の半導体チップを積み重ねるようにして搭載することができ、半導体装置の薄型化、小型化を図ることにより高集積化された半導体装置として提供することが可能となる。また、フリップチップ接合によることで高集積化された半導体装置を容易に得ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態の構成を示す断面図である。
【図２】半導体チップとパッケージ本体との接合部分の構成を拡大して示す説明図である。
【図３】半導体装置の製造方法を示す説明図である。
【図４】半導体装置の他の実施形態の構成を示す断面図である。
【図５】半導体装置の従来の構成例を示す断面図である。
【図６】パッケージ本体と半導体チップとパッケージ本体との接続部分の構成を拡大して示す説明図である。
【符号の説明】
１０ 半導体チップ
１０ａ 電極端子
１０ｂ バンプ
２０ パッケージ本体
２２ キャビティ
２４ 配線パターン
２４ａ ボンディングパッド
２４ｂ 接続電極
２５ ビア
２６ ランド
２８ 外部接続端子
３０、４０ 樹脂
５０ 加圧ツール
Claims (3)
- キャビティ内に半導体チップを積み重ねて搭載し、半導体チップとパッケージ本体に設けられた配線パターンとが電気的に接続して形成された半導体装置において、
前記キャビティの内側面が階段状に形成されるとともに、キャビティの底部を含む各段部のチップ搭載面に前記配線パターンと電気的に接続する接続電極が設けられ、
前記キャビティの各段部に前記接続電極とフリップチップ接合により半導体チップが搭載され、
前記半導体チップとキャビティとの間および隣接する半導体チップとの間の隙間部分が樹脂によって封止されていることを特徴とする半導体装置。 - 前記パッケージ本体の外面に前記配線パターンと電気的に接続して形成されたランドが設けられ、前記ランドにはんだボール等の外部接続端子が設けられていることを特徴とする請求項１記載の半導体装置。
- 請求項１記載の半導体装置に用いる半導体パッケージであって、
半導体チップを搭載するキャビティの内側面が階段状に形成されるとともに、キャビティの各段部のチップ搭載面に、フリップチップ接合によって搭載される半導体チップのパッド配置に合わせて、フリップチップ接合用の接続電極が設けられていることを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003010701A JP2004228117A (ja) | 2003-01-20 | 2003-01-20 | 半導体装置および半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003010701A JP2004228117A (ja) | 2003-01-20 | 2003-01-20 | 半導体装置および半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004228117A true JP2004228117A (ja) | 2004-08-12 |
Family
ID=32899818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003010701A Pending JP2004228117A (ja) | 2003-01-20 | 2003-01-20 | 半導体装置および半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004228117A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318076A (ja) * | 2006-05-25 | 2007-12-06 | Samsung Electro Mech Co Ltd | Ｓｉｐモジュール |
| JP2011176279A (ja) * | 2010-01-27 | 2011-09-08 | Honeywell Internatl Inc | 多層集積回路パッケージ |
| CN103081103A (zh) * | 2010-09-01 | 2013-05-01 | 甲骨文国际公司 | 制造斜坡-叠层芯片封装的固定装置 |
| CN105659382A (zh) * | 2013-10-21 | 2016-06-08 | 甲骨文国际公司 | 用于控制堆叠裸片的位置的技术 |
| CN109411361A (zh) * | 2016-07-17 | 2019-03-01 | 高锦 | 一种叠层集成电路封装结构的封装方法 |
-
2003
- 2003-01-20 JP JP2003010701A patent/JP2004228117A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318076A (ja) * | 2006-05-25 | 2007-12-06 | Samsung Electro Mech Co Ltd | Ｓｉｐモジュール |
| JP2011176279A (ja) * | 2010-01-27 | 2011-09-08 | Honeywell Internatl Inc | 多層集積回路パッケージ |
| CN103081103A (zh) * | 2010-09-01 | 2013-05-01 | 甲骨文国际公司 | 制造斜坡-叠层芯片封装的固定装置 |
| CN105659382A (zh) * | 2013-10-21 | 2016-06-08 | 甲骨文国际公司 | 用于控制堆叠裸片的位置的技术 |
| JP2016533640A (ja) * | 2013-10-21 | 2016-10-27 | オラクル・インターナショナル・コーポレイション | スタック化されたダイの位置を制御するための技術 |
| CN109411361A (zh) * | 2016-07-17 | 2019-03-01 | 高锦 | 一种叠层集成电路封装结构的封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8786102B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20110115085A1 (en) | Semiconductor device and method of fabricating the same | |
| KR101190920B1 (ko) | 적층 반도체 패키지 및 그 제조 방법 | |
| KR20130059305A (ko) | 반도체 디바이스 제조 방법 | |
| JP2005183923A (ja) | 半導体装置およびその製造方法 | |
| US10699988B2 (en) | Chip packaging method and package structure | |
| KR101227792B1 (ko) | 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈 | |
| JP2007027526A (ja) | 両面電極パッケージ及びその製造方法 | |
| TWI416700B (zh) | 晶片堆疊封裝結構及其製造方法 | |
| JP2004165283A (ja) | 半導体装置 | |
| JP2011159942A (ja) | 電子装置の製造方法及び電子装置 | |
| JP5547703B2 (ja) | 半導体装置の製造方法 | |
| JP2010263108A (ja) | 半導体装置及びその製造方法 | |
| JP2004228117A (ja) | 半導体装置および半導体パッケージ | |
| US11227814B2 (en) | Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof | |
| TWI467729B (zh) | 射頻模組之封裝結構及其製造方法 | |
| JP4417974B2 (ja) | 積層型半導体装置の製造方法 | |
| US7635642B2 (en) | Integrated circuit package and method for producing it | |
| US8105877B2 (en) | Method of fabricating a stacked type chip package structure | |
| TWI435434B (zh) | 省略中介板之半導體封裝方法及其使用之底晶片 | |
| JP4695796B2 (ja) | 半導体装置、半導体装置ユニットおよびその製造方法 | |
| JP2002237566A (ja) | 半導体装置の３次元実装構造体とその製造方法 | |
| JP2001007238A (ja) | ウエハーレベルの集積回路装置のパッケージ方法 | |
| JP2007048860A (ja) | 半導体装置とその製造方法 | |
| JP2003133509A (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050928 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20051004 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |