JP2004165283A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004165283A JP2004165283A JP2002327091A JP2002327091A JP2004165283A JP 2004165283 A JP2004165283 A JP 2004165283A JP 2002327091 A JP2002327091 A JP 2002327091A JP 2002327091 A JP2002327091 A JP 2002327091A JP 2004165283 A JP2004165283 A JP 2004165283A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- semiconductor
- underfill resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】回路基板にバンプ接続される第１の半導体チップ上に第２ないしそれ以降の半導体チップを順次積載して成る半導体装置に関し、第１の半導体チップの厚さが１５０μｍ ないしそれ以下の範囲においても、所定の部位以外に対するアンダーフィル樹脂の好ましくない付着を回避可能とし、工程の能率ならびに信頼性を向上することを目的とする。
【解決手段】第１の半導体チップと第２の半導体チップの側面が、第１の半導体チップと回路基板との間に充填されたアンダーフィル樹脂の一部の延在した樹脂によって覆われるように構成する。
【選択図】 図１
【解決手段】第１の半導体チップと第２の半導体チップの側面が、第１の半導体チップと回路基板との間に充填されたアンダーフィル樹脂の一部の延在した樹脂によって覆われるように構成する。
【選択図】 図１
Description
【０００１】
【産業上の利用分野】
本発明は、半導体装置に係り、特に、複数の半導体チップが回路基板上に順次堆積されかつ該回路基板に電気的に接続されて成る半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の小型化、高性能化、高機能化の要求に伴って、図９にに示すような、半導体チップを積み重ねた構造の半導体装置が開示されている。（例えば特許文献１または２）
【０００３】
【特許文献１】
特開平５−４７７９９８号公報（第２頁、第１図）
【０００４】
【特許文献２】
特開平７−３２６７１０号公報（第２〜３頁、第１図）
この構造において、下方の半導体チップ２はバンプ４を有し、バンプ４を介して回路基板１にフリップチップ接続され、上方の半導体チップ３は、金やアルミニウムから成る細線５により、回路基板１にワイヤボンディングされている。図において符号６は、半導体チップ２と回路基板１との間に充填されたアンダーフィル樹脂が半導体チップ２の側面に延在して形成されたフィレット６である。
【０００５】
【発明が解決しようとする課題】
上記のような半導体装置をさらに薄型化、高密度化するためには、半導体チップの厚さを小さくすることが必要となる。しかし、半導体チップを薄くすると、半導体チップの側面に形成されるフィレットの量が少なくなり、また、フィレットを均一かつ確実に形成することが困難となる。その結果、試験や実際の稼働時の温度サイクルによって半導体チップと回路基板間に生じる熱応力に対するフィレットの緩和効果が小さくなり、バンプ接続に対する信頼性が低下する。
【０００６】
さらに、半導体チップが薄くなると、アンダーフィル樹脂の充填工程において種々の不都合が生じる。例えば、ペースト状またはフィルム状のアンダーフィル樹脂を、あらかじめ、半導体チップと回路基板との間に供給したのち、半導体チップに荷重と、必要に応じて熱または超音波を印加して、半導体チップを回路基板にフリップチップ接続する方法（アンダーフィル先入れ）の場合には、半導体チップの下から押し出されて周辺部に流れ出すアンダーフィル樹脂の量が半導体チップの側面の面積に対して過剰になりやすい。このため、（１） 半導体チップに対する吸着保持および荷重を印加する治具（ボンディングツール）の表面にアンダーフィル樹脂が付着しやすく、その結果、付着した樹脂を除去するための手間がかかり、生産性が低下する、（２） ボンディングツールに付着したアンダーフィル樹脂が硬化して、半導体チップに対する吸着保持の不具合が生じる、（３） ボンディングツールに付着したアンダーフィル樹脂が半導体チップの裏面に転写され、これが硬化すると、以後の工程において半導体チップの吸着不良や寸法不良を生じる等の問題がある。
【０００７】
上記の問題を回避しようとして、アンダーフィル樹脂の供給を少なくすると、半導体チップと回路基板間に未充填部分やボイドが発生したり、回路基板側面におけるアンダーフィル樹脂のフィレット形成が不十分となり、前述のような半導体装置の信頼性の低下を生じる。
一方、半導体チップを回路基板にフリップチップ接続したのち、チップ−基板間にアンダーフィル樹脂を注入する方法（アンダーフィル後入れ）の場合には、半導体チップ端部にディスペンスしたアンダーフィル樹脂が半導体チップの裏面に這い上がりやすくなる。このため、前記と同様に、半導体チップ裏面で硬化したアンダーフィル樹脂による吸着不良や寸法不良を生じやすくなる。
【０００８】
これに対して、（ｉ） アンダーフィル樹脂をディスペンスする速度を低く設定する、（ｉｉ）一回当たりのアンダーフィル樹脂のディスペンス量を少なくし、複数回ディスペンスする、（ｉｉｉ） 半導体チップから離れた場所にアンダーフィル樹脂をディスペンスする等の対策が考えられるが、アンダーフィル樹脂の充填に要する時間が長くなり、生産効率が低下する、（ｉｉｉ） の場合には、さらに、アンダーフィル樹脂をディスペンスする領域を確保するために、回路基板に余分な面積を必要とする、また、チップサイズパッケージのような半導体チップと回路基板とがほぼ同じ寸法である場合には適用できない等の問題がある。
【０００９】
以上のような問題は、半導体チップの厚さが１５０ μｍ 乃至それ以下になると顕著になる。
本発明は、上記従来の問題点を解決することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的は、第１の半導体チップと、該第１の半導体チップの第１の主面に載置された第２の半導体チップと、該第１の半導体チップおよび該第２の半導体チップを外部回路に電気的に接続するための回路基板とから成り、該第１の半導体チップはその第２の主面が該回路基板に対向するようにして該回路基板に搭載されており且つ該第１の半導体チップの該第２の主面と該回路基板との間に充填するために供給された樹脂の一部が延在して該第１および第２の半導体チップの側面を覆っていることを特徴とする本発明の半導体装置、または、第１の半導体チップの上に第２の半導体チップを載置し且つ固定する工程と、次いで該第１の半導体チップを回路基板にバンプ接続する工程とを含むことを特徴とする本発明の半導体装置の製造方法によって達成される。
【００１１】
【作用】
回路供給にバンプ接続する半導体チップ上にあらかじめ第２乃至それ以降の半導体チップを載置しておくことにより、個々の半導体チップの厚さが小さくても総合的な厚さを充分大きくすることができ、その結果として、アンダーフィル樹脂が半導体チップの上表面に這い上がることを防止でき、また、充分な量のアンダーフィル樹脂を供給でき、半導体チップの側面に理想的な樹脂フィレットを形成することができ、半導体装置の信頼性の確保および製造能率の向上が可能となる。
【００１２】
【発明の実施の形態】
図１は本発明の第１の実施例を説明するための要部断面図であり、請求項１の半導体装置の特徴を例示している。第１の半導体チップ１２の１主面上には第２の半導体チップ１３が載置されている。第１の半導体チップ１２は回路基板１０に第２の主面を向けて搭載されている。第１の半導体チップ１２は、例えば突起電極（バンプ）１４によって、回路基板１０表面に形成されている回路パターンに電気的に接続されている。バンプ１４の代わりに、例えば導体箔から成るいわゆるＴＡＢ電極で接続されていてもよい。
【００１３】
第１および第２の半導体チップ１２および１３の側面には、回路基板１０から延在する樹脂から成るフィレット（またはメニスカス）１６によって覆われている。この樹脂としては、第１の半導体チップ１２と回路基板１０との間に充填されるアンダーフィル樹脂の一部を用いるのが好都合である。しかし、アンダーフィル樹脂を充填後に、別の樹脂を塗布して形成してもよい。また、少なくとも第１の半導体チップ１２の側面の全体が、樹脂によって覆われているのが好ましいが、従来の問題点で述べたような熱応力に起因する信頼性低下を考慮した上で、必要に応じて第１および第２の半導体チップ１２および１３のそれぞれの側面が部分的に覆われるように塗布されていてもよい。
【００１４】
第２の半導体チップ１３は、例えば細線（ワイヤ）１５によって、回路基板１０表面の回路パターンに電気的に接続されている。また、第１および第２の半導体チップ１２および１３は、例えば絶縁性の接着剤１７によって接合されている。しかし、接着剤１７を用いることは本質的ではない。このようにして結合された第１および第２の半導体チップ１２および１３と回路基板１０とがモールド樹脂１８によって覆われる。回路基板１０の下面には半導体チップ１２および１３を外部回路に接続するためのハンダボール１９が形成されている。
【００１５】
図１を参照して説明した本発明の構造によれば、第１の半導体チップ１２を１５０μｍ 以下の厚さにしても、第２の半導体チップ１３および接着剤１７を含めた全体の厚さ（高さ）が、フィレット１６の這い上がりを回避するのに充分な範囲にあるため、必要な量のフィレット１６を形成でき、かつ、アンダーフィル樹脂の注入工程における能率を低下させる必要もない。また、温度サイクルに対する信頼性を向上することができる。さらに、第１および第２の半導体チップ１２および１３の個々の厚さを小さくすることができるため、半導体装置の薄型化および高密度化が可能となる。
【００１６】
図２は本発明の第２の実施例を説明するための要部断面図であり、請求項３の半導体装置の特徴を例示している。第１の半導体チップ１２には、その２主面間を貫通する貫通配線２５が形成されており、貫通配線２５の両端に形成されているバンプ１４によって回路基板１０および第２の半導体チップ１３に電気的に接続されている。他の実施例と同様に、第１の半導体チップ１２と第２の半導体チップ１３とは、例えば接着剤１７により固定されており、第１の半導体チップ１２と回路基板１０との間にはアンダーフィル樹脂が充填されており、第１および第２の半導体チップ１２および１３の側面は、例えばアンダーフィル樹脂の一部から成るフィレット１６によりが覆われている。
【００１７】
図２の構造においても、図１の実施例の場合と同様に、必要な量のフィレット１６を形成でき、かつ、アンダーフィル樹脂の注入工程における能率を低下させる必要もない。また、温度サイクルに対する信頼性を向上することができる。さらに、第１および第２の半導体チップ１２および１３の個々の厚さを小さくすることができるため、半導体装置の薄型化および高密度化が可能となる等の利点が得られる。さらに、この構造によれば、第２の半導体チップ１３をワイヤを用いずに回路基板１０に接続するので、モールド樹脂１８によるパッケージを薄型化することができる。
【００１８】
また、第１の半導体チップ１２は、回路基板１０の電極パターンに応じていずれの主面を回路基板１０側に向けて、回路基板１０に搭載することもできる。すなわち、第１の半導体チップ１２は、回路形成面を上向きまたは下向きのいずれにも設定できる。この特徴を利用すると、例えば第１および第２の半導体チップ１２および１３がメモリチップの場合、両チップの回路形成面を下に向けて積載することができる。これにより、いわゆるミラーチップを不要とし、大容量化を容易にする利点がある。
【００１９】
図３は、図２と同様の貫通配線２５を利用して、２つ以上の半導体チップを積載した本発明の第３の実施例を示す要部断面図である。第１の半導体チップ１２と第２の半導体チップ１３との間に、貫通配線２５を有する第３以降の半導体チップ１３１が互いに積載されるようにして挿入された構造とみることができる。互いに隣接する半導体チップは、例えば接着剤１７によって相互に固定されている。すなわち、第１、第２および第３以降の半導体チップ１２、１３および１３１が相互に固定された状態で回路基板１０に搭載され、アンダーフィル樹脂の充填とフィレット１６の形成が行われたものである。したがって、フィレット１６の形成がより容易となる。言い換えれば、半導体チップ１２、１３および１３１のそれぞれの厚さをより薄くすることができ、その結果、薄型を維持しながらより高密度化された半導体装置を提供することが可能となる。
【００２０】
図４は本発明の第４の実施例を説明するための要部断面図であり、図３に示す第３の実施例の変形例に相当する。本実施例においては、第１および第２の半導体チップ１２および１３の間に第３の半導体チップ１３２が挿入された構造であるが、第３の半導体チップ１３２は、その断面寸法が、第１および第２の半導体チップ１２および１３のそれに較べて小さく、また、第１および第３の半導体チップ１２および１３２は、それぞれ、異なった位置に貫通配線２５を有する。また、第１および第２の半導体チップ１２および１３のそれぞれの表面には再配線２５１が形成されており、第１の半導体チップ１２の貫通配線２５の一端は再配線２５１に接続されている。第３の半導体チップ１３２の貫通配線２５の両端は、その両側に位置する再配線２５１に接続されている。このようにして、各半導体チップにおける貫通配線の形成位置を異ならせることができ、また、寸法や形状の異なる半導体チップ間を貫通配線で接続することができる。したがって、各半導体チップにおける端子配置等の設計に関する自由度を増大することができる。
【００２１】
第１の半導体チップ１２と回路基板１０との間にはアンダーフィル樹脂が充填されており、その一部から成るフィレット１６により、少なくとも第１および第３の半導体チップ１２および１３２の側面が覆われている。
図５は本発明の第５の実施例を説明するための要部断面図であり、図１乃至図４に示す各実施例の特徴を部分的に備えた変形例に相当する。すなわち、第１の半導体チップ１２は貫通配線２５を有し、第１および第２の半導体チップ１２および１３は貫通配線２５によって電気的に接続されている。第２の半導体チップ１３上には、第３および第４の半導体チップ１３３が、電極端子が形成されたそれぞれの面を上側に向けて順次積載されており、各電極端子は、細線１５によって、回路基板１０に形成されている電極端子と電気的に接続されている。第１乃至第４の半導体チップ１２乃至１３３の隣接するものどうしは、例えば接着剤１７によって相互に固定されている。第１の半導体チップ１２と回路基板１０との間にはアンダーフィル樹脂が充填されており、その一部から成るフィレット１６により、第１および第２の半導体チップ１２および１３の側面が覆われている。
【００２２】
図５の構造により、前記各実施例の特徴による利点を享受できる。なお、図５においては、第２の半導体チップ１３は、第１の半導体チップ１２より大きな断面寸法を有する。このことは、第１および第２の半導体チップ１２および１３の側面がフィレット１６で覆われるように制御する上で有利である。すなわち、第１乃至第４の半導体チップ１２乃至１３３を、例えば接着剤１７によって相互に固定したのち、回路基板１０に搭載してもよいし、あるいは、第１および第２の半導体チップ１２および１３のみを接着剤１７等により相互に固定し、回路基板１０へ搭載したのち、第３および第４の半導体チップ１３３を順次積載してもよい。この場合、アンダーフィル樹脂の充填を、第３および第４の半導体チップ１３３を積載する前または積載した後のいずれに行うかは、必要に応じて任意に選択できるからである。さらに、第３の半導体チップ１３３が第２の半導体チップ１３より大きな断面寸法を有するようにしても差し支え乃至、また、第３および第４の半導体チップ１３３の相互の断面寸法の大小についても、必要に応じて任意に選択できる。
【００２３】
図６（ａ）乃至（ｄ）は本発明の第６の実施例を説明するための要部断面図であり、請求項５の半導体装置の製造方法を例示している。図６（ａ）を参照して、チップトレー１０１には、半導体チップの位置決め用の、例えば凹部が設けられており、その中に第１の半導体チップ１２が載置されている。一方、チップトレー１０１に対向して、上方に配置されているダイコレット１０２には、例えば真空吸引により、第２の半導体チップ１３が固定されている。第２の半導体チップ１３の下面には、例えば接着剤１７が塗布されている。
【００２４】
次いで、ダイコレット１０２を矢印の方向に移動し、図６（ｂ）に示すように、第１の半導体チップ１２に第２の半導体チップ１３を載置する。第１および第２の半導体チップ１２および１３は、接着剤１７により相互に固定された複合体１００となる。
次いで、図６（ｃ）に示すように、第１および第２の半導体チップから成る複合体１００を、ボンディングツール１０３で真空吸引し、回路基板１０上に移動したのち、ボンディングツール１０３を矢印の方向に移動し、図６（ｄ）に示すように、回路基板１０に搭載する。このようにして、第１および第２の半導体チップから成る複合体１００と回路基板１０とから成る半導体装置が形成される。
【００２５】
図７（ａ）乃至（ｄ）は、図６（ａ）乃至（ｄ）を参照して説明した半導体装置の製造方法において、アンダーフィル樹脂を充填する１実施例を説明するための要部断面図であり、アンダーフィル樹脂のいわゆる先入れの場合に該当する。図７（ａ）に示すように、回路基板１０における、後述する複合体が搭載される領域に、ノズル１０４から所定量のアンダーフィル樹脂１６１を塗布する。所定量は、複合体を構成する半導体チップの側面に、アンダーフィル樹脂の一部から成るフィレットが形成されるのに必要かつ充分な量である。
【００２６】
次いで、図７（ｂ）に示すように、アンダーフィル樹脂１６１が塗布された回路基板１０上に、図６（ｂ）を参照して説明したような、第１および第２の半導体チップから成る複合体１００を、ボンディングツール１０３により真空吸引して配置し、矢印で示す方向に移動し、図７（ｃ）に示すように、回路基板１０に搭載する。複合体１００、正確には第１の半導体チップ１２と回路基板１０との間にはアンダーフィル樹脂１６１が充填され、その一部が複合体１００の周囲に押し出される。
【００２７】
次いで、ボンディングツール１０３による真空吸引を解除し、複合体１００から離す。必要に応じて熱処理を施し、アンダーフィル樹脂の流動性を高める。このようにして、図７（ｄ）に示すように、複合体１００を構成する第１および第２の半導体チップの側面を覆うフィレット１６が形成される。
図８（ａ）乃至（ｂ）は、図６（ａ）乃至（ｄ）を参照して説明した半導体装置の製造方法において、アンダーフィル樹脂を充填する別の実施例を説明するための要部断面図であり、アンダーフィル樹脂のいわゆる後入れの場合に該当する。
【００２８】
図８（ａ）を参照して、図６（ｄ）に示したようにして第１および第２の半導体チップから成る複合体１００が搭載された回路基板１０を用意し、複合体１００近傍に、ノズル１０４からアンダーフィル樹脂１６１を流下する。複合体１００に接触したアンダーフィル樹脂１６１は、毛細管現象により、複合体１００、正確には第１の半導体チップ１２と回路基板１０との間の隙間に流れ込み、隙間全体を密に充填する。必要に応じて、複合体１００の周囲に余分なアンダーフィル樹脂１６１を供給すると共に熱処理を施す。このようにして、図８（ｂ）に示すように、複合体１００の周囲全体に望ましい形状のフィレット１６が形成される。
【００２９】
本発明は、以下の態様を含むものとする。
（付記１） 第１の半導体チップと、該第１の半導体チップの第１の主面に載置された第２の半導体チップと、該第１の半導体チップおよび該第２の半導体チップを外部回路に電気的に接続するための回路基板とから成り、該第１の半導体チップはその第２の主面が該回路基板に対向するようにして該回路基板に搭載されており且つ該第１および第２の半導体チップのそれぞれの側面が該回路基板から該側面に延在する樹脂によって覆われていることを特徴とする半導体装置。
【００３０】
（付記２） 前記第１の半導体チップは前記第２の主面に複数の突起電極を有し且つ該突起電極によって前記回路基板に電気的に接続されていることを特徴とする付記１記載の半導体装置。
（付記３） 前記第１の半導体チップは前記第１の主面に前記第２の主面における前記複数の突起電極を投影したそれぞれの位置に第２の突起電極を有し且つ各々の該第２の突起電極は該第２の主面における該複数の突起電極の対応する一つに該半導体チップ内部を貫通する配線により相互接続されていることを特徴とする付記２記載の半導体装置。
【００３１】
（付記４） 少なくとも前記第１の半導体チップの側面の全体が前記樹脂によって覆われていることを特徴とする付記１記載の半導体装置。
（付記５） 前記第１の半導体装置の前記第２の主面と前記回路基板との間にアンダーフィル樹脂が充填されており且つ該第１の半導体装置および前記第２の半導体装置のそれぞれの側面を覆う樹脂は該アンダーフィル樹脂の一部であることを特徴とする付記１記載の半導体装置。
【００３２】
（付記６） 前記第２の半導体チップは前記第１の半導体チップの前記第１の主面に接着剤で固定されていることを特徴とする付記１記載の半導体装置。
（付記７） 前記第２の半導体チップ上に第３乃至それ以降の複数の半導体チップが順次載置され且つ隣接する半導体チップが接着剤で相互に固定されていることを特徴とする付記６記載の半導体装置。
【００３３】
（付記８） 前記第１の半導体チップは１５０μｍ 乃至それ以下の厚さを有することを特徴とする付記１記載の半導体装置。
（付記９） 第１の半導体チップの上に第２の半導体チップを載置し且つ固定する工程と、次いで該第１の半導体チップを回路基板にバンプ接続する工程とを含むことを特徴とする半導体装置の製造方法。
【００３４】
（付記１０） 前記第１の半導体チップと前記回路基板との間にアンダーフィル樹脂を供給したのち該第１の半導体チップを該回路基板にバンプ接続することを特徴とする付記９記載の半導体装置の製造方法。
（付記１１） 前記第１の半導体チップを前記回路基板にバンプ接続したのちに該第１の半導体チップと該回路基板との間にアンダーフィル樹脂を供給することを特徴とする付記９記載の半導体装置の製造方法。
【００３５】
【発明の効果】
以上述べたように、本発明においては、複数の半導体チップをあらかじめ積載して相互に固定した複合体を回路基板に搭載する。したがってフィレットを形成する対象となる半導体チップの側面の高さが大きくなるため、個々の半導体チップの厚さ、特に回路基板に直接対向する最下層の半導体の厚さが小さくても、アンダーフィル樹脂が半導体チップ上面に這い上がり、半導体チップの寸法不良を生じたり、あるいは、前記ダイコレット等の治具に転写されて、これら治具の動作障害を生じることがない。このことは、半導体チップの厚さをより薄くすることを可能とし、半導体装置の薄型化、高密度化、コスト低減を可能とすることを意味する。また、アンダーフィル樹脂のディスペンス位置、ディスペンス速度、ディスペンス回数等に関する制約を緩和し、生産性を向上可能とする。また、望ましい形状のフィレットを形成するに必要な充分な量のアンダーフィル樹脂を供給できるため、半導体装置の熱サイクルに対する信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための要部断面図
【図２】本発明の第２の実施例を説明するための要部断面図
【図３】本発明の第３の実施例を説明するための要部断面図
【図４】本発明の第４の実施例を説明するための要部断面図
【図５】本発明の第５の実施例を説明するための要部断面図
【図６】本発明の第６の実施例を説明するための要部断面図
【図７】アンダーフィル樹脂を充填する１実施例を説明するための要部断面図
【図８】アンダーフィル樹脂を充填する別の実施例を説明するための要部断面図
【図９】複数の半導体チップを積載して成る従来の半導体装置を示す断面図
【符号の説明】
１， １０ 回路基板
２， ３， １２，１３，１３１，１３２，１３３ 半導体チップ
４，１４ バンプ
５，１５ 細線
６，１６ フィレット
１７ 接着剤
１８ モールド樹脂
１９ ハンダボール
２５ 貫通配線
２５１ 再配線
１００ 複合体
１０１ チップトレー
１０２ ダイコレット
１０３ ボンディングツール
１０４ ノズル
１６１ アンダーフィル樹脂
【産業上の利用分野】
本発明は、半導体装置に係り、特に、複数の半導体チップが回路基板上に順次堆積されかつ該回路基板に電気的に接続されて成る半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の小型化、高性能化、高機能化の要求に伴って、図９にに示すような、半導体チップを積み重ねた構造の半導体装置が開示されている。（例えば特許文献１または２）
【０００３】
【特許文献１】
特開平５−４７７９９８号公報（第２頁、第１図）
【０００４】
【特許文献２】
特開平７−３２６７１０号公報（第２〜３頁、第１図）
この構造において、下方の半導体チップ２はバンプ４を有し、バンプ４を介して回路基板１にフリップチップ接続され、上方の半導体チップ３は、金やアルミニウムから成る細線５により、回路基板１にワイヤボンディングされている。図において符号６は、半導体チップ２と回路基板１との間に充填されたアンダーフィル樹脂が半導体チップ２の側面に延在して形成されたフィレット６である。
【０００５】
【発明が解決しようとする課題】
上記のような半導体装置をさらに薄型化、高密度化するためには、半導体チップの厚さを小さくすることが必要となる。しかし、半導体チップを薄くすると、半導体チップの側面に形成されるフィレットの量が少なくなり、また、フィレットを均一かつ確実に形成することが困難となる。その結果、試験や実際の稼働時の温度サイクルによって半導体チップと回路基板間に生じる熱応力に対するフィレットの緩和効果が小さくなり、バンプ接続に対する信頼性が低下する。
【０００６】
さらに、半導体チップが薄くなると、アンダーフィル樹脂の充填工程において種々の不都合が生じる。例えば、ペースト状またはフィルム状のアンダーフィル樹脂を、あらかじめ、半導体チップと回路基板との間に供給したのち、半導体チップに荷重と、必要に応じて熱または超音波を印加して、半導体チップを回路基板にフリップチップ接続する方法（アンダーフィル先入れ）の場合には、半導体チップの下から押し出されて周辺部に流れ出すアンダーフィル樹脂の量が半導体チップの側面の面積に対して過剰になりやすい。このため、（１） 半導体チップに対する吸着保持および荷重を印加する治具（ボンディングツール）の表面にアンダーフィル樹脂が付着しやすく、その結果、付着した樹脂を除去するための手間がかかり、生産性が低下する、（２） ボンディングツールに付着したアンダーフィル樹脂が硬化して、半導体チップに対する吸着保持の不具合が生じる、（３） ボンディングツールに付着したアンダーフィル樹脂が半導体チップの裏面に転写され、これが硬化すると、以後の工程において半導体チップの吸着不良や寸法不良を生じる等の問題がある。
【０００７】
上記の問題を回避しようとして、アンダーフィル樹脂の供給を少なくすると、半導体チップと回路基板間に未充填部分やボイドが発生したり、回路基板側面におけるアンダーフィル樹脂のフィレット形成が不十分となり、前述のような半導体装置の信頼性の低下を生じる。
一方、半導体チップを回路基板にフリップチップ接続したのち、チップ−基板間にアンダーフィル樹脂を注入する方法（アンダーフィル後入れ）の場合には、半導体チップ端部にディスペンスしたアンダーフィル樹脂が半導体チップの裏面に這い上がりやすくなる。このため、前記と同様に、半導体チップ裏面で硬化したアンダーフィル樹脂による吸着不良や寸法不良を生じやすくなる。
【０００８】
これに対して、（ｉ） アンダーフィル樹脂をディスペンスする速度を低く設定する、（ｉｉ）一回当たりのアンダーフィル樹脂のディスペンス量を少なくし、複数回ディスペンスする、（ｉｉｉ） 半導体チップから離れた場所にアンダーフィル樹脂をディスペンスする等の対策が考えられるが、アンダーフィル樹脂の充填に要する時間が長くなり、生産効率が低下する、（ｉｉｉ） の場合には、さらに、アンダーフィル樹脂をディスペンスする領域を確保するために、回路基板に余分な面積を必要とする、また、チップサイズパッケージのような半導体チップと回路基板とがほぼ同じ寸法である場合には適用できない等の問題がある。
【０００９】
以上のような問題は、半導体チップの厚さが１５０ μｍ 乃至それ以下になると顕著になる。
本発明は、上記従来の問題点を解決することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的は、第１の半導体チップと、該第１の半導体チップの第１の主面に載置された第２の半導体チップと、該第１の半導体チップおよび該第２の半導体チップを外部回路に電気的に接続するための回路基板とから成り、該第１の半導体チップはその第２の主面が該回路基板に対向するようにして該回路基板に搭載されており且つ該第１の半導体チップの該第２の主面と該回路基板との間に充填するために供給された樹脂の一部が延在して該第１および第２の半導体チップの側面を覆っていることを特徴とする本発明の半導体装置、または、第１の半導体チップの上に第２の半導体チップを載置し且つ固定する工程と、次いで該第１の半導体チップを回路基板にバンプ接続する工程とを含むことを特徴とする本発明の半導体装置の製造方法によって達成される。
【００１１】
【作用】
回路供給にバンプ接続する半導体チップ上にあらかじめ第２乃至それ以降の半導体チップを載置しておくことにより、個々の半導体チップの厚さが小さくても総合的な厚さを充分大きくすることができ、その結果として、アンダーフィル樹脂が半導体チップの上表面に這い上がることを防止でき、また、充分な量のアンダーフィル樹脂を供給でき、半導体チップの側面に理想的な樹脂フィレットを形成することができ、半導体装置の信頼性の確保および製造能率の向上が可能となる。
【００１２】
【発明の実施の形態】
図１は本発明の第１の実施例を説明するための要部断面図であり、請求項１の半導体装置の特徴を例示している。第１の半導体チップ１２の１主面上には第２の半導体チップ１３が載置されている。第１の半導体チップ１２は回路基板１０に第２の主面を向けて搭載されている。第１の半導体チップ１２は、例えば突起電極（バンプ）１４によって、回路基板１０表面に形成されている回路パターンに電気的に接続されている。バンプ１４の代わりに、例えば導体箔から成るいわゆるＴＡＢ電極で接続されていてもよい。
【００１３】
第１および第２の半導体チップ１２および１３の側面には、回路基板１０から延在する樹脂から成るフィレット（またはメニスカス）１６によって覆われている。この樹脂としては、第１の半導体チップ１２と回路基板１０との間に充填されるアンダーフィル樹脂の一部を用いるのが好都合である。しかし、アンダーフィル樹脂を充填後に、別の樹脂を塗布して形成してもよい。また、少なくとも第１の半導体チップ１２の側面の全体が、樹脂によって覆われているのが好ましいが、従来の問題点で述べたような熱応力に起因する信頼性低下を考慮した上で、必要に応じて第１および第２の半導体チップ１２および１３のそれぞれの側面が部分的に覆われるように塗布されていてもよい。
【００１４】
第２の半導体チップ１３は、例えば細線（ワイヤ）１５によって、回路基板１０表面の回路パターンに電気的に接続されている。また、第１および第２の半導体チップ１２および１３は、例えば絶縁性の接着剤１７によって接合されている。しかし、接着剤１７を用いることは本質的ではない。このようにして結合された第１および第２の半導体チップ１２および１３と回路基板１０とがモールド樹脂１８によって覆われる。回路基板１０の下面には半導体チップ１２および１３を外部回路に接続するためのハンダボール１９が形成されている。
【００１５】
図１を参照して説明した本発明の構造によれば、第１の半導体チップ１２を１５０μｍ 以下の厚さにしても、第２の半導体チップ１３および接着剤１７を含めた全体の厚さ（高さ）が、フィレット１６の這い上がりを回避するのに充分な範囲にあるため、必要な量のフィレット１６を形成でき、かつ、アンダーフィル樹脂の注入工程における能率を低下させる必要もない。また、温度サイクルに対する信頼性を向上することができる。さらに、第１および第２の半導体チップ１２および１３の個々の厚さを小さくすることができるため、半導体装置の薄型化および高密度化が可能となる。
【００１６】
図２は本発明の第２の実施例を説明するための要部断面図であり、請求項３の半導体装置の特徴を例示している。第１の半導体チップ１２には、その２主面間を貫通する貫通配線２５が形成されており、貫通配線２５の両端に形成されているバンプ１４によって回路基板１０および第２の半導体チップ１３に電気的に接続されている。他の実施例と同様に、第１の半導体チップ１２と第２の半導体チップ１３とは、例えば接着剤１７により固定されており、第１の半導体チップ１２と回路基板１０との間にはアンダーフィル樹脂が充填されており、第１および第２の半導体チップ１２および１３の側面は、例えばアンダーフィル樹脂の一部から成るフィレット１６によりが覆われている。
【００１７】
図２の構造においても、図１の実施例の場合と同様に、必要な量のフィレット１６を形成でき、かつ、アンダーフィル樹脂の注入工程における能率を低下させる必要もない。また、温度サイクルに対する信頼性を向上することができる。さらに、第１および第２の半導体チップ１２および１３の個々の厚さを小さくすることができるため、半導体装置の薄型化および高密度化が可能となる等の利点が得られる。さらに、この構造によれば、第２の半導体チップ１３をワイヤを用いずに回路基板１０に接続するので、モールド樹脂１８によるパッケージを薄型化することができる。
【００１８】
また、第１の半導体チップ１２は、回路基板１０の電極パターンに応じていずれの主面を回路基板１０側に向けて、回路基板１０に搭載することもできる。すなわち、第１の半導体チップ１２は、回路形成面を上向きまたは下向きのいずれにも設定できる。この特徴を利用すると、例えば第１および第２の半導体チップ１２および１３がメモリチップの場合、両チップの回路形成面を下に向けて積載することができる。これにより、いわゆるミラーチップを不要とし、大容量化を容易にする利点がある。
【００１９】
図３は、図２と同様の貫通配線２５を利用して、２つ以上の半導体チップを積載した本発明の第３の実施例を示す要部断面図である。第１の半導体チップ１２と第２の半導体チップ１３との間に、貫通配線２５を有する第３以降の半導体チップ１３１が互いに積載されるようにして挿入された構造とみることができる。互いに隣接する半導体チップは、例えば接着剤１７によって相互に固定されている。すなわち、第１、第２および第３以降の半導体チップ１２、１３および１３１が相互に固定された状態で回路基板１０に搭載され、アンダーフィル樹脂の充填とフィレット１６の形成が行われたものである。したがって、フィレット１６の形成がより容易となる。言い換えれば、半導体チップ１２、１３および１３１のそれぞれの厚さをより薄くすることができ、その結果、薄型を維持しながらより高密度化された半導体装置を提供することが可能となる。
【００２０】
図４は本発明の第４の実施例を説明するための要部断面図であり、図３に示す第３の実施例の変形例に相当する。本実施例においては、第１および第２の半導体チップ１２および１３の間に第３の半導体チップ１３２が挿入された構造であるが、第３の半導体チップ１３２は、その断面寸法が、第１および第２の半導体チップ１２および１３のそれに較べて小さく、また、第１および第３の半導体チップ１２および１３２は、それぞれ、異なった位置に貫通配線２５を有する。また、第１および第２の半導体チップ１２および１３のそれぞれの表面には再配線２５１が形成されており、第１の半導体チップ１２の貫通配線２５の一端は再配線２５１に接続されている。第３の半導体チップ１３２の貫通配線２５の両端は、その両側に位置する再配線２５１に接続されている。このようにして、各半導体チップにおける貫通配線の形成位置を異ならせることができ、また、寸法や形状の異なる半導体チップ間を貫通配線で接続することができる。したがって、各半導体チップにおける端子配置等の設計に関する自由度を増大することができる。
【００２１】
第１の半導体チップ１２と回路基板１０との間にはアンダーフィル樹脂が充填されており、その一部から成るフィレット１６により、少なくとも第１および第３の半導体チップ１２および１３２の側面が覆われている。
図５は本発明の第５の実施例を説明するための要部断面図であり、図１乃至図４に示す各実施例の特徴を部分的に備えた変形例に相当する。すなわち、第１の半導体チップ１２は貫通配線２５を有し、第１および第２の半導体チップ１２および１３は貫通配線２５によって電気的に接続されている。第２の半導体チップ１３上には、第３および第４の半導体チップ１３３が、電極端子が形成されたそれぞれの面を上側に向けて順次積載されており、各電極端子は、細線１５によって、回路基板１０に形成されている電極端子と電気的に接続されている。第１乃至第４の半導体チップ１２乃至１３３の隣接するものどうしは、例えば接着剤１７によって相互に固定されている。第１の半導体チップ１２と回路基板１０との間にはアンダーフィル樹脂が充填されており、その一部から成るフィレット１６により、第１および第２の半導体チップ１２および１３の側面が覆われている。
【００２２】
図５の構造により、前記各実施例の特徴による利点を享受できる。なお、図５においては、第２の半導体チップ１３は、第１の半導体チップ１２より大きな断面寸法を有する。このことは、第１および第２の半導体チップ１２および１３の側面がフィレット１６で覆われるように制御する上で有利である。すなわち、第１乃至第４の半導体チップ１２乃至１３３を、例えば接着剤１７によって相互に固定したのち、回路基板１０に搭載してもよいし、あるいは、第１および第２の半導体チップ１２および１３のみを接着剤１７等により相互に固定し、回路基板１０へ搭載したのち、第３および第４の半導体チップ１３３を順次積載してもよい。この場合、アンダーフィル樹脂の充填を、第３および第４の半導体チップ１３３を積載する前または積載した後のいずれに行うかは、必要に応じて任意に選択できるからである。さらに、第３の半導体チップ１３３が第２の半導体チップ１３より大きな断面寸法を有するようにしても差し支え乃至、また、第３および第４の半導体チップ１３３の相互の断面寸法の大小についても、必要に応じて任意に選択できる。
【００２３】
図６（ａ）乃至（ｄ）は本発明の第６の実施例を説明するための要部断面図であり、請求項５の半導体装置の製造方法を例示している。図６（ａ）を参照して、チップトレー１０１には、半導体チップの位置決め用の、例えば凹部が設けられており、その中に第１の半導体チップ１２が載置されている。一方、チップトレー１０１に対向して、上方に配置されているダイコレット１０２には、例えば真空吸引により、第２の半導体チップ１３が固定されている。第２の半導体チップ１３の下面には、例えば接着剤１７が塗布されている。
【００２４】
次いで、ダイコレット１０２を矢印の方向に移動し、図６（ｂ）に示すように、第１の半導体チップ１２に第２の半導体チップ１３を載置する。第１および第２の半導体チップ１２および１３は、接着剤１７により相互に固定された複合体１００となる。
次いで、図６（ｃ）に示すように、第１および第２の半導体チップから成る複合体１００を、ボンディングツール１０３で真空吸引し、回路基板１０上に移動したのち、ボンディングツール１０３を矢印の方向に移動し、図６（ｄ）に示すように、回路基板１０に搭載する。このようにして、第１および第２の半導体チップから成る複合体１００と回路基板１０とから成る半導体装置が形成される。
【００２５】
図７（ａ）乃至（ｄ）は、図６（ａ）乃至（ｄ）を参照して説明した半導体装置の製造方法において、アンダーフィル樹脂を充填する１実施例を説明するための要部断面図であり、アンダーフィル樹脂のいわゆる先入れの場合に該当する。図７（ａ）に示すように、回路基板１０における、後述する複合体が搭載される領域に、ノズル１０４から所定量のアンダーフィル樹脂１６１を塗布する。所定量は、複合体を構成する半導体チップの側面に、アンダーフィル樹脂の一部から成るフィレットが形成されるのに必要かつ充分な量である。
【００２６】
次いで、図７（ｂ）に示すように、アンダーフィル樹脂１６１が塗布された回路基板１０上に、図６（ｂ）を参照して説明したような、第１および第２の半導体チップから成る複合体１００を、ボンディングツール１０３により真空吸引して配置し、矢印で示す方向に移動し、図７（ｃ）に示すように、回路基板１０に搭載する。複合体１００、正確には第１の半導体チップ１２と回路基板１０との間にはアンダーフィル樹脂１６１が充填され、その一部が複合体１００の周囲に押し出される。
【００２７】
次いで、ボンディングツール１０３による真空吸引を解除し、複合体１００から離す。必要に応じて熱処理を施し、アンダーフィル樹脂の流動性を高める。このようにして、図７（ｄ）に示すように、複合体１００を構成する第１および第２の半導体チップの側面を覆うフィレット１６が形成される。
図８（ａ）乃至（ｂ）は、図６（ａ）乃至（ｄ）を参照して説明した半導体装置の製造方法において、アンダーフィル樹脂を充填する別の実施例を説明するための要部断面図であり、アンダーフィル樹脂のいわゆる後入れの場合に該当する。
【００２８】
図８（ａ）を参照して、図６（ｄ）に示したようにして第１および第２の半導体チップから成る複合体１００が搭載された回路基板１０を用意し、複合体１００近傍に、ノズル１０４からアンダーフィル樹脂１６１を流下する。複合体１００に接触したアンダーフィル樹脂１６１は、毛細管現象により、複合体１００、正確には第１の半導体チップ１２と回路基板１０との間の隙間に流れ込み、隙間全体を密に充填する。必要に応じて、複合体１００の周囲に余分なアンダーフィル樹脂１６１を供給すると共に熱処理を施す。このようにして、図８（ｂ）に示すように、複合体１００の周囲全体に望ましい形状のフィレット１６が形成される。
【００２９】
本発明は、以下の態様を含むものとする。
（付記１） 第１の半導体チップと、該第１の半導体チップの第１の主面に載置された第２の半導体チップと、該第１の半導体チップおよび該第２の半導体チップを外部回路に電気的に接続するための回路基板とから成り、該第１の半導体チップはその第２の主面が該回路基板に対向するようにして該回路基板に搭載されており且つ該第１および第２の半導体チップのそれぞれの側面が該回路基板から該側面に延在する樹脂によって覆われていることを特徴とする半導体装置。
【００３０】
（付記２） 前記第１の半導体チップは前記第２の主面に複数の突起電極を有し且つ該突起電極によって前記回路基板に電気的に接続されていることを特徴とする付記１記載の半導体装置。
（付記３） 前記第１の半導体チップは前記第１の主面に前記第２の主面における前記複数の突起電極を投影したそれぞれの位置に第２の突起電極を有し且つ各々の該第２の突起電極は該第２の主面における該複数の突起電極の対応する一つに該半導体チップ内部を貫通する配線により相互接続されていることを特徴とする付記２記載の半導体装置。
【００３１】
（付記４） 少なくとも前記第１の半導体チップの側面の全体が前記樹脂によって覆われていることを特徴とする付記１記載の半導体装置。
（付記５） 前記第１の半導体装置の前記第２の主面と前記回路基板との間にアンダーフィル樹脂が充填されており且つ該第１の半導体装置および前記第２の半導体装置のそれぞれの側面を覆う樹脂は該アンダーフィル樹脂の一部であることを特徴とする付記１記載の半導体装置。
【００３２】
（付記６） 前記第２の半導体チップは前記第１の半導体チップの前記第１の主面に接着剤で固定されていることを特徴とする付記１記載の半導体装置。
（付記７） 前記第２の半導体チップ上に第３乃至それ以降の複数の半導体チップが順次載置され且つ隣接する半導体チップが接着剤で相互に固定されていることを特徴とする付記６記載の半導体装置。
【００３３】
（付記８） 前記第１の半導体チップは１５０μｍ 乃至それ以下の厚さを有することを特徴とする付記１記載の半導体装置。
（付記９） 第１の半導体チップの上に第２の半導体チップを載置し且つ固定する工程と、次いで該第１の半導体チップを回路基板にバンプ接続する工程とを含むことを特徴とする半導体装置の製造方法。
【００３４】
（付記１０） 前記第１の半導体チップと前記回路基板との間にアンダーフィル樹脂を供給したのち該第１の半導体チップを該回路基板にバンプ接続することを特徴とする付記９記載の半導体装置の製造方法。
（付記１１） 前記第１の半導体チップを前記回路基板にバンプ接続したのちに該第１の半導体チップと該回路基板との間にアンダーフィル樹脂を供給することを特徴とする付記９記載の半導体装置の製造方法。
【００３５】
【発明の効果】
以上述べたように、本発明においては、複数の半導体チップをあらかじめ積載して相互に固定した複合体を回路基板に搭載する。したがってフィレットを形成する対象となる半導体チップの側面の高さが大きくなるため、個々の半導体チップの厚さ、特に回路基板に直接対向する最下層の半導体の厚さが小さくても、アンダーフィル樹脂が半導体チップ上面に這い上がり、半導体チップの寸法不良を生じたり、あるいは、前記ダイコレット等の治具に転写されて、これら治具の動作障害を生じることがない。このことは、半導体チップの厚さをより薄くすることを可能とし、半導体装置の薄型化、高密度化、コスト低減を可能とすることを意味する。また、アンダーフィル樹脂のディスペンス位置、ディスペンス速度、ディスペンス回数等に関する制約を緩和し、生産性を向上可能とする。また、望ましい形状のフィレットを形成するに必要な充分な量のアンダーフィル樹脂を供給できるため、半導体装置の熱サイクルに対する信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための要部断面図
【図２】本発明の第２の実施例を説明するための要部断面図
【図３】本発明の第３の実施例を説明するための要部断面図
【図４】本発明の第４の実施例を説明するための要部断面図
【図５】本発明の第５の実施例を説明するための要部断面図
【図６】本発明の第６の実施例を説明するための要部断面図
【図７】アンダーフィル樹脂を充填する１実施例を説明するための要部断面図
【図８】アンダーフィル樹脂を充填する別の実施例を説明するための要部断面図
【図９】複数の半導体チップを積載して成る従来の半導体装置を示す断面図
【符号の説明】
１， １０ 回路基板
２， ３， １２，１３，１３１，１３２，１３３ 半導体チップ
４，１４ バンプ
５，１５ 細線
６，１６ フィレット
１７ 接着剤
１８ モールド樹脂
１９ ハンダボール
２５ 貫通配線
２５１ 再配線
１００ 複合体
１０１ チップトレー
１０２ ダイコレット
１０３ ボンディングツール
１０４ ノズル
１６１ アンダーフィル樹脂
Claims (5)
- 第１の半導体チップと、該第１の半導体チップの第１の主面に載置された第２の半導体チップと、該第１の半導体チップおよび該第２の半導体チップを外部回路に電気的に接続するための回路基板とから成り、該第１の半導体チップはその第２の主面が該回路基板に対向するようにして該回路基板に搭載されており且つ該第１および第２の半導体チップのそれぞれの側面が該回路基板から該側面に延在する樹脂によって覆われていることを特徴とする半導体装置。
- 前記第１の半導体チップは前記第２の主面に複数の突起電極を有し且つ該突起電極によって前記回路基板に電気的に接続されていることを特徴とする請求項１記載の半導体装置。
- 前記第１の半導体チップは前記第１の主面に前記第２の主面における前記複数の突起電極を投影したそれぞれの位置に第２の突起電極を有し且つ各々の該第２の突起電極は該第２の主面における該複数の突起電極の対応する一つに該半導体チップ内部を貫通する配線により相互接続されていることを特徴とする請求項２記載の半導体装置。
- 前記第１の半導体チップは１５０μｍ 乃至それ以下の厚さを有することを特徴とする請求項１記載の半導体装置。
- 第１の半導体チップの上に第２の半導体チップを載置し且つ固定する工程と、次いで該第１の半導体チップを回路基板にバンプ接続する工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327091A JP2004165283A (ja) | 2002-11-11 | 2002-11-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002327091A JP2004165283A (ja) | 2002-11-11 | 2002-11-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004165283A true JP2004165283A (ja) | 2004-06-10 |
Family
ID=32805847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002327091A Pending JP2004165283A (ja) | 2002-11-11 | 2002-11-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004165283A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253576A (ja) * | 2005-03-14 | 2006-09-21 | Taiyo Yuden Co Ltd | 半導体装置およびその製造方法 |
| JP2007036184A (ja) * | 2005-06-24 | 2007-02-08 | Seiko Epson Corp | 半導体装置、その製造方法および電子機器 |
| JP2007511103A (ja) * | 2003-11-10 | 2007-04-26 | チップパック，インク． | バンプ−オン−リードフリップチップ相互接続 |
| JP2008235295A (ja) * | 2007-03-16 | 2008-10-02 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2010021347A (ja) * | 2008-07-10 | 2010-01-28 | Oki Semiconductor Co Ltd | 多層チップ型半導体装置及びその製造方法 |
| US8076232B2 (en) | 2008-04-03 | 2011-12-13 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
| JP2012015248A (ja) * | 2010-06-30 | 2012-01-19 | Sae Magnetics (Hk) Ltd | 半導体装置の製造方法及びアンダーフィル形成用の樹脂充填用治具 |
| USRE44500E1 (en) | 2003-11-10 | 2013-09-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
| USRE44562E1 (en) | 2003-11-10 | 2013-10-29 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| USRE44579E1 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| USRE44608E1 (en) | 2003-11-10 | 2013-11-26 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US8810029B2 (en) | 2003-11-10 | 2014-08-19 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9059010B2 (en) | 2009-04-08 | 2015-06-16 | Ps4 Luxco S.A.R.L. | Semiconductor device and method of forming the same |
| US9064858B2 (en) | 2003-11-10 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US9159665B2 (en) | 2005-03-25 | 2015-10-13 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
| US9773685B2 (en) | 2003-11-10 | 2017-09-26 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection having relief structure |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
-
2002
- 2002-11-11 JP JP2002327091A patent/JP2004165283A/ja active Pending
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE44761E1 (en) | 2003-11-10 | 2014-02-11 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| USRE44524E1 (en) | 2003-11-10 | 2013-10-08 | Stats Chippac, Ltd. | Bump-on-lead flip chip interconnection |
| USRE44579E1 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| USRE44608E1 (en) | 2003-11-10 | 2013-11-26 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| US9922915B2 (en) | 2003-11-10 | 2018-03-20 | STATS ChipPAC Pte. Ltd. | Bump-on-lead flip chip interconnection |
| US9899286B2 (en) | 2003-11-10 | 2018-02-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9865556B2 (en) | 2003-11-10 | 2018-01-09 | STATS ChipPAC Pte Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US8188598B2 (en) | 2003-11-10 | 2012-05-29 | Stats Chippac, Ltd. | Bump-on-lead flip chip interconnection |
| USRE44355E1 (en) | 2003-11-10 | 2013-07-09 | Stats Chippac, Ltd. | Method of forming a bump-on-lead flip chip interconnection having higher escape routing density |
| USRE44377E1 (en) | 2003-11-10 | 2013-07-16 | Stats Chippac, Ltd. | Bump-on-lead flip chip interconnection |
| USRE44431E1 (en) | 2003-11-10 | 2013-08-13 | Stats Chippac, Ltd. | Bump-on-lead flip chip interconnection |
| USRE44500E1 (en) | 2003-11-10 | 2013-09-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
| US9219045B2 (en) | 2003-11-10 | 2015-12-22 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US8558378B2 (en) | 2003-11-10 | 2013-10-15 | Stats Chippac, Ltd. | Bump-on-lead flip chip interconnection |
| USRE44562E1 (en) | 2003-11-10 | 2013-10-29 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
| JP2007511103A (ja) * | 2003-11-10 | 2007-04-26 | チップパック，インク． | バンプ−オン−リードフリップチップ相互接続 |
| US9773685B2 (en) | 2003-11-10 | 2017-09-26 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection having relief structure |
| US9385101B2 (en) | 2003-11-10 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US8759972B2 (en) | 2003-11-10 | 2014-06-24 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
| US8810029B2 (en) | 2003-11-10 | 2014-08-19 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US9379084B2 (en) | 2003-11-10 | 2016-06-28 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9373573B2 (en) | 2003-11-10 | 2016-06-21 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection |
| US9064858B2 (en) | 2003-11-10 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| JP2006253576A (ja) * | 2005-03-14 | 2006-09-21 | Taiyo Yuden Co Ltd | 半導体装置およびその製造方法 |
| US9159665B2 (en) | 2005-03-25 | 2015-10-13 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| US10580749B2 (en) | 2005-03-25 | 2020-03-03 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming high routing density interconnect sites on substrate |
| JP2007036184A (ja) * | 2005-06-24 | 2007-02-08 | Seiko Epson Corp | 半導体装置、その製造方法および電子機器 |
| JP2008235295A (ja) * | 2007-03-16 | 2008-10-02 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4700641B2 (ja) * | 2007-03-16 | 2011-06-15 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| US8076232B2 (en) | 2008-04-03 | 2011-12-13 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
| JP2010021347A (ja) * | 2008-07-10 | 2010-01-28 | Oki Semiconductor Co Ltd | 多層チップ型半導体装置及びその製造方法 |
| US9059010B2 (en) | 2009-04-08 | 2015-06-16 | Ps4 Luxco S.A.R.L. | Semiconductor device and method of forming the same |
| JP2012015248A (ja) * | 2010-06-30 | 2012-01-19 | Sae Magnetics (Hk) Ltd | 半導体装置の製造方法及びアンダーフィル形成用の樹脂充填用治具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5420505B2 (ja) | 半導体装置の製造方法 | |
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| US20140295620A1 (en) | Method of manufacturing semiconductor device having plural semiconductor chips stacked one another | |
| KR100384260B1 (ko) | 반도체장치 및 그 제조방법 | |
| US8575763B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5570799B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004165283A (ja) | 半導体装置 | |
| TWI236133B (en) | Semiconductor device and manufacturing method of same | |
| US20040051168A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2006049569A (ja) | スタック型半導体装置パッケージおよびその製造方法 | |
| JP2010251347A (ja) | 半導体装置の製造方法 | |
| JP2009506572A (ja) | 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法 | |
| US20120146242A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2012212786A (ja) | 半導体装置の製造方法 | |
| JPH1154552A (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| US7221058B2 (en) | Substrate for mounting semiconductor chip, mounting structure of semiconductor chip, and mounting method of semiconductor chip | |
| JP4175138B2 (ja) | 半導体装置 | |
| JP3997903B2 (ja) | 回路基板および半導体装置 | |
| JP2010147225A (ja) | 半導体装置及びその製造方法 | |
| JP2004228117A (ja) | 半導体装置および半導体パッケージ | |
| JP2007081127A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4017955B2 (ja) | 半導体素子の実装方法 | |
| JP2003347355A (ja) | 半導体チップの実装構造 | |
| JP2005353704A (ja) | 積層型半導体装置及びその製造方法 | |
| JP2003174116A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040610 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040610 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |