JP4017955B2 - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法 Download PDFInfo
- Publication number
- JP4017955B2 JP4017955B2 JP2002300869A JP2002300869A JP4017955B2 JP 4017955 B2 JP4017955 B2 JP 4017955B2 JP 2002300869 A JP2002300869 A JP 2002300869A JP 2002300869 A JP2002300869 A JP 2002300869A JP 4017955 B2 JP4017955 B2 JP 4017955B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- mounting
- electrode
- solder material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
この発明は、プリント多層基板等に効率よく複数の素子を実装する半導体素子の実装方法に関するものである。
【0002】
【従来の技術】
従来から、小型化が求められる携帯機器等の装置において、複数の半導体素子を実装基板の同一箇所に重ねて実装する方法が多く用いられている。例えば、ベアチップの半導体素子とパッケージングされた半導体素子を重ねて実装する場合には、多層配線基板に設けられた凹部の下層にベアチップの半導体素子を固定して、凹部の上層にある電極とベアチップの半導体素子とをワイヤボンディングによって接続し、その上方にパッケージされた半導体素子を実装する(特許文献1参照)。また、半導体素子のパッケージの寸法公差等を考慮して上下方向に間隙を設けて半導体素子を重ねて実装する。このような実装方法によって半導体素子が実装基板上に占める面積を削減し、実装密度を高めて当該装置の小型化を図っている。
【0003】
図8は、従来の半導体素子の実装方法を示す説明図である。この図は、例えばそれぞれ電極形状が異なるTSOP(Thin Small Outline Package)タイプの半導体素子とBGA(Ball Grid Array)タイプの半導体素子とを二段に重ねて実装した状態及び当該実装基板の縦断面を表している。図において、101はBGAタイプの電極を有する半導体素子、102は半導体素子101に重ねて実装されるTSOPタイプの電極を有する半導体素子、103は多層配線層を有する実装基板、104はクリームはんだなどのペースト状はんだ材、105は半導体素子101の外部電極、106は実装基板103の表面の配線層に配置された基板電極、107は半導体素子102の外部電極、108は基板電極106と同一配線層に配置された基板電極、109は実装基板103の内層に備えられた配線層である。
【0004】
図示した半導体素子101と半導体素子102は、実装基板103の同一表面に重ねて実装されている。基板電極106及び基板電極108は、実装基板103の表面の配線層に配置され、各半導体素子101,102の外部電極105,107の接合部位とのはんだ付けに各々適した寸法・形状をしたもので、例えば実装基板103の表面の配線層に、配線パターンと共に形成されたパッドである。
【0005】
このように複数の半導体素子101,102を重ねて実装する場合、互いの素子のパッケージが干渉することによって、上段に重ねられた半導体素子102が実装基板103と接続不良とならないように、各々の素子の外形寸法の公差を考慮して半導体素子101と半導体素子102との間に上下方向の間隙を設ける必要がある。
【0006】
そこで従来の半導体素子の実装方法では、半導体素子101と半導体素子102との間に、それぞれの半導体素子101,102のパッケージ寸法公差や実装精度を考慮した前述の間隙を設け、下段の半導体素子101の外部電極105と基板電極106を確実に接合させた状態で、上段に重ねた半導体素子102の外部電極107が確実に基板電極108に接合できるようにしている。
【0007】
【特許文献1】
特開平9−8213号公報(第3頁、第1図−第3図)
【0008】
【発明が解決しようとする課題】
従来の半導体素子の実装方法は、以上のように行われているので、小型化が求められる装置では、半導体素子の実装高さを低く抑えることが重要なことから上下に重ねた半導体素子間の間隙を極力小さくしなければならないという課題があった。
【0009】
この発明は、上記のような課題を解決するためになされたもので、実装基板の同一表面に重ねて実装する複数の半導体素子を間隙なく実装して、半導体素子の実装高さを低く抑え、かつ各半導体素子と実装基板との接合強度を向上させる半導体素子の実装方法を得ることを目的とする。
【0010】
【課題を解決するための手段】
この発明に係る半導体素子の実装方法は、複数の半導体素子を重ねて実装基板の同一表面に実装する半導体素子の実装方法において、実装基板は上段に載置する半導体素子の外部電極と接合する基板電極と下段に載置する半導体素子の外部電極と接合する基板電極とを備え、上段に載置する半導体素子の外部電極と接合する基板電極は、下段に載置する半導体素子と接合させる基板電極より低い位置に配置され、上段に載置する半導体素子の外部電極と基板電極とを接合するはんだ材を下段に載置する半導体素子と接合する基板電極に塗布するはんだ材より厚く塗布して上段に載置する半導体素子の実装高さを調整し、上段に載置する半導体素子と前記下段に載置する半導体素子とを上下方向において接するようにして実装するとともに、上段に載置する半導体素子と接合させる基板電極及び下段に載置する半導体素子と接合させる基板電極に、はんだ材の上面がほぼ等しくなるように当該はんだ材を塗布するものである。
【0012】
この発明に係る半導体素子の実装方法は、上段に載置する半導体素子と接合させる基板電極が実装基板の内層に備えられ、実装基板の表面に露出されたものである。
【0015】
この発明に係る半導体素子の実装方法は、実装基板には上段に載置する半導体素子の外部電極に接合させる上段の基板電極と、上段の基板電極よりも低い位置に下段に載置する半導体素子の外部電極に接合させる下段の基板電極とを備え、上段に載置する半導体素子には下段に載置する半導体素子の上面に載せた状態で上段の基板電極に接する長さよりも短い外部電極を備え、下段に載置する半導体素子の外部電極と下段の基板電極とを接合させるはんだ材を上段に載置する半導体素子と接合させる上段の基板電極に塗布するはんだ材より厚く塗布して下段に載置する半導体素子の実装高さを調整し、上段に載置する半導体素子と下段に載置する半導体素子とを上下方向において接するようにして実装するものである。
【0016】
この発明に係る半導体素子の実装方法は、下段の基板電極を実装基板の内層に備えたものである。
【0017】
この発明に係る半導体素子の実装方法は、下段に載置する半導体素子が実装基板に備えられた下段の基板電極に当該下段に載置する半導体素子の外部電極が沈み込む深さを抑制する突起を当該下段に載置する半導体素子の下面に備えたものである。
【0018】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1は、この発明の実施の形態1による半導体素子の実装方法を示す説明図である。この図は、例えば、パッケージ形状がThin Small Outline Package(以下、TSOPと記載する)タイプとBall Grid Array(以下、BGAと記載する)タイプの半導体素子を二段に重ねて実装した状態と当該実装基板3の縦断面を表したものである。図において、1はBGAタイプのパッケージ形状をした半導体素子(下段に載置する半導体素子)、2はTSOPタイプのパッケージ形状をした半導体素子(上段に載置する半導体素子)、3は複数の配線層を積層させた実装基板、4は例えばペースト状のはんだ材、5は半導体素子1の外部電極、6は実装基板3の表面20の配線層に配置され半導体素子1の外部電極5と接合する基板電極、7は半導体素子2の外部電極、8は実装基板3の例えば内層に形成された配線層に備えられ半導体素子2の外部電極7と接合する基板電極、20は半導体素子1,2が実装される側の実装基板3の表面である。
【0019】
次に動作について説明する。
図1に示した半導体素子1,2は、実装基板3の同一表面20上に重ねて実装される。基板電極6は、例えば実装基板3の表面20の配線層に形成された配線パターンと接続している。また、基板電極8は、例えば実装基板3の内層に形成された配線パターンと接続している。なお、各基板電極6,8は配線パターンが接続されているものとは限られず、各半導体素子1,2を実装基板3へ固定するために備えられたものを含む。
【0020】
図1に示した実装基板3は、半導体素子2の外部電極7と接合させる基板電極8を表面20に露出させたもので、基板電極8が配置された部位は、例えば外部電極7が電気的にも、また機械的な強度についても充分に基板電極8と接合させることができる面積、及び深さを有する形状の凹部と成っている。この凹部は、好ましくは半導体素子1,2を実装した後、ストレスなどにより基板電極8が実装基板3から剥離することを防止するように当該基板電極8の外周部位を可能な限り露出させないで、基板電極8外周部位を実装基板3内層に保持させるように構成させたものが良い。
【0021】
実装基板3へ各部品素子等を実装する作業は、実装基板3の洗浄、ベーキングなどを行った後、実装基板3に備えられた各基板電極6,8にはんだ材4を塗布して各実装部品・素子の電極等を所定の各基板電極に載置してはんだ付けする。図1に例示したものは、各基板電極6,8にペースト状のはんだ材4を適量塗布し、このはんだ材4を所定の温度で溶融させて各半導体素子1,2の外部電極5,7とそれぞれ対応する各基板電極6,8とを接合する。はんだ材4が例えばペースト状のクリームはんだのようなものであれば、部品・素子等を実装基板3に実装載置する前に、スクリーン印刷を行う要領ではんだ材4を実装基板3の表面20の所定の位置、即ち図1に示したものでは基板電極6,8の表面に塗布する。
【0022】
基板電極8は、表面20の配線層に配置された基板電極6と異なり、表面20に形成された凹部の底端部に位置することから、例えば、まず初めに当該凹部にはんだ材4を埋め込むように塗布して基板電極8の表面に充分はんだ材4を付着させてから、実装基板3全体にスクリーン印刷の要領ではんだ材4を塗布する。このように複数の作業によってはんだ材4を実装基板3に塗布し、基板電極6に塗布するはんだ材4の厚さと基板電極8に塗布するはんだ材4の厚さを調整して、例えば実装基板3の表面20から各基板電極6,8に塗布されたはんだ材4の上端面までの高さを等しくする。
【0023】
例えば、前述のようにして実装基板3にはんだ材4を塗布した後、図1に例示したものでは半導体素子1の各外部電極5を所定の各基板電極6に対応させて載置し、その後半導体素子1の上面に間隙を設けずに半導体素子2を載せ、この半導体素子2の各外部電極7を所定の各基板電極8に対応させて載置する。各基板電極6,8と外部電極5,7とを接合する作業、例えばはんだ付け等の作業は、実装作業の容易さや、はんだ材4の特徴等を考慮して、適宜、各基板電極6,8と各外部電極5,7とをはんだ付けする。
【0024】
なお、実施の形態1による半導体素子の実装方法に用いられる半導体素子2は、半導体素子1の上面に間隙なく搭載された状態で、実装基板3の基板電極8に塗布されたはんだ材4に接合部位が適量埋め込まれると共に基板電極8とはんだ付けされた後、電気的にも、また機械的な強度も適切に接合できる長さ及び形状を有する外部電極7を備えたものである。
【0025】
また、ここでは基板電極8が実装基板3の内層の配線層と同一層に備えられたものとして説明したが、この内層は例えば同一平面上に半導体素子1と半導体素子2とを重ねて実装したときに生じる両半導体素子1,2間の上下方向の間隙寸法以上に実装基板3の表面20から適度に深い位置に配されたものであれば実装基板3のいずれの内層でもよい。なお、実施の形態1による半導体素子の実装方法は同様な作用効果が得られる構成であれば、基板電極8は前記説明のように内層の配線層に備えられたものに限定されず、半導体素子2を半導体素子1の上面に載せたとき、半導体素子1と半導体素子2の上下方向に間隙が生じないように表面20の配線層より低い位置に備えられたものであればよい。
【0026】
以上のように、実施の形態1によれば、実装基板3の表面20より低い位置に備えられた基板電極8にはんだ材4を厚く塗布し、半導体素子1の上面に重ねて半導体素子2の外部電極7と基板電極8とを接合するようにしたので、半導体素子2の実装高さを調整して半導体素子1と半導体素子2の上下方向の間隙をなくして実装することが可能になり、複数の半導体素子1,2を重ねて実装したとき上段の半導体素子2の実装高さを低くすることができると共に、半導体素子1と半導体素子2は実装基板3との接合において相互に支持し合うため、例えばキー押しや落下衝撃等の外力に対する耐性を向上させることができるという効果がある。
【0027】
実施の形態2.
図2は、この発明の実施の形態2による半導体素子の実装方法を示す説明図である。この図は、例えば、TSOPタイプの半導体素子とBGAタイプの半導体素子とを二段に重ねて実装する状態を側方視したものである。図1に示したものと同一あるいは相当する部分に同じ符号を付し、その説明を省略する。図において、17は半導体素子2が備える外部電極で、実装基板3に実装されている半導体素子1の上面に当該半導体素子2を重ねて搭載した状態で後述する基板電極18にはんだ付けが可能な長さを有するものである。18は実装基板3の表面20の配線層に配置された基板電極で、半導体素子2の外部電極17との接合に適応させた形状を有する例えばパッドである。また、図2は実施の形態2による半導体素子の実装方法の特徴を明確に示すように、半導体素子1,2が実装基板3の表面20に搭載される前の状態を示したものである。
【0028】
次に、動作について説明する。
図2に示した実装基板3の基板電極18は、各基板電極6と同じ配線層に配置されたもので、その他の構成は図1に示した実装基板3と同様である。ここでは実施の形態1による半導体素子の実装方法と同様な部分について説明を省略し、実施の形態2による半導体素子の実装方法の特徴となる部分を説明する。
【0029】
半導体素子1の上面に重ねて搭載する半導体素子2の外部電極17は、前述のように実装基板3の表面20の基板電極18とはんだ材4によって接合される。例えばペースト状のはんだ材4を実装基板3の表面20の所定の部位に塗布した後、基板電極18には各基板電極6に塗布されたはんだ材4に比べ厚くはんだ材4が塗布される。
【0030】
基板電極18の表面には、図2に示すように半導体素子1のパッケージ本体上面から外部電極5の下端までの上下方向の寸法と、半導体素子2のパッケージ本体下面から外部電極17の下端までの上下方向の寸法との差に相当する寸法と同等、あるいはそれ以上の厚さを有するようにはんだ材4を塗布する。このように基板電極18にはんだ材4を厚く塗布すると、実装基板3に実装した半導体素子1の上面に半導体素子2を載せ、当該半導体素子2の上方から適当な荷重を加えて外部電極17を厚く塗布されたはんだ材4に適当に埋め込ませて基板電極18と接合させ、半導体素子1と半導体素子2の間に上下方向の間隙が生じないように実装する。
【0031】
なお、実施の形態2による半導体素子の実装方法に用いられる半導体素子2は、当該半導体素子2が半導体素子1の上面に間隙なく載せられた状態で、実装基板3の基板電極18に厚く塗布されたはんだ材4に適量埋め込ませることができると共に、基板電極18にはんだ付けされた後、電気的にも、また機械的な強度も適切に接合できる長さ及び形状を有する外部電極17を備えたものである。
【0032】
以上のように、実施の形態2によれば、実装基板3の表面20に配置された基板電極18にはんだ材4を厚く塗布して複数の半導体素子1,2を重ねて実装するとき、半導体素子1の上段に実装される半導体素子2の外部電極17と基板電極18とを接合するようにしたので、半導体素子2の実装高さが調整可能になり、半導体素子1と半導体素子2の上下方向に間隙が生じないように上段の半導体素子2を実装することができると共に、半導体素子1と半導体素子2は実装基板3との接合において相互に指示し合うため、例えばキー押しや落下衝撃等の外力に対する耐性を向上させることができるという効果がある。
【0033】
実施の形態3.
図3は、この発明の実施の形態3による半導体素子の実装方法を示す説明図である。この図は、例えば、TSOPタイプの半導体素子とBGAタイプの半導体素子とを重ねて実装する状態を側方視したものである。図1及び図2に示したものと同一あるいは相当する部分に同じ符号を付し、その説明を省略する。図において、9は半導体素子2の外部電極17の接合部位に付着させるはんだ材である。また、図3は実施の形態3による半導体素子の実装方法の特徴を明確に示すように、半導体素子1,2が実装基板3の表面20に搭載される前の状態を示したものである。
【0034】
次に、動作について説明する。
図3に示された実装基板3は、図2に示したものと全く同様なもので、各基板電極6と基板電極18が表面20の配線層に配置されたものである。ここでは実施の形態1及び実施の形態2による半導体素子の実装方法と同様な部分について説明を省略し、実施の形態3による半導体素子の実装方法の特徴となる部分を説明する。
【0035】
前述のように、実施の形態3による実装基板3に備えられた各基板電極6及び各基板電極18は表面20に配置されたものである。実施の形態3による半導体素子の実装方法では、実装基板3の全ての基板電極6,18にスクリーン印刷の要領で、例えばクリームはんだなどのはんだ材4を同じ厚さとなるように塗布する。
【0036】
その一方で、半導体素子2の外部電極17の基板電極18と接合される部位にはんだ材9を付着させておく。はんだ材9は、図3に示したように外部電極17の接合部位の下面側に例えばディスペンサ等を用いて適量付着させるものなので、比較的粘性の高いペースト状のはんだ材などが用いられる。
【0037】
はんだ材4が塗布された実装基板3の各基板電極6に、所定の外部電極5を対応させて半導体素子1を載置する。次に、はんだ材9を付着させた外部電極17をはんだ材4が塗布された所定の基板電極18に対応させて半導体素子1の上面に当該半導体素子2を載置してはんだ材4とはんだ材9を重ね合わせ、また半導体素子1と半導体素子2との上下方向に間隙が生じないようにしながら外部電極17の接合部位をはんだ材4,9に適量埋め込んで当該半導体素子2を実装する。
【0038】
なお、実施の形態3で説明した外部電極17は、実施の形態2で説明した外部電極17と同様な長さを有するもので、各半導体素子1,2の各外部電極5,17と実装基板3の各基板電極6,18とをはんだ付けすることにより、半導体素子1と半導体素子2との上下方向に間隙が生じないように実装することができる。
【0039】
以上のように、実施の形態3によれば、実装基板3の各基板電極6,18に同じ厚さではんだ材4を塗布した後、半導体素子2の外部電極17の下面側にはんだ材9を適量に調整して付着させるようにしたので、外部電極17の長さや形状等の差異によって生じるはんだ材4,9の過不足を防ぎ、接合不良の発生を抑制すると共に、半導体素子2の実装高さが調整できるようになり、また半導体素子1と半導体素子2の上下方向の間隙が生じないように実装して実装高さを低くすることができると共に、半導体素子1と半導体素子2は実装基板3との接合において相互に支持し合うため、例えばキー押しや落下衝撃等の外力に対する耐性を向上させることができるという効果がある。
【0040】
実施の形態4.
図4及び図5は、この発明の実施の形態4による半導体素子の実装方法を示す説明図である。図4,5は、例えばTSOPタイプの半導体素子とBGAタイプの半導体素子とを重ねて実装する状態を側方視したもので、図4は半導体素子2を半導体素子1の上面に載せる前の状態を示したもので、図5は半導体素子1,2を実施の形態4による実装基板3に実装した状態を示したものである。図1〜図3に示したものと同一あるいは相当する部分には同じ符号を付し、その説明を省略する。図4,5において、16は実施の形態4による実装基板3の例えば内層の配線層に備えられ、表面20に露出させて半導体素子1の外部電極5と接合させる基板電極(下段の基板電極)である。
【0041】
次に、動作について説明する。
図4,5に示した実装基板3は、前述のように当該実装基板3の内層に配置された各基板電極16を備えたもので、その他の構成は図2及び図3に示した実装基板3と同様である。ここでは実施の形態2及び実施の形態3による半導体素子の実装方法と同様な部分について説明を省略し、実施の形態4による半導体素子の実装方法の特徴となる部分を説明する。
【0042】
基板電極16は、例えば実装基板3の内層に形成された配線パターンと接続している。なお、基板電極16は配線パターンが接続されているものとは限られず、実装基板3へ半導体素子1を固定するために備えられたものを含む。
【0043】
図4,5に示した実装基板3は、半導体素子1の外部電極5と接合させる基板電極16を表面20に露出させたもので、基板電極16が配置された部位は、例えば外部電極5が電気的にも、また機械的な強度についても充分に基板電極16と接合させることができる面積、及び深さを有する形状の凹部と成っている。この凹部は、好ましくは半導体素子1,2を実装した後、ストレスなどにより基板電極16が実装基板3から剥離することを防止するように当該基板電極16の外周部位を可能な限り露出させないで基板電極16外周部位を実装基板3内層に保持させるように構成させたものが良い。
【0044】
基板電極16は、表面20の配線層に配置された基板電極18(上段の基板電極)と異なり、表面20に形成された凹部の底端部に位置することから、例えば、まず初めに当該凹部にはんだ材4を埋め込むように塗布して基板電極16の表面に充分はんだ材4を付着させてから、実装基板3全体にスクリーン印刷の要領ではんだ材4を塗布する。このように複数の作業によってはんだ材4を実装基板3に塗布し、基板電極16に塗布するはんだ材4の厚さと基板電極18に塗布するはんだ材4の厚さを調整して、例えば実装基板3の表面20から各基板電極16,18に塗布されたはんだ材4の上端面までの高さを等しくする。
【0045】
例えば、前述のようにして実装基板3にはんだ材4を塗布した後、図4,5に例示したものでは半導体素子1の各外部電極5を所定の各基板電極16に対応させて載置し、その後半導体素子1の上面に半導体素子2を載せ、この半導体素子2の各外部電極7を所定の各基板電極18に対応させて載置する。基板電極16は、基板電極18に比べて厚くはんだ材4が塗布されているので、各基板電極16,18に対応させて半導体素子1,2を載置してから半導体素子2の上方から適当な荷重をかけ、図5に示したように半導体素子1の外部電極5を基板電極16に厚く塗布されたはんだ材4に押し込むようにすると共に、半導体素子2の外部電極17が基板電極18に適量塗布されたはんだ材4に軽く埋め込ませる。このように半導体素子1,2を載置して各外部電極5,17と各基板電極16,18とをはんだ付けして接合する。なお、各基板電極16,18と外部電極5,17のはんだ付け等の作業は、実装作業の容易さや、はんだ材4の特徴等を考慮して、適宜、各基板電極16,18と各外部電極5,17とをはんだ付けする。
【0046】
なお、ここでは基板電極16が実装基板3の内層の配線層と同一層に備えられたものとして説明したが、この内層は例えば図5に示すように半導体素子1のパッケージ本体上面から外部電極5の下端までの上下方向の寸法と、半導体素子2のパッケージ本体上面から外部電極17の下端までの上下方向の寸法との差に相当する寸法と同等、あるいはそれ以上に実装基板3の表面20から適度に深い位置に配されたものであればよい。なお、実施の形態4による半導体素子の実装方法は同様な作用効果が得られる構成であれば、基板電極16は、前記説明のように内層の配線層に備えられたものに限定されず、半導体素子2を半導体素子1の上面に載せたとき半導体素子1と半導体素子2の上下方向に間隙が生じないように表面20の配線層より低い位置に備えられたものであればよい。
【0047】
以上のように、実施の形態4によれば、上下に重ねて半導体1,2を表面20に実装するとき下段となる半導体素子1の外部電極と接合する基板電極16にはんだ材4を厚く塗布したので、半導体素子1の実装高さを調整することができるようになり、半導体素子2を半導体素子1の上面に載せた状態で半導体素子2の上方から適当な荷重を加えて半導体素子1と半導体素子2の上下方向の間隙が生じないように実装して実装高さを低くすると共に、半導体素子1と半導体素子2は実装基板3との接合において相互に支持し合うため、例えばキー押しや落下衝撃等の外力に対する耐性を向上させることができるという効果がある。
【0048】
実施の形態5.
図6は、この発明の実施の形態5による半導体素子の実装方法を示す説明図である。この図は、例えば、TSOPタイプの半導体素子とBGAタイプの半導体素子とを重ねて実装した状態を側面視したものである。図1〜図5に示したものと同一あるいは相当するものに同じ符号を付し、その説明を省略する。図において、10は半導体素子1の下面の側方部位に下方に向かって突出している突起である。
【0049】
次に、動作について説明する。
実施の形態5による半導体素子の実装方法に用いられる半導体素子1が突起10を備えた他は、図4,5を用いて説明した実施の形態4による半導体素子の実装方法と同様である。ここでは実施の形態4による半導体素子の実装方法と同様な部分の説明を省略し、実施の形態5による半導体素子の実装方法の特徴となる部分を説明する。
【0050】
図6に示した実装基板3は、図4,5に示した実装基板3と同様に半導体素子1の外部電極5と接合する基板電極16を当該実装基板3の内層に備えたものである。基板電極16は、例えば実施の形態4で説明したような凹部の底端部を成すように備えられ、実装基板3の表面20に露出されている。はんだ材4を当該凹部に埋め込むように塗布して基板電極16の表面に充分付着させる。この後、例えばスクリーン印刷の要領で実装基板3全体にはんだ材4を塗布し、実装基板3の表面20から各基板電極16,18に塗布されたはんだ材4の上端面までの高さを等しくする。
【0051】
このようにして、はんだ材4が厚く塗布された基板電極16に所定の外部電極5を対応させて半導体素子1を実装基板3の表面20に載置する。この後、実施の形態4で説明したように半導体素子1の上面に半導体素子2を載せ、適当な荷重を加えて半導体素子2と共に半導体素子1を沈み込ませる。半導体素子2の上方から荷重を加えると、半導体素子1は当該半導体素子1の下面に備えた突起10が実装基板3の表面20に接するまで外部電極5が基板電極16に厚く塗布されたはんだ材4に押し込まれ、それ以上実装高さが低く変化しなくなる。
【0052】
以上のように、実施の形態5によれば、複数の半導体素子1,2を重ねて実装するとき、下段となる半導体素子1の下面に突起10を備えたので、半導体素子1の実装高さが正確になり、半導体素子1の上面に載せられ上段となる半導体素子2の実装高さ、傾き等の実装精度を向上させることができるという効果がある。
【0053】
実施の形態6.
図7は、この発明の実施の形態6による半導体素子の実装方法を示す説明図である。この図は、図1を用いて説明した実施の形態1による半導体素子の実装方法において、下段に実装されるBGAタイプの半導体素子1に替えてTSOPタイプの半導体素子21を用いたものを例示したものである。図1に示したものと同一あるいは相当するものに同じ符号を付し、その説明を省略する。図において、21はTSOPタイプの半導体素子(下段に載置する半導体素子)、22は実施の形態6による実装基板3の表面20に備えられた基板電極、23は基板電極22と接合する半導体素子21の外部電極である。
【0054】
次に、動作について説明する。
実施の形態6による半導体素子の実装方法は、複数の半導体素子2,21を重ねて実装するとき、TSOPタイプの半導体素子21を下段に載置したもので、上段に載置する半導体素子2の実装方法は、図1〜図6に示した実装方法のうち、いずれかのものを用いる。下段に載置する半導体素子21の実装方法は実施の形態1〜実施の形態5において説明した半導体素子1のいずれかの実装方法と同様に行われ、外部電極5と外部電極22のサイズ・形状の違いにより、当該外部電極5と接合する基板電極6あるいは基板電極16のサイズ・形状、また実装基板3の表面20に形成された凹部などのサイズ・形状などを替えることにより、同様に実装することができる。
【0055】
以上のように、実施の形態6によれば、複数の半導体素子2,21を重ねて実装するとき、下段に載置する半導体素子21がTSOPタイプのものでも、半導体素子21と半導体素子2の上下方向の間隙が生じないように半導体素子2を実装することができると共に、半導体素子2と半導体素子21は実装基板3との接合において相互に支持し合うため、例えばキー押しや落下衝撃等の外力に対して耐性を向上させることができるという効果がある。
【0056】
【発明の効果】
以上のように、この発明によれば、上段に載置する半導体素子の実装高さを調整して下段に載置する半導体素子と上段に載置する半導体素子との上下方向に間隙が生じないようにすることが可能になり、複数の半導体素子を重ねて実装したとき上段に載置する半導体素子の実装高さを低くすることができると共に、各半導体素子は実装基板との接合において相互に支持し合うため、外力に対する耐性を向上させることができるという効果がある。
【0057】
この発明によれば、下段に載置する半導体素子の実装高さを調整することができるようになり、上段に載置する半導体素子を下段に載置する半導体素子の上面に載せた状態で、上段に載置する半導体素子の上方から適当な荷重を加えて下段に載置する半導体素子と上段に載置する半導体素子との上下方向に間隙が生じないようにして実装高さを低くすることができると共に、各半導体素子は実装基板との接合において相互に支持し合うため、外力に対する耐性を向上させることができるという効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体素子の実装方法を示す説明図である。
【図2】 この発明の実施の形態2による半導体素子の実装方法を示す説明図である。
【図3】 この発明の実施の形態3による半導体素子の実装方法を示す説明図である。
【図4】 この発明の実施の形態4による半導体素子の実装方法を示す説明図である。
【図5】 この発明の実施の形態4による半導体素子の実装方法を示す説明図である。
【図6】 この発明の実施の形態5による半導体素子の実装方法を示す説明図である。
【図7】 この発明の実施の形態6による半導体素子の実装方法を示す説明図である。
【図8】 従来の半導体素子の実装方法を示す説明図である。
【符号の説明】
1 半導体素子(下段に載置する半導体素子)、2 半導体素子(上段に載置する半導体素子)、3 実装基板、4 はんだ材、5 外部電極、6 基板電極、7 外部電極、8 基板電極、9 はんだ材、10 突起、16 基板電極、17 外部電極、18 基板電極、20 表面、21 半導体素子(下段に載置する半導体素子)、22 基板電極、23 外部電極、101,102 半導体素子、103 実装基板、104 はんだ材、105 外部電極、106 基板電極、107 外部電極、108 基板電極、109 配線層。
Claims (5)
- 複数の半導体素子を重ねて実装基板の同一表面に実装する半導体素子の実装方法において、
前記実装基板は上段に載置する半導体素子の外部電極と接合する基板電極と下段に載置する半導体素子の外部電極と接合する基板電極とを備え、
前記上段に載置する半導体素子の外部電極と接合する基板電極は、前記下段に載置する半導体素子と接合させる基板電極より低い位置に配置され、
前記上段に載置する半導体素子の外部電極と前記基板電極とを接合するはんだ材を前記下段に載置する半導体素子と接合する前記基板電極に塗布するはんだ材より厚く塗布して前記上段に載置する半導体素子の実装高さを調整し、
前記上段に載置する半導体素子と前記下段に載置する半導体素子とを上下方向において接するようにして実装するとともに、
前記上段に載置する半導体素子と接合させる基板電極及び前記下段に載置する半導体素子と接合させる基板電極に、はんだ材の上面がほぼ等しくなるように当該はんだ材を塗布することを特徴とする半導体素子の実装方法。 - 上段に載置する半導体素子と接合させる基板電極は、実装基板の内層に備えられ、前記実装基板の表面に露出させたことを特徴とする請求項1記載の半導体素子の実装方法。
- 複数の半導体素子を重ねて実装基板の同一表面に実装する半導体素子の実装方法において、
前記実装基板は、上段に載置する半導体素子の外部電極に接合させる上段の基板電極と前記上段の基板電極よりも低い位置に下段に載置する半導体素子の外部電極に接合させる下段の基板電極とを備え、
前記上段に載置する半導体素子は、前記下段に載置する半導体素子の上面に載せた状態で前記上段の基板電極に接する長さよりも短い外部電極を備え、
前記下段に載置する半導体素子の外部電極と前記下段の基板電極とを接合させるはんだ材を前記上段に載置する半導体素子と接合させる前記上段の基板電極に塗布するはんだ材より厚く塗布して前記下段に載置する半導体素子の実装高さを調整し、
前記上段に載置する半導体素子と前記下段に載置する半導体素子とを上下方向において接するようにして実装することを特徴とする半導体素子の実装方法。 - 下段の基板電極を、実装基板の内層に備えたことを特徴とする請求項3記載の半導体素子の実装方法。
- 下段に載置する半導体素子は、実装基板に備えられた下段の基板電極に当該下段に載置する半導体素子の外部電極が沈み込む深さを抑制する突起を当該下段に載置する半導体素子の下面に備えたことを特徴とする請求項3または請求項4記載の半導体素子の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002300869A JP4017955B2 (ja) | 2002-10-15 | 2002-10-15 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002300869A JP4017955B2 (ja) | 2002-10-15 | 2002-10-15 | 半導体素子の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004140027A JP2004140027A (ja) | 2004-05-13 |
JP4017955B2 true JP4017955B2 (ja) | 2007-12-05 |
Family
ID=32449432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002300869A Expired - Fee Related JP4017955B2 (ja) | 2002-10-15 | 2002-10-15 | 半導体素子の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4017955B2 (ja) |
-
2002
- 2002-10-15 JP JP2002300869A patent/JP4017955B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004140027A (ja) | 2004-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
JP2006060128A (ja) | 半導体装置 | |
JP2006310530A (ja) | 回路装置およびその製造方法 | |
JP2004165283A (ja) | 半導体装置 | |
US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
JP2004056135A (ja) | 1つの金属層を備え折り返されたテープ領域アレイ・パッケージ | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
JP3277083B2 (ja) | 半導体チップおよびそれを用いた半導体装置 | |
JP4017955B2 (ja) | 半導体素子の実装方法 | |
JP5097174B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
JP3913397B2 (ja) | 半導体装置の製造方法 | |
JPH08330355A (ja) | 半導体装置 | |
JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005183868A (ja) | 半導体装置およびその実装構造 | |
JP2008192660A (ja) | 半導体装置およびその製造方法 | |
CN110931448A (zh) | 引线框架、半导体器件以及电路装置 | |
JP2006013553A (ja) | 半導体集積回路装置 | |
JP2004319692A (ja) | 電子回路基板 | |
JP2001291820A (ja) | 半導体装置及びその製造方法 | |
JP4823662B2 (ja) | 半導体装置 | |
JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
JP2010021392A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070919 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |