CN110931448A - 引线框架、半导体器件以及电路装置 - Google Patents
引线框架、半导体器件以及电路装置 Download PDFInfo
- Publication number
- CN110931448A CN110931448A CN201911157131.XA CN201911157131A CN110931448A CN 110931448 A CN110931448 A CN 110931448A CN 201911157131 A CN201911157131 A CN 201911157131A CN 110931448 A CN110931448 A CN 110931448A
- Authority
- CN
- China
- Prior art keywords
- chip
- heat sink
- buffer layer
- pin
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 17
- 230000017525 heat dissipation Effects 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000000644 propagated effect Effects 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种引线框架、半导体器件以及电路装置。其中,引线框架包括框架单元,框架单元包括:散热片,设有安装孔;芯片载台,用于安装半导体芯片;以及缓冲层,在散热片的厚度方向上连接于散热片和芯片载台之间。本发明实施例提供的引线框架,能够减小在安装过程中半导体芯片受到的应力,防止半导体芯片产生裂纹。
Description
技术领域
本发明涉及半导体技术领域,具体涉及一种引线框架、半导体器件以及电路装置。
背景技术
引线框架作为集成电路的芯片载体,是一种借助于键合材料实现半导体芯片内部电路引出端与外部导线的电气连接,形成电气回路的关键结构件,它起到了和外部导线连接的桥梁作用,绝大部分的半导体集成电路中都需要使用引线框架,是电子信息产业中重要的基础材料。
当引线框架与半导体芯片封装形成产品之后,通常通过连接件的紧固作用将封装完成的产品固定。在连接件对封装完成的产品进行紧固的过程中,如果引线框架的结构设置不合理将会导致紧固的应力延伸进入半导体器件内部,使得半导体器件产生裂纹,进而引起半导体芯片失效。
因此,亟需一种新的引线框架、半导体器件以及电路装置。
发明内容
本发明实施例提供一种引线框架、半导体器件以及电路装置,引线框架能够减小在安装过程中半导体芯片受到的应力,防止半导体芯片产生裂纹。
一方面,本申请实施例提供一种引线框架,包括框架单元,框架单元包括:散热片,设有安装孔;芯片载台,用于安装半导体芯片;以及缓冲层,在散热片的厚度方向上连接于散热片和芯片载台之间。
根据本申请一方面的实施方式,缓冲层的材质的硬度低于散热片、或芯片载台中至少一者的材质的硬度。
根据本申请一方面前述任一实施方式,所述缓冲层的厚度为0.025mm~0.075mm。
根据本申请一方面前述任一实施方式,芯片载台包括芯片安装部,芯片安装部在散热片上的正投影与缓冲层在散热片上的正投影交叠。
根据本申请一方面前述任一实施方式,框架单元还包括:引脚组件,包括第一引脚、第二引脚以及连接第一引脚和第二引脚的引脚连接件,第一引脚与第二引脚间隔设置,且第一引脚与芯片安装部电连接。
根据本申请一方面前述任一实施方式,引脚组件设置在芯片载台上,且引脚组件设置在芯片安装部远离安装孔的一侧;或者,引脚组件设置在散热片上,缓冲层的组成材料包括导电材料,引脚组件通过缓冲层与芯片安装部电连接。
根据本申请一方面前述任一实施方式,缓冲层在散热片上的正投影与安装孔相互避位,缓冲层具有朝向散热片的第一面以及朝向芯片载台的第二面,第一面与散热片热耦合,第二面与芯片载台热耦合;缓冲层的组成材料包括合金,缓冲层通过焊接工艺形成;散热片的组成材料包括铜、铝的至少之一;和/或,芯片载台的组成材料包括铜、铝的至少之一。
根据本申请一方面前述任一实施方式,框架单元的数量为两个以上,框架单元还包括设置在散热片上的第一连接部,第一连接部沿散热片的周向设置,相邻框架单元通过第一连接部连接;和/或,框架单元还包括设置在芯片载台上的第二连接部,第二连接部沿芯片载台的周向设置,相邻框架单元通过第二连接部连接。
另一方面,本发明实施例提供一种半导体器件,包括:如上述的引线框架,框架单元还包括引脚组件;半导体芯片,设置在芯片载台背离散热片的一侧,半导体芯片与对应的引脚组件电连接。
根据本申请另一方面的实施方式,半导体器件还包括:封装层,设置在芯片载台背离散热片的一侧且覆盖半导体芯片。
再一方面,本发明实施例提供一种电路装置,包括:印刷电路板;根据上述的半导体器件;连接件,设置在安装孔中,连接件将半导体器件与印刷电路板连接。
根据本发明实施例的引线框架、半导体器件以及电路装置,其中,引线框架包括散热片、芯片载台以及缓冲层,散热片上设有安装孔,用于使固定引线框架的连接件通过,芯片载台用于支撑和安装半导体芯片。缓冲层在散热片的厚度方向上连接于散热片和芯片载台之间,使得散热片上的安装孔与芯片载台位于引线框架的不同层。当连接件通过安装孔将引线框架固定时,连接件紧固时产生的应力会在散热片、缓冲层以及芯片载台之间传播,通过设置缓冲层,能够缓冲减小传递至芯片载台上的应力。当引线框架应用在半导体器件中时,此时的芯片载台上固定设置有半导体芯片,通过将缓冲层在散热片的厚度方向上连接于散热片和芯片载台之间,使得连接件紧固时产生的应力在经过散热片以及缓冲层的缓冲之后减小,相较于传统的将半导体芯片直接设置在单个散热片上,有效的减小了到达芯片载台上的应力,进一步减小了到达半导体芯片上的应力,从而有效的避免半导体芯片产生裂纹,提高了半导体芯片的质量和寿命。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显,其中,相同或相似的附图标记表示相同或相似的特征,附图并未按照实际的比例绘制。
图1是本发明一个实施例的电路装置的俯视图;
图2是本发明一个实施例的电路装置的侧视图;
图3是本发明一个实施例的半导体器件的俯视图;
图4是图3中沿A-A方向的剖视图;
图5是本发明一个实施例提供的引线框架的俯视图;
图6是图5提供的一个实施例的引线框架沿B-B方向的剖视图;
图7是本发明一个实施例的散热片的结构图;
图8是本发明一个实施例的芯片载台的结构图;
图9是本发明另一个实施例提供的引线框架的俯视图;
图10是图9中沿C-C方向的剖视图。
图中:
1-半导体器件;
100-引线框架;101-框架单元;200-半导体芯片;300-封装层;
10-散热片;11-安装孔;12-第一连接部;
20-芯片载台;21-芯片安装部;22-第二连接部;
30-缓冲层;
40-引脚组件;41-第一引脚;42a、42b-第二引脚;43-引脚连接件
2-印刷电路板;201-紧固孔;
3-连接件;
X-延伸方向;Y-第一方向。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例,为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及具体实施例,对本发明进行进一步详细描述。应理解,此处所描述的具体实施例仅被配置为解释本发明,用于示例性的说明本发明的原理,并不被配置为限定本发明。另外,附图中的机构件不一定是按照比例绘制的。例如,可能对于其他结构件或区域而放大了附图中的一些结构件或区域的尺寸,以帮助对本发明实施例的理解。
下述描述中出现的方位词均为图中示出的方向,并不是对本发明实施例的具体结构进行限定。在本发明的描述中,需要说明的是,除非另有说明,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以通过中间媒介间接相连。对于本领域的普通技术人员而言,可视具体情况理解上述术语在本发明中的具体含义。
此外术语“包括”、“包含”“具有”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素结构件或组件不仅包括那些要素,而且还包括没有明确列出或固有的属于结构件、组件上的其他机构件。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括要素的物品或者设备中还存在另外的相同要素。对于本领域技术人员来说,本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
下面将详细描述本发明的各个方面的特征和示例性实施例。此外,下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。下述描述中出现的方位词均为图中示出的方向,并不是对本发明实施例具体结构进行限定。
为了更好的理解本发明,下面结合附图1至附图10对本发明实施例提供的引线框架100、半导体器件1以及电路装置的结构进行详细描述。
请一并参阅图1至图4,图1示出了本发明一个实施例的电路装置的俯视图,图2示出了本发明一个实施例的电路装置的侧视图,图3示出了本发明一个实施例的半导体器件的俯视图,图4示出了图3中沿A-A方向的剖视图。
本发明实施例提供一个电路装置,包括印刷电路板2、半导体器件1以及连接件3。印刷电路板2上包括电路布线层以及紧固孔201,电路布线层包括多条导电线,用于与外部的电路器件进行电连接。紧固孔201为贯穿印刷电路板2厚度方向的通孔,用于安装半导体器件1。半导体器件1包括半导体芯片200,半导体芯片200与电路布线层电连接。可以理解的是,印刷电路板2的结构与现有技术中印刷电路板的结构相近,不再赘述。半导体器件1包括安装孔11,用于使连接件3穿过以固定半导体器件1。
当半导体器件1需要安装时,将安装孔11与印刷电路板2上的紧固孔201对准,将连接件3依次穿过安装孔11和紧固孔201,以将半导体器件1和印刷电路板2连接。可选的,连接件3可以为螺纹连接件或铆钉连接件,本发明不做限定,只要能将半导体器件1和印刷电路板2连接即可。
由于连接件3在连接半导体器件1和印刷电路板2时,需要对半导体器件1施加紧固力,以防止半导体器件1发生偏移。在连接过程中,如果紧固力较大,紧固力在传播过程中易使得靠近连接件3一侧的半导体芯片200发生裂纹,导致半导体器件1失效。
为了解决上述问题,本发明实施例提供了一种半导体器件1。请参阅图3和图4,半导体器件1包括引线框架100和半导体芯片200。引线框架100包括框架单元101,框架单元101包括引脚组件40,半导体芯片200设置在框架单元101上,半导体芯片200与对应的引脚组件40电连接,以通过引脚组件40将半导体芯片200内部的电路与印刷电路板2上的导电线电连接。
在一些实施例中,半导体器件1还包括封装层300,封装层300设置框架单元101靠近半导体芯片200的一侧且封装层300覆盖半导体芯片200。通过上述设置,封装层300能够隔绝外界的水汽或氧气等进入半导体芯片200内部,提高半导体芯片200使用寿命以及稳定性。
在一些实施例中,半导体器件1是利用全封闭式(Transistor Outline,或者Through-hole,TO)封装。通过上述设置,使得半导体器件1在使用过程中寄生参数较小,而且能够简化半导体器件1的制作工艺。
由于半导体芯片200设置在引线框架100上,为了有效的防止在连接件3安装过程中使半导体芯片200产生裂纹,本发明实施例提供了一种引线框架100。引线框架100可以作为独立的构件单独生产销售,也可以用于与上述各实施例的半导体器件1以及电路装置配合使用,从而避免半导体器件1产生裂纹,提高半导体器件1的使用稳定性。
请一并参阅图5至图10,图5示出了本发明一个实施例提供的引线框架的俯视图,图6示出了图5中沿B-B方向的剖视图,图7示出了本发明一个实施例的散热片的结构图,图8示出了本发明一个实施例的芯片载台的结构图,图9示出了本发明另一个实施例提供的引线框架的俯视图,图10示出了图9中沿C-C方向的剖视图。
本发明实施例提供的引线框架100包括至少一个框架单元101,框架单元101包括散热片10、芯片载台20以及缓冲层30。散热片10设有安装孔11。芯片载台20用于安装半导体芯片200。缓冲层30在散热片10的厚度方向上连接于散热片10和芯片载台20之间。
本发明实施例提供的框架单元101,通过将缓冲层30在散热片10的厚度方向上连接于散热片10和芯片载台20之间,使得当连接件3通过安装孔11将引线框架100连接时,连接件3在紧固时产生的应力能够在散热片10、缓冲层30以及芯片载台20之间传播,并进一步通过缓冲层30缓冲以减小传递至芯片载台20上的应力。
在一些实施例中,当本发明实施例的引线框架100应用在半导体器件1上时,半导体芯片200设置在芯片载台20背离散热片10的一侧,半导体芯片200与对应的引脚组件40电连接。进一步的,当半导体器件1包括封装层300时,封装层300设置在芯片载台20背离散热片10的一侧且覆盖半导体芯片200。
在一些实施例中,缓冲层30的材质的硬度低于散热片10、或芯片载台20中至少一者的材质的硬度。通过上述设置,使得连接件3在紧固时产生的应力能够得到缓冲层30的有效缓冲作用。
可选的,缓冲层30的材质的硬度可以低于散热片10和芯片载台20的材质的硬度。通过上述设置,连接件3在紧固时产生的应力首先沿着散热片10传播,在传播至缓冲层30时,由于缓冲层30的材质的硬度较低,应力会受到缓冲层30的缓冲作用而减小,同理,应力在通过缓冲层30传播至芯片载台20时,能够受到缓冲而减小,从而能够有效的保护半导体芯片200。在一些实施例中,缓冲层30的厚度可以为0.025mm~0.075mm。通过上述设置,能够有效增加应力的传播路径,以起到减小应力的作用。
在一些可选的实施例中,请参阅图5,芯片载台20包括芯片安装部21,芯片安装部21在散热片10上的正投影与缓冲层30在散热片10上的正投影交叠。通过上述设置,使得当连接件3安装在安装孔11内产生应力时,应力在散热片10上传播至缓冲层30上时,应力被缓冲层30部分缓冲或全部缓冲,有效的减小了传播至芯片安装部21上的应力。当芯片安装部21安装了半导体芯片200时,通过芯片安装部21在散热片10上的正投影与缓冲层30在散热片10上的正投影交叠,使得经过缓冲层30后仅有较少的应力或没有应力传播到半导体芯片200上,有效的避免了半导体芯片200上产生裂纹。
为了更好的将半导体器件1内部的内部电路与外界的引线,例如印刷电路板2上的导电线电连接,框架单元101上的引脚组件40包括第一引脚41、第二引脚42a、42b以及连接第一引脚41和第二引脚42a、42b的引脚连接件43,第一引脚41与第二引脚42a、42b间隔设置,且第一引脚41与芯片安装部21电连接。
可选的,第二引脚42a和第二引脚42b分别设置在第一引脚41的两侧,第二引脚42a、第二引脚42b以及第一引脚41通过引脚连接件43连接。其中,引脚连接件43可以与芯片安装部21间隔设置,引脚连接件43的具体结构可以根据用户的需求进行设定,只要能够连接第一引脚41和第二引脚42a、42b即可。
以下以具有三个电极的半导体芯片200为例进行说明半导体芯片200与引脚组件40的连接。可选的,半导体芯片200包括第一电极、第二电极以及第三电极,在具体实施时,当芯片安装部21安装完半导体芯片200之后,由于第一引脚41与芯片安装部21电连接,使得第一引脚41将半导体芯片200的第一电极引出,第二引脚42a可以通过导线与第二电极电连接,第二引脚42b可以通过导线将第三电极电连接,从而使引脚组件40将半导体芯片200内部的三个电极引出。在一些实施例中,当完成导线与引脚组件40的电连接之后,需要将引脚连接件43与第一引脚41、第二引脚42a以及第二引脚42b的连接断开,从而能够实现半导体芯片200的使用。
在一些实施例中,请参阅图5至图8,引脚组件40设置在芯片载台20上,且引脚组件40设置在芯片安装部21远离安装孔11的一侧;或者,请参阅图9和图10,引脚组件40设置在散热片10上,缓冲层30的组成材料包括导电材料,缓冲层30的组成材料包括导电材料可以为锡、铜等。可选的,引脚组件40通过缓冲层30与芯片安装部21电连接。通过上述设置,使得引脚组件40能够将半导体器件1内部的电极与外部的引线电连接。进一步的,通过将引脚组件40设置在芯片安装部21远离安装孔11的一侧,便于半导体器件1的固定以及实现稳定的电连接。
在一些可选的实施例中,缓冲层30在散热片10上的正投影与安装孔11相互避位,缓冲层30具有朝向散热片10的第一面以及朝向芯片载台20的第二面,第一面与散热片10热耦合,第二面与芯片载台20热耦合,缓冲层30的组成材料包括合金,可选的,缓冲层30的组成材料可以包括焊锡,缓冲层30通过焊接工艺形成。通过上述设置,使得缓冲层30以及散热片10能够更好的实现半导体芯片200的散热,相较于传统的将半导体芯片200直接设置在单个散热片10上,此时的引线框架100通过散热片10、缓冲层30以及芯片载台20同时散热,散热厚度增加,增大了散热面积,有效的提高了半导体芯片200的散热效果,提高了半导体芯片的使用稳定性。
在一些实施例中,散热片10的组成材料包括铜、铝的至少之一;和/或,芯片载台20的组成材料包括铜、铝的至少之一。在一些实施例中散热片10以及芯片载台20的材料还可以包括合金。通过设置合理的散热片10以及芯片载台20的材料,能够提高散热作用以及将半导体芯片200内部的电路更好的引出。在具体实施时,散热片10以及芯片载台20的组成材料均包括铜,通过合理设置散热片10以及芯片载台20的组成材料,能够有效提高引线框架100的散热以及与半导体芯片连接的稳定性。
为了提高框架单元101的制作效率,框架单元101的数量为两个以上,框架单元101还包括设置在散热片10上的第一连接部12,第一连接部12沿散热片10的周向设置,可选的,第一连接部12设置在散热片10沿第一方向Y上的两端,相邻框架单元101通过第一连接部12连接,第一方向Y与框架单元101的延伸方向X相交;和/或,框架单元101还包括设置在芯片载台20上的第二连接部22,第二连接部22沿芯片载台20的周向设置,可选的,第二连接部22设置在芯片载台20沿第一方向Y上的两端,相邻框架单元101通过第二连接部22连接,第一方向Y与框架单元101的延伸方向X相交。通过上述设置,使得多个框架单元101能够一体成型,提高了框架单元101尺寸的均一性,进而能够提高半导体器件1的质量。
在具体实施时,沿第一方向Y阵列设置的相邻的两个框架单元101可以通过第一连接部12以及第二连接部22共同连接。沿延伸方向X阵列设置的相邻的两个框架单元101也可以通过第一连接部12和/或第二连接部22连接。
下面对本发明实施例提供的引线框架100的制备方法以及半导体器件1的制备方法进行描述。以下描述中以缓冲层30的组成材料包括锡为例进行说明。在具体实施时,可以在散热片10上设置锡膏,然后使用定位工装,将芯片载台20与设置有锡膏的散热片10定位连接,最后将芯片载台20、锡膏以及散热片10整体放入回流焊设备中使锡膏固化,形成缓冲层30,最终形成引线框架100。
在制作完成引线框架100之后,当引线框架100包括两个以上框架单元101时,在引线框架100上制备单个的框架单元101,使用焊料将半导体芯片200焊接在芯片载台20上,可选的,半导体芯片200在散热片10上的正投影与缓冲层30在散热片10上的正投影交叠。完成半导体芯片200的焊接之后通过冷超声焊接铝线或铜线使得半导体芯片200上的电极与框架单元101上引脚组件40电连接。之后,可以对半导体芯片200进行封装以得到半导体器件1,例如可以使用TO封装工艺对半导体芯片200进行密封。
根据本发明实施例的引线框架100、半导体器件1以及电路装置,其中,引线框架100包括散热片10、芯片载台20以及缓冲层30,其中散热片10上设有安装孔11,用于使固定引线框架100的连接件3通过,芯片载台20用于支撑和安装半导体芯片200。缓冲层30在散热片10的厚度方向上连接于散热片10和芯片载台20之间,使得散热片10上的安装孔11与芯片载台20位于引线框架100的不同层。当连接件3通过安装孔11将引线框架100固定时,连接件3紧固时产生的应力会在散热片10、缓冲层30以及芯片载台20之间传播,通过设置缓冲层30,能够缓冲减小传递至芯片载台20上的应力。当引线框架100应用在半导体器件1中时,此时的芯片载台20上固定设置有半导体芯片200,通过将缓冲层30在散热片10的厚度方向上连接于散热片10和芯片载台20之间,使得连接件3紧固时产生的应力在经过散热片10以及缓冲层30的缓冲之后减小,相较于传统的将半导体芯片200直接设置在单个散热片10上,有效的减小了到达芯片载台20上的应力,进一步减小了到达半导体芯片200上的应力,从而有效的避免半导体芯片200产生裂纹,提高了半导体芯片200的质量和寿命。
由于半导体器件1包括上述任意实施例提供的引线框架100,因此,能够有效的防止半导体芯片200产生裂纹,提高半导体器件1的质量以及寿命。
依照本发明如上文的实施例,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种引线框架,其特征在于,包括框架单元,所述框架单元包括:
散热片,设有安装孔;
芯片载台,用于安装半导体芯片;以及
缓冲层,在所述散热片的厚度方向上连接于所述散热片和所述芯片载台之间。
2.根据权利要求1所述的引线框架,其特征在于,所述缓冲层的材质的硬度低于所述散热片、或所述芯片载台中至少一者的材质的硬度。
3.根据权利要求1所述的引线框架,其特征在于,所述缓冲层的厚度为0.025mm~0.075mm。
4.根据权利要求1所述的引线框架,其特征在于,所述芯片载台包括芯片安装部,所述芯片安装部在所述散热片上的正投影与所述缓冲层在所述散热片上的正投影交叠。
5.根据权利要求4所述的引线框架,其特征在于,所述框架单元还包括:
引脚组件,包括第一引脚、第二引脚以及连接所述第一引脚和所述第二引脚的引脚连接件,所述第一引脚与所述第二引脚间隔设置,且所述第一引脚与所述芯片安装部电连接。
6.根据权利要求5所述的引线框架,其特征在于,所述引脚组件设置在所述芯片载台上,且所述引脚组件设置在所述芯片安装部远离所述安装孔的一侧;
或者,所述引脚组件设置在所述散热片上,所述缓冲层的组成材料包括导电材料,所述引脚组件通过所述缓冲层与所述芯片安装部电连接。
7.根据权利要求1至6所述的引线框架,其特征在于,所述缓冲层在所述散热片上的正投影与所述安装孔相互避位,所述缓冲层具有朝向所述散热片的第一面以及朝向所述芯片载台的第二面,所述第一面与所述散热片热耦合,所述第二面与所述芯片载台热耦合;
所述缓冲层的组成材料包括合金,所述缓冲层通过焊接工艺形成;
所述散热片的组成材料包括铜、铝的至少之一;和/或,所述芯片载台的组成材料包括铜、铝的至少之一。
8.根据权利要求1至6任一项所述的引线框架,其特征在于,所述框架单元的数量为两个以上,
所述框架单元还包括设置在所述散热片上的第一连接部,所述第一连接部沿所述散热片的周向设置,相邻所述框架单元通过所述第一连接部连接;
和/或,所述框架单元还包括设置在所述芯片载台上的第二连接部,所述第二连接部沿所述芯片载台的周向设置,相邻所述框架单元通过所述第二连接部连接。
9.一种半导体器件,其特征在于,包括:
如权利要求1至8任一项所述的引线框架,所述框架单元还包括引脚组件;
半导体芯片,设置在所述芯片载台背离所述散热片的一侧,所述半导体芯片与对应的所述引脚组件电连接。
10.一种电路装置,其特征在于,包括:
印刷电路板;
根据权利要求9所述的半导体器件;
连接件,设置在所述安装孔中,所述连接件将所述半导体器件与所述印刷电路板连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911157131.XA CN110931448A (zh) | 2019-11-22 | 2019-11-22 | 引线框架、半导体器件以及电路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911157131.XA CN110931448A (zh) | 2019-11-22 | 2019-11-22 | 引线框架、半导体器件以及电路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110931448A true CN110931448A (zh) | 2020-03-27 |
Family
ID=69850772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911157131.XA Pending CN110931448A (zh) | 2019-11-22 | 2019-11-22 | 引线框架、半导体器件以及电路装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110931448A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115319227A (zh) * | 2022-08-18 | 2022-11-11 | 瑞能半导体科技股份有限公司 | 载具和可实现不同框架材质的内部绝缘功率器件的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101834145A (zh) * | 2010-02-12 | 2010-09-15 | 福建福顺半导体制造有限公司 | 新型集成电路半导体器件的制作方法及其制成品 |
CN102034782A (zh) * | 2009-09-30 | 2011-04-27 | 万国半导体有限公司 | 一种用于功率半导体器件的混合合金引线框架 |
CN204375722U (zh) * | 2014-12-23 | 2015-06-03 | 杰群电子科技(东莞)有限公司 | 一种半导体封装结构 |
CN107808858A (zh) * | 2017-11-08 | 2018-03-16 | 深圳芯能半导体技术有限公司 | 功率器件及其功率组件 |
CN211182196U (zh) * | 2019-11-22 | 2020-08-04 | 瑞能半导体科技股份有限公司 | 引线框架、半导体器件以及电路装置 |
-
2019
- 2019-11-22 CN CN201911157131.XA patent/CN110931448A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034782A (zh) * | 2009-09-30 | 2011-04-27 | 万国半导体有限公司 | 一种用于功率半导体器件的混合合金引线框架 |
CN101834145A (zh) * | 2010-02-12 | 2010-09-15 | 福建福顺半导体制造有限公司 | 新型集成电路半导体器件的制作方法及其制成品 |
CN204375722U (zh) * | 2014-12-23 | 2015-06-03 | 杰群电子科技(东莞)有限公司 | 一种半导体封装结构 |
CN107808858A (zh) * | 2017-11-08 | 2018-03-16 | 深圳芯能半导体技术有限公司 | 功率器件及其功率组件 |
CN211182196U (zh) * | 2019-11-22 | 2020-08-04 | 瑞能半导体科技股份有限公司 | 引线框架、半导体器件以及电路装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115319227A (zh) * | 2022-08-18 | 2022-11-11 | 瑞能半导体科技股份有限公司 | 载具和可实现不同框架材质的内部绝缘功率器件的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5383621B2 (ja) | パワー半導体装置 | |
KR101388328B1 (ko) | 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
US8451621B2 (en) | Semiconductor component and method of manufacture | |
JP7150461B2 (ja) | 半導体装置 | |
US20050205970A1 (en) | [package with stacked substrates] | |
EP1868244B1 (en) | Semiconductor device | |
KR20060040727A (ko) | 열방출 전자장치 | |
KR100606295B1 (ko) | 회로 모듈 | |
JPH09312357A (ja) | 半導体装置 | |
JPH0945809A (ja) | 半導体装置及び半導体装置実装用基板 | |
JP3776427B2 (ja) | 半導体装置及びその製造方法 | |
JP2573809B2 (ja) | 電子部品内蔵のマルチチップモジュール | |
JP6043049B2 (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
JP2017123360A (ja) | 半導体モジュール | |
CN211182196U (zh) | 引线框架、半导体器件以及电路装置 | |
JP2002064224A (ja) | 発光ダイオード及びその製造方法 | |
US12027450B2 (en) | Electronic device and electronic device mounting structure | |
CN110931448A (zh) | 引线框架、半导体器件以及电路装置 | |
JP2000349353A (ja) | ペルチェモジュールおよびそれを備えた光通信用モジュール | |
US8253239B2 (en) | Multi-chip semiconductor connector | |
US11978683B2 (en) | Semiconductor apparatus | |
JP5147295B2 (ja) | 半導体装置 | |
JP2009164511A (ja) | 半導体装置およびその製造方法 | |
JP2021061331A (ja) | 半導体装置 | |
US12087675B2 (en) | Semiconductor device and mounting structure thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |