CN101834145A - 新型集成电路半导体器件的制作方法及其制成品 - Google Patents
新型集成电路半导体器件的制作方法及其制成品 Download PDFInfo
- Publication number
- CN101834145A CN101834145A CN 201010122406 CN201010122406A CN101834145A CN 101834145 A CN101834145 A CN 101834145A CN 201010122406 CN201010122406 CN 201010122406 CN 201010122406 A CN201010122406 A CN 201010122406A CN 101834145 A CN101834145 A CN 101834145A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- chip
- locating piece
- semiconductor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
本发明涉及一种新型集成电路半导体器件的制作方法，其特征在于：按以下工序进行：1)冲制排列式引线铜框架；2)在焊接基本上熔焊半导体芯片，引脚三电极的另两个电极分别经引线与半导体芯片连接；3)将焊接有芯片的排列引线铜框架放入注塑模具中，分别对定位块的上表面和周侧通过塑料进行封装，制成定位块底面裸露的且具有半导体芯片封装分离元件的框架，该方法操作简便，易于实现，使用该方法制成的集成电路半导体器件制成品不仅具有良好的散热效果，而且构造简单，绝缘效果好。
Description
技术领域
本发明涉及一种新型集成电路半导体器件的制作方法及其制成品。
背景技术
随着半导体制造技术的不断进步，芯片的处理速度与功能要求也随之提升，伴随而至的问题是如何有效将芯片运行时产生的热量排散出去，以保证半导体装置运行的可靠性，因此如何进一步增大半导体器件的散热面积，同时保证半导体器件在使用时不会发生短路成为要解决的首要问题。
发明内容
本发明的目的在于提供一种新型集成电路半导体器件的制作方法及其制成品，该方法操作简便，易于实现，使用该方法制成的集成电路半导体器件制成品不仅具有良好的散热效果，而且构造简单，绝缘效果好。
本发明的技术方案在于：一种新型集成电路半导体器件的制作方法，其特征在于：按以下工序进行：1)冲制排列式引线铜框架，所述排列式引线铜框架具有第一阶面和第二阶面，所述第一阶面具有集成电路定位块，所述第二阶面上设有与各半导体集成电路芯片所对应的电极引脚，所述集成电路定位块外侧部上设有以利安装的螺钉通孔，所述定位块内侧端与引脚三电极的中心电极相连接，所述各定位块上嵌制有芯片焊接基本；2)在焊接基本上熔焊半导体芯片，引脚三电极的另两个电极分别经引线与半导体芯片连接；3)将焊接有芯片的排列引线铜框架放入注塑模具中，分别对定位块的上表面和周侧通过塑料进行封装，制成定位块底面裸露的且具有半导体芯片封装分离元件的框架。
所述定位块外侧具有连接螺钉定位片，内侧连接有用于与半导体芯片连接的芯片连接座板，所述芯片连接座板的上侧设置有包覆在芯片及定位块两侧端的塑胶罩，所述塑胶罩上设有芯片电极伸出端。
所述塑胶罩的中部设有与连接螺钉定位片垂直相交的螺钉贯穿通孔，所述连接螺钉定位片上还设有位于螺钉贯穿通孔外围的其直径大于螺钉贯穿通孔的螺钉通孔，以防止螺钉与连接螺钉定位片接触。
本发明的优点在于：本发明所述的新型集成电路半导体器件的制作方法，操作简便，易于实现，使用该方法制成的集成电路半导体器件制成品不仅具有良好的散热效果，而且构造简单，绝缘效果好。
附图说明
图1为本发明的排列式引线铜框架的结构示意图。
图2为图1的A-A剖视图。
图3为本发明的新型集成电路半导体器件的制成品结构示意图。
图4为图2的B-B剖视图。
具体实施方式
一种新型集成电路半导体器件的制作方法，其特征在于：按以下工序进行：
1)冲制排列式引线铜框架，所述排列式引线铜框架具有第一阶面1和第二阶面2，所述第一阶面具有集成电路定位块3，所述第二阶面上设有与各半导体集成电路芯片所对应的电极引脚4，所述集成电路定位块外侧部上设有以利安装的螺钉通孔5，所述定位块内侧端与引脚三电极的中心电极相连接，所述各定位块上嵌制有芯片焊接基本6；
2)在焊接基本上熔焊半导体芯片7，引脚三电极的另两个电极分别经引线8与半导体芯片连接；
3)将焊接有芯片的排列引线铜框架放入注塑模具中，分别对定位块的上表面和周侧通过塑料进行封装，制成定位块底面裸露的且具有半导体芯片封装分离元件的框架。
一种新型集成电路半导体器件的制成品，包括定位块，其特征在于：所述定位块外侧具有连接螺钉定位片，内侧连接有用于与半导体芯片连接的芯片连接座板，所述芯片连接座板的上侧设置有包覆在芯片及定位块两侧端的塑胶罩，所述塑胶罩9上设有芯片电极伸出端。
所述塑胶罩的中部设有与连接螺钉定位片垂直相交的螺钉贯穿通孔10，所述连接螺钉定位片上还设有位于螺钉贯穿通孔外围的其直径大于螺钉贯穿通孔的螺钉通孔，以防止螺钉与连接螺钉定位片接触。
该新型集成电路半导体器件的连接螺钉定位片未被塑胶罩包覆，在使用时作用相当于一整块散热片，散热效果好，在将该半导体器件安装在基板上时，在该集成电路半导体器件的底面与基板之间设置一块云母片，以防止连接螺钉定位片与基板相接触而产生短路，由于连接螺钉通孔内设有塑胶层，可有效防止锁紧螺钉与连接螺钉定位片接触而发生短路。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (3)
1.一种新型集成电路半导体器件的制作方法，其特征在于：按以下工序进行：
1)冲制排列式引线铜框架，所述排列式引线铜框架具有第一阶面和第二阶面，所述第一阶面具有集成电路定位块，所述第二阶面上设有与各半导体集成电路芯片所对应的电极引脚，所述集成电路定位块外侧部上设有以利安装的螺钉通孔，所述定位块内侧端与引脚三电极的中心电极相连接，所述各定位块上嵌制有芯片焊接基本；
2)在焊接基本上熔焊半导体芯片，引脚三电极的另两个电极分别经引线与半导体芯片连接；
3)将焊接有芯片的排列引线铜框架放入注塑模具中，分别对定位块的上表面和周侧通过塑料进行封装，制成定位块底面裸露的且具有半导体芯片封装分离元件的框架。
2.一种新型集成电路半导体器件的制成品，包括定位块，其特征在于：所述定位块外侧具有连接螺钉定位片，内侧连接有用于与半导体芯片连接的芯片连接座板，所述芯片连接座板的上侧设置有包覆在芯片及定位块两侧端的塑胶罩，所述塑胶罩上设有芯片电极伸出端。
3.根据权利要求2所述的新型集成电路半导体器件的制成品，其特征在于：所述塑胶罩的中部设有与连接螺钉定位片垂直相交的螺钉贯穿通孔，所述连接螺钉定位片上还设有位于螺钉贯穿通孔外围的其直径大于螺钉贯穿通孔的螺钉通孔，以防止螺钉与连接螺钉定位片接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010122406 CN101834145A (zh) | 2010-02-12 | 2010-02-12 | 新型集成电路半导体器件的制作方法及其制成品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010122406 CN101834145A (zh) | 2010-02-12 | 2010-02-12 | 新型集成电路半导体器件的制作方法及其制成品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101834145A true CN101834145A (zh) | 2010-09-15 |
Family
ID=42718174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010122406 Pending CN101834145A (zh) | 2010-02-12 | 2010-02-12 | 新型集成电路半导体器件的制作方法及其制成品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101834145A (zh) |
-
2010
- 2010-02-12 CN CN 201010122406 patent/CN101834145A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207781575U (zh) | 经封装的电子装置 | |
| CN101252096B (zh) | 芯片封装结构以及其制作方法 | |
| US8163601B2 (en) | Chip-exposed semiconductor device and its packaging method | |
| JP5607758B2 (ja) | 半導体をパッケージングする方法 | |
| CN101877339B (zh) | 导线架、封装体及其制造方法 | |
| KR101928681B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
| US10790258B2 (en) | Electronic device and mounting structure of the same | |
| JP6673012B2 (ja) | 半導体装置およびその製造方法 | |
| KR101354894B1 (ko) | 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈 | |
| JP5935374B2 (ja) | 半導体モジュールの製造方法 | |
| CN103295979A (zh) | 封装结构及其制造方法 | |
| TW201349365A (zh) | 具有可路由電路之積體電路封裝系統及其製造方法 | |
| WO2017071418A1 (zh) | 半导体器件及其制造方法 | |
| US8697496B1 (en) | Method of manufacture integrated circuit package | |
| US20100295160A1 (en) | Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof | |
| JP2011228528A (ja) | パワーブロック及びそれを用いたパワー半導体モジュール | |
| CN103579029A (zh) | 封装结构及其制造方法 | |
| CN101814461A (zh) | 封装基板结构与芯片封装结构及其制作方法 | |
| CN101834145A (zh) | 新型集成电路半导体器件的制作方法及其制成品 | |
| TWI595616B (zh) | 晶片封裝體及其形成方法 | |
| US20110062569A1 (en) | Semiconductor device package with down-set leads | |
| CN107611098A (zh) | 电子封装件及其制法 | |
| CN109461720A (zh) | 一种功率半导体贴片封装结构 | |
| CN103824820A (zh) | 引线框区域阵列封装技术 | |
| KR101265001B1 (ko) | 평면형 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100915 |