CN101814461A - 封装基板结构与芯片封装结构及其制作方法 - Google Patents

封装基板结构与芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN101814461A
CN101814461A CN200910008291A CN200910008291A CN101814461A CN 101814461 A CN101814461 A CN 101814461A CN 200910008291 A CN200910008291 A CN 200910008291A CN 200910008291 A CN200910008291 A CN 200910008291A CN 101814461 A CN101814461 A CN 101814461A
Authority
CN
China
Prior art keywords
substrate
chip
metal layer
patterned metal
counterdie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910008291A
Other languages
English (en)
Other versions
CN101814461B (zh
Inventor
邹文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everlight Electronics Co Ltd
Original Assignee
Everlight Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everlight Electronics Co Ltd filed Critical Everlight Electronics Co Ltd
Priority to CN2009100082918A priority Critical patent/CN101814461B/zh
Publication of CN101814461A publication Critical patent/CN101814461A/zh
Application granted granted Critical
Publication of CN101814461B publication Critical patent/CN101814461B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

一种芯片封装结构，包括一基板、多个芯片及一弹性体。基板具有一第一表面、一第二表面、位于第一表面的一第一图案化金属层及位于第二表面的一第二图案化金属层，其中基板适于被夹置于一封装模具的一上模及一下模之间。芯片配置于第一表面，其中芯片适于被容纳于上模及基板定义出的多个容纳空间中。弹性体配置于第二表面而围绕第二图案化金属层，其中弹性体适于与下模接触而位于下模与基板之间。此外，一种芯片封装制作方法及一种封装基板结构亦被提出。

Description

封装基板结构与芯片封装结构及其制作方法
技术领域
本发明是有关于一种半导体元件及其制作方法，且特别是有关于一种封装基板结构、芯片封装结构及其制作方法。
背景技术
在半导体产业中，集成电路(Integrated Circuits，IC)的生产，主要分为三个阶段：晶圆(Wafer)的制造、集成电路(IC)的制作以及集成电路的封装(Package)等。其中，裸芯片是经由晶圆制作、电路设计、掩膜制作以及切割晶圆等步骤而完成，而每一颗由晶圆切割所形成的裸芯片，在经由裸芯片上的接点与外部信号电性连接后，可再以封胶材料将裸芯片包覆。其封装的目的在于防止裸芯片受到湿气、热量、噪声的影响，并提供裸芯片与外部电路之间电性连接的媒介，如此即完成集成电路的封装步骤。
一般来说，芯片封装结构包括芯片、基板、多条导线与封装胶体。其中，芯片具有一主动表面及与主动表面相对的一背面。此外，基板与芯片的背面相连接以承载芯片，而焊线则电性连接于芯片与基板之间。封装胶体配置于基板上以包覆焊线及芯片。
在芯片封装制作方法中，常因基板与封装模具接触处在结构上的不平整而产生缝隙。详细而言，造成基板与封装模具接触处在结构上不平整的原因包括：基板翘曲、基板厚薄不一、封装模具施于基板的力量太大导致基板变形、封装模具施于基板的力量太小而使基板与封装模具之间的压合不够紧密以及封装模具上留有残胶而使其表面不平整。在这些因素中的其中之一的影响下，半融溶状态的封胶材料被注入封装模具中时容易渗入缝隙，此现象称为溢胶(excessive glue)。渗入缝隙的封胶材料会附着在芯片封装结构的导电部分并使其绝缘，而影响后续制作方法的进行。
发明内容
本发明提供一种封装基板结构，在进行芯片封装制作方法时可降低溢胶发生的机率。
本发明提供一种芯片封装结构，在进行芯片封装制作方法时可降低溢胶发生的机率。
本发明提供一种芯片封装制作方法，可降低溢胶发生的机率。
本发明提出一种封装基板结构，适于被夹置于一封装模具的一上模及一下模之间而进行一封装制作方法。封装基板结构包括一基板及一弹性环。基板具有一第一表面、一第二表面、位于第一表面的一第一图案化金属层及位于第二表面的一第二图案化金属层，其中基板适于被夹置于封装模具的上模及下模之间。弹性体配置于第二表面而围绕第二图案化金属层，其中弹性体适于与下模接触而位于下模与基板之间。
本发明提出一种芯片封装结构，适于被夹置于一封装模具的一上模及一下模之间而进行一封装制作方法，芯片封装结构包括一基板、多个芯片及一弹性体。基板具有一第一表面、一第二表面、位于第一表面的一第一图案化金属层及位于第二表面的一第二图案化金属层，其中基板适于被夹置于封装模具的上模及下模之间。芯片阵列地配置于基板的第一表面且电性连接于第一图案化金属层，其中芯片适于被容纳于上模及基板定义出的多个容纳空间中。弹性体配置于第二表面而围绕第二图案化金属层，其中弹性体适于与下模接触而位于下模与基板之间。
在本发明的一实施例中，上述的弹性体的材质为树脂。
在本发明的一实施例中，上述的上模适于在基板的周围定义出对应于容纳空间的多个模穴。
在本发明的一实施例中，上述的芯片封装结构还包括多条焊线，电性连接于芯片与第一图案化金属层之间。
本发明提出一种芯片封装制作方法。首先，提供具有相对的一第一表面及一第二表面的一基板，其中基板具有位于第一表面的一第一图案化金属层及位于第二表面的一第二图案化金属层。于第二表面形成一弹性体，以围绕第二图案化金属层。于第一表面配置多个芯片。将基板夹置于一封装模具的一上模及一下模之间，而使芯片被容纳于上模及基板定义出的多个容纳空间中，且使弹性体与下模接触而位于下模与基板之间。将一封胶材料置入容纳空间以形成覆盖芯片及第一图案化金属层的多个封装胶体。接着，切割基板以及封装胶体，以形成各自独立的多个芯片封装结构。
在本发明的一实施例中，上述的于第二表面形成一弹性体的方法包括提供一环状树脂以及将环状树脂配置于第二表面。
在本发明的一实施例中，上述的将封胶材料置入容纳空间的方法包括通过上模在基板的周围定义出的对应于容纳空间的多个模穴，将封胶材料灌入容纳空间。
在本发明的一实施例中，上述的芯片封装结构的封装制作方法，其中配置芯片于第一表面之后，还包括一焊线制作方法，以形成电性连接于芯片与第一图案化金属层之间的多条导线。
本发明在封装基板上配置一弹性体。当进行芯片封装制作方法时，由弹性体的弹性变形可避免弹性体与下模接触处产生缝隙，以降低溢胶发生的机率。
附图说明
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下，其中：
图1为本发明一实施例的芯片封装结构的剖视示意图。
图2为图1的芯片封装结构的俯视示意图。
图3为图1的芯片封装结构的仰视示意图。
图4A至图4D为本发明一实施例的芯片封装制作方法的剖视示意图。
具体实施方式
图1为本发明一实施例的芯片封装结构的剖视示意图，图2为图1的芯片封装结构的俯视示意图，图3为图1的芯片封装结构的仰视示意图。请同时参考图1、图2及图3，本实施例的芯片封装结构100适于被夹置于一封装模具200的一上模210及一下模220之间而进行一封装制作方法。芯片封装结构100包括一基板110、多个芯片120以及一弹性体130。
基板110具有一第一表面110a、一第二表面110b、位于第一表面110a的一第一图案化金属层112及位于第二表面110b的一第二图案化金属层114，其中基板110适于被夹置于封装模具200的上模210及下模220之间。芯片120阵列地配置于基板110的第一表面110a且电性连接于第一图案化金属层112，其中芯片120适于被容纳于上模210及基板110定义出的多个容纳空间S中。弹性体130配置于第二表面110b而围绕第二图案化金属层114，其中弹性体130适于与下模220接触而位于下模220与基板110之间。
在本实施例中，弹性体130的材质例如是树脂(resin)、橡胶或泡绵。弹性体130可由弹性变形而避免其与下模220之间产生缝隙。详细而言，凡是基板110翘曲、基板110本身厚薄不一、封装模具200施于基板110的力量太大导致基板110变形、封装模具200施于基板110的力量太小而使基板110与下模220之间的压合不够紧密或下模220留有残胶而使其表面不平整，都可能造成下模220与基板110周围区域的接触面的间距不一而产生缝隙。针对此种接触面间距不一的情况，弹性体130可由其在各部位的不同大小的弹性变形量，而填满下模220与基板110周围区域之间的间距，以避免产生缝隙。此外，弹性体130柔软的特性可避免下模220或基板110在与其压合时产生损坏。
请参考图1，上模210适于在基板110的周围定义出对应于容纳空间S的多个模穴212，用以在进行芯片封装制作方法时将封胶材料灌入各容纳空间S。
请参考图1、图2及图3，芯片封装结构100还包括多条导线140，电性连接于芯片120与第一图案化金属层116之间。而基板110还具有一第一焊罩层(solder mask)116及一第二焊罩层118，分别覆盖第一图案化金属层112所暴露出的部分第一表面110a及第二图案化金属层114所暴露出的部分第二表面110b。请参考图3，芯片封装结构100还包括多个导电孔150，用以导通第一图案化金属层116及第二图案化金属层118。
图4A至图4D为本发明一实施例的芯片封装制作方法的剖视示意图。以下将搭配图4A至图4D及图1来说明本实施例的芯片封装制作方法。
首先，请参考图4A，提供具有相对的一第一表面110a及一第二表面110b的一基板110，其中基板110具有位于第一表面110a的一第一图案化金属层112及位于第二表面110b的一第二图案化金属层114。然后，于第二表面114形成一弹性体130，以围绕第二图案化金属层118。在本实施例中，于第二表面110b形成一弹性体130的方法例如是提供一环状树脂以及将环状树脂配置于第二表面110b。
接着，请参考图4B，于第一表面110a配置多个芯片120，并由焊线制作方法形成电性连接于芯片120及第一图案化金属层112之间的多条导线140。然后，请依序参考图1及图4C，将基板110夹置于一封装模具200的一上模210及一下模220之间，而使芯片120被容纳于上模210及基板110定义出的多个容纳空间S中，且使弹性体130与下模220接触而位于下模220与基板110之间。接着，将一封胶材料置入容纳空间S以形成覆盖芯片120及第一图案化金属层112的多个封装胶体160。
请参考图1，在本实施例中，将封胶材料置入容纳空间S的方法例如是通过上模210在基板110的周围定义出的对应于容纳空间S的多个模穴212，将封胶材料灌入容纳空间S。值得注意的是，在此过程中，弹性体130可由弹性变形而避免其与下模220之间产生缝隙，使封胶材料不会渗入第二表面110b所在区域而覆盖第二图案化金属层118。最后，请参考图4D，切割基板110以及封装胶体160，以形成各自独立的多个芯片封装结构100’。
综上所述，本发明在封装基板上配置一弹性体。当进行芯片封装制作方法时，由弹性体的弹性变形可避免弹性体与下模接触处产生缝隙，以降低封胶材料渗入下模与封装基板之间区域的机率，使后续制作方法能够顺利进行。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定的为准。

Claims (10)

1.一种封装基板结构，被夹置于一封装模具的一上模及一下模之间而进行一封装制作方法，该封装基板结构包括：
一基板，具有一第一表面、一第二表面、位于该第一表面的一第一图案化金属层及位于该第二表面的一第二图案化金属层，其中该基板被夹置于该封装模具的该上模及该下模之间；以及
一弹性体，配置于该第二表面而围绕该第二图案化金属层，其中该弹性体与该下模接触而位于该下模与该基板之间。
2.如权利要求1所述的封装基板结构，其中该弹性体的材质为树脂。
3.如权利要求1所述的封装基板结构，其中该上模在该基板的周围定义出对应于所述容纳空间的多个模穴。
4.一种芯片封装结构，被夹置于一封装模具的一上模及一下模之间而进行一封装制作工艺，该芯片封装结构包括：
一基板，具有一第一表面、一第二表面、位于该第一表面的一第一图案化金属层及位于该第二表面的一第二图案化金属层，其中该基板被夹置于该封装模具的该上模及该下模之间；
多个芯片，阵列地配置于该基板的该第一表面且电性连接于该第一图案化金属层，其中所述芯片被容纳于该上模及该基板定义出的多个容纳空间中；以及
一弹性体，配置于该第二表面而围绕该第二图案化金属层，其中该弹性体与该下模接触而位于该下模与该基板之间。
5.如权利要求4所述的芯片封装结构，其中该上模在该基板的周围定义出对应于所述容纳空间的多个模穴。
6.如权利要求4所述的芯片封装结构，还包括：
多条导线，电性连接于所述芯片与该第一图案化金属层之间。
7.一种芯片封装制作方法，包括：
提供具有相对的一第一表面及一第二表面的一基板，其中该基板具有位于该第一表面的一第一图案化金属层及位于该第二表面的一第二图案化金属层；
于该第二表面形成一弹性体，以围绕该第二图案化金属层；
于该第一表面配置多个芯片；
将该基板夹置于一封装模具的一上模及一下模之间，而使所述芯片被容纳于该上模及该基板定义出的多个容纳空间中，且使该弹性体与该下模接触而位于该下模与该基板之间；
将一封胶材料置入所述容纳空间以形成覆盖所述芯片及该第一图案化金属层的多个封装胶体；以及
切割该基板以及所述封装胶体，以形成各自独立的多个芯片封装结构。
8.如权利要求7所述的芯片封装制作方法，其中于该第二表面形成一弹性体的方法包括：
提供一环状树脂；以及
将该环状树脂配置于该第二表面。
9.如权利要求7所述的芯片封装制作方法，其中将该封胶材料置入所述容纳空间的方法包括：
通过该上模在该基板的周围定义出的对应于所述容纳空间的多个模穴，将该封胶材料灌入所述容纳空间。
10.如权利要求7所述的芯片封装结构的封装制作方法，其中配置所述芯片于该第一表面之后，还包括一打线工艺，以形成电性连接于所述芯片与该第一图案化金属层之间的多条导线。
CN2009100082918A 2009-02-19 2009-02-19 封装基板结构与芯片封装结构及其制作方法 Expired - Fee Related CN101814461B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100082918A CN101814461B (zh) 2009-02-19 2009-02-19 封装基板结构与芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100082918A CN101814461B (zh) 2009-02-19 2009-02-19 封装基板结构与芯片封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101814461A true CN101814461A (zh) 2010-08-25
CN101814461B CN101814461B (zh) 2012-11-28

Family

ID=42621666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100082918A Expired - Fee Related CN101814461B (zh) 2009-02-19 2009-02-19 封装基板结构与芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101814461B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594425A (zh) * 2012-08-15 2014-02-19 长华电材股份有限公司 软性基材的封装工艺及其结构
CN104409368A (zh) * 2014-12-17 2015-03-11 大连泰一精密模具有限公司 一种用封装模具封装半导体组合器件的方法
CN107835581A (zh) * 2017-11-06 2018-03-23 上海航天科工电器研究院有限公司 一种印制板敏感区域的密封方法
CN110213952A (zh) * 2019-05-28 2019-09-06 青岛歌尔微电子研究院有限公司 一种电磁屏蔽结构及其制造方法及电子设备
WO2023185372A1 (zh) * 2022-03-30 2023-10-05 青岛歌尔智能传感器有限公司 组合传感器封装结构及封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524948B1 (ko) * 2003-02-22 2005-11-01 삼성전자주식회사 칩 크랙이 개선된 멀티 칩 패키지 및 그 제조방법
KR100753528B1 (ko) * 2006-01-04 2007-08-30 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
CN101145552A (zh) * 2006-09-12 2008-03-19 日月光半导体制造股份有限公司 集成电路封装用基板及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594425A (zh) * 2012-08-15 2014-02-19 长华电材股份有限公司 软性基材的封装工艺及其结构
CN103594425B (zh) * 2012-08-15 2016-06-22 长华电材股份有限公司 软性基材的封装工艺及其结构
CN104409368A (zh) * 2014-12-17 2015-03-11 大连泰一精密模具有限公司 一种用封装模具封装半导体组合器件的方法
CN107835581A (zh) * 2017-11-06 2018-03-23 上海航天科工电器研究院有限公司 一种印制板敏感区域的密封方法
CN110213952A (zh) * 2019-05-28 2019-09-06 青岛歌尔微电子研究院有限公司 一种电磁屏蔽结构及其制造方法及电子设备
WO2023185372A1 (zh) * 2022-03-30 2023-10-05 青岛歌尔智能传感器有限公司 组合传感器封装结构及封装方法

Also Published As

Publication number Publication date
CN101814461B (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
US20090127682A1 (en) Chip package structure and method of fabricating the same
KR101297015B1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US7888172B2 (en) Chip stacked structure and the forming method
US7732901B2 (en) Integrated circuit package system with isloated leads
US20090085224A1 (en) Stack-type semiconductor package
KR101368793B1 (ko) 반도체 패키지 및 그 제조 방법
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US8354739B2 (en) Thin semiconductor package and method for manufacturing same
KR20100109241A (ko) 칩 적층 패키지 및 그 제조방법
KR20130117109A (ko) 반도체 패키지 및 그 제조 방법
CN101241890B (zh) 芯片封装结构及其制作方法
US10475730B2 (en) Preformed lead frame device and lead frame package including the same
CN101814461B (zh) 封装基板结构与芯片封装结构及其制作方法
US20110241187A1 (en) Lead frame with recessed die bond area
KR200489288Y1 (ko) 리드 프레임 디바이스 및 이 리드 프레임 디바이스를 포함하는 리드 프레임 디바이스 조립체
JP2012129452A (ja) 半導体装置、半導体パッケージおよび半導体装置の製造方法
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US9984980B2 (en) Molded lead frame device
KR101060119B1 (ko) 칩 적층형 웨이퍼 레벨 패키지
JP2004063680A (ja) チップ上基板のチップアレイ式ボールグリッドアレイパッケージの製造方法
US8513820B2 (en) Package substrate structure and chip package structure and manufacturing process thereof
CN101540300A (zh) 晶片封装体
US20220068865A1 (en) Semiconductor package and manufacturing method of the same
JP4207671B2 (ja) 半導体パッケージの製造方法
US8399967B2 (en) Package structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121128

Termination date: 20190219

CF01 Termination of patent right due to non-payment of annual fee