CN104409368A - 一种用封装模具封装半导体组合器件的方法 - Google Patents

一种用封装模具封装半导体组合器件的方法 Download PDF

Info

Publication number
CN104409368A
CN104409368A CN201410780850.8A CN201410780850A CN104409368A CN 104409368 A CN104409368 A CN 104409368A CN 201410780850 A CN201410780850 A CN 201410780850A CN 104409368 A CN104409368 A CN 104409368A
Authority
CN
China
Prior art keywords
cell structure
packaging
semiconductor
patrix
supporting construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410780850.8A
Other languages
English (en)
Inventor
宋岩
闫俊尧
孙晓文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DALIAN TAIYI PRECISION MOLD Co Ltd
Original Assignee
DALIAN TAIYI PRECISION MOLD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DALIAN TAIYI PRECISION MOLD Co Ltd filed Critical DALIAN TAIYI PRECISION MOLD Co Ltd
Priority to CN201410780850.8A priority Critical patent/CN104409368A/zh
Publication of CN104409368A publication Critical patent/CN104409368A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

一种用封装模具封装半导体组合器件的方法，属于把芯片封装在基片上形成半导体器件的技术领域。这种用封装模具封装半导体组合器件的方法，型腔中的下模上设有支撑结构，在支撑结构上设有有序排列的多个半导体芯片，位于型腔中的上模内壁上设有分格结构，分格结构采用凸形分格结构或凹形分格结构，分格结构采用纵向和横向正交布置，并位于相邻两个半导体芯片的中间位置，从浇口注入的封装材料覆盖型腔中的半导体芯片。该方法可以很容易地把封装组件分割成均匀单独的半导体器件，其降低组件的支撑结构向上弯曲的倾向。对复杂性半导体芯片在切割片分割期间，降低对封装层的损害，提高分割的良品率，降低分割成本。

Description

一种用封装模具封装半导体组合器件的方法
技术领域
本发明涉及一种用封装模具封装半导体组合器件的方法，属于把芯片封装在基片上形成半导体器件的技术领域。
背景技术
通常多个半导体芯片放在一起被封装在单一的封装模具里，多个半导体芯片被固定到一个单一的半导体芯片支撑结构上形成具有多个半导体芯片组件。通常通过键合线，将芯片焊接在支撑结构上。然后将组件放置在由上模和下模组合形成封装模具的模具型腔内。封装材料填充入模具型腔覆盖组件。通常由切割片切割半导体封装材料和支撑结构，把该组件总成拆卸切割分离。
一个常规的封装组件在封装层切割分离时使得表面不平衡或不均匀分离。
另一缺点是封装层会快速地使切削刀片迟钝，使得一个厚的封装层切割过程减慢。通常封装层与支撑结构具有不同的热膨胀系数，按照常规方法切割，可能导致支撑结构卷起或弯向封装层的顶面。如果支撑结构弯曲，它可以使封装组件分离过程半导体芯片切割尺寸不均匀。弯曲也可以干涉封装组件与各种电气接触装配形成。
发明内容
为了克服现有技术中存在的问题，本发明提供一种用封装模具封装半导体组合器件的方法，可以很容易地把封装组件分割成均匀单独的半导体器件，其降低组件的支撑结构向上弯曲的倾向。对复杂性半导体芯片在切割片分割期间，降低对封装层的损害，提高分割的良品率，降低分割成本。
本发明采用的技术方案是：一种用封装模具封装半导体组合器件的方法，包括上模与下模，所述上模和下模结合形成一个模具型腔，所述模具型腔中的下模上设有支撑结构，在支撑结构上设有有序排列的多个半导体芯片，位于型模具腔中的上模内壁上设有分格结构，所述分格结构采用凸形分格结构或凹形分格结构，分格结构采用纵向和横向正交布置，并位于相邻两个半导体芯片的中间位置；所述上模上设有一个浇口，从浇口注入的封装材料覆盖模具型腔中的半导体芯片。
所述凸形分格结构采用互连凸起的筋条，筋条的截面为矩形面、三角形面或圆弧面，筋条的高度为10 微米以上，宽度为0.15 微米以上。
所述凹形分格结构采用互连凹进的沟槽，沟槽的截面为矩形面、三角形面或圆弧面，沟槽的深度为10 微米以上，宽度为0.15 微米以上。
所述支撑结构是一个印刷电路板。
所述封装材料包括塑料或环氧树脂。
本发明的有益效果是：这种用封装模具封装半导体组合器件的方法，型腔中的下模上设有支撑结构，在支撑结构上设有有序排列的多个半导体芯片，位于型腔中的上模内壁上设有分格结构，分格结构采用凸形分格结构或凹形分格结构，分格结构采用纵向和横向正交布置，并位于相邻两个半导体芯片的中间位置，从浇口注入的封装材料覆盖型腔中的半导体芯片。该方法可以很容易地把封装组件分割成均匀单独的半导体器件，其降低组件的支撑结构向上弯曲的倾向。对复杂性半导体芯片在切割片分割期间，降低对封装层的损害，提高分割的良品率，降低分割成本。
附图说明：
图1 是现有技术半导体组合器件封装以后的俯视图。
图2是图1中的A-A剖视图。
图3是用现有技术封装之前，封装用模具内的半导体组合器件的剖视图。
图4 是用封装模具封装半导体组合器件的方法封装以后的半导体组合器件的俯视图。
图5是图4中的B-B剖视图。
图6是在封装前，上模带有凸形分格结构的半导体组合器件的剖视图。 
图7是在封装前，上模带有凹形分格结构的半导体组合器件的剖视图。
图中：20、支撑结构，22、支撑结构顶面，24、支撑结构底面，30、半导体芯片，31、键合线，32、模具的顶面，36、阵列球体，40、封装层，42、顶面，43、侧壁，44、凹槽，44a、第一互连腔，44b、第二互连腔，50、短划线，60、封装模具下模，61、封装模具上模，62、浇口，63、第一合模面，64、模具型腔，70、下模，71、上模，73、第二合模面，74、模具型腔，75、凸形分格结构， 85、凹形分格结构。
具体实施方式：
图1 、2、3介绍现有技术半导体组合器件封装方法和存在的缺陷。
图1 是现有技术半导体组合器件封装以后的俯视图。多芯片组的半导体封装组件100沿着短划线50 分割成单独的半导体芯片30 。
图2是图1中的A-A剖视图。半导体芯片30显示一个薄的印刷电路板被固定到一个半导体芯片支撑结构20 的顶面上。图1 和2 说明安装在单个支撑结构20 上的六块半导体芯片30 的一个封装组件100 。在半导体芯片30 上有不同的键合线31连接，例如键合线被焊接在在半导体芯片30 和支撑结构20 之间。半导体芯片30 和支撑结构顶面22 被一种封装材料所覆盖，以形成一个封装层40 ，其有一个顶面42 和侧壁43 ，其在支撑结构顶面22 上。
图3是用现有技术封装之前，封装用模具内的半导体组合器件的剖视图。在一个支撑结构20 上固定的半导体芯片30 放在常规的封装模具200 里面。通常一个常规的封装模具200 包括二部分，一个安放支撑结构20的封装模具下模60 和一个封装模具上模61。封装模具下模60 和封装模具上模61通过第一合模面63很好结合在一起，形成一个模具型腔64 。常规的封装模具200 含有一个浇口62 ，其用于填充封装材料使其进入模具型腔64 内。常规的封装材料40 包括不同的塑料和树脂。
在封装层40 形成之后，从常规的封装模具200拿出。在封装组件100封装成型以后有很多不同的连接方式，例如在支撑结构的底面24 之上有好多阵列球体36 (图2)。图1 ，封装组件100在2 个相邻的短划线50 轮廓区域的里被切割成单独的半导体芯片30。封装组件100用传统方法用切割片缝沿着短划线50，从封装层的顶面42 进入封装组件100 进行切割。一个常规的封装组件100 在封装层40切割分离期间，因沿着短划线50损害或削减阶段，使得表面不平衡或不均匀分离。
另一缺点是封装层40会快速地使切削刀片迟钝，使得一个厚的封装层40切割过程减慢。通常封装层40与支撑结构20具有不同的热膨胀系数，按照常规方法切割，可能导致支撑结构的周长23卷起或弯向封装层的顶面42。如果支撑结构40弯曲，它可以使封装组件100分离过程半导体芯片30切割尺寸不均匀。弯曲也可以干涉封装组件100与各种电气接触装配形成。
图4、5、6、7介绍用封装模具封装半导体组合器件的方法。
图4是用封装模具封装半导体组合器件的方法封装以后的半导体组合器件110 的俯视图，图5 是图4中的B-B的剖视图。半导体组合器件110 具有一个封装层40，封装层40 表面为第一互连腔44a和第二互连腔44b形成的一个凹槽44。无轮是纵向还是横向，凹槽44 位于相邻的半导体芯片30 的中间。
图6是在封装前，上模带有凸形分格结构的半导体组合器件的剖视图。封装模具210 包括一个下模70 和上模71, 上模71沿着第二合模面73 被固定在下模70上，形成一模具型腔74 。上模71 内壁上设有一个矩形的凸形分格结构75 ，其设置在模具型腔74 内，以形成在封装层外表面上的互连的矩形槽。矩形槽的深度为15微米，宽度为0.20 微米。
图7是在封装前，上模带有凹形分格结构的半导体组合器件的剖视图。模具220 包括一个下模70 和上模71, 上模71沿着第二合模面73 被固定在下模70上，形成一模具型腔74 。上模71 内壁上设有一个圆弧形的凹形分格结构85 ，其设置在模具型腔74 内，以形成在封装层外表面上的互连的圆弧形凸筋。圆弧形凸筋的高度为15微米，宽度为0.20 微米。

Claims (5)

1.一种用封装模具封装半导体组合器件的方法，包括上模（71）与下模（70），所述上模（71）和下模（70）结合形成一个模具型腔（74），其特征是：所述模具型腔（74）中的下模（70）上设有支撑结构（20），在支撑结构（20）上设有有序排列的多个半导体芯片（30），位于模具型腔（74）中的上模（71）内壁上设有分格结构，所述分格结构采用凸形分格结构（75）或凹形分格结构（85），分格结构采用纵向和横向正交布置，并位于相邻两个半导体芯片（30）的中间位置；所述上模（71） 上设有一个浇口（62），从浇口（62）注入的封装材料（40）覆盖模具型腔（74）中的半导体芯片（30）。
2.根据权利要求1 所述的一种用封装模具封装半导体组合器件的方法，其特征是：所述凸形分格结构（75）采用互连凸起的筋条，筋条的截面为矩形面、三角形面或圆弧面，筋条的高度为10 微米以上，宽度为0.15 微米以上。
3.根据权利要求1 所述的一种用封装模具封装半导体组合器件的方法，其特征是：所述凹形分格结构（85）采用互连凹进的沟槽，沟槽的截面为矩形面、三角形面或圆弧面，沟槽的深度为10 微米以上，宽度为0.15 微米以上。
4.根据权利要求1 所述的一种用封装模具封装半导体组合器件的方法，其特征是：所述支撑结构（20）是一个印刷电路板。
5.根据权利要求1 所述的一种用封装模具封装半导体组合器件的方法，其特征是：所述封装材料（40）包括塑料或环氧树脂。
CN201410780850.8A 2014-12-17 2014-12-17 一种用封装模具封装半导体组合器件的方法 Pending CN104409368A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410780850.8A CN104409368A (zh) 2014-12-17 2014-12-17 一种用封装模具封装半导体组合器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410780850.8A CN104409368A (zh) 2014-12-17 2014-12-17 一种用封装模具封装半导体组合器件的方法

Publications (1)

Publication Number Publication Date
CN104409368A true CN104409368A (zh) 2015-03-11

Family

ID=52646984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410780850.8A Pending CN104409368A (zh) 2014-12-17 2014-12-17 一种用封装模具封装半导体组合器件的方法

Country Status (1)

Country Link
CN (1) CN104409368A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6254815B1 (en) * 1994-07-29 2001-07-03 Motorola, Inc. Molded packaging method for a sensing die having a pressure sensing diaphragm
JP2005161695A (ja) * 2003-12-03 2005-06-23 Towa Corp 樹脂封止装置及び樹脂封止方法
CN2901576Y (zh) * 2006-04-28 2007-05-16 力成科技股份有限公司 球栅阵列封装结构
CN1992187A (zh) * 2005-12-29 2007-07-04 日月光半导体制造股份有限公司 阵列封装基板的制造过程
CN101814461A (zh) * 2009-02-19 2010-08-25 亿光电子工业股份有限公司 封装基板结构与芯片封装结构及其制作方法
US20120315728A1 (en) * 2011-06-10 2012-12-13 Shanghai Kaihong Electronic Company Limited Saw Type Package without Exposed Pad

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6254815B1 (en) * 1994-07-29 2001-07-03 Motorola, Inc. Molded packaging method for a sensing die having a pressure sensing diaphragm
JP2005161695A (ja) * 2003-12-03 2005-06-23 Towa Corp 樹脂封止装置及び樹脂封止方法
CN1992187A (zh) * 2005-12-29 2007-07-04 日月光半导体制造股份有限公司 阵列封装基板的制造过程
CN2901576Y (zh) * 2006-04-28 2007-05-16 力成科技股份有限公司 球栅阵列封装结构
CN101814461A (zh) * 2009-02-19 2010-08-25 亿光电子工业股份有限公司 封装基板结构与芯片封装结构及其制作方法
US20120315728A1 (en) * 2011-06-10 2012-12-13 Shanghai Kaihong Electronic Company Limited Saw Type Package without Exposed Pad

Similar Documents

Publication Publication Date Title
CN101540289B (zh) 半导体集成电路封装及封装半导体集成电路的方法和模具
US8143101B2 (en) Semiconductor package and the method of making the same
CN102479767A (zh) 具有电磁屏蔽的半导体器件封装
US20020096789A1 (en) Semiconductor assembly encapsulation mold
JP2008047573A (ja) 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
US8575006B2 (en) Process to form semiconductor packages with external leads
CN102548214B (zh) 电路装置及其制造方法
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
CN208478317U (zh) 半导体封装件
KR20170003295U (ko) 예비성형된 리드 프레임 장치 및 이 장치를 포함하는 리드 프레임 패키지
US20160013122A1 (en) Methods of fabricating qfn semiconductor package and metal plate
US20140291822A1 (en) Integrated circuit package
CN206595282U (zh) 贴片式led支架结构
CN104409368A (zh) 一种用封装模具封装半导体组合器件的方法
US8637974B2 (en) Integrated circuit packaging system with tiebar-less design and method of manufacture thereof
CN105097755A (zh) 单体化封装的方法和引线框
JP6034078B2 (ja) プリモールドリードフレームの製造方法、および、半導体装置の製造方法
US10453760B2 (en) Lid array panel, package with lid and method of making the same
CN203826369U (zh) 一种半导体引线框架
CN103137593A (zh) 用于集成电路封装的引线框及相应的封装器件
TW200830496A (en) Substrate structure for semiconductor package and package method thereof
US8273445B2 (en) Reinforced assembly carrier
CN102403241B (zh) Lga的双面塑封方法
CN102376596B (zh) 具有嵌套行接触的半导体器件
JP2011192683A (ja) 半導体装置用パッケージ、半導体装置およびそれらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150311

WD01 Invention patent application deemed withdrawn after publication