CN102548214B - 电路装置及其制造方法 - Google Patents

电路装置及其制造方法 Download PDF

Info

Publication number
CN102548214B
CN102548214B CN201110440399.1A CN201110440399A CN102548214B CN 102548214 B CN102548214 B CN 102548214B CN 201110440399 A CN201110440399 A CN 201110440399A CN 102548214 B CN102548214 B CN 102548214B
Authority
CN
China
Prior art keywords
circuit substrate
sealing resin
circuit
substrate
counterdie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110440399.1A
Other languages
English (en)
Other versions
CN102548214A (zh
Inventor
坂本英行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN102548214A publication Critical patent/CN102548214A/zh
Application granted granted Critical
Publication of CN102548214B publication Critical patent/CN102548214B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14008—Inserting articles into the mould
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14819—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles the inserts being completely encapsulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3425—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种电路装置及其制造方法，能够优化密封电路基板的密封树脂的形状。作为本发明的电路装置的混合集成电路装置(10)，具有：电路基板(12)、组装在电路基板的上表面的电路元件(18)，以及对该电路元件(18)进行树脂密封并且覆盖电路基板(12)的上表面、侧面及下表面的密封树脂(28)。进而在电路基板(12)的侧方设有使密封树脂(28)的一部分凹进去的凹状区域(30A～30D)，通过设置凹状区域(30A～30D)，减少树脂的使用量，并且抑制因密封树脂(28)的固化收缩而导致的变形。

Description

电路装置及其制造方法
技术领域
本发明涉及电路装置及其制造方法，特别涉及由密封树脂覆盖组装有电路元件的电路基板的电路装置及其制造方法。
背景技术
参照图8，现有的混合集成电路装置100在基板101的表面上组装电路而构成(参照下述专利文献1)。在矩形基板101的表面上，隔着绝缘层102形成有导电图案103，在导电图案103的所需位置上固定安装电路元件105，形成规定的电路。在此，作为电路元件的半导体元件及片状元件与导电图案103连接。引线104与形成于基板101的周边部的由导电图案103构成的焊盘109连接，作为外部端子发挥作用。密封树脂108具有密封形成于基板101的表面上的电路的功能。
混合集成电路装置100的大致的制造方法如下所述。首先，在基板101的上表面上组装由导电图案103及电路元件105构成的混合集成电路。然后，通过焊料在位于基板101的周边部的焊盘109上固定安装引线104。进而，形成覆盖基板101及引线104的密封树脂108。通常，密封树脂108通过使用模具的传递模塑法形成。传递模塑法首先准备具有符合密封树脂108的外形形状的内壁形状的模具，在该模具的型腔中放置基板101。然后，通过向型腔中注入液状的密封树脂，由密封树脂覆盖基板101的上表面、侧面及下表面。进而，加热固化所注入的密封树脂，从模具中取出密封树脂108所密封的混合集成电路装置100。
专利文献1：(日本)特开平11-340257号公报
然而，在上述结构的混合集成电路装置100中，为了形成固定螺钉的固定部，在电路基板121的侧方使密封树脂108突出，在该情况下，为了形成该固定部必须使用大量的密封树脂108，因而就出现成本增加的问题。
进而，在混合集成电路装置100中，由于作用于密封树脂108的固化收缩，导致基板101出现在纸面上弯曲成凹状的问题。该原因是因为覆盖基板101的上表面的密封树脂108的量多于覆盖电路基板121的下表面的密封树脂108的量，因此，在基板101的上表面，因密封树脂108的收缩而产生的残留应力相对增大。
进而，在制造上，在基板101的下方可能形成未填充密封树脂108的空隙。具体地说，为了提高使用状态下的散热性，覆盖基板101的下表面的密封树脂108越薄越好，例如优选覆盖基板101的下表面的密封树脂108的厚度为0.5mm以下，由此，电路元件105工作而产生的热量经由覆盖基板101及其背面的密封树脂108有效地向外部散放。但是，为此，在树脂密封的工序中，需要缩窄基板101的下表面与模具的内壁之间的间隔。这样，在该狭窄的间隙中可能会未充分布满密封树脂108，从而在基板101的下表面存在空隙。
发明内容
本发明鉴于上述问题点而提出，本发明的目的在于提供一种能够优化密封电路基板的密封树脂的形状的电路装置及其制造方法。
本发明的电路装置的特征在于，具有：在上表面组装有导电图案及电路元件的电路基板，覆盖所述电路基板的上表面、侧面及下表面的密封树脂，在所述电路基板上固定安装且一端从所述密封树脂向外部导出的引线，以及在所述电路基板的侧方使所述密封树脂在厚度方向上凹进去的凹状区域。
本发明的电路基板的制造方法的特征在于，具有如下工序：准备上表面组装有导电图案及电路元件的电路基板的工序；准备由上模及下模构成的模具，以使所述电路基板的上表面面对所述上模的内壁的状态将所述电路基板收纳在所述模具的型腔中的工序；通过从浇口向所述型腔中注入密封树脂，使所述密封树脂覆盖所述电路基板的上表面、侧面及下表面的工序；设置使位于所述电路基板与所述浇口之间区域的所述上模的内壁向下方突出的限制部，沿着所述限制部，使所述密封树脂在所述电路基板的下表面与所述下模的内壁之间的间隙中流动。
根据本发明，因为在电路基板的侧方设有使密封树脂在厚度方向上凹进去的凹状区域，所以，即使在电路基板的侧方由密封树脂形成固定螺钉的固定部的情况下，也能够减少所需要的密封树脂量，使成本降低。
进而，通过在电路基板的侧方设置上述的凹状区域，即使因覆盖电路基板的上表面的密封树脂加热固化而产生应力，也能够通过凹状区域加强电路基板12，所以能够抑制因该应力而产生的电路基板的翘曲。
进而在制造方法上，在树脂密封的工序中，因为对从浇口注入的密封树脂的流动进行限制的限制部配置在电路基板的侧方，所以密封树脂沿该限制部向电路基板的下方流动。由此，即使模具的内壁与电路基板的下表面之间的间隙狭窄，也能够在该间隙中优先填充密封树脂，因此能够抑制在电路基板的下表面产生空隙。
附图说明
图1是表示本发明的电路装置即混合集成电路装置的示意图，(A)是立体图，(B)及(C)是剖面图；
图2是表示本发明的混合集成电路装置的示意图，(A)是表示将图1(A)所示的状态上下倒置后的状态的立体图，(B)是(A)的剖面图，(C)是从上方看凹陷区域的示意图；
图3是表示构成本发明的混合集成电路装置的电路基板的示意图，(A)是立体图，(B)及(C)是剖面图；
图4是表示本发明的电路装置即混合集成电路装置的制造方法的示意图，(A)是立体图，(B)及(C)是剖面图；
图5是表示本发明的混合集成电路装置的制造方法的俯视图；
图6是表示本发明的混合集成电路装置的制造方法的示意图，(A)是表示在本工序中所制造的密封树脂的示意图，(B)及(C)是表示本工序的剖面图；
图7是表示本发明的混合集成电路装置的制造方法的示意图，(A)是表示在本工序中所制造的密封树脂的示意图，(B)及(C)是表示本工序的剖面图；
图8是表示技术背景中的电路装置的剖面图。
附图标记说明
10  混合集成电路装置；12  电路基板；12A  第一侧边；12B  第二侧边；12C  第三侧边；12D  第四侧边；14  绝缘层；16  导电图案；18  电路元件；20  引线；22  第一倾斜面；24  第二倾斜面；26  焊盘；27  焊盘；28  密封树脂；30，30A，30B，30C，30D  凹状区域；32，32A，32B凹陷区域；33  切口部；34  基板；36  第一沟槽；38  第二沟槽；40  第三沟槽；42  第四沟槽；44  基板区域；46  周缘部；50  引线框架；53  支承部；56  单元；58  突出区域；62  连接部；66  模具；68  上模；70  下模；71  排气道；72  型腔；73  浇道；74  密封树脂；75  空间；76  限制部；77  空间；78  限制部；80  突出部；82  浇口；84  突出部；85  突出部；86  突出部。
具体实施方式
<第一实施方式：电路装置的结构>
参照图1，说明混合集成电路装置10(电路装置)的结构。图1(A)是从上方看混合集成电路装置10的立体图，图1(B)是图1(A)的沿B-B’线的剖面图，图1(C)是图1(A)的沿C-C’线的剖面图。
参照图1(A)及图1(B)，在混合集成电路装置10中，包含电路元件18的混合集成电路组装在电路基板12的上表面，对该混合集成电路及电路基板12通过密封树脂28进行树脂密封。与内置的混合集成电路连接的引线20从密封树脂28向外部导出。
参照图1(B)，电路基板12是将铝或铜等作为主材的由金属形成的基板，其平面大小例如为纵×横＝2.0cm×1.0cm左右，电路基板12的厚度例如为1.5mm左右。当电路基板12是由铝形成的基板时，电路基板12的上表面及下表面被通过阳极氧化形成的氧化铝膜覆盖。电路基板12的侧面形成向外侧突出的倾斜面，具体地说，该倾斜面包括与上表面连续并向外部倾斜的第一倾斜面22和与下表面连续并倾斜的第二倾斜面24。
绝缘层14以覆盖电路基板12的整个上表面的方式形成，由含有大量的粒状氧化铝等填料的树脂材料形成，绝缘层14的厚度例如为50μm左右。
导电图案16通过将贴合在绝缘层14上表面的铜等导电箔蚀刻成规定形状而形成。在本实施方式中，由导电图案16构成安装电路元件18的安装焊盘以及相互连接各安装焊盘的配线部。进而如图1(B)所示，沿电路基板12的两个相对的侧边配置焊盘26、27，在该焊盘上通过焊料固定安装引线20的内侧端部。
电路元件18通过焊料等导电性粘合剂安装在导电图案16的规定位置上，作为电路元件18，可以全面采用片状电容、片状电阻等无源元件，以及晶体管等有源元件或树脂密封式封装等。而且，当作为电路元件18安装MOSFET、IGBT等功率型晶体管时，经由固定安装在导电图案上的散热部件安装该功率型晶体管。另外，IC等半导体元件经由金属细线与导电图案16连接。
密封树脂28覆盖形成于电路基板12的上表面的导电图案16及电路元件18的同时，一体地覆盖电路基板12的上表面、侧面及下表面。这样，通过对包括电路基板12的下表面在内的电路基板12进行树脂密封，能够抑制外部的水分侵入电路基板12，从而提高了装置的防潮性。密封树脂28由添加有粒状的氧化铝等填料的树脂材料形成，在此，作为密封树脂28的树脂材料，可以采用环氧树脂等热固化性树脂、丙烯酸等热塑性树脂。
在本实施方式中，为了提高装置整体的散热性，将覆盖电路基板12的下表面的密封树脂28的厚度T1减薄至0.5mm以下。这样，在树脂密封的工序中，难以将密封树脂遍布电路基板12的下方，但是，在本实施方式中通过将模具形成规定形状解决了该问题。关于该事项，参照图6在后面进行说明。
参照图1(A)、图1(C)，在本实施方式中，密封树脂28不单对电路基板12进行树脂密封，其一部分还向电路基板12的侧方突出。具体地说，密封树脂28形成为比电路基板12的短边方向的侧边向外侧突出。而且，该突出部分的密封树脂28的中央部附近形成有俯视时凹进去的凹陷区域32A、32B，该凹陷区域32A、32B在散热部件或安装面上安装混合集成电路装置10时用来固定螺钉。
参照图1(A)，在凹陷区域32A的两侧设有凹状区域30A，30B，在凹陷区域32B的两侧设有凹状区域30C、30D。
通过在密封树脂28上设置上述的凹状区域30A～30D，可以减少密封树脂28的使用量，实现降低成本及轻量化。另外，因为包围该凹状区域30A～30D的部分的密封树脂28的厚度为1.0mm以上，所以确保能够将螺钉固定在凹陷区域32A、32B上的机械强度。
参照图1(C)，凹状区域30A、30D不只在电路基板12的侧方，而且其一部分向电路基板12的上方延伸。这样，能够进一步减少所需要的密封树脂28的使用量。该事项在其他凹状区域也相同。
进而，凹状区域30A、30D的内侧侧面不是单一的平面，而是形成阶梯状。这样，对于覆盖电路基板12的上表面的密封树脂28的固化收缩，可以通过各个角度的面应对，从而能够缓和因固化收缩而引起的基板的变形。
参照图2，进一步说明混合集成电路装置10的结构。图2(A)是表示将图1(A)所示的混合集成电路装置10上下倒置后的状态的立体图，图2(B)是图2(A)的沿B-B’线的剖面图，图2(C)是从上方看图2(A)所示的凹陷区域32B附近的俯视图。
参照图2(A)，局部切除密封树脂28四角的上端角部附近，形成切口部33。切口部33是将密封树脂28的角部切除而形成的长方体形状，通过这样在密封树脂28的四角部设置切口部33，即使对密封树脂20的角部进行冲击等，也能够抑制因冲击等而密封树脂28产生裂纹等损坏。
参照图2(A)、图2(B)及图2(C)，将凹陷区域32A、32B的下端附近的密封树脂28向内侧延伸，形成周缘部46。凹陷区域32A、32B俯视时的形状为倒角的四边形(圆角四边形状)。另一方面，周缘部46的内侧端部的形状根据插入该部位的圆柱状螺钉的形状，设计为圆形的一部分或椭圆形的一部分。
换言之，在图2(B)所示的剖面中，在周缘部46的上方用单点划线表示的区域成为减薄部分。即，为了简化外形形状，无需另外设置周缘部46，而是只要将密封树脂28的侧面部分移至周缘部46的端部即可。可是，在本方式中，由于使密封树脂28薄薄地覆盖电路基板12的下表面(在该图为上表面)，因此形成上述的形状。关于该事项，参照图6(C)在后面进行说明。
参照图3，说明内置于混合集成电路装置10的电路基板的结构。图3(A)是表示电路基板12的立体图，图3(B)是图3(A)的B-B’线的剖面图，图3(C)是图3(A)的C-C’线的剖面图。
参照图3(A)，电路基板12为具有第一侧边12A、第二侧边12B、第三侧边12C及第四侧边12D的矩形形状，在被绝缘层14覆盖的电路基板12的上表面形成有规定形状的导电图案。
导电图案16构成连接电路元件的岛部和连接各该岛部的配线。进而，沿电路基板12的右侧侧边(第三侧边12C)设有由形成为垫片状的导电图案16形成的焊盘26，而且沿与第三侧边12C相对的第四侧边12D形成有焊盘27。
在第一侧边12A和第二侧边12B、第三侧边12C和第四侧边12D，电路基板12的侧面形状有所不同。即，在第一侧边12A和第二侧边12B，下侧的倾斜面大，与此相对，在第三侧边12C及第四侧边12D，上侧的倾斜面大。
参照图3(B)，说明第一侧边12A及第二侧边12B的电路基板12侧面形状。具体地说，电路基板12的侧面包括与上表面连续并向外侧倾斜的第一倾斜面22，以及与下表面连续并向外侧倾斜的第二倾斜面24。在第一侧边12A及第二侧边12B，第二倾斜面24的宽度大于第一倾斜面22的宽度。作为一例，第二倾斜面24的宽度L2为0.4mm，第一倾斜面22的宽度L1为0.1mm。而且，在厚度方向上，第二倾斜面24的长度大于第一倾斜面22的长度，作为一例，第二倾斜面24在厚度方向上的长度L4为10.0mm，第一倾斜面22在厚度方向上的长度L3为0.2mm左右。需要说明的是，基板整体的厚度L5例如为1.5mm。在本实施方式中，通过将第一侧边12A及第二侧边12B的侧面形成上述的形状，在树脂密封工艺中可以提高树脂的流动性。关于该事项，参照图6(A)在后面进行说明。
参照图3(C)，在第三侧边12C及第四侧边12D中，第一倾斜面22和第二倾斜面24的大小关系与第一侧边12A及第二侧边12B相反，即，第一倾斜面22的宽度及长度都大于第二倾斜面24，例如，第一倾斜面22的宽度L6为0.4mm左右，长度L8为10.0mm左右，而第二倾斜面24的宽度L7为0.1mm左右，长度L9为0.2mm左右。通过将第三侧边12C及第四侧边12D形成上述的形状，在树脂密封的工艺中，具有抑制在电路基板12的下表面产生空隙的优点。关于该事项，参照图6(B)在后面进行说明。
<第二实施方式：电路装置的制造方法>
在本实施方式中，参照图4至图7，说明具有上述结构的电路装置的制造方法。
参照图4，首先，在大型的基板34的上表面及下表面形成具有V形截面的沟槽。图4(A)是表示形成沟槽的基板34的立体图，图4(B)是图4(A)的B-B’线的剖面图，图4(C)是图4(A)的C-C’线的剖面图。
参照图4(A)，基板34是可以形成多个电路基板的大型基板，按照所形成的电路基板的大小，将切割线限定为格子状。在此，作为基板34，虽然采用由铝等金属形成的基板，但作为基板34的材料，也可以采用环氧玻璃等树脂材料或陶瓷。
在基板34的上表面，由第一沟槽36及第二沟槽38形成格子状。在此，第二沟槽38比第一沟槽36浅。在基板34的下表面的与上表面的第一沟槽36及第二沟槽38对应的位置，形成有第三沟槽40及第四沟槽42，在此，对应于第一沟槽36的第三沟槽40比对应于第二沟槽38的第四沟槽42浅。
在基板34的上表面由第一沟槽36及第二沟槽38围成的区域是一个基板区域44，在每个该基板区域44形成有同一形状的导电图案(未图示)。
参照图4(B)，在各基板区域44的边界，从上表面形成有第二沟槽38，从下表面形成有第四沟槽42。在此，第二沟槽38比第四沟槽42浅。具体地说，形成得浅的第二沟槽38的宽度L20为0.2mm左右，深度L21为0.2mm左右。另一方面，从基板34的下表面形成的第四沟槽42的宽度L24为0.8mm左右，深度L23为10.0mm左右。在基板34的厚度方向上未形成两沟槽的部分的厚度L22为0.4mm左右。
参照图4(C)，在此，从上表面形成的第一沟槽36比从下表面形成的第三沟槽40深，其中，第一沟槽36的大小与图4(B)所示的第四沟槽42相同，第三沟槽40的大小与图4(B)所示的第二沟槽38相同即可。
上述工序中，设置有各沟槽的基板34在设置各沟槽的位置分离，被分离的各基板区域44形成电路基板12。也可以通过在各基板区域44彼此的边界进行弯折，对基板34进行分离，还可以通过切割机等切割装置切断基板34，分离各基板区域44作为电路基板。
分离各基板区域44后，在形成于各基板区域44上表面的导电图案16上连接电路元件。具体地说，通过焊料连接图1所示的半导体元件及芯片元件。
接着，参照图5，将连接有电路元件18的电路基板12固定安装在引线框架50上。在此，引线框架50是将由铜等金属形成的厚度为0.1mm左右的金属板形成为规定形状的部件，包括具有画框状外形的框部52，以及连接长边方向的框部52的支承部53。然后，参照纸面的最上部的单元56，由将端部连接在框部52的引线20和将端部连接在支承部53的引线20构成一个单元56。在此，单元56具有构成一个电路装置的多条引线20。各引线20的前端部附近通过连接部62(连接杆)相互连接，连接部62的左右端部与框部52连接。而且，设有将框部52部分地向内侧突出的突出区域58，该突出区域58用来形成图1(A)所示的凹陷区域32A。
在本工序中，通过焊料将配置在电路基板12的上表面的焊盘26、27与引线20的端部固定安装。这样，电路基板12固定安装在引线框架50上。在本实施方式中，三个电路基板12固定安装在引线框架50上，在该状态下进行下一个工序的树脂密封。
进而，在该图5中，以虚线圆圈表示注入树脂的浇口82所配置的位置，该树脂用来在之后的工序中对电路基板12进行树脂密封。在此，在突出区域58的两侧位置配置两个浇口82，但也可以只设任一个浇口82。
参照图6及图7，接着对各电路基板12进行树脂密封。在本工序中，通过使用模具的传递模塑法进行树脂密封。
参照图6，说明本工序的树脂密封。图6(A)是表示在本工序中所制造的密封树脂28的立体图，图6(B)是表示对应图6(A)的B-B’线的模具的剖面图，图6(C)是表示对应图6(A)的C-C’线的模具的剖面图。
参照图6(B)，本工序所使用的模具66由上模68和下模70构成，通过对接上模68和下模70，构成作为上模与下模之间的间隙的型腔72。
使上模68的对应电路基板12的右侧侧方的位置向下方突出以形成限制部76。该限制部76的形状是复制图6(A)所示的凹状区域30A的形状，即限制部76具有对应凹状区域30A的凹形状的凸形状。该事项对于配置在电路基板12的左侧侧方的限制部78而言也是相同的，限制部78的形状是复制图6(A)所示的凹状区域30D的形状。
限制部76的下端部配置在低于电路基板12的上表面的位置，这样，能够使密封树脂74沿限制部76向纸面的下方顺畅地流动。更优选为将限制部76的下端配置在低于电路基板12的第二倾斜面24的上端的位置，由此，提高密封树脂74沿限制部76向电路基板12的下方流动的效果。
而且，在模具66中设有向型腔72内注入密封树脂的浇口82、作为向型腔72注入的密封树脂流通的通路的浇道73，以及用于从型腔72向外部排放空气的排气道71。在此，浇口82针对一个型腔72设置一处或两处(参照图5)。
参照图6(C)，在下模70上设有突出部84、85，突出部84、85具有复制图6(A)所示的凹陷区域32A、32B的形状。突出部84、85的上表面与引线框架50的突出区域58的下表面抵接。突出部84的内侧侧面配置在比引线框架50的突出区域58靠近内侧的位置，在突出部84的内侧端部附近的上表面与上模68的上表面之间，形成有与引线框架50的突出区域58具有相同厚度的空间77。同样地，在突出部85的内侧端部附近的上表面与上模68的上表面之间，形成有与引线框架50的突出区域58具有相同厚度的空间75。通过在该空间75、77中填充密封树脂，形成图2(A)等所示的周缘部46。
以下，说明使用上述结构的模具66对电路基板12进行树脂密封的方法。
首先，参照图6(B)，在下模70的上面放置固定有电路基板12的引线框架50。如图5所示，在本实施方式中，有三个电路基板12固定安装在引线框架50上，各电路基板12分别收纳在下模70所设有的型腔区域中。
进而，在本实施方式中，将引线框架50的框部52配置成使其堵住下模70所设有的沟槽状的浇道73。因此，引线框架50的框部52的下表面构成浇道73的上表面。
接着，将上模68与下模70抵接，由此，各电路基板12收纳在型腔72中。与此同时，由上模68和下模70夹住引线框架50的框部52，确定各电路基板12在型腔72内部的位置。组装有电路元件的电路基板12的上表面面对上模68的内壁。进而，如图6(C)所示，引线框架50的突出区域58与下模的突出部84、85及上模68的内壁抵接。
然后，从未图示的纵槽(ポツド)，经由浇道73及浇口82，向型腔72中注入液态或半固态的密封树脂74。在此，密封树脂74由添加有氧化铝等无机物所构成的粒状填料的环氧树脂等热固化性树脂形成，通过加热，以熔融的状态提供。
向型腔72中注入的密封树脂74沿限制部76的侧面、电路基板12的侧面流入，填充在电路基板12的下表面与下模70的内壁之间的间隙中。该填充完成后，向电路基板12的上方的型腔72中注入密封树脂74，电路基板12及配置在其上表面的电路元件被树脂密封。然后，随着本工序的树脂密封，型腔72内部的空气经由与浇口82相对而设置的排气道71向外部排出。
向型腔72的内部填充密封树脂74后，通过加热固化处理，加热固化密封树脂74。之后，将上模68与下模70分离，从模具66中取出树脂密封后的各电路基板12。
进而，树脂密封工序结束后，参照图5，从引线框架的框部52或支承部53分离各单元56的引线20，该分离通过使用模具的冲切加工来进行。
经过以上的工序，制造出图1所示形状的混合集成电路装置10。
本实施方式的特征在于，通过在模具66的上模68上设置限制部76，使密封树脂74向电路基板12的下方的间隙流动。
在本实施方式中，设有使密封树脂74的流动方向向电路基板12的下方方向限制的限制部76。如上所述，限制部76是在电路基板12的右侧侧方使上模68的内壁向下方突出的部位。限制部76的右侧面形成为下方向内侧倾斜的倾斜面。因此，向型腔72中注入的密封树脂74沿限制部76的侧面流动，优先向电路基板12的下方移动。
还有，限制部76的端部与电路基板12的间隙狭窄，并且限制部76的一部分形成阶梯状，配置在电路基板12的上方。由此，能够抑制在注入到型腔72的密封树脂74向电路基板12的下方填充之前向电路基板12的上方空间注入。
进而，在本实施方式中，因为引线框架50的框部52构成浇道73的一部分，所以浇口82配置在电路基板12的上方。在本实施方式中，即使在上述状况下，也可以通过限制部76强制使密封树脂74向下方流动，从而能够很好地将密封树脂74向电路基板12的下方填充。
进而，在本实施方式中，将电路基板12的侧面形成为方便使密封树脂74向下方流动的形状。具体地说，如上所述，电路基板12的侧面由第一倾斜面22和第二倾斜面24形成。然后在与注入的密封树脂74接触的电路基板12的侧面上，使第二倾斜面24形成为比第一倾斜面22大。换言之，形成的第二倾斜面24的面积要大于第一倾斜面22。
由此，从浇口82向型腔72中注入且沿限制部76流动的密封树脂74进而沿电路基板12的第二倾斜面24流动，填充电路基板12与下模70之间的间隙。由此，能够在电路基板12的下方的狭窄间隙中注入密封树脂74却不产生空隙。
进而，在本实施方式中，参照图6(C)，通过缩短突出部84、85与电路基板12的距离，能够抑制流向电路基板12的下方的密封树脂74向电路基板12的上方流动。具体地说，为了形成图6(A)所示的固定螺钉的凹状区域30A、32B而设置突出部84、85。因此，为了简化密封树脂28的外形形状，根据所插入的螺钉的形状，将突出部84、85的内侧端部配置在与引线框架50的突出区域58的内侧端部相同的位置上即可。但是，如果这样配置，则增大突出部84、85的内侧侧面与电路基板12的端部之间的间隙，使得流向电路基板12的下方的密封树脂74经由该间隙向电路基板12的上方移动。为了抑制该情况的发生，在本实施方式中，将突出部84、85的内壁配置在比引线框架50的突出区域58的端部靠近内侧的位置。由此，减小突出部84、85与电路基板12的端部之间的间隙，抑制密封树脂经由该间隙从电路基板12的下方向上方移动，防止在电路基板12的下方产生空隙。
参照图7，说明限制树脂流动的其他结构。图7(A)是表示所制造的混合集成电路装置10的立体图，图7(B)是在对应图7(A)的B-B’线的位置切断树脂密封所使用的模具66的剖面图，图7(C)是在对应图7(A)的C-C’线的位置切断树脂密封所使用的模具66的剖面图。
参照图7(B)，使上模68的一部分向下方突出，形成限制部76、78，在限制部76与限制部78之间形成将下模70向上方突出的突出部84。限制部76、78及突出部84是分别形成图7(A)所示的凹状区域30D、30C及凹陷区域32B的部位。
在本实施方式中，使下模70的角部的局部向内侧突出，形成突出部86。突出部86是将下模80的内壁四角向内侧以大致长方体的形状突出的部位，通过设置这些部位，形成图7(A)所示的切口部33。突出部86的上端位置优选位于比限制部76，78的下端靠上的位置。由此提高规制下述流动的效果。
通过设置上述的突出部86，在设有突出部86的部分，缩窄下模70的内壁与限制部76、78的间隙。其结果，抑制流向电路基板12的下方的密封树脂74(参照图6(B))，经由限制部76、78与下模70的内壁之间的间隙向型腔72的上部移动。通过上述结构，也能够抑制在电路基板的下方产生空隙。
参照图7(C)，进而在本实施方式中，在电路基板12的第三侧边12C及第四侧边12D的侧面，下部的第二倾斜面24小于上部的第一倾斜面22。由此，因为下模70的内壁侧面是越向上方宽度越宽的倾斜面，所以下模70的内壁侧面与电路基板12的端部之间间隙缩小。从而能够抑制已填充到电路基板12下方的密封树脂74经由该间隙向电路基板12的上方空间移动。

Claims (14)

1.一种电路装置，其特征在于，具有：
在上表面组装有导电图案及电路元件的电路基板，
覆盖所述电路基板的上表面、侧面及下表面的密封树脂，
在所述电路基板上固定安装且一端从所述密封树脂向外部导出的引线，
以及在所述电路基板的侧方使所述密封树脂在厚度方向上凹进去的凹状区域，其中所述凹状区域的一部分配置在所述电路基板的上方。
2.如权利要求1所述的电路装置，其特征在于，所述电路基板具有在长边方向上相对的第一侧边及第二侧边，以及在短边方向上相对的第三侧边及第四侧边；
所述引线沿所述第一侧边及所述第二侧边设置；
所述凹状区域设置在所述第三侧边及所述第四侧边的侧方。
3.如权利要求2所述的电路装置，其特征在于，所述凹状区域的靠近电路基板一侧的侧面具有阶梯状。
4.如权利要求2所述的电路装置，其特征在于，在所述电路基板的所述第三侧边及所述第四侧边的侧方，设有俯视时使所述密封树脂向内侧凹进去的凹陷区域；
所述凹状区域设置在所述凹陷区域的两侧的位置。
5.如权利要求3所述的电路装置，其特征在于，在所述电路基板的所述第三侧边及所述第四侧边的侧方，设有俯视时使所述密封树脂向内侧凹进去的凹陷区域；
所述凹状区域设置在所述凹陷区域的两侧的位置。
6.如权利要求1所述的电路装置，其特征在于，在所述密封树脂的角部设有切口部。
7.一种电路装置的制造方法，其特征在于，具有如下工序：
准备上表面组装有导电图案及电路元件的电路基板的工序；
准备由上模及下模构成的模具，以使所述电路基板的上表面面对所述上模的内壁的状态将所述电路基板收纳在所述模具的型腔中的工序；
通过从浇口向所述型腔中注入密封树脂，使所述密封树脂覆盖所述电路基板的上表面、侧面及下表面的工序；
设置使位于所述电路基板与所述浇口之间区域的所述上模的内壁向下方突出的限制部，沿着所述限制部，使所述密封树脂向所述电路基板的下表面与所述下模的内壁之间的间隙流动；
所述限制部具有与权利要求1所述的凹状区域的凹形状对应的形状。
8.如权利要求7所述的电路装置的制造方法，其特征在于，所述限制部的下端配置在比所述电路基板的上表面低的位置。
9.如权利要求7或8所述的电路装置的制造方法，其特征在于，所述限制部的一部分配置在所述电路基板的上方。
10.如权利要求7所述的电路装置的制造方法，其特征在于，与所述浇口面对的所述电路基板的侧面具有：与上表面连续且向外侧倾斜的第一倾斜面，以及与下表面连续且向外侧倾斜并且面积比所述第一倾斜面大的第二倾斜面；
在注入所述密封树脂的工序中，使所述密封树脂沿所述电路基板的所述第二倾斜面流动。
11.如权利要求7所述的电路装置的制造方法，其特征在于，通过使所述下模向内侧突出，减小所述上模的所述限制部与所述下模的内壁之间的间隙。
12.如权利要求7所述的电路装置的制造方法，其特征在于，所述电路基板以与引线框架连接的状态配置在所述模具中；
所述引线框架的主表面形成使向所述型腔供给的所述密封树脂流通的浇道的一部分。
13.如权利要求7所述的电路装置的制造方法，其特征在于，所述电路基板具有：在一个方向上相对的第一侧面及第二侧面，以及在另一个方向上相对的第三侧面及第四侧面；
沿所述第一侧面及所述第二侧面固定安装向外部导出的多根引线；
所述第三侧面或所述第四侧面与所述型腔的浇口接近而配置。
14.如权利要求12所述的电路装置的制造方法，其特征在于，在所述下模上设置突出部，该突出部在所述电路基板的侧方俯视时使所述型腔的内壁向内侧突出而形成；
所述引线框架的一部分向所述型腔的内部突出而形成的突出区域由所述下模的所述突出部与所述上模夹持；
所述下模的所述突出部的内侧端部配置在比所述引线框架的所述突出区域靠近内部的位置。
CN201110440399.1A 2010-12-24 2011-12-26 电路装置及其制造方法 Expired - Fee Related CN102548214B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010287508A JP5796956B2 (ja) 2010-12-24 2010-12-24 回路装置およびその製造方法
JP2010-287508 2010-12-24
JPJP2010-287508 2010-12-24

Publications (2)

Publication Number Publication Date
CN102548214A CN102548214A (zh) 2012-07-04
CN102548214B true CN102548214B (zh) 2015-06-17

Family

ID=46315302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110440399.1A Expired - Fee Related CN102548214B (zh) 2010-12-24 2011-12-26 电路装置及其制造方法

Country Status (4)

Country Link
US (3) US8995139B2 (zh)
JP (1) JP5796956B2 (zh)
KR (1) KR101326406B1 (zh)
CN (1) CN102548214B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
JP6333693B2 (ja) * 2014-09-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置
JP6589631B2 (ja) * 2015-12-25 2019-10-16 富士電機株式会社 半導体装置
KR101845376B1 (ko) * 2016-01-13 2018-04-04 시그네틱스 주식회사 칩 몰딩 장치
KR102499518B1 (ko) 2016-09-12 2023-02-14 삼성전자주식회사 반도체 패키지용 실장 기판, 이를 포함하는 반도체 패키지 및 반도체 패키지의 제조 방법
JP2019165064A (ja) * 2018-03-19 2019-09-26 トヨタ自動車株式会社 半導体モジュール
CN110752191B (zh) * 2019-10-29 2022-02-01 维沃移动通信有限公司 器件封装模块、器件封装模块的制备方法及电子设备
JP7142067B2 (ja) * 2020-09-30 2022-09-26 Ｎｉｓｓｈａ株式会社 成形品及び成形品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114624A (zh) * 2006-07-27 2008-01-30 矽品精密工业股份有限公司 散热型半导体封装件及其散热结构
CN101494204A (zh) * 2008-01-11 2009-07-29 松下电器产业株式会社 半导体装置和半导体装置的制造方法
CN101640178A (zh) * 2008-07-30 2010-02-03 三洋电机株式会社 半导体装置、半导体装置的制造方法及引线框

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879739A (ja) * 1981-11-05 1983-05-13 Toshiba Corp 半導体外囲器
US5289034A (en) * 1990-01-26 1994-02-22 Sgs-Thomson Microelectronics, Inc. IC package having replaceable backup battery
JPH0677089A (ja) * 1992-05-27 1994-03-18 Nec Corp 電気二重層コンデンサ
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
US6061251A (en) * 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
JP3958864B2 (ja) 1998-05-21 2007-08-15 浜松ホトニクス株式会社 透明樹脂封止光半導体装置
US6215175B1 (en) * 1998-07-06 2001-04-10 Micron Technology, Inc. Semiconductor package having metal foil die mounting plate
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
JP3747699B2 (ja) * 1999-08-06 2006-02-22 富士電機デバイステクノロジー株式会社 半導体装置
JP4151209B2 (ja) * 2000-08-29 2008-09-17 三菱電機株式会社 電力用半導体装置
TW585015B (en) * 2001-06-28 2004-04-21 Sanyo Electric Co Hybrid integrated circuit device and method for manufacturing same
JP2004079680A (ja) * 2002-08-13 2004-03-11 Renesas Technology Corp 半導体装置
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
JP4436706B2 (ja) * 2004-03-25 2010-03-24 三洋電機株式会社 混成集積回路装置
JP2006100752A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR20060092692A (ko) 2005-02-18 2006-08-23 엘지전자 주식회사 반도체 패키지 및 그 제조방법
WO2007026945A1 (ja) * 2005-08-31 2007-03-08 Sanyo Electric Co., Ltd. 回路装置およびその製造方法
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
JP5095957B2 (ja) * 2006-05-31 2012-12-12 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US20080099922A1 (en) * 2006-10-30 2008-05-01 Noriaki Sakamoto Circuit device and manufacturing method thereof
JP2008112928A (ja) * 2006-10-31 2008-05-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP5096094B2 (ja) * 2007-09-26 2012-12-12 オンセミコンダクター・トレーディング・リミテッド 回路装置
JP2009081325A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 回路装置
KR101472900B1 (ko) * 2007-12-06 2014-12-15 페어차일드코리아반도체 주식회사 몰디드 리드리스 패키지 및 그 제조방법
US8084301B2 (en) * 2008-09-11 2011-12-27 Sanyo Electric Co., Ltd. Resin sheet, circuit device and method of manufacturing the same
JP2010192552A (ja) 2009-02-17 2010-09-02 Sony Corp 光学素子パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114624A (zh) * 2006-07-27 2008-01-30 矽品精密工业股份有限公司 散热型半导体封装件及其散热结构
CN101494204A (zh) * 2008-01-11 2009-07-29 松下电器产业株式会社 半导体装置和半导体装置的制造方法
CN101640178A (zh) * 2008-07-30 2010-02-03 三洋电机株式会社 半导体装置、半导体装置的制造方法及引线框

Also Published As

Publication number Publication date
US10332816B2 (en) 2019-06-25
US8995139B2 (en) 2015-03-31
US20150327372A1 (en) 2015-11-12
KR101326406B1 (ko) 2013-11-11
US20120160545A1 (en) 2012-06-28
KR20120073133A (ko) 2012-07-04
US20190267300A1 (en) 2019-08-29
JP5796956B2 (ja) 2015-10-21
JP2012134430A (ja) 2012-07-12
CN102548214A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102548214B (zh) 电路装置及其制造方法
US11615967B2 (en) Power module package and method of manufacturing the same
US7820486B2 (en) Method of fabricating a semiconductor device having a heat sink with an exposed surface
CN101355073B (zh) 引线框面板
JP4002476B2 (ja) 半導体装置
KR20030019852A (ko) 반도체장치의 제조방법
US10314178B2 (en) Package module
CN103179788A (zh) 用于模塑底部填充的印刷电路板和印刷电路板模塑结构
CN115763381B (zh) 智能功率模块和设备
CN205177808U (zh) 芯片封装结构
US20140291822A1 (en) Integrated circuit package
US9006904B2 (en) Dual side package on package
US20030145461A1 (en) Semiconductor device and method of manufacturing the same
US10186432B2 (en) Method for manufacturing semiconductor device
US9064882B2 (en) Package substrate, manufacturing method thereof, and mold therefor
EP2545584B1 (en) Package having spaced apart heat sink
JP5536975B2 (ja) 回路装置およびその製造方法
JP4942452B2 (ja) 回路装置
CN202549841U (zh) 半导体模块
US20220278018A1 (en) Semiconductor device and method for manufacturing the same
WO2021195903A1 (zh) 系统级封装及电子设备
JP4476977B2 (ja) 半導体装置
CN216902896U (zh) 一种高强度声表芯片的裸芯片模组封装结构
CN101924041B (zh) 用于装配可堆叠半导体封装的方法
JP5171803B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617

Termination date: 20211226