KR101472900B1 - 몰디드 리드리스 패키지 및 그 제조방법 - Google Patents

몰디드 리드리스 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101472900B1
KR101472900B1 KR1020070126385A KR20070126385A KR101472900B1 KR 101472900 B1 KR101472900 B1 KR 101472900B1 KR 1020070126385 A KR1020070126385 A KR 1020070126385A KR 20070126385 A KR20070126385 A KR 20070126385A KR 101472900 B1 KR101472900 B1 KR 101472900B1
Authority
KR
South Korea
Prior art keywords
lead
package
molded
die attach
attach pad
Prior art date
Application number
KR1020070126385A
Other languages
English (en)
Other versions
KR20090059503A (ko
Inventor
김지환
최승용
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020070126385A priority Critical patent/KR101472900B1/ko
Priority to US12/328,541 priority patent/US20090146284A1/en
Publication of KR20090059503A publication Critical patent/KR20090059503A/ko
Application granted granted Critical
Publication of KR101472900B1 publication Critical patent/KR101472900B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 특히 신뢰성이 향상된 적층 구조를 가지는 몰디드 리드리스 패키지 및 그 제조방법에 관한 것이다.
본 발명에 따른 반도체 패키지는, 상부 패키지의 밀봉재가 다이 어태치 패드와 리드의 하부로 돌출되어 신장되는 돌출부를 포함하고 하부 패키지의 밀봉재가 상기 돌출부를 수용하는 리세스를 포함한다.
몰디드 리드리스 패키지, 밀봉재, 돌출부, 리세스, 도전성 연결부재

Description

몰디드 리드리스 패키지 및 그 제조방법{Molded leadless package and methods of fabricating the same}
본 발명은 반도체 패키지에 관한 것으로서, 특히 신뢰성이 향상된 적층 구조를 가지는 몰디드 리드리스 패키지 및 그 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 반도체칩이 리드 프레임에 장착된 패키지를 의미한다. 반도체칩의 내부소자에는 일정크기의 전압이 인가되며, 따라서 반도체칩으로부터 열이 발생된다. 이와 같은 현상은 인가되는 전압의 크기가 큰 전력용 반도체칩인 경우 더 심각해진다. 결국 반도체 패키지 내부의 반도체칩에서 발생되는 열을 외부로 배출시킬 수 있는 능력이 반도체 패키지의 안정성 및 신뢰성에 큰 영향을 끼친다고 할 수 있다. 최근 반도체칩에서 발생되는 열을 외부로 효과적으로 배출시킬 수 있도록 리드 프레임을 구성하는 리드의 일면이 노출된 몰디드 리드리스 패키지(Molded leadless package)가 여러 응용분야에서 다양하게 사용되고 있다.
예를 들어, Oh 등에 의한 US 6,977,431호의 "Stackable semiconductor package and manufacturing method thereof"을 참조할 수 있다. 이에 따르면, 제2 반도체 패키지가 제1 반도체 패키지의 상부에 적층되는 구조를 개시하고 있는데, 제1 반도체 패키지에서 반도체 다이는 리드 프레임의 리드에 전기적으로 연결되며 밀봉재는 반도체 다이 및 내부 리드의 일부를 감싸지만 내부 리드의 상부면이 노출된다. 한편, 제2 반도체 패키지는 제1 반도체 패키지의 상부면에 노출된 내부 리드와 전기적으로 연결될 수 있어 비교적 용이하게 적층할 수 있는 이점이 있다. 그러나 상부의 제1 반도체 패키지와 하부의 제2 반도체 패키지가 다른 형태를 가지게 되므로 동일한 형태의 반도체 패키지를 적층 하는 경우에는 적절하지 않다.
한편, Chun-Jen, Su 등에 의한 US 6,459,148호의 "QFN semiconductor package"에서는, 동일한 형태의 반도체 패키지를 적층할 수 있는 구조를 개시하고 있다. 그러나, 반도체 다이가 외부에 노출되는 취약한 구조이므로 신뢰성 있는 반도체 패키지 적층 구조로서는 적절하지 않다.
또한, 2001년 8월 30일 출원된 Setho Sing Fee 등에 의한 US 6,876,066호의 "PACKAGE MICROELECTRONIC DEVICES AND METHODS OF FORMING SAME(패키지 마이크로 전자공학 소자들 및 그 제조방법)"을 참조할 수 있다. 이에 따르면, 반도체 다이의 노출없이 동일한 형태의 반도체 패키지를 적층할 수 있는 구조를 개시하고 있다. 그러나 상기 발명에서는 실링(sealing)을 위한 서포트(support)가 필요하게 되어 공정이 복잡하게 된다. 또한 외부 충격에 의해 상부 반도체 패키지가 하부 반도체 패키지에서 이탈될 수 있어 신뢰성에 문제점이 있다.
따라서, 신뢰성 있고 효율적인 반도체 패키지의 적층 구조에 대한 필요성이 증대되고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 동일한 형태의 반도체 패키지가 효율적이고 신뢰성 있게 적층된 몰디드 리드리스 패키지를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는 동일한 형태의 반도체 패키지를 효율적이고 신뢰성 있게 적층할 수 있는 몰디드 리드리스 패키지의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따르면, 다이 어태치 패드; 상기 다이 어태치 패드의 주변 영역에 이격되어 배치되는 다수의 리드; 상기 다이 어태치 패드 상의 반도체칩; 상기 리드와 상기 반도체 칩을 전기적으로 연결하는 본딩 와이어; 및 상기 리드의 외면의 일부를 노출시키면서 상기 반도체칩 및 상기 본딩 와이어를 밀봉하여 고정하는 밀봉재;를 포함하고, 상기 밀봉재는 상기 다이 어태치 패드와 상기 리드 사이의 갭을 채우고 상기 다이 어태치 패드와 상기 리드의 아래로 돌출되는 돌출부를 더 포함한다.
상기 밀봉재의 상부면에는 상기 돌출부를 수용할 수 있는 형상과 크기를 가지며 형성되는 수용부를 더 포함할 수 있다. 상기 수용부는 상기 밀봉재의 상부면에서 오목하게 형성되고 상기 돌출부를 수용할 수 있는 형상과 크기를 가지는 리세스(recess)로 구성될 수 있다. 또는 상기 수용부는 상기 돌출부를 수용할 수 있는 형상과 크기를 가지는 공동(cavity)을 둘러싸면서 상기 밀봉재의 상부면에서 볼록 하게 형성된 측벽을 포함할 수 있다.
한편, 상기 돌출부는 상기 갭에 인접하는 상기 리드의 하부면에서 상기 갭에 인접하는 상기 다이 어태치 패드의 하부면까지 신장하여 형성될 수 있다. 또는 상기 돌출부는 상기 다이 어태치 패드의 하부면을 밀봉하면서 형성될 수 있다.
상기 본 발명의 일 태양의 일 측면에 따르면, 상기 돌출부는 상기 다이 어태치 패드와 상기 리드의 아래로 돌출되어 형성되는 하나 또는 그 이상의 원기둥, 다각형 기둥, 원뿔대 또는 다각형 뿔대 형상일 수 있다.
상기 본 발명의 일 태양의 다른 측면에 따르면, 상기 돌출부는 상기 다이 어태치 패드와 상기 리드의 아래로 돌출되고 상기 다이 어태치 패드의 중심에 대하여 대칭형으로 배열될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 태양에 따르면, 제2 몰디드 리드리스 패키지 상에 제1 몰디드 리드리스 패키지가 적층된다.
상기 제1 몰디드 리드리스 패키지는, 제1 다이 어태치 패드; 상기 제1 다이 어태치 패드의 주변 영역에 이격되어 배치되는 다수의 제1 리드; 상기 제1 다이 어태치 패드 상의 반도체칩; 상기 제1 리드와 상기 반도체 칩을 전기적으로 연결하는 본딩 와이어; 및 상기 제1 리드의 외면의 일부를 노출시키면서 상기 반도체칩 및 상기 본딩 와이어를 밀봉하여 고정하고 상기 제1 다이 어태치 패드와 상기 제1 리드 사이의 갭을 채우고 상기 제1 다이 어태치 패드와 상기 제1 리드의 아래로 돌출되는 돌출부를 포함하는 제1 밀봉재;를 포함하고,
상기 제2 몰디드 리드리스 패키지는, 제2 다이 어태치 패드; 상기 제2 다이 어태치 패드의 주변 영역에 이격되어 배치되는 다수의 제2 리드; 상기 제2 다이 어태치 패드 상의 반도체칩; 상기 제2 리드와 상기 반도체 칩을 전기적으로 연결하는 본딩 와이어; 및 상기 제2 리드의 외면의 일부를 노출시키면서 상기 반도체칩 및 상기 본딩 와이어를 밀봉하여 고정하고 상부면에 상기 돌출부를 수용할 수 있는 형상과 크기를 가지는 수용부를 포함하는 제2 밀봉재;를 포함하며,
상기 돌출부는 상기 수용부 내에 위치하여 고정된다.
상기 본 발명의 다른 태양의 일 측면에 따르면, 상기 제1 리드의 하부면과 상기 제2 리드의 상부면 사이에 도전성 연결부재를 더 포함할 수 있다. 상기 도전성 연결부재는 제1 도전성 솔더로 형성될 수 있으며, 상기 제1 도전성 솔더는 필름 형상 또는 볼형상일 수 있다.
상기 도전성 연결부재의 높이는 상기 돌출부의 하부면이 상기 수용부의 바닥면에 접촉할 수 있도록 정해지는 높이일 수 있거나, 상기 돌출부의 하부면이 상기 수용부의 바닥면과 이격되어 위치하도록 정해지는 높이일 수 있다.
상기 제1 몰디드 리드리스 패키지와 상기 제2 몰디드 리드리스 패키지 사이에 형성되는 간극에는 접착층 또는 제2 도전성 솔더가 더 형성될 수 있다.
본 발명에 따른 몰디드 리드리스 패키지 및 그 제조방법에 의하면 같은 종류의 반도체 패키지들을 효율적으로 적층할 수 있다.
본 발명에 따른 몰디드 리드리스 패키지 및 그 제조방법에 의하면 상부의 반도체 패키지의 돌출부로 인해 도전성 연결부재의 높이를 적정한 크기로 유지할 수 있으므로 도전성 연결부재의 피로 수명을 향상시킬 수 있다.
본 발명에 따른 몰디드 리드리스 패키지 및 그 제조방법에 의하면 상부의 반도체 패키지의 돌출부가 하부의 반도체 패키지의 리세스에 삽입됨으로써 신뢰성을 가지는 반도체 패키지 적층 구조를 구현할 수 있다.
첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다.
명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 또 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 다른 구성요소에 직접 접촉하거나 중간에 개재되는 구성요소들이 존재할 수 있다고 해석될 수 있다. 또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존 재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다.
도 1a는 본 발명의 일실시예에 따른 몰디드 리드리스 패키지(220)의 단면을 도해하는 단면도이다.
도 1a를 참조하면, 몰디드 리드리스 패키지(220)는 다이 어태치 패드(222b)와 다이 어태치 패드(222b)의 주변 영역에 갭(gap, 222c)에 의해 이격되도록 배치되는 다수의 리드(222a)를 포함한다. 반도체칩(120)은 다이 어태치 패드(222b) 상에 탑재되는데, 접착층(221)이 개재될 수 있다. 반도체칩(120)은 리드(222a)와 본딩 와이어(223)에 의해 전기적으로 연결된다.
리드(222a)는 본딩 와이어(223)가 연결되는 내부 리드(inner lead)와 반도체 패키지의 외부 접속 단자로서의 역할을 하는 외부 리드(outer lead)로 구성될 수 있다. 도 1a에서 내부 리드는 수평 방향으로 신장하며, 외부 리드는 내부 리드와 연결되어 수직 방향으로 신장한다. 이러한 리드(222a)는 식각(etching) 또는 스탬핑(stamping) 방식으로 제조될 수 있다. 내부 리드는 밀봉재(225)에 의해 밀봉되는 것이 바람직하지만, 외부 리드는 표면의 일부가 노출될 수 있다. 이와 같이 외부 리드의 표면 일부가 노출되는 반도체 패키지를 몰디드 리드리스 패키지라고 한다.
밀봉재(225)는 리드(222a)의 외면 일부를 노출시키면서 반도체칩(120) 및 본딩 와이어(223)를 밀봉하여 고정한다. 밀봉재(225)는 갭(222c)을 채우면서 갭(222c)의 아래로 신장하여 다이 어태치 패드와 리드의 아래로 돌출되는 돌출 부(225a)를 더 포함한다. 밀봉재(225)는 돌출부(225a)와 동일한 물질로 형성되는 것이 바람직하며, 예를 들어 에폭시 몰딩 화합물(EMC)로 형성될 수 있다.
몰디드 리드리스 패키지에서 밀봉재를 형성하는 경우 리드 프레임의 하부면에 리드 프레임 테이프(미도시)를 붙인 후 매트릭스 형태로 몰딩을 할 수도 있다. 그러나, 본 발명에서처럼 돌출부(225a)를 포함하는 밀봉재(225)를 형성하는 경우에는 리드 프레임의 하부면에 특별히 고안된 슬롯을 가지는 리드 프레임 테이프(slotted lead frame tape)를 붙여야 하므로 매트릭스 형태로 몰딩을 하는 것은 적절하지 않다. 따라서, 바람직하게는 싱귤러(singular) 형태로 몰딩을 하는 것이 바람직하다.
반도체 패키지는 그 제조 공정에 따라서 소잉(sawing) 타입의 패키지와 펀치(punch) 타입의 패키지로 구분된다. 소잉 타입의 패키지는 반도체 칩이 탑재된 리드 프레임의 다수를 하나의 블록 몰드 다이(block mold die) 내에서 같이 몰딩한 다음 소잉 공정으로 패키지 바디 및 리드 프레임을 절단하여 개별화함으로써 제조하는 패키지 유형을 말한다. 반면, 펀치 타입의 패키지는 반도체 칩이 탑재된 리드 프레임 각각을 개별 몰드 다이(individual mold die) 내에서 개별적으로 몰딩한 후에 펀치 등의 방법으로 각 리드 프레임을 분리시켜서 제조하는 패키지 유형을 말한다. 바람직하게 본 발명에 따른 몰디드 리드리스 패키지는 펀치 타입으로 제조할 수 있다.
돌출부(225a)는 갭(222c)에 인접하는 리드(222a)의 하부면에서 갭(222c)에 인접하는 다이 어태치 패드(222b)의 하부면까지 신장하여 형성될 수 있다. 돌출 부(225a)는 다이 어태치 패드와 리드의 아래로 돌출되어 형성되는 하나 또는 그 이상의 원기둥, 다각형 기둥, 원뿔대 또는 다각형 뿔대 형상인 것이 바람직하다. 여기에서 원기둥은 단면적이 일정한 원의 형상을 가지는 입체를 의미하며, 다각형 기둥은 단면적이 일정한 다각형의 형상을 가지는 입체를 의미한다. 또한, 원뿔대는 단면적이 연속적 또는 불연속적으로 변하는 원의 형상을 가지는 입체를 의미하며, 다각형 뿔대는 단면적이 연속적 또는 불연속적으로 변하는 다각형의 형상을 가지는 입체를 의미한다. 바람직하게는 원뿔대 및/또는 다각형 뿔대의 형상을 가지는 돌출부(225a)는 다이 어태치 패드와 리드에서 멀어질수록 단면적이 좁아지는 방향으로 형성된다.
돌출부(225a)는 다이 어태치 패드와 리드의 아래로 돌출되고 하나 또는 둘 이상의 갯수로 배열될 수 있는데, 하나 또는 둘 이상의 돌출부(225a)가 배열되는 경우에는 안정적인 구조를 구현하기 위해서는 다이 어태치 패드의 중심에 대하여 대칭형으로 배열되는 것이 바람직하다.
한편, 밀봉재(225)의 상부면에는 돌출부(225a)를 수용할 수 있을 정도의 형상과 크기를 가지는 수용부가 형성될 수 있다. 도 1a에서 도시된 것처럼, 상기 수용부는 밀봉재(225)의 상부면에서 오목하게 형성되고 돌출부(225a)를 수용할 수 있는 형상과 크기를 가지는 리세스(225b)로 구성될 수 있다.
밀봉재(225)에 의해 노출되는 리드(222a)의 외면은 밀봉재(225)의 상부면과 동일한 평면을 형성하는 리드(222a)의 상부면을 포함할 수 있다. 또한 밀봉재(225)에 의해 노출되는 리드(222a)의 외면은 다이 어태치 패드(222b)의 하부면과 동일한 평면을 형성하는 리드(222a)의 하부면의 일부를 포함할 수 있다. 리드(222a)의 하부면의 또 다른 일부는 돌출부(225a)에 의해 밀봉될 수 있다. 한편, 밀봉재(225)에 의해 노출되는 리드(222a)의 외면은 리드(222a)의 외측면을 포함할 수 있다.
도 1b는 본 발명의 다른 실시예에 따른 몰디드 리드리스 패키지(1220)의 단면을 도해하는 단면도이다.
도 1a에서 설명한 실시예와 동일한 부분에 대하여는 동일 부호를 부여할 것이며, 중복되는 부분에 대하여는 중복 설명을 배제하기로 한다.
도 1b를 참조하면, 밀봉재(225)의 상부면에는 돌출부(225a)를 수용할 수 있는 형상과 크기를 가지며 형성되는 수용부를 포함할 수 있으며, 상기 수용부는 돌출부(225a)를 수용할 수 있는 형상과 크기를 가지는 공동(cavity, 225d)를 둘러싸며 밀봉재(225)의 상부면에서 볼록하게 형성된 측벽(225c)을 포함할 수 있다.
돌출부(225a)가 아래로 돌출되어 형성되는 하나 또는 그 이상의 원기둥, 다각형 기둥, 원뿔대 또는 다각형 뿔대 형상인 경우, 측벽(225c)는 돌출부(225a)의 형상과 크기에 따라 돌출부(225a)를 수용할 수 있는 공동(225d)를 둘러싸도록 대응하는 형상과 크기를 가질 수 있다.
도 1c는 본 발명의 또 다른 실시예에 따른 몰디드 리드리스 패키지(2220)의 단면을 도해하는 단면도이다.
도 1a에서 설명한 실시예와 동일한 부분에 대하여는 동일 부호를 부여할 것이며, 중복되는 부분에 대하여는 중복 설명을 배제하기로 한다.
도 1c를 참조하면, 밀봉재(225)는 갭(222c)을 채우면서 갭(222c)의 아래로 신장하여 다이 어태치 패드(222b)와 리드(222a)의 아래로 돌출되는 돌출부(225e)를 더 포함한다. 밀봉재(225)는 돌출부(225e)와 동일한 물질로 형성되는 것이 바람직하며, 예를 들어 에폭시 몰딩 화합물(EMC)로 형성될 수 있다.
돌출부(225e)는 갭(222c)에 인접하는 리드(222a)의 하부면에서 다이 어패치 패드(222b)의 하부면을 지나서 또 다른 갭(222c)에 인접하는 또 다른 리드(222a)의 하부면까지 신장하여 형성될 수 있다. 즉, 돌출부(225e)는 다이 어태치 패드(222b)의 하부면을 밀봉할 수 있다. 돌출부(225e)는 다이 어태치 패드와 리드의 아래로 돌출되어 형성되는 하나 또는 그 이상의 원기둥, 다각형 기둥, 원뿔대 또는 다각형 뿔대 형상인 것이 바람직하다. 여기에서 원기둥은 단면적이 일정한 원의 형상을 가지는 입체를 의미하며, 다각형 기둥은 단면적이 일정한 다각형의 형상을 가지는 입체를 의미한다. 또한, 원뿔대는 단면적이 연속적 또는 불연속적으로 변하는 원의 형상을 가지는 입체를 의미하며, 다각형 뿔대는 단면적이 연속적 또는 불연속적으로 변하는 다각형의 형상을 가지는 입체를 의미한다. 바람직하게는 원뿔대 및/또는 다각형 뿔대의 형상을 가지는 돌출부(225e)는 다이 어태치 패드와 리드에서 멀어질수록 단면적이 좁아지는 방향으로 형성된다.
돌출부(225e)는 다이 어태치 패드와 리드의 아래로 돌출되고 하나 또는 둘 이상의 갯수로 배열될 수 있는데, 하나 또는 둘 이상의 돌출부(225e)가 배열되는 경우에는 안정적인 구조를 구현하기 위해서는 다이 어태치 패드의 중심에 대하여 대칭형으로 배열되는 것이 바람직하다.
한편, 밀봉재(225)의 상부면에는 돌출부(225e)를 수용할 수 있을 정도의 형 상과 크기를 가지는 수용부가 형성될 수 있다. 상기 수용부는 밀봉재(225)의 상부면에서 오목하게 형성되고 돌출부(225e)를 수용할 수 있는 형상과 크기를 가지는 리세스(225f)로 구성될 수 있다.
도 1d는 본 발명의 또 다른 실시예에 따른 몰디드 리드리스 패키지(3220)의 단면을 도해하는 단면도이다.
도 1c에서 설명한 실시예와 동일한 부분에 대하여는 동일 부호를 부여할 것이며, 중복되는 부분에 대하여는 중복 설명을 배제하기로 한다.
도 1d를 참조하면, 밀봉재(225)의 상부면에는 돌출부(225e)를 수용할 수 있는 형상과 크기를 가지며 형성되는 수용부를 포함할 수 있으며, 상기 수용부는 돌출부(225e)를 수용할 수 있는 형상과 크기를 가지는 공동(cavity, 225h)를 둘러싸며 밀봉재(225)의 상부면에서 볼록하게 형성된 측벽(225g)을 포함할 수 있다.
돌출부(225e)가 아래로 돌출되어 형성되는 하나 또는 그 이상의 원기둥, 다각형 기둥, 원뿔대 또는 다각형 뿔대 형상인 경우, 측벽(225g)는 돌출부(225e)의 형상과 크기에 따라 돌출부(225e)를 수용할 수 있는 공동(225h)를 둘러싸도록 대응하는 형상과 크기를 가질 수 있다.
도 2는 본 발명의 또 다른 실시예에 따른 적층된 몰디드 리드리스 패키지(200)의 단면을 도해하는 단면도이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 몰디드 리드리스 패키지(200)는 제1 몰디드 리드리스 패키지(220), 제2 몰디드 리드리스 패키지(240) 및 제3 몰디드 리드리스 패키지(260)가 적층되어 형성된다.
상기 제1 몰디드 리드리스 패키지(220)는 제1 다이 어태치 패드(222b) 및 제1 다이 어태치 패드(222b)의 주변 영역에 제1 갭(222c)에 의하여 이격되도록 배치되는 다수의 제1 리드(222a)를 포함한다. 제1 반도체칩(120)이 제1 다이 어태치 패드(222b) 상에 탑재되며 제1 접착층(221)이 개재될 수 있다. 제1 밀봉재(225)가 제1 리드(222a)의 외면의 일부를 노출시키면서 제1 반도체칩(120)을 밀봉하며 제1 갭(222c)을 채우면서 형성된다. 제1 밀봉재(225)는 제1 갭(222c)의 아래로 신장하여 제1 다이 어태치 패드와 제1 리드의 아래로 돌출되는 제1 돌출부(225a)를 더 포함한다. 제1 돌출부(225a)는 제1 갭(222c)에 인접하는 제1 리드(222a)의 하부면에서 제1 다이 어태치 패드(222b)의 하부면까지 신장하여 형성되는 것이 바람직하다.
상기 제2 몰디드 리드리스 패키지(240)는 제2 다이 어태치 패드(242b) 및 제2 다이 어태치 패드(242b)의 주변 영역에 제2 갭(222c)에 의하여 이격되도록 배치되는 다수의 제2 리드(242a)를 포함한다. 제2 반도체칩(130)이 제2 다이 어태치 패드(242b) 상에 탑재되며 제2 접착층(241)이 개재될 수 있다. 제2 밀봉재(245)가 제2 리드(242a)의 외면의 일부를 노출시키면서 제2 반도체칩(130)을 밀봉하며 제2 갭(242c)을 채우면서 형성된다. 제2 밀봉재(245)는 제2 갭(242c)의 아래로 신장하여 제2 다이 어태치 패드와 제2 리드의 아래로 돌출되는 제2 돌출부(245a)를 더 포함한다. 또한, 제2 밀봉재(245)의 상부면에는 제1 돌출부(225a)가 수용될 수 있을 정도의 형상과 크기를 가지는 제2 리세스(245b)가 형성된다.
제3 몰디드 리드리스 패키지(260)도 제1 몰디드 리드리스 패키지(220) 및 제2 몰디드 리드리스 패키지(240)와 동일한 구조를 가질 수 있다. 제1 몰디드 리드리 스 패키지(220), 제2 몰디드 리드리스 패키지(240) 및 제3 몰디드 리드리스 패키지(260) 각각은 도 1a에서 도해한 몰디드 리드리스 패키지(220)와 동일하므로 여기에서는 그 외의 중복되는 설명은 생략한다.
여기에서는 편의상 제1 몰디드 리드리스 패키지(220)와 제2 몰디드 리드리스 패키지(240) 사이의 적층 구조에 대해서 설명하지만, 제2 몰디드 리드리스 패키지(240)와 제3 몰디드 리드리스 패키지(260) 사이의 적층 구조도 동일하게 적용될 수 있음은 당업자에게 명확하다. 그리고, 도 2에서는 예시적으로 3개의 반도체 패키지(220, 240, 260)가 적층된 구조를 도해하고 있지만 2개 이상의 반도체 패키지가 적층되는 구조에서는 모두 적용될 수 있음은 당업자에게 명확하다.
제1 몰디드 리드리스 패키지(220)와 제2 몰디드 리드리스 패키지(240)는 도전성 연결부재(230a)에 의하여 전기적으로 연결된다. 상세하게는 제1 몰디드 리드리스 패키지(220)를 구성하는 제1 리드(222a)의 하부면과 제2 몰디드 리드리스 패키지(240)를 구성하는 제2 리드(242a)의 상부면 사이에 도전성 연결부재(230a)가 형성될 수 있다. 상기 도전성 연결부재(230a)는 전기적 연결의 역할도 하지만 제1 몰디드 리드리스 패키지(220)와 제2 몰디드 리드리스 패키지(240)가 서로 기계적으로 연결되는 조인트(joint)역할도 담당할 수 있다.
도전성 연결부재(230a)는 제1 도전성 솔더로 형성될 수 있다. 도 2에서처럼 상기 제1 도전성 솔더는 필름 형상일 수 있다. 이 경우 제1 도전성 솔더는 웨이브 솔더링(wave soldering) 방법으로 형성될 수 있다. 그러나, 본 발명은 상기 제1 도전성 솔더가 필름 형상일 경우에만 한정되지 않으며 다양한 형태의 실시예가 가능 하다.
도 3은 본 발명의 또 다른 실시예에 따른 적층된 몰디드 리드리스 패키지(400)의 단면을 도해하는 단면도이다.
도 3을 참조하면, 제1 몰디드 리드리스 패키지(220)와 제2 몰디드 리드리스 패키지(240) 사이에 형성된 도전성 연결부재(230b)는 도전성 솔더볼이다. 즉, 제1 리드(222a)의 하부면과 제2 리드(242a)의 상부면 사이에 솔더볼 부착방법에 의해 전기적 연결 및 기계적 연결이 가능하다.
계속하여 도 2를 참조하면 도전성 연결부재(230a)의 높이를 조절하여 제1 돌출부(225a)와 수용부, 즉 제2 리세스(245b) 사이의 이격 거리를 조절할 수 있다. 예를 들어, 도전성 연결부재(230a)의 높이는 제1 돌출부(225a)의 하부면이 수용부, 즉 제2 리세스(245b)의 바닥면에 접촉할 수 있도록 정해지는 높이일 수 있다. 또 다른 실시예에서는, 도전성 연결부재(230a)의 높이는 제1 돌출부(225a)의 하부면이 수용부, 즉 제2 리세스(245b)의 바닥면과 이격되어 위치하도록 정해지는 높이일 수 있다. 그러나, 제1 돌출부(225a)의 하부면이 제2 리세스(245b)의 바닥면과 이격되더라도 제1 돌출부(225a)가 수용부, 즉 제2 리세스(245b) 내에 삽입되는 것이 바람직하다. 도 3의 도전성 연결부재(230b)의 높이도 상기 설명이 동일하게 적용될 수 있다.
제1 몰디드 리드리스 패키지(220)의 제1 돌출부(225a)가 제2 몰디드 리드리스 패키지(240)의 수용부, 즉 제2 리세스(245b) 내에 삽입됨으로써, 도전성 연결부재(230a)의 신뢰성을 향상시키는 효과가 있다.
도 4는 돌출부가 없는 경우 적층된 몰디드 리드리스 패키지의 구조의 단면을 도해하는 단면도이다.
도 4를 참조하면, 상부 패키지와 하부 패키지 사이의 기계적 연결 부위는 도전성 연결부재(230a, 250a, 270a)가 담당하는데, 도 2 및 도 3의 돌출부 및 리세스 구조가 없으므로 적정 높이 미확보로 인한 도전성 연결부재의 피로 수명이 단축되는 문제점이 발생할 수 있다. 즉, 상부 반도체 패키지의 돌출부가 하부 반도체 패키지의 리세스에 삽입됨으로써 도전성 연결부재의 피로 수명을 연장시키는 효과를 가져올 수 있다. 또한, 반도체 패키지를 적층할 때 얼라인(align)이 용이하게 되는 부수적인 효과도 가져올 수 있다.
계속하여 도 2 및 도 3을 참조하면, 제1 돌출부(225a)는 제1 다이 어패치 패드와 제1 리드의 아래로 돌출되며 제1 다이 어태치 패드의 중심에 대하여 대칭형으로 배열되는 것이 바람직하다. 이는 제1 몰디드 리드리스 패키지(220)가 제2 몰디드 리드리스 패키지(240) 상에 구조적으로 안정한 적층 구조를 형성하기 위해 필요한 조건이다.
또한, 제1 돌출부(225a)는 제1 다이 어태치 패드와 제1 리드의 아래로 돌출되며 원기둥, 다각형 기둥, 원뿔대 및/또는 다각형 뿔대 형상을 가질 수 있으며, 제1 돌출부(225a)를 수용하는 제2 리세스(245b)도 제1 돌출부(225a)의 형상에 따라 대응하는 형상과 크기를 가질 수 있다.
한편, 제1 몰디드 리드리스 패키지(220), 제2 몰디드 리드리스 패키지(240) 및 제3 몰디드 리드리스 패키지(260) 사이에는 빈 공간(235, 255, 275)이 각각 형 성되는데, 본 발명의 다른 실시예들에서는 빈 공간(235, 255, 275)을 제2 도전성 솔더 또는 접착층으로 각각 채울 수 있다.
도 2와 도 3에서는 돌출부와 수용부를 도 1a에서 도해한 구성으로 설명하였다. 하지만, 적층된 몰디드 리드리스 패키지에 있어서 돌출부와 수용부는 도 1b, 도 1c 또는 도 1d에서 도해한 구성으로 대체될 수 있음은 당업자들에게 명백하다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
도 1a은 본 발명의 일실시예에 따른 몰디드 리드리스 패키지(220)의 단면을 도해하는 단면도이다.
도 1b는 본 발명의 다른 실시예에 따른 몰디드 리드리스 패키지(1220)의 단면을 도해하는 단면도이다.
도 1c는 본 발명의 또 다른 실시예에 따른 몰디드 리드리스 패키지(2220)의 단면을 도해하는 단면도이다.
도 1d는 본 발명의 또 다른 실시예에 따른 몰디드 리드리스 패키지(3220)의 단면을 도해하는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 적층된 몰디드 리드리스 패키지(200)의 단면을 도해하는 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 적층된 몰디드 리드리스 패키지(400)의 단면을 도해하는 단면도이다.
도 4는 돌출부가 없는 경우 적층된 몰디드 리드리스 패키지의 구조의 단면을 도해하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
220 : 제1 몰디드 리드리스 패키지
240 : 제2 몰디드 리드리스 패키지
260 : 제3 몰디드 리드리스 패키지
222b : 제1 다이 어태치 패드
242b : 제2 다이 어태치 패드
262b : 제3 다이 어태치 패드
225a : 제1 돌출부 225b : 제1 리세스
245a : 제2 돌출부 245b : 제2 리세스
265a : 제3 돌출부 265b : 제3 리세스

Claims (20)

  1. 다이 어태치 패드;
    상기 다이 어태치 패드의 주변 영역에 이격되어 배치되는 다수의 리드;
    상기 다이 어태치 패드 상의 반도체칩;
    상기 리드와 상기 반도체 칩을 전기적으로 연결하는 본딩 와이어; 및
    상기 리드의 외면의 일부를 노출시키면서 상기 반도체칩 및 상기 본딩 와이어를 밀봉하여 고정하는 밀봉재;를 포함하고,
    상기 밀봉재는 상기 다이 어태치 패드와 상기 리드 사이의 갭을 채우고 상기 다이 어태치 패드와 상기 리드의 아래로 돌출되는 복수의 돌출부를 더 포함하고, 상기 복수의 돌출부는 상기 다이 어태치 패드를 중심으로 대칭되게 형성되는 것을 특징으로 하는 몰디드 리드리스 패키지.
  2. 제1항에 있어서, 상기 밀봉재의 상부면에는 상기 돌출부를 수용할 수 있는 형상과 크기를 가지며 형성되는 수용부를 더 포함하는 것을 특징으로 하는 몰디드 리드리스 패키지.
  3. 제2항에 있어서, 상기 수용부는 상기 밀봉재의 상부면에서 오목하게 형성되고 상기 돌출부를 수용할 수 있는 형상과 크기를 가지는 리세스(recess)로 구성되는 것을 특징으로 하는 몰디드 리드리스 패키지.
  4. 제2항에 있어서, 상기 수용부는 상기 돌출부를 수용할 수 있는 형상과 크기를 가지는 공동(cavity)을 둘러싸면서 상기 밀봉재의 상부면에서 볼록하게 형성된 측벽을 포함하는 것을 특징으로 하는 몰디드 리드리스 패키지.
  5. 제1항에 있어서, 상기 돌출부는 상기 갭에 인접하는 상기 리드의 하부면에서 상기 갭에 인접하는 상기 다이 어태치 패드의 하부면까지 신장하여 형성되는 것을 특징으로 하는 몰디드 리드리스 패키지.
  6. 제1항에 있어서, 상기 돌출부는 상기 다이 어태치 패드의 하부면을 밀봉하는 것을 특징으로 하는 몰디드 리드리스 패키지.
  7. 제1항에 있어서, 상기 돌출부는 하나 또는 그 이상의 원기둥, 다각형 기둥, 원뿔대 또는 다각형 뿔대 형상인 것을 특징으로 하는 몰디드 리드리스 패키지.
  8. 제1항에 있어서, 상기 돌출부는 상기 다이 어태치 패드의 중심에 대하여 대칭형으로 배열되어 있는 것을 특징으로 하는 몰디드 리드리스 패키지.
  9. 제1항에 있어서, 상기 돌출부는 상기 밀봉재와 동일한 물질로 형성되는 것을 특징으로 하는 몰디드 리드리스 패키지.
  10. 제1항에 있어서, 상기 돌출부 및 상기 밀봉재는 에폭시 몰딩 화합물(EMC)로 형성되는 것을 특징으로 하는 몰디드 리드리스 패키지.
  11. 제1항에 있어서, 노출되는 상기 리드의 외면의 일부는 상기 밀봉재의 상부면과 동일한 평면을 형성하는 상기 리드의 상부면 및 상기 다이 어태치 패드의 하부면과 동일한 평면을 형성하는 상기 리드의 하부면의 일부를 포함하는 것을 특징으로 하는 몰디드 리드리스 패키지.
  12. 제1항에 있어서, 상기 리드는 그 상면이 상기 본딩 와이어와 연결되며 수평 방향으로 신장하는 내측 리드와 상기 내측 리드와 연결되어 수직 방향으로 신장하는 외측 리드로 구성되는 것을 특징으로 하는 몰디디 리드리스 패키지.
  13. 제2 몰디드 리드리스 패키지 상에 제1 몰디드 리드리스 패키지가 적층되며,
    상기 제1 몰디드 리드리스 패키지는,
    제1 다이 어태치 패드; 상기 제1 다이 어태치 패드의 주변 영역에 이격되어 배치되는 다수의 제1 리드; 상기 제1 다이 어태치 패드 상의 반도체칩; 상기 제1 리드와 상기 반도체 칩을 전기적으로 연결하는 본딩 와이어; 및 상기 제1 리드의 외면의 일부를 노출시키면서 상기 반도체칩 및 상기 본딩 와이어를 밀봉하여 고정하고 상기 제1 다이 어태치 패드와 상기 제1 리드 사이의 갭을 채우고 상기 제1 다이 어태치 패드와 상기 제1 리드의 아래로 돌출되는 복수의 돌출부를 포함하는 제1 밀봉재;를 포함하고, 상기 복수의 돌출부는 상기 제1 다이 어태치 패드를 중심으로 대칭되게 형성되고,
    상기 제2 몰디드 리드리스 패키지는,
    제2 다이 어태치 패드; 상기 제2 다이 어태치 패드의 주변 영역에 이격되어 배치되는 다수의 제2 리드; 상기 제2 다이 어태치 패드 상의 반도체칩; 상기 제2 리드와 상기 반도체 칩을 전기적으로 연결하는 본딩 와이어; 및 상기 제2 리드의 외면의 일부를 노출시키면서 상기 반도체칩 및 상기 본딩 와이어를 밀봉하여 고정하고 상부면에 상기 돌출부를 수용할 수 있는 형상과 크기를 가지는 수용부를 포함하는 제2 밀봉재;를 포함하며,
    상기 돌출부는 상기 수용부 내에 위치하여 고정되는 것을 특징으로 하는 적층된 몰디드 리드리스 패키지.
  14. 제13항에 있어서, 상기 제1 리드의 하부면과 상기 제2 리드의 상부면 사이에 도전성 연결부재를 더 포함하는 적층된 몰디드 리드리스 패키지.
  15. 제14항에 있어서, 상기 도전성 연결부재는 제1 도전성 솔더로 형성되는 것을 특징으로 하는 적층된 몰디드 리드리스 패키지.
  16. 제15항에 있어서, 상기 제1 도전성 솔더는 필름 형상 또는 볼형상인 것을 특징으로 하는 적층된 몰디드 리드리스 패키지.
  17. 제14항에 있어서, 상기 도전성 연결부재의 높이는 상기 돌출부의 하부면이 상기 수용부의 바닥면에 접촉할 수 있도록 정해지는 높이인 것을 특징으로 하는 적층된 몰디드 리드리스 패키지.
  18. 제14항에 있어서, 상기 도전성 연결부재의 높이는 상기 돌출부의 하부면이 상기 수용부의 바닥면과 이격되어 위치하도록 정해지는 높이인 것을 특징으로 하는 적층된 몰디드 리드리스 패키지.
  19. 제13항에 있어서, 상기 제1 몰디드 리드리스 패키지와 상기 제2 몰디드 리드리스 패키지 사이에 형성되는 간극에는 접착층이 더 형성되는 것을 특징으로 하는 적층된 몰디드 리드리스 패키지.
  20. 제13항에 있어서, 상기 제1 몰디드 리드리스 패키지와 상기 제2 몰디드 리드리스 패키지 사이에 형성되는 간극에는 제2 도전성 솔더가 더 형성되는 것을 특징으로 하는 적층된 몰디드 리드리스 패키지.
KR1020070126385A 2007-12-06 2007-12-06 몰디드 리드리스 패키지 및 그 제조방법 KR101472900B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070126385A KR101472900B1 (ko) 2007-12-06 2007-12-06 몰디드 리드리스 패키지 및 그 제조방법
US12/328,541 US20090146284A1 (en) 2007-12-06 2008-12-04 Molded Leadless Packages and Assemblies Having Stacked Molded Leadless Packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070126385A KR101472900B1 (ko) 2007-12-06 2007-12-06 몰디드 리드리스 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090059503A KR20090059503A (ko) 2009-06-11
KR101472900B1 true KR101472900B1 (ko) 2014-12-15

Family

ID=40720777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070126385A KR101472900B1 (ko) 2007-12-06 2007-12-06 몰디드 리드리스 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US20090146284A1 (ko)
KR (1) KR101472900B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510724B2 (en) 2017-08-03 2019-12-17 Samsung Electronics Co., Ltd. Semiconductor device package

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825502B2 (en) 2008-01-09 2010-11-02 Fairchild Semiconductor Corporation Semiconductor die packages having overlapping dice, system using the same, and methods of making the same
US20090194857A1 (en) * 2008-02-01 2009-08-06 Yong Liu Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
US8314499B2 (en) * 2008-11-14 2012-11-20 Fairchild Semiconductor Corporation Flexible and stackable semiconductor die packages having thin patterned conductive layers
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
KR101828386B1 (ko) 2011-02-15 2018-02-13 삼성전자주식회사 스택 패키지 및 그의 제조 방법
KR102000678B1 (ko) * 2012-10-26 2019-07-16 삼성전자주식회사 반도체 장치 및 이를 제조하는 방법
US9064873B2 (en) * 2013-07-30 2015-06-23 Taiwan Semiconductor Manufacturing Company Ltd. Singulated semiconductor structure
KR102283322B1 (ko) 2014-11-14 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11069601B2 (en) * 2018-02-27 2021-07-20 Stmicroelectronics, Inc. Leadless semiconductor package with wettable flanks

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518659B1 (en) * 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US654367A (en) * 1897-09-10 1900-07-24 Gen Electric System of distribution.
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6404046B1 (en) * 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
US6459148B1 (en) * 2000-11-13 2002-10-01 Walsin Advanced Electronics Ltd QFN semiconductor package
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
TWI297938B (en) * 2003-07-15 2008-06-11 Advanced Semiconductor Eng Semiconductor package
US6977431B1 (en) * 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518659B1 (en) * 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510724B2 (en) 2017-08-03 2019-12-17 Samsung Electronics Co., Ltd. Semiconductor device package

Also Published As

Publication number Publication date
US20090146284A1 (en) 2009-06-11
KR20090059503A (ko) 2009-06-11

Similar Documents

Publication Publication Date Title
KR101472900B1 (ko) 몰디드 리드리스 패키지 및 그 제조방법
US6214640B1 (en) Method of manufacturing a plurality of semiconductor packages
US6359335B1 (en) Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5776796A (en) Method of encapsulating a semiconductor package
US6232152B1 (en) Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
KR100399012B1 (ko) 반도체장치 및 그것의 제조방법
KR101297015B1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
KR100595094B1 (ko) 반도체 장치 및 그 제조 방법
KR20050028713A (ko) 반도체 패키지 및 그 제조방법
US20060267609A1 (en) Epoxy Bump for Overhang Die
US10123428B2 (en) Package module
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
US7586529B2 (en) Solid-state imaging device
KR100271657B1 (ko) 칼럼 리드형 반도체 패키지 및 그 제조방법
US6002170A (en) Chip carrier with embedded leads and chip package using same
WO2022021094A1 (zh) 一种功率模块及制备模具、设备
KR20140058698A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7968983B2 (en) Semiconductor device
JP2004193363A (ja) 半導体装置及びその製造方法
KR100668858B1 (ko) 적층형 패키지 모듈 및 그 제조방법
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
KR101686349B1 (ko) 반도체 패키지 및 그의 제조 방법
JP2020096014A (ja) 半導体装置の製造方法及びパッケージ部材の製造方法
JP2008041999A (ja) 半導体装置およびその製造方法
JP3410752B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant